JP2003516071A - 暗号化機能を備えるマイクロプロセッサ装置 - Google Patents

暗号化機能を備えるマイクロプロセッサ装置

Info

Publication number
JP2003516071A
JP2003516071A JP2001541944A JP2001541944A JP2003516071A JP 2003516071 A JP2003516071 A JP 2003516071A JP 2001541944 A JP2001541944 A JP 2001541944A JP 2001541944 A JP2001541944 A JP 2001541944A JP 2003516071 A JP2003516071 A JP 2003516071A
Authority
JP
Japan
Prior art keywords
unit
data
cryptographic
bus
encryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001541944A
Other languages
English (en)
Other versions
JP3866105B2 (ja
Inventor
ベルント ガンメル，
オリバー ニッフェラー，
ホルガー ゼトラク，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003516071A publication Critical patent/JP2003516071A/ja
Application granted granted Critical
Publication of JP3866105B2 publication Critical patent/JP3866105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/123—Restricting unauthorised execution of programs by using dedicated hardware, e.g. dongles, smart cards, cryptographic processors, global positioning systems [GPS] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 マイクロプロセッサ装置は、機能ユニット（１、２、３）間にデータを転送するためのデータバス（４）を含む。各ユニットは、バス側に暗号化ユニット／復号化デバイス（１１、２１、３１）を含み、このデバイスは乱数発生器（６）によって同期的に制御される。この装置は、許容され得る範囲でさらなる回路を使用して、データバスを介して転送されるデータのモニタリングに対する高い安全性を可能にする。第１の暗号ユニットおよび前記第２の暗号ユニット（２１、３１；１１）がクロック同期的に制御可能になる、クロック信号（ＣＬＫ）を入力するように接続され得る。第１の暗号ユニットおよび前記第２の暗号化ユニット（２１、３１；１１）は、動作中に、暗号化デバイスと付属の復号化デバイスの対を形成し得る。

Description

【発明の詳細な説明】
【０００１】 本発明は、データバスを介して互いに接続されたマイクロプロセッサおよび周
辺ユニットを有するマイクロプロセッサ装置に関する。バスの終端において、暗
号ユニットが提供される。
【０００２】 データバスを介して流れるデータトラフィックが暗号法を用いて（ｋｒｙｐｔ
ｏｇｒａｐｈｉｓｃｈ）暗号化されるマイクロプロセッサ装置は、セキュリティ
が重視される（Ｓｉｃｈｅｒｈｅｉｔｓｋｒｉｔｉｓｃｈ）用途に用いられる。
例えば、このようなマイクロプロセッサ装置は、チップカードと呼ばれる移動デ
ータ媒体カードの制御回路として利用される。マイクロプロセッサの構造のデー
タメモリにおいて、個人データ、金銭価値またはアクセス認証が格納される。こ
れらのデータは読出し装置によって読出され、この読出し装置は、次に、非認証
アクセスから守られた機能ユニットを作動させる。
【０００３】 マイクロプロセッサ装置内のデータトラフィックは、非認証アクセスが可能で
あることが許されない秘密のデータを含むので、適切な保護措置を必要とする。
装置のデータメモリの非認証の読出し、または装置内部のデータトラフィックの
モニタリングはプロービングによって行なわれる。プロービングの際、対応する
回路部分およびライン上に細い針が配置され、処理された信号フローが動作中に
取出される。バスラインの作動は、比較的大きい寄生容量が原因で、回路が必要
とする消費電力量が大きい。バスアクセスは特徴的な電流プロファイルを示すの
で、外部から可視である。このプロファイルから回路内の動作工程が逆推理され
得、場合によっては、暗号ユニットのキーを突きとめることさえ可能である。
【０００４】 チップカード用のマイクロコントローラにおけるデータメモリの内容が非認証
で読出されることに対する保護対策は、ＤＥ第１９６ ４２ ５６０ Ａ１号に
おいて記載される。セキュリティに関するデータはデータメモリにおいて暗号化
されてファイルされる。メモリとＣＰＵとの間のデータ経路において復号化デバ
イスが接続され、復号されたオリジナルデータがＣＰＵにおいて処理され得る。
データをメモリに再書込みする（ｚｕｒｕｅｃｋｓｃｈｒｅｉｂｅｎ）際、デー
タは再び暗号化される。実施形態の１変形において、暗号化および復号化が２段
階で実行される。従って、メモリ側にそれぞれ１つの暗号化ユニットおよび復号
ユニット、およびＣＰＵ側に各周辺ユニットが構成される。
【０００５】 問題は、実施形態の１変形によっては、バス上のデータトラフィックが完全に
復号化されるかまたは部分的に復号化されることである。バスを介して流れるデ
ータトラフィックは、プロービングによって比較的容易にモニタリングされ得る
。非認証データの取出しから効果的に守るために、さらなる、例えば、機械的措
置が必要とされる。
【０００６】 本発明の課題は、チップ内部の動作が非認証でモニタリングされることに対す
るセキュリティが強化されたマイクロプロセッサ装置を提供することである。
【０００７】 本発明によると、この課題はマイクロプロセッサ装置によって解決される。こ
の装置は、中央処理装置およびデータバスを介して互いに接続された少なくとも
１つの周辺ユニット、周辺ユニット内に構成されデータバスに接続された第１の
暗号ユニット（ｋｒｙｐｔｏｇｒａｐｈｉｓｈｃ Ｅｉｎｈｅｉｔ）、中央処理
装置内に構成されデータバスに接続される第２の暗号ユニット、およびデータ値
を提供するために第１の暗号ユニットおよび第２の暗号ユニットと結合された、
連続したデータ値を生成する乱数発生器を含み、第１の暗号ユニットおよび第２
の暗号法ユニットの暗号動作は乱数発生器によって生成されたデータ値に依存し
て制御され得る。
【０００８】 本発明において、マイクロプロセッサ装置の機能ユニットからデータバスに出
力されたデータトラフィックが暗号化され、受信ユニットへの入力において再び
復号化される。暗号化動作および復号化動作は乱数発生器によって制御されるの
で、暗号化法／復号化法の各動作状態についての決定的な予測はできない。この
結果、データバスを介して扱われるデータトラフィックのセキュリティは強化さ
れる。従って、通常ならば追加的に必要とされる、針による攻撃からバスライン
を守る機械的措置はもはや必要でない。暗号化法／復号化法のランダム制御（Ｚ
ｕｆａｌｌｓｓｔｅｕｅｒｕｎｇ）によって、対応してランダムな電流プロファ
イルが生成されるので、この方法で、データトラフィックを、バスを介してモニ
タリングすることは不可能である。
【０００９】 本発明は、基本的に、メモリを含む周辺ユニットを有する中央処理装置（Ｃｅ
ｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ−ＣＰＵ）がデータおよびアドレ
スを、バスを介して交換する、すべてのマイクロプロセッサシステムにおいて適
用可能である。装置は、単一の半導体チップ、いわゆるマイクロコントローラに
おいて個別設計およびモノリシックに集積された装置であり得る。
【００１０】 目的に合わせて、暗号化／復号化を制御するための乱数は、各ユニットにクロ
ック同期的に供給される。これに加えて、すべての暗号化ユニット／復号化ユニ
ットを互いに接続するクロックラインが提供される。さらに、これらのユニット
は、乱数が転送されるラインによって互いに接続される。セキュリティを強化す
るために、機械的遮蔽措置によって上述の２つのラインを針の攻撃から守ること
が好ましい。しかしながら、バスの他の複数のデータラインに対する対応する保
護は免除される。
【００１１】 キーに関するランダム値をバスおよび制御ラインを介して暗号ユニットに転送
することもまた可能である。別個のライン５は、その後、必要ではなくなる。従
って、データバスのみでなく、制御信号、いわゆるバスラインも暗号化されて転
送され得る。
【００１２】 暗号化ユニット／復号化ユニットは、目的に合わせて、共通のクロック信号お
よび連続的に入力される乱数によって制御される、フィードバックを有するシフ
トレジスタを含む。シフトレジスタによって出力側に提供されるデータワードは
バス上に出力されるべき、またはバスによって受信されるデータワードと、例え
ば、排他的論理和結合を介して論理的に結びつけられる。シフトレジスタのフィ
ードバックは好適には線形である。
【００１３】 以下において、本発明は、図面に示された実施例を用いて詳細に説明される。
図１は、マイクロコントローラにモノリシック集積されたＣＰＵ、メモリおよび
さらなる周辺ユニットの模式図を示す。
【００１４】 図に示されたマイクロコントローラは、中央処理装置すなわちＣＰＵ１、メモ
リ２および周辺ユニット３を含む。周辺ユニット３は、例えば、入力回路ブロッ
ク／出力回路ブロックであり得る。マイクロコントローラの全素子は、単一のシ
リコンチップ上に集積される。ＣＰＵ１は、データ制御および計算機能を引受け
、メモリユニット２は揮発性または不揮発性で格納されたデータを含み、周辺ユ
ニット３は、このユニットに割当てられた各専用機能に用いられる。通常、マイ
クロコントローラは、さらなる機能ユニットを含む。上述のユニット間のデータ
交換は、データバス４を介して行なわれる。データバスは、データが並行に転送
される複数のラインを含む。さらに、バスはデータを転送するための対応する制
御ラインを含む。データバスの方向を向くユニット１、２、３の入力および出力
において、暗号ユニット１１、２１、３１が構成される。データバスラインを介
して各ユニットに入力されるか、または出力されるデータフローは、割当てられ
た暗号ユニットによって復号化および暗号化される。
【００１５】 例えば、ＣＰＵ１はメモリ２に対してデータワードを要求する。データワード
は、メモリ２の対応するメモリセルから読出され、レジスタ２１１においてバッ
ファされる。暗号ユニット２１の内部回路によってデータワードが暗号化され、
バス４に出力される。ＣＰＵ１の暗号ユニット１１は、このデータワードを受取
り、復号化し、レジスタ１１１においてバッファする。データワードがバス４上
でメモリ２からＣＰＵ１に転送される間、暗号化されたデータのみが利用可能で
ある。ユニット２１および１１における暗号化および復号化は、乱数に依存して
実行される。この乱数は乱数発生器６によって提供され、この乱数発生器の出力
はライン５を介してユニット２１、１１と接続される。乱数の入力は、２つのユ
ニット２１、１１において、ライン７を介して２つのデバイス２１、１１に入力
されたクロックＣＬＫを用いてクロック同期的に行なわれる。乱数発生器５はビ
ットの（擬）ランダム列（ｚｕｆａｅｌｌｉｇｅ Ｆｏｌｇｅ）を生成し、クロ
ッ暗号ユニット２１、１１にクロックＣＬＫを用いてクロック同期的に提供され
る。
【００１６】 暗号化および復号化が乱数に依存して制御されることによって、バス４を介し
て転送されるデータ値の非認証の取出しに対するデータセキュリティは強化され
る。同期制御は、送信または受信を行なうユニットにおける暗号化工程および復
号化工程が同じタイムインターバルで互いに相補的であることを保証する。暗号
化のランダム性（Ｚｕｆａｅｌｌｉｇｋｅｉｔ）が原因で、データの転送が繰返
し行なわれたとしても、バス上には異なったビットパターンが現れる。まだ転送
されていないが比較的容量性負荷が大きいバスの容量性負荷が原因で、外部から
比較的測定し易いチップの電流プロファイルは、時間の経過とともに無相関およ
びランダムである。従って、読出しが試みられる際に、場合によっては生じ得る
マイクロコントローラの特徴的なスイッチング特性を認識するために電流プロフ
ァイルは用いられ得ない。
【００１７】 セキュリティをさらに強化するためには、乱数および暗号化クロック／復号化
クロックを提供するためのライン５および７を針攻撃またはプロービングから守
るだけで十分である。これについては、従来の公知の措置が適用され得る。例え
ば、ラインがさらなる層で覆われ、この層が除去された場合、ラインが破壊され
、使用不可能になる。
【００１８】 上述の３つのすべての暗号化ユニット／復号化ユニット１１、２１、３１は、
対応して、同じように構成される。ユニット１１が例示的に詳しく説明される。
レジスタ１１１は、ＣＰＵ１側において、ＣＰＵによって今受取られるべき、ま
たは出力されるべきデータワードをバッファするために用いられる。データバス
に接続することにより、バスのデータ線のそれぞれに論理機能を付与する。実施
例において、バスのデータライン各々に排他的論理和関数１１２、１１３、１１
４、１１５が適用される。排他的論理和ゲートの各入力のうちの１つまたは出力
を用いて、データバスのラインのうちの１つに接続される。入力のうちの別の１
つは、シフトレジスタ１１６の各出力と接続され、このレジスタは、例えば、線
形でフィードバックされる。シフトレジスタ１１６は、クロックライン７および
乱数を供給するライン５に入力側で接続される。乱数発生器６によって生成され
た乱数は、フィードバックされたシフトレジスタ１１６にライン５を介して連続
的に生成され、その際、クロック制御はクロックＣＬＫによって行なわれる。シ
フトレジスタ１１６のフィードバックは、レジスタの出力端子において各タイミ
ングパルスを有する別のデータワードが存在し、このデータワードは排他的論理
和ゲート１１２、．．．、１１５を介して各々がバス４上に出力されるべき、ま
たはバス４によって受信されるべきデータワードと論理接続されるようにする。
開始時に、シフトレジスタは同じ値を用いて初期化される。他の暗号ユニット２
１、３１は同じ設計を有し、このユニットの外部端子において対応して接続され
るので、バス４を介して転送されたデータワードは送信位置および受信位置にお
いて暗号化され、または対応して相補的に復号化される。暗号化および復号化は
互いに対称的である。基本的には、シフトレジスタ１１６がフィードバックされ
ない場合、これで十分である。フィードバックによってセキュリティが強化され
る。フィードバックに適切であるのは、原始的多項式（ｐｒｉｍｉｔｉｖｅ Ｐ
ｏｌｙｎｏｍ）に基づく線形フィードバックである。並行度（Ｐａｒａｌｌｅｌ
ｉｔａｅｔ）に依存して、シフトレジスタから入来する対応する複数のビットに
よって暗号化される。送信側および受信側において、同じ乱数によって暗号化／
復号化がクロック同期的に行なわれる。対称的な暗号化が行なわれるため、転送
工程は重要ではない。
【００１９】 乱数およびクロックを提供するために使用される回路部分の大きさ、ならびに
線形フィードバックされたシフトレジスタ、入力レジスタ／出力レジスタおよび
排他的論理和ゲートのために使用される回路部分の大きさは正当化され得る範囲
範囲である。しかしながら、バスを介して転送されるデータ値の非認証のモニタ
リング、および電流プロファイルの測定に対するセキュリティは、これらを費や
すだけあって著しく強化される。
【図面の簡単な説明】
【図１】 図１は、マイクロコントローラにモノリシック集積されたＣＰＵ、メモリおよ
びさらなる周辺ユニットの模式図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゼトラク， ホルガー ドイツ国 85658 エクマーティング， ノイミュンスター 10アー Ｆターム(参考） 5B017 AA07 BA07 BB03 CA13 5J104 AA47 EA04 EA18 FA01 JA03 NA02 NA23 NA35 NA42

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサ装置であって、 中央処理装置（１）および、バス（４）を介して互いに接続される、少なくと
    も１つの周辺ユニット（２、３）と、 該周辺ユニット（２、３）において構成され、該バス（４）に接続された第１
    の暗号ユニット（２１、３１）と、 該中央処理装置（１）において構成され、該バス（４）に接続された第２の暗
    号ユニット（１１）と、 データ値を入力するための該第１の暗号ユニットおよび該第２の暗号ユニット
    （２１、３１；１１）に結合された、ランダム値の列を生成するための乱数発生
    器（６）とを備える装置であって、 該第１の暗号ユニットおよび該第２の暗号ユニット（２１、３１；１１）の暗
    号動作は、該乱数発生器（６）によって生成されたデータ値に依存して制御が可
    能である、装置。
  2. 【請求項２】 前記第１の暗号ユニットおよび前記第２の暗号ユニット（２
    １、３１；１１）がクロック同期的に制御可能になる、クロック信号（ＣＬＫ）
    を入力するための接続を特徴とする、請求項１に記載の装置。
  3. 【請求項３】 前記第１の暗号ユニットおよび前記第２の暗号化ユニット（
    ２１、３１；１１）は、動作中に、暗号化デバイスと付属の復号化デバイスの対
    を形成することを特徴とする、請求項１または２に記載の装置。
  4. 【請求項４】 暗号ユニット（１１、２１、３１）の１つは、 乱数発生器（６）によって生成されたデータ値が供給され得るフィードバック
    されたシフトレジスタ（１１６）と、 フィードバックされたシフトレジスタ（１１６）の信号経路および出力側に接
    続され、信号経路のうちの１つと出力側が接続される各論理接続素子（１１２、
    １１３、１１４、１１５）の１つを有する多数のデータ信号経路と を備えることを特徴とする、請求項１〜３に記載の装置。
  5. 【請求項５】 前記シフトレジスタ（１１６）は、線形でフィードバックさ
    れることを特徴とする、請求項４に記載の装置。
  6. 【請求項６】 前記中央ユニット（１）および前記周辺ユニット（２）が集
    積回路としてモノリシックに集積されることを特徴とする、請求項１〜５に記載
    の装置。
  7. 【請求項７】 前記周辺ユニット（２）はメモリセルアレイを備えることを
    特徴とする、請求項１〜６に記載の装置。
  8. 【請求項８】 移動データ媒体における装置であることを特徴とする、請求
    項１〜７に記載の装置。
JP2001541944A 1999-12-02 2000-11-30 暗号化機能を備えるマイクロプロセッサ装置 Expired - Fee Related JP3866105B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99124134.0 1999-12-02
EP99124134 1999-12-02
PCT/EP2000/012065 WO2001040950A2 (de) 1999-12-02 2000-11-30 Mikroprozessoranordnung mit verschlüsselung

Publications (2)

Publication Number Publication Date
JP2003516071A true JP2003516071A (ja) 2003-05-07
JP3866105B2 JP3866105B2 (ja) 2007-01-10

Family

ID=8239520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001541944A Expired - Fee Related JP3866105B2 (ja) 1999-12-02 2000-11-30 暗号化機能を備えるマイクロプロセッサ装置

Country Status (12)

Country Link
US (1) US7036017B2 (ja)
EP (1) EP1234239B1 (ja)
JP (1) JP3866105B2 (ja)
KR (1) KR100490114B1 (ja)
CN (1) CN1168011C (ja)
AT (1) ATE454670T1 (ja)
BR (1) BR0015907A (ja)
DE (1) DE50015839D1 (ja)
MX (1) MXPA02005352A (ja)
RU (1) RU2251726C2 (ja)
UA (1) UA72944C2 (ja)
WO (1) WO2001040950A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155140A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 情報処理装置、および、そのアドレス制御方法
JP2008502283A (ja) * 2004-06-08 2008-01-24 エイチアールエル　ラボラトリーズ，エルエルシー 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2016161590A (ja) * 2015-02-26 2016-09-05 株式会社メガチップス データ処理システム

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428786B1 (ko) * 2001-08-30 2004-04-30 삼성전자주식회사 내부 버스 입출력 데이터를 보호할 수 있는 집적 회로
KR100445406B1 (ko) * 2001-11-30 2004-08-25 주식회사 하이닉스반도체 데이터 암호화 장치 및 그 방법
DE10201450B4 (de) * 2002-01-16 2004-09-02 Infineon Technologies Ag Carry-Skip-Addierer für verschlüsselte Daten
DE10201442C1 (de) * 2002-01-16 2003-07-31 Infineon Technologies Ag Vorrichtung und Verfahren zum Multiplizieren oder Dividieren eines ersten Operanden mit bzw. durch einen zweiten Operanden
DE10201449C1 (de) 2002-01-16 2003-08-14 Infineon Technologies Ag Rechenwerk, Verfahren zum Ausführen einer Operation mit einem verschlüsselten Operanden, Carry-Select-Addierer und Kryptographieprozessor
DE10201443B4 (de) * 2002-01-16 2004-08-12 Infineon Technologies Ag Carry-Save-Multiplizierer für verschlüsselte Daten
DE10201441A1 (de) 2002-01-16 2003-08-14 Infineon Technologies Ag Schiebevorrichtung und Verfahren zum Verschieben
DE10205316B4 (de) 2002-02-08 2008-01-17 Infineon Technologies Ag Schlüsselmanagementeinrichtung und Verfahren zur verschlüsselten Ablage von digitalen Datenwörtern
US7248696B2 (en) * 2002-09-12 2007-07-24 International Business Machines Corporation Dynamic system bus encryption using improved differential transitional encoding
JP3880933B2 (ja) * 2003-01-21 2007-02-14 株式会社東芝 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法
FR2857534B1 (fr) * 2003-07-09 2005-10-28 Innova Card Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee
FR2862150B1 (fr) * 2003-11-12 2006-08-11 Innova Card Circuit integre a bus de donnees protege par un brouillage
DE102004013480B4 (de) * 2004-03-18 2013-01-24 Infineon Technologies Ag Zufallszahlengenerator und Verfahren zum Erzeugen von Zufallszahlen
US7636857B2 (en) * 2004-05-24 2009-12-22 Interdigital Technology Corporation Data-mover controller with plural registers for supporting ciphering operations
EP1605359A1 (en) * 2004-06-11 2005-12-14 Axalto SA Hiding information transmitted on a data bus
DE102005013830B4 (de) * 2005-03-24 2008-11-20 Infineon Technologies Ag Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten
US7881465B2 (en) * 2005-08-08 2011-02-01 Infineon Technologies Ag Circuit and method for calculating a logic combination of two encrypted input operands
DE102005037357B3 (de) * 2005-08-08 2007-02-01 Infineon Technologies Ag Logikschaltung und Verfahren zum Berechnen eines maskierten Ergebnisoperanden
DE102006006057B4 (de) 2006-02-09 2007-12-27 Infineon Technologies Ag Datenverschlüsselungsvorrichtung und Verfahren zum Verschlüsseln von Daten
US8560863B2 (en) 2006-06-27 2013-10-15 Intel Corporation Systems and techniques for datapath security in a system-on-a-chip device
DE102007007699A1 (de) * 2007-02-09 2008-08-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Reduktion von Seiten-Kanal-Informationen durch interagierende Krypto-Blocks
KR101370829B1 (ko) * 2007-05-08 2014-03-10 삼성전자주식회사 데이터의 암호화/복호화 방법 및 이를 적용한 버스 시스템
EP2181504A4 (en) * 2008-08-15 2010-07-28 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN A ROM MEMORY
DE102010014748B4 (de) 2009-09-30 2019-01-17 Infineon Technologies Ag Vorrichtung zum Protokollieren einer Konfiguration eines Mikroprozessorsystems sowie Verfahren zum Protokollieren einer Konfiguration eines Mikroprozessorsystems
US8379847B2 (en) 2010-06-30 2013-02-19 International Business Machines Corporation Data and control encryption
CN105095795B (zh) * 2014-05-14 2020-04-17 国民技术股份有限公司 防探针攻击的芯片信号处理方法和处理系统
US9990503B2 (en) * 2015-08-04 2018-06-05 Ge Aviation Systems, Llc Cryptographic key server embedded in data transfer system
TW202240012A (zh) * 2021-03-05 2022-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 膜沉積系統及方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2099616A (en) 1981-06-03 1982-12-08 Jpm Automatic Machines Ltd Improvements relating to microprocessor units
FR2667715A1 (fr) * 1990-10-09 1992-04-10 Gemplus Card Int Procede et dispositif pour accroitre la protection d'une carte a memoire.
RU2068602C1 (ru) 1990-11-13 1996-10-27 Константин Иванович Баринов Большая интегральная схема
US5542055A (en) * 1993-05-28 1996-07-30 International Business Machines Corp. System for counting the number of peripheral buses in each hierarch connected to primary bus for creating map of peripheral buses to locate peripheral devices
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
RU2097931C1 (ru) 1995-01-12 1997-11-27 Борис Владимирович Березин Способ шифрования двоичной информации и устройство для его осуществления
RU2067313C1 (ru) 1995-03-29 1996-09-27 Акционерное общество закрытого типа "Особое конструкторское бюро систем автоматизированного проектирования" Устройство защиты от несанкционированного доступа к информации, хранимой в персональной эвм
RU2093890C1 (ru) 1995-09-08 1997-10-20 Серебренников Олег Александрович Способ распознавания личности и система для его осуществления
US5943421A (en) * 1995-09-11 1999-08-24 Norand Corporation Processor having compression and encryption circuitry
JP3491422B2 (ja) 1996-01-10 2004-01-26 ソニー株式会社 ディジタル信号変換装置及びパラレル線形帰還形シフトレジスタ形成方法
FR2745099B1 (fr) 1996-02-19 1998-03-27 Sgs Thomson Microelectronics Procede de sequencement d'un circuit integre
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US5682474A (en) * 1996-04-09 1997-10-28 United Microelectronics Corp. Method of dynamic protection and its apparatus
US5748744A (en) * 1996-06-03 1998-05-05 Vlsi Technology, Inc. Secure mass storage system for computers
JPH1055273A (ja) 1996-06-05 1998-02-24 Matsushita Electric Ind Co Ltd ソフトウェア保護装置
DE19642560A1 (de) * 1996-10-15 1998-04-16 Siemens Ag Elektronische Datenverarbeitungsschaltung
US5828753A (en) * 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
US5959435A (en) * 1996-10-31 1999-09-28 Nec Corporation Method and system for monitoring battery
US5818939A (en) * 1996-12-18 1998-10-06 Intel Corporation Optimized security functionality in an electronic system
US6236727B1 (en) * 1997-06-24 2001-05-22 International Business Machines Corporation Apparatus, method and computer program product for protecting copyright data within a computer system
RU2126170C1 (ru) 1998-03-05 1999-02-10 Центральный научно-исследовательский институт "Курс" Механизм взаимоаутентификации в распределенных информационно-управляющих системах
JP3713141B2 (ja) * 1998-05-19 2005-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラムの不正実行防止方法
RU10910U1 (ru) 1999-02-10 1999-08-16 Акционерное общество закрытого типа "Стинс Коман" Система для проведения операций и/или игры с использованием носителя информации и игровое устройство

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502283A (ja) * 2004-06-08 2008-01-24 エイチアールエル　ラボラトリーズ，エルエルシー 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2011239461A (ja) * 2004-06-08 2011-11-24 Hrl Laboratories Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2012095345A (ja) * 2004-06-08 2012-05-17 Hrl Lab Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2013141323A (ja) * 2004-06-08 2013-07-18 Hrl Lab Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2013167897A (ja) * 2004-06-08 2013-08-29 Hrl Lab Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2006155140A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 情報処理装置、および、そのアドレス制御方法
JP4664655B2 (ja) * 2004-11-29 2011-04-06 ルネサスエレクトロニクス株式会社 情報処理装置、および、そのアドレス制御方法
JP2016161590A (ja) * 2015-02-26 2016-09-05 株式会社メガチップス データ処理システム

Also Published As

Publication number Publication date
DE50015839D1 (ja) 2010-02-25
WO2001040950A2 (de) 2001-06-07
RU2002117437A (ru) 2004-02-20
MXPA02005352A (es) 2003-01-28
EP1234239A2 (de) 2002-08-28
WO2001040950A3 (de) 2001-12-20
US7036017B2 (en) 2006-04-25
UA72944C2 (uk) 2005-05-16
US20020169968A1 (en) 2002-11-14
CN1402848A (zh) 2003-03-12
ATE454670T1 (de) 2010-01-15
BR0015907A (pt) 2002-08-06
KR100490114B1 (ko) 2005-05-16
CN1168011C (zh) 2004-09-22
JP3866105B2 (ja) 2007-01-10
RU2251726C2 (ru) 2005-05-10
EP1234239B1 (de) 2010-01-06
KR20020059834A (ko) 2002-07-13

Similar Documents

Publication Publication Date Title
JP3866105B2 (ja) 暗号化機能を備えるマイクロプロセッサ装置
US7082539B1 (en) Information processing apparatus
US6345359B1 (en) In-line decryption for protecting embedded software
JP3848573B2 (ja) マイクロプロセッサシステム
KR100837270B1 (ko) 스마트 카드 및 그것의 데이터 보안 방법
US8160244B2 (en) Stateless hardware security module
US5949881A (en) Apparatus and method for cryptographic companion imprinting
US7886150B2 (en) System debug and trace system and method, and applications thereof
US5828753A (en) Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
US8909932B2 (en) Method and apparatus for security over multiple interfaces
US20060072748A1 (en) CMOS-based stateless hardware security module
CN101268650A (zh) 在微控制器中用于数据安全性处理的方法和装置
JP2002328844A (ja) データバスを介したデータ伝送方法
EP2990953B1 (en) Periodic memory refresh in a secure computing system
TW583554B (en) Safety-data-processing unit and its method
US8249253B2 (en) Semiconductor integrated circuit having encrypter/decrypter function for protecting input/output data transmitted on internal bus
JP2001237825A (ja) 電子的安全部品
EP0743603A1 (en) Integrated circuit device for use in the protection of multiple resources in an electronic assembly
JP2003263617A (ja) 無許可アクセスに対する回路の安全性を向上させる方法及び装置
KR101475821B1 (ko) 시스템 온 칩에서 암호화 방법 및 장치
JP2007281994A (ja) 半導体集積回路
Ramkumar DOWN with trusted devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050721

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061004

R150 Certificate of patent or registration of utility model

Ref document number: 3866105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees