JP2001513929A - 電子的なデータ処理装置およびシステム - Google Patents

Abstract

(57)【要約】 電子的なデータ処理装置は処理ユニット（ＣＰＵ）を有しており、これはバスを介して少なくとも１つのメモリ（ＲＯＭ，ＥＥＰＲＯＭ）に接続されている。処理ユニット（ＣＰＵ）には暗号化ユニット（ＶＥ）が配属されており、その際少なくとも１つの秘密キー（Ｋｅｙ１，Ｋｅｙ２）が前記メモリ（ＲＯＭ，ＥＥＰＲＯＭ）の１つまたは複数のメモリに記憶されておりかつ少なくとも、安全性にとって重要なデータはすべて暗号化されて前記メモリ（ＲＯＭ，ＥＥＰＲＯＭ）の１つまたは複数のメモリに記憶されているかまたは記憶される。記憶されている秘密キー（Ｋｅｙ１，Ｋｅｙ２）と、ユーザによって入力されるべきキー語（ＳＷ）とを比較するための比較器（Ｖ）が、暗号化ユニット（ＶＥ）を制御する切換ユニット（ＳＥ；ＭＵＸ）を制御して、比較が肯定的な場合にだけ記憶されているデータの暗号解除が可能である。

Description

【発明の詳細な説明】 電子的なデータ処理装置およびシステム 本発明は、例えばマイクロプロセッサのような処理ユニットと、少なくとも１ つのデータメモリと、データメモリと処理ユニットとの間に延在しているバスと を有する電子的なデータ処理装置に関する。本発明は更に、この種のデータ処理 装置を有する電子的なデータ処理システムに関する。 この形式の電子的なデータ処理装置はしばしば、安全性に厳しい用途に使用さ れる。その際、データメモリには、秘密のデータ、金銭価値およびアクセス権限 がファイルされており、これらは処理ユニットによって例えば外部の要求に基づ いて処理される。 メモリは、外部からできるだけアクセスすることができないようにすべきであ る情報を含んでいるので、電子的なデータ処理装置の不正操作に対する安全措置 を講ずることが必要である。 この形式の電子的なデータ処理装置が集積回路として実現されているとき、こ の装置は種々の不活性層によって被覆することができる。その際不活性層は、不 活性層を除去するとデータメモリの破壊が生じるように被着されていてもよい。 更に、データメモリを集積半導体の下の方に位置している層に埋め込むことがで き、その場合それにアクセスすることは困難になる。 電子的なデータ処理装置を所望しない不正操作から保護するための別の可能性 は、電子的なデータ処理装置の作動条件を検出するセンサを使用することにある 。センサによって検出された値が正常な値の外側にあると、直ちに相応の安全措 置がトリガされる。これにより、電子的なデータ処理装置が不活性化されるかま たはデータメモリが消去されることもある。 更に、処理ユニットの作動を監視するソフトウェアセンサもある。ここで監視 は、禁止されている命令に基づいてまたは規定に従った作動に対して阻止されて いるアドレス領域へのアクセスについて行われる。更に、アクセスシーケンスが 正しく行われているかを監視することができる。 更に、特別な製造モードにおいて許可される、処理ユニットの、データメモリ へのメモリアクセスを、例えば切り離し可能に実現されている接続路のような特 別なハードウェア装置によって制限することも公知である。 しかし上述したように実現されている安全措置にも拘わらず、場合によっては 、冒頭に述べた形式の電子的なデータ処理装置に所望しない不正操作が行われる 可能性がある。 従って本発明の課題は、冒頭に述べた電子的なデータ処理装置および電子的な データ処理システムを、メ モリ内容の所望しない変更および／または探し出しに対して改善された保護手段 を有しているように改良することである。 この課題は、請求項１ないし請求項７に記載の電子的なデータ処理装置によっ て解決される。有利な実施の形態は従属請求項に記載されている。 それによれば、電子的なデータ処理装置は、バスを介して少なくとも１つのメ モリに接続されている処理ユニットを有している。処理ユニットには暗号化ユニ ットが配属されており、その際少なくとも１つの秘密キーがメモリまたはメモリ の１つに記憶されておりかつ少なくともすべての安全性にとって重要なデータは 暗号化されて１つまたは複数のメモリに記憶されているかまたはされる。記憶さ れている秘密キーをユーザによって入力されるべきキーワードと比較するための 比較器が、暗号化ユニットを制御するロックユニットを制御するので、記憶され ているデータの暗号解除は比較結果が肯定的な場合にしか可能でない。 本発明は、新しい技術的な方法によって、まさに集積回路として実現されてい る電子的なデータ処理装置の不正操作が容易になっているという認識に基づいて いる。即ち、不正操作者から見て、電子的なデータ処理装置は集積された回路に おいて全体がもはやチップとして見えずに、シリコン担体上に個別構成要素から 成るシステムとして、即ち構成要素に別個にアクセス することができるシステムとして見える。 従って、データバス上でのデータ交換を観察することによってまたはデータメ モリを読み出すことによって、データメモリに記憶されている情報に対する推定 を引き出す可能性があるので、不正操作は容易になるかもしくは本来秘密に保持 すべきメモリ内容にこの方法でアクセスすることができる。 別の本発明の認識によれば、冒頭に述べた電子的なデータ処理装置に対する数 多くの不正操作は、データバス上のデータ交換を「盗聴する」ことに成功して、 処理ユニットにおけるプログラムシーケンスを観察しかつ困ったことに理解する ことができることにその原因がある。 本発明の１つの可能な形態において、暗号化ユニットは、データバス上のデー タ交換が暗号化アルゴリズムを用いて暗号化可能であるように実現されている。 このように実現されている暗号化ユニットでは、大量生産において特別コストの 面で有利に製造可能であるという利点がある。しかしアルゴリズムを用いた暗号 化は今日まだ非常に長い時間がかかる。というのは、これにより、処理ユニット に浩瀚な計算が必要になるからである。 本発明の別の形態において、暗号化ユニットは、データバス上のデータ交換が ハードウェア暗号化を用いて暗号化可能であるように実現されている。ハードウ ェア暗号化ではまさに、本発明のデータ処理装置の作動はリアルタイムで非常に 簡単な方法で、しかもデータメモリへの読み出しアクセスの際にも書き込みアク セスの際にも実施することができる。 ハードウェア暗号化は本発明によれば、データ交換の個別ビットの重みを選択 的に変化可能であるように実現されている暗号化ユニットによって行うことがで きる。その場合、メモリに例えば「ロー」としてファイルされているビットは、 データバス上には「ハイ」として現れる。このことは例えば、少なくとも１つの ＥＸＯＲ素子を有している暗号化ユニットによって行うことができる。 本発明の別の可能な形態において、暗号化ユニットは、データバスのデータ線 路の接続順序が選択的に変更可能であるように実現することができる。このこと は外部では、データバスの個別ビット線が交換されたかのように見える。 更に、本発明のデータ処理装置におけるハードウェア暗号化は、データバスと 処理ユニットとの間および／またはデータバスとデータメモリとの間のデータ交 換が少なくとも部分的に選択的に遅延可能であるように実現されている暗号化ユ ニットによっても実施することができる。これにより、データバスにおいて、本 発明の電子的なデータ処理装置の瞬時の作動状態に関係していないデータ交換が 騙す形で現れるようになる 。 その際本発明のデータ処理装置の重要な特徴は、暗号化ユニットが、暗号化が 選択的に動作するように実現されている点にある。このことは、暗号化を選択的 に行うまたは停止することができることを意味するばかりではない。更にこのこ とは、本発明によれば、データ交換の暗号化のための種々異なったキーを交換す ることができることも含んでいる。この場合、本発明の暗号化ユニットの使用は ダイナミックな特性を得ることになる。 キーが変化する本発明のデータ処理装置ではまさに、製造ロットのデータ処理 装置はそれぞれ異なったかつ個別のキーを得るようになっている。これにより、 データ処理装置のキーがわかっていても、別のデータ処理装置のキーを推定する ことはできないことが保証されている。更に、ＲＯＭにおける記憶の際に、例え ばそれぞれのＲＯＭプログラムに対して別のキーを使用することができる。例え ばＥＥＰＲＯＭまたはフラッシュメモリのようなプログラミング可能な固定値メ モリにおける記憶の際に、それぞれのデータ処理装置に対して個別のキーを入力 することができる。勿論、メモリには、何らかの形で、キーに属するどのデータ がデータメモリないしデータ処理装置のどのアドレスにファイルされているのか がファイルされなければならない。 本発明の形態において、暗号化ユニットに配属されているレジスタが少なくと も１つ設けられており、単数または複数のレジスタには単数または複数の秘密キ ーが一時的に記憶される。しかし、データ処理装置の遮断後、単数または複数の レジスタが再び消去されていることが配慮されなければならない。有利にはこれ らレジスタは揮発性メモリとして実現されている。 本発明の特別有利な形態において、単数または複数の秘密キーは符号化された 形で記憶されており、その際符号化は所謂一方向関数（one-way-function）を用 いて行われる。これは、復号化できないかまたは莫大なコストをかけてしか復号 化できない符号化である。従って、本発明のデータ処理装置が実現されている半 導体チップには、暗号化されて記憶されているデータの暗号解除が可能でない、 符号化された秘密キーしか存在していない。従って半導体チップの非常に手間を かけた詳細な探索によっても、不正使用のために重要な情報全部に到達すること はできない。 ユーザによるキー語の入力、データ処理装置における一方向関数回路を用いて のこのキー語の符号化および符号化されたキー語と符号化されて記憶されている 秘密数との肯定的な比較後に漸く、符号化されていないキー語が揮発性のレジス タに記録されかつそこで、暗号化ユニットを用いてデータ処理装置のメモリ内容 を暗号解除または暗号化するために使用することがで きる。データ処理装置の遮断後、キー語は再び消去されている。 本発明のデータ処理装置の形態において、メモリの種々異なったアドレス領域 に対して種々異なったキーが利用される。このために、アドレスデコーダが設け られており、ここには相応のアドレス領域およびそれに配属されているキーレジ スタが記憶されている。 複数のキーが使用されるとき、記憶されているデータの暗号解除を可能にする ために、複数のキー語も、ユーザによってまたはマルチユーザシステムの場合に は複数のユーザによって入力されなければならない。それからこれらのキー語は レジスタに符号化されて記憶されているキーとの肯定的な比較の後使用すること ができる状態になりかつそこから、例えばアドレスデコーダを用いて選択するこ とができる。 本発明のデータ処理装置の取り決めに従った機能は、ユーザが例えばキーボー ドを用いてユーザにしかわかっていないキー語を入力することができる読み出し 装置との関連においてのみ可能である。キー語は、そこから、有利にはチップカ ードに配置されているデータ処理装置に伝送される。 次に本発明を実施例につき図を参照して詳細に説明する。その際 第１図は、本発明のデータ処理システムの基本回路図であり、 第２図は、本発明の電子的なデータ処理装置の詳細な回路図である。 第１図には、非常に省略された形で、読み出し装置ＬＧおよびこれに挿入され ているチップカードＣＫを有する本発明のデータ処理システムが示されている。 しかし本発明はカードの形のデータ処理装置に限定されておらず、例えばキーま たは腕時計によって実現されていてもよい。読み出し装置ＬＧからチップカード ＣＫへの情報伝送は接触形で行うこともできるし、無接触に行うこともできる。 読み出し装置ＬＧはキーボードＴを有しており、そこにキー語ＳＷをユーザに よって入力することができる。キー語ＳＷはそれから読み出し装置ＬＧからチッ プカードＣＫに伝送される。 チップカードＣＫには半導体チップが配置されていて、そこに本発明のデータ 処理装置が実現されている。データ処理装置はＣＰＵを有している。ＣＰＵはバ スＢＵＳを介してメモリＲＯＭ、ＥＥＰＲＯＭに接続されている。勿論、マイク ロコンピュータの機能のために必要なまたは有利な別の回路もバスに接続されて いることができる。ＣＰＵには暗号化ユニットＶＥが配属されている。メモリＲ ＯＭ、ＥＥＰＲＯＭには少なくとも、電子的なデータ処理装置の安全性のために 重要なデータが符号化された形で記憶されている。これらをＣＰＵにおいて処理 できるようにするために、 これらはまず、暗号化ユニットＶＥによって秘密キーを用いて暗号解除されなけ ればならない。メモリＲＯＭ、ＥＥＰＲＯＭに記憶すべきデータは、記憶される 前に、暗号化ユニットＶＥによって暗号化することができる。 暗号化ユニットＶＥはデータを１つまたは複数の秘密キーＫｅｙ１，Ｋｅｙ２ を用いて暗号化および暗号解除する。これらはメモリＲＯＭ、ＥＥＰＲＯＭの１ つまたは複数に記憶されている。しかし暗号化または暗号解除は、キー語ＳＷが 読み出し装置ＬＧのキーボードＴを介してユーザによって入力されかつチップカ ードＣＫの電子的なデータ処理装置に伝送された後に漸く行うことができる。電 子的なデータ処理装置は比較器Ｖを有している。比較器にはキー語ＳＷ並びに線 路ＫＬを介して、記憶されている秘密キーＫｅｙ１，Ｋｅｙ２が供給される。比 較結果が肯定的な場合にのみ、即ち入力されたキー語ＳＷが秘密キーＫｅｙ１， Ｋｅｙ２に相応しているときにだけ、キー語ＳＷは線路ＳＷＬおよび、比較器Ｖ によって制御される切換装置ＳＥを介して暗号化装置ＶＥに供給される。比較器 ＶはＣＰＵによっても実現することができる。 第２図に図示されているように、暗号化ユニットＶＥにレジスタＲ１…Ｒｊが 配属されていることができる。これらレジスタには、１つのキー語または記憶さ れている秘密キーに配属されている複数のキー語ＳＷ がマルチプレクサＭＵＸを介して書き込まれる。その際マルチプレクサは比較器 Ｖによって制御されかつ第１図の切換装置ＳＥの実施例に対応している。キー語 ＳＷが複数ある場合、本発明の実施例では、ＣＰＵに配属されているアドレスデ コーダＡＤを用いてそれをその都度その時点で選択することができる。このため に、アドレスデコーダＡＤに、ＣＰＵによってその都度その時点でアドレス指定 されたメモリ場所のアドレスが供給されかつそれに応じてアドレスデコーダにお いてまたはその他の場所に記憶されているテーブルにおいて相応のレジスタＲ１ …Ｒｊが選択される。選択されたレジスタＲ１…Ｒｊに記憶されているキー語Ｓ Ｗはそれから暗号化ユニットＶＥによって暗号化ないし暗号解除のために用いら れる。 秘密キーＫｅｙ１，Ｋｅｙ２は符号化されずに記憶されていてよいが、特別有 利にはそれらは符号化された形において記憶されている。符号化のために、有利 には、所謂一方向関数（One Way Function）ＯＷＦが使用される。この種の一方 向関数は、関数および答えがわっかている場合ですら、入力値を突き止めること はできないかまたは莫大なコストをかけてしか突き止めることができないという 効果を有している。本発明の電子的なデータ処理装置を実現している半導体チッ プ上には符号化された形の秘密キーおよび暗号化されたデータしか記憶されてい ないので、不正者にとって 、オリジナルデータを得ることはできない。一方向関数ＯＷＦはＣＰＵによって 実現されていてもよい。 第２図に同様に示されているように、読み出し装置ＬＧから伝送されるキー語 ＳＷは一方向関数を実現する回路ＯＷＦを介して比較器Ｖに供給される。それか ら比較器Ｖによって、符号化されている形で記憶されている秘密キーＫｅｙ１， Ｋｅｙ２およびキー語ＳＷが相互に比較されかつ比較結果が肯定的な場合だけ、 符号化されていない形のキー語ＳＷが線路ＳＷＬおよびマルチプレクサＭＵＸを 介してレジスタＲ１…Ｒｊの１つに書き込まれる。既に述べたように、レジスタ Ｒ１…Ｒｊは揮発性であるので、符号化されていない形のキー語ＳＷはチップカ ードＣＫの権限のある作動においてしか記憶されておらずかつ作動の終了後は再 び消去される。 従って、本発明の電子的なデータ処理装置ないし本発明のデータ処理システム によって、チップカードの半導体チップに記憶されているデータを権限のある暗 号化および暗号解除だけによって、権利を有していないアクセスから保護するこ とができる。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年３月９日（１９９９．３．９） 【補正内容】 請求の範囲 1. ａ．バスを介して少なくとも１つのメモリ（ＲＯＭ，ＥＥＰＲＯＭ）に接 続されている処理ユニット（ＣＰＵ）を備え、 ｂ．処理ユニット（ＣＰＵ）に配属されている暗号化ユニット（ＶＥ）を備え 、 ｃ．少なくとも１つの秘密キー（Ｋｅｙ１，Ｋｅｙ２）が前記メモリ（ＲＯＭ ，ＥＥＰＲＯＭ）の１つまたは複数のメモリに記憶されており、 ｄ．かつ少なくとも、安全性にとって重要なデータがすべて暗号化されて前記 メモリ（ＲＯＭ，ＥＥＰＲＯＭ）の１つまたは複数のメモリに記憶されているか または記憶され、 ｅ．記憶されている秘密キー（Ｋｅｙ１，Ｋｅｙ２）と、ユーザによって入力 されるべきキー語（ＳＷ）とを比較するための比較器（Ｖ）を備え、かつ ｆ．比較器（Ｖ）によって制御されて、暗号化ユニット（ＶＥ）を制御する切 換ユニット（ＳＥ；ＭＵＸ）を備え、該切換ユニットが比較が肯定的な場合にだ け記憶すべきデータの暗号化ないし記憶されているデータの暗号解除を可能にし 、 ｇ．前記ｆ．を入力されたキー語（ＳＷ）を前記切換ユニット（ＳＥ；ＭＵＸ ）によって制御して暗号化ないし暗号解除のために暗号化ユニット（ＶＥ）に通 し接続することによって行う 集積回路として実現されている電子的なデータ処理装置。

Claims (1)

1. 【特許請求の範囲】 １．バスを介して少なくとも１つのメモリ（ＲＯＭ，ＥＥＰＲＯＭ）に接続さ れている処理ユニット（ＣＰＵ）を備え、 処理ユニット（ＣＰＵ）に配属されている暗号化ユニット（ＶＥ）を備え、 少なくとも１つの秘密キー（Ｋｅｙ１，Ｋｅｙ２）が前記メモリ（ＲＯＭ，ＥＥ ＰＲＯＭ）の１つまたは複数のメモリに記憶されており、 少なくとも、安全性にとって重要なデータはすべて暗号化されて前記メモリ（Ｒ ＯＭ，ＥＥＰＲＯＭ）の１つまたは複数のメモリに記憶されているかまたは記憶 され、 記憶されている秘密キー（Ｋｅｙ１，Ｋｅｙ２）と、ユーザによって入力される べきキー語（ＳＷ）とを比較するための比較器（Ｖ）を備え、 比較器（Ｖ）によって制御されて、暗号化ユニット（ＶＥ）を制御する切換ユニ ット（ＳＥ；ＭＵＸ）を備え、該切換ユニットが比較が肯定的な場合にだけ記憶 されているデータの暗号解除を可能にする 電子的なデータ処理装置。 ２．単数または複数の秘密キー（Ｋｅｙ１，Ｋｅｙ２）に対するメモリは、Ｒ ＯＭ、ＥＥＰＲＯＭ、フラッシュメモリまたはＦＲＡＭメモリである 請求項１記載のデータ処理装置。 ３．暗号化ユニット（ＶＥ）に配属されている少なくとも１つのレジスタ（Ｒ １…Ｒｊ）が設けられており、該単数または複数のレジスタには単数または複数 の秘密キー（Ｋｅｙ１，Ｋｅｙ２）が肯定的な比較の後書き込まれる 請求項１または２記載のデータ処理装置。 ４．一方向関数を実現する回路（ＯＷＮ）が設けられており、この回路を介し てキー語（ＳＷ）は比較器（Ｖ）に供給されかつ単数または複数の秘密キー（Ｋ ｅｙ１，Ｋｅｙ２）は一方向関数（ＯＷＮ）によって暗号化された形で記憶され ている 請求項１から３までのいずれか１項記載のデータ処理装置。 ５．暗号化ユニット（ＶＥ）にアドレスデコーダ（ＡＤ）が配属されており、 該アドレスデコーダはデータの暗号化ないし暗号解除を処理ユニット（ＣＰＵ） によって呼び出されたアドレスに依存して行う 請求項１から４までのいずれか１項記載のデータ処理装置。 ６．秘密キーが複数ある場合（Ｋｅｙ１，Ｋｅｙ２）、その都度その時点のキ ーはアドレスデコーダ（ＡＤ）を用いてアドレス指定されたメモリ領域に依存し て選択可能である 請求項５記載のデータ処理装置。 ７．請求項１から６までのいずれか１項記載のデータ処理装置とデータ処理装 置と交信するための読み出し装置（ＬＧ）とを備え、読み出し装置にはユーザに よってキー語（ＳＷ）が入力可能である データ処理システム。 ８．データ処理装置はチップカード（ＣＫ）の構成部分である 請求項７記載のデータ処理システム。