JP2002014872A - 暗号制御装置 - Google Patents

暗号制御装置

Info

Publication number
JP2002014872A
JP2002014872A JP2000196040A JP2000196040A JP2002014872A JP 2002014872 A JP2002014872 A JP 2002014872A JP 2000196040 A JP2000196040 A JP 2000196040A JP 2000196040 A JP2000196040 A JP 2000196040A JP 2002014872 A JP2002014872 A JP 2002014872A
Authority
JP
Japan
Prior art keywords
data
control device
encryption
unit
encryption control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000196040A
Other languages
English (en)
Inventor
Yuji Seki
裕二 関
Yusuke Kawasaki
雄介 川崎
Shigeru Hashimoto
繁 橋本
Ryoichi Yanagi
良一 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000196040A priority Critical patent/JP2002014872A/ja
Priority to US09/733,912 priority patent/US6993654B2/en
Priority to FR0016904A priority patent/FR2811097B1/fr
Publication of JP2002014872A publication Critical patent/JP2002014872A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409—Device specific authentication in transaction processing
    • G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1016—Devices or methods for securing the PIN and other transaction-data, e.g. by encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2153—Using hardware token as a secondary aspect

Abstract

(57)【要約】 【課題】本発明は、データの暗号化や復号化を担う暗号
制御装置に関し、データの不正な解読や漏洩を防止し、
データの安全性を向上させる。 【解決手段】プログラムを実行するＣＰＵ１１Ａと、Ｃ
ＰＵで実行されるプログラムが格納されたＲＯＭ１３Ａ
と、ＣＰＵでのプログラム実行中の作業領域として使用
されるＲＡＭ１２Ａと、外部機器との間のデータの送受
信を担うＩ／Ｏ部１４Ａと、暗号化されたデータの復号
化および平文のデータの暗号化を担う暗号部１５Ａとが
１つの半導体素子上に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データの暗号化や
復号化を担う暗号制御装置に関する。
【０００２】
【従来の技術】近年の通信技術の発達により、電子マネ
ー等、金券と同等の価値を持つデータが行き交うように
なってきており、データの不正な漏洩やデータの改ざん
をどのように防止するかが極めて重要になってきてい
る。
【０００３】このようなデータの安全対策の１つとし
て、データを暗号化して送り、受信側で受け取ったデー
タを復号化するという、データの暗号化、復号化という
手法が用いられている。このデータの暗号化や復号化に
は、従来、パーソナルコンピュータ（以下、ＰＣと略記
することがある）等の汎用の情報処理装置が使用されて
いる。
【０００４】また、電子マネー等を取り扱うシステムの
典型例として近年ＩＣカードを用いるシステムが注目さ
れているが、ＩＣカードをアクセスするＩＣカードリー
ダライタ等の周辺機を制御するＩ／Ｏ制御装置として
は、従来、複数の半導体素子からなるＩ／Ｏ制御装置が
使用されている。
【０００５】
【発明が解決しようとする課題】汎用の情報処理装置を
使用して暗号、復号演算を行なう場合、暗号、復号のア
ルゴリズムやその暗号、復号に用いる鍵の秘匿が難し
く、それらのアルゴリズムや鍵が不正に漏洩し、データ
の改ざん等を許すという結果をもらすおそれがある。
【０００６】また、ＩＣカードリーダライタ等の周辺機
を制御するＩ／Ｏ制御装置は、従来、複数の半導体素子
で構成されているため、それらの半導体素子間をつなぐ
アドレスバスやデータバス上にＩ／Ｏ制御の途中経過の
情報が出力されることになり、その情報が不正に盗まれ
るおそれがある。
【０００７】このように従来は、まだまだデータの安全
性に問題があり、その安全性を一層向上させることが求
められている。
【０００８】本発明は、上記事情に鑑み、データの安全
性が一層向上した暗号制御装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】上記的を達成する本発明
の暗号制御装置は、プログラムを実行するＣＰＵと、そ
のＣＰＵで実行されるプログラムが格納されたＲＯＭ
と、そのＣＰＵでのプログラム実行中の作業領域として
使用されるＲＡＭと、外部機器との間のデータの送受信
を担うＩ／Ｏ部と、暗号化されたデータの復号化および
平文のデータの暗号化を担う暗号部とが１つの半導体素
子上に形成されてなることを特徴とする。
【００１０】本発明の暗号制御装置は、上記の各要素が
１つの半導体素子上に搭載されているため、アドレスバ
スやデータバス上の情報を外部に出力する必要がなく、
暗号化、復号化の処理の推測が困難である。
【００１１】ここで、上記本発明の暗号制御装置は、上
記ＲＡＭが、暗号化されたデータを復号化するための秘
密鍵を格納してなるものであり、上記ＲＯＭが、この暗
号制御装置を使用する正当な権原を有する者を特定する
データを格納してなるものであって、この暗号制御装置
は、外部からデータが送信されてくるのを待つ待機モー
ドと、動作が可能な動作可能モードとを有し、待機モー
ドにあるときに外部から送信されてきた暗号化されたデ
ータを上記ＲＡＭに格納されている秘密鍵で復号化して
平文のデータを生成し、その平文のデータと上記ＲＯＭ
に格納されてなるデータとを照合し、これらのデータが
符合するか否かに応じて、それぞれ、動作可能モードに
移行し、あるいは待機モードに戻るモード切換手段を有
することが好ましい。
【００１２】このような照合を行なうことによって不正
なアクセスを防止することができ、また、特に動作する
必要のないときは待機モードにあって不必要な電力消費
を抑えることができる。
【００１３】また、この場合に、上記ＲＯＭは、上記動
作可能モードで実行される複数のメインプログラムを格
納してなるものであり、この暗号制御装置は、上記待機
モードにあるときに外部から送信されてきたデータに基
づいて、上記動作可能モードで動作させる、上記複数の
メインプログラムのうちのいずれか１つのメインプログ
ラムを選択するメインプログラム選択手段を有すること
が好ましい。
【００１４】このように複数のメインプログラムをＲＯ
Ｍ内に格納しておくことにより、この暗号制御装置を様
々の用途に適用することができ、また動作可能なメイン
プログラムを待機モードから動作可能モードに移るとき
に１つだけ選択することにより、複数のメインプログラ
ムどうしの干渉を避け、データの安全性、処理の確実性
が保たれる。
【００１５】また、上記本発明の暗号制御装置におい
て、上記１つの半導体素子がさらに、この暗号制御装置
との間で送受信されるデータに基づく情報処理を行なう
外部の情報処理装置との間のデータの送受信を担うとと
もにデータを送信してきた者が正当な権原を有するもの
であるか否かを認証する認証部を搭載してなるものであ
ることが好ましい。
【００１６】１つの半導体素子内にさらに上記のような
認証部を搭載すると、認証により外部の情報処理装置と
の間で送受信されるデータの安全性が保たれる。また、
専用の認証部を備えることにより、ＣＰＵでのソフトウ
ェア動作による認証と比べ認証処理の高速化が図られ
る。
【００１７】また、本発明において、データの暗号化、
復号化に用いる鍵を生成する鍵生成手段を有し、この暗
号制御装置は、その鍵生成手段で生成された鍵を用いて
データの暗号化および復号化を行なうものであることが
好ましく、この場合に上記鍵生成手段は、秘密鍵と公開
鍵とを生成し、公開鍵のみ外部に送信し、秘密鍵は上記
ＲＡＭに格納するものであることことが好ましい。
【００１８】こうすることにより、秘密鍵の秘守性、安
全性が保たれ、データの不正な解読が一層困難となる。
【００１９】また、上記の認証部を備えた構成におい
て、上記ＲＡＭが、暗号化されたデータを復号化するた
めの秘密鍵を格納してなるものであり、上記ＲＯＭが、
この暗号制御装置を使用する正当な権原を有する者を特
定するデータを格納してなるものであって、上記認証部
で受信された暗号化されたデータを上記ＲＡＭに格納さ
れている秘密鍵で復号化して平文のデータを生成し、そ
の平文のデータと上記ＲＯＭに格納されてなるデータと
を照合し、これらのデータが符合した場合に限り、上記
Ｉ／Ｏ部を動作可能とするＩ／Ｏ部制御手段を有するこ
とが好ましく、この場合に、上記１つの半導体素子が、
上記Ｉ／Ｏ部を複数搭載してなるものであって、上記Ｉ
／Ｏ部制御手段は、上記認証部で受信されたデータに基
づいて、そのデータに応じたＩ／Ｏ部のみ動作可能とす
るものであることも好ましい形態であり、あるいは、上
記Ｉ／Ｏ部は、複数のセキュリティレベルのうちの任意
のセキュリティレベルの設定が自在なものであり、上記
Ｉ／Ｏ部制御手段は、上記認証部で受信されたデータに
基づいて、上記Ｉ／Ｏ部を、そのデータに応じたセキュ
リティレベルに設定するものであることも好ましい形態
である。
【００２０】このような照合を行なうことによって不正
なアクセスを防止することができる。また、必要な場合
のみＩ／Ｏ部を動作可能とすることが一層の安全性を確
保する上で有用であるとともに省電力化を図ることもで
きる。さらに、上記のようにセキュリティレベルを制御
することで、不必要のアクセスの防止を図り、安全性を
一層向上させることができる。
【００２１】また、上記の認証部を備えた構成におい
て、その認証部は、外部の情報処理装置との間のデータ
の送受信を、モデムを介して行なうものであることも好
ましい形態である。
【００２２】この場合、離れた場所から暗号制御装置の
動作を開始させることができる。
【００２３】さらに、本発明の暗号制御装置において、
異常の検知を受けて、上記ＲＡＭに格納されているデー
タを破壊するデータ破壊手段を有することが好ましい。
【００２４】こうすることにより鍵が不正な侵入者に渡
るのを防止することができる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【００２６】図１は、本発明の暗号制御装置の第１実施
形態を示すブロック図である。
【００２７】この暗号制御装置１０Ａは、１つの半導体
素子１００Ａ内に形成されており、この暗号制御装置１
０Ａは、プログラムを実行するＣＰＵ１１Ａ、ＣＰＵ１
１Ａでのプログラム実行中の作業領域として使用される
ＲＡＭ１２Ａ、ＣＰＵ１１Ａで実行されるプログラムが
格納されたＲＯＭ１３Ａ、外部機器（ここではＩＣカー
ドリーダライタ（ＩＣカードＲ／Ｗ）２００）との間で
データを送受信するＩ／Ｏ部１４Ａ，および、暗号化さ
れたデータの復号化や平文のデータの暗号化を担う暗号
部１５Ａから構成されている。この暗号制御装置１０Ａ
を構成する各要素は、内部バス２０Ａで相互に接続され
ている。
【００２８】ＲＯＭ１３Ａには暗号処理アルゴリズムや
Ｉ／Ｏ部１４Ａを制御するプログラムなどが含まれてい
る。
【００２９】また、ＩＣカードＲ／Ｗ２００とＩ／Ｏ部
１４Ａとの間で送受信されるデータには、ＩＣカードＲ
／Ｗ２００を制御する制御データ、およびＩＣカードか
ら読み出した暗号データがある。ＩＣカードから読み出
されるデータはそのＩＣカードの機能によって暗号化さ
れてからそのＩＣカードから読み出され、ＩＣカードＲ
／Ｗ２００から暗号制御装置１０Ａに送られる。暗号制
御装置１０Ａに送られた暗号データはその暗号制御装置
１０Ａの暗号部１５Ａによって復号化される。一方、暗
号制御装置１０Ａ内で生成された、ＩＣカードへの送信
用のデータは、その暗号制御装置１０Ａの暗号部１５Ａ
によって暗号化され、Ｉ／Ｏ部１４Ａを経由してＩＣカ
ードＲ／Ｗ２００に送られ、そのＩＣカードＲ／Ｗ２０
０に挿入されているＩＣカードに書込まれる。ＩＣカー
ド内ではそのＩＣカードの機能によってその暗号データ
が復号化される。
【００３０】このような構成を採ることで、暗号部１５
ＡとＲＡＭ１２Ａ，ＲＯＭ１３Ａとの間でやりとりされ
るデータは一切外部に漏れず、セキュリティの高い暗号
制御装置が構築される。
【００３１】図２は、本発明の暗号制御装置の第２実施
形態を示すブロック図、図３は、図２に示す第２実施形
態における動作フローチャートである。
【００３２】この暗号制御装置１０Ｂは、１つの半導体
素子１００Ｂ内に形成されている。この暗号制御装置１
０Ｂは、ＣＰＵ１１Ｂ、ＲＡＭ１２Ｂ、ＲＯＭ１３Ｂ、
暗号部１５Ｂ、およびインタフェース部１６Ｂから構成
されている。これらのうち、ＣＰＵ１１Ｂ、ＲＡＭ１２
Ｂ、ＲＯＭ１３Ｂ、および暗号部１５Ｂは、図１に示す
第１実施形態の暗号制御装置１０Ａの、ＣＰＵ１１Ａ、
ＲＡＭ１２Ａ、ＲＯＭ１３Ａ、および暗号部１５Ａとそ
れぞれ同じ要素であり、重複説明は省略する。
【００３３】また、インタフェース部１６Ｂは、図１に
示す暗号制御装置１０ＡのＩ／Ｏ部１４Ａに相当する構
成要素であるが、図１のＩ／Ｏ部１４Ａは、ＩＣカード
Ｒ／Ｗ２００との間のデータ送受信に適合したものであ
るのに対し、この図２に示すインタフェース部１６Ｂ
は、パーソナルコンピュータ（ＰＣ）３００のＩＳＡバ
スに接続され、ＰＣ３００との間でＩＳＡバスを介して
データの送受信を行なうのに適合した構成となってい
る。
【００３４】図３に示す動作フローは、暗号制御装置１
０Ｂに電源が投入されたパワーオン（ＰＯＮ）時に起動
されるものである。パワーオンで図３のスタートアップ
ルーチンが起動されると、先ず暗号制御装置１０Ｂの最
小限の初期化処理が行なわれ（ステップａ１）、ＰＣ３
００からの情報入力待機状態となる（ステップａ２）。
この待機状態は、ＰＣ３００からの情報が入力されたと
きに入力されたことを検知する部分のみ動作し、他の部
分は動作しない状態にあり、電力の消費が抑えられてい
る。
【００３５】ＰＣ３００から送信されてくる情報は暗号
化されており、ＰＣ３００から送信されてきた情報を受
け取るとその情報の復号処理が行なわれる（ステップａ
３）。この復号処理は、ＲＡＭ１２Ｂにあらかじめ格納
されている秘密鍵を用いて行なわれる。この段階では暗
号部１５Ｂは未だ動作不能状態のままになっており、し
たがってこのときは暗号部１５Ｂは使用されず、ＲＯＭ
１３Ｂに格納されているプログラムによりソフトウェア
上で復号処理が行なわれる。
【００３６】この待機状態においてＰＣ３００から入力
される情報にはＩＤやパスワードが含まれており、復号
された情報と、あらかじめＲＯＭ１３Ｂに格納されてい
る情報とを照合することにより、この暗号制御装置１０
Ｂを使用する正当な権原を有する者から受け取った情報
であるか否かの情報確認が行なわれ（ステップａ４）、
正当な権原を有する者からの情報ではないと判定される
ときは、ステップａ２に戻り、ＰＣからの情報入力待機
状態に戻る。
【００３７】一方、ステップａ４で、正当な権原を有す
る者からの情報であると判定されたときは、暗号制御装
置１０Ｂの各部の初期化設定処理を行ない（ステップａ
５）、メインルーチンコールを行なう（ステップａ
６）。その後、メインルーチンが実行される（ステップ
ａ７）。
【００３８】このように、本実施形態の暗号制御装置
は、ＰＣからの要請があるまでは待機状態にあり、無駄
な電力消費が抑制されている。
【００３９】図４は、本発明の暗号制御装置の第３実施
形態における、ＲＯＭ内部のプログラムの構造を示した
模式図である。
【００４０】この第３実施形態の暗号制御装置の構成自
体は、図２に示すものと同じであり、図２を参照するこ
ととし、ここでの重複した図面の提示は省略する。
【００４１】ＲＯＭ１３Ｂに格納されたプログラムは、
スタートアップルーチンと、メインルーチン振分けルー
チンと、３つのメインルーチンＡ，Ｂ，Ｃとから構成さ
れている。各メインルーチンＡ，Ｂ，Ｃは、それぞれ対
応した情報Ａ，Ｂ，Ｃについてのみ参照することができ
る。メインルーチンＡ，Ｂ，Ｃは、暗号、復号の制御ア
ルゴリズムが相互に異なる一つの暗号制御装置について
タイプの異なる使い方を可能としている。
【００４２】図５は、図４にプログラム構造を示す第３
実施形態における動作フローを示すフローチャートであ
る。
【００４３】図５に示す動作フローは、図３に示す動作
フローの場合と同様、暗号制御装置１０Ｂに電源が投入
されたパワーオン（ＰＯＮ）時に起動されるものであ
り、このパワーオンでは、図４プログラム構造中スター
トアップルーチンが起動される。
【００４４】この図５に示す動作フローにおけるステッ
プｂ１〜ｂ５は、それぞれ図３に示す動作フローのステ
ップａ１〜ａ５とそれぞれ同一であり、重複説明は省略
する。
【００４５】ステップｂ６では、ステップｂ２で受け取
りステップｂ３で復号処理の行なわれた情報に基づいて
３つのメインルーチンＡ，Ｂ，Ｃのうちのいずれのメイ
ンルーチンを動作させるかが決定され、決定されたメイ
ンルーチンについて（ステップｂ７，ｂ８）、内部の初
期設定（ステップｂ９，ｂ１０又はｂ１１）およびメイ
ンプログラムの実行（ステップｂ１２，ｂ１３又はｂ１
４）が行なわれる。
【００４６】このように、ＲＯＭ内に複数のメインプロ
グラムを格納しておき、待機状態から立ち上がるときに
選択的にいずれか１つのメインプログラムのみ動作可能
とすることで、様々な用途に適合させることができると
ともに、メインプログラムどうしの干渉を避け、データ
の安全性、処理の確実性が保たれる。
【００４７】図６は、本発明の暗号制御装置の第４実施
形態を示すブロック図である。
【００４８】この暗号制御装置１０Ｃは、１つの半導体
素子１００Ｃ内に形成されたものであり、ＣＰＵ１１
Ｃ、ＲＡＭ１２Ｃ、ＲＯＭ１３Ｃ、Ｉ／Ｏ部１４Ｃ、お
よび暗号部１５Ｃは、図１に示す第１実施形態の暗号制
御装置１０Ａの、対応する各要素とそれぞれ同一であ
り、重複説明は省略する。尚、この図６では、ＲＡＭ１
２Ｃに鍵が格納されていることが模式的に明示されてい
る。
【００４９】また、図６の暗号制御装置１０Ｃを構成す
る認証部１６Ｃは、ＰＣ３００と接続されてそのＰＣ３
００との間でシリアルデータの送受信を行なうインタフ
ェースであるとともに、データを送信してきた者が正当
な権原を有する者であるか否かを認証するという役割り
を担っている。
【００５０】図７は、ＰＣ３００から暗号制御装置１０
Ｃに向けて送信される認証データのデータ構造を示す図
である。
【００５１】ＰＣ３００から暗号制御装置１０Ｃへは、
そのＰＣ３００のユーザを特定するＩＤおよびパスワー
ドと、Ｉ／Ｏ部１４Ｃを制御するための情報であるＩ／
Ｏ情報が含まれており、この認証データは、暗号制御装
置１０Ｃの暗号部１５Ｃで前もって作成され認証部１６
Ｃを経由して受け取っている公開鍵（以下に説明する図
８に示す公開鍵０）で暗号化されたものである。
【００５２】図８は、ＰＣ３００と暗号制御装置１０Ｃ
との間での認証の手順を示した図である。
【００５３】先ず、暗号制御装置では前もって秘密鍵１
と公開鍵０を生成し公開鍵０がＰＣに渡されている。秘
密鍵は、暗号制御装置１０ＣのＲＡＭ１２Ｃに格納して
おき、決して外部には出さないようにしておく。この公
開鍵０を用いて暗号化されたデータは、秘密鍵１を用い
てのみ復号化することができる。
【００５４】ＰＣでは、暗号制御装置との間でデータの
送受信を行なうとしたとき、先ず、図７に示すデータ形
式の認証データを作成し、その認証データを、あらかじ
め暗号制御装置から受け取っている公開鍵０で暗号化し
て暗号制御装置に送る。
【００５５】暗号制御装置は、この暗号化された認証デ
ータを受け取ると、ＲＡＭ１２Ｃにあらかじめ格納して
おいた秘密鍵１を用いてその認証データを復号化して平
文の認証データを生成する。尚、この認証データの受信
の際は、この暗号制御装置は待機状態にあり必要最小限
の要素のみ動作し、例えば図６に示すＩ／Ｏ部１４Ｃや
復号部１５Ｃは非動作状態にあり、したがってこの認証
データの復号化はＲＯＭ１３Ｃに格納されている復号化
プログラムによりソフトウェア的に行なわれる。
【００５６】暗号制御装置では、この復号化された認証
データを秘密鍵１で復号化して平文の認証データを生成
した後、その生成した平文の認証データがＲＯＭ１３に
あらかじめ格納しておいた照合用の認証データと照合さ
れる。この照合により双方の認証データが一致したとき
は、以下に説明する次のステップに移り、不一致のとき
はＰＣ３００から次のデータの受信を待機する待機状態
に戻る。
【００５７】双方の認証データが一致すると、今度は、
ＲＯＭ１３Ｃ内部のアルゴリズムで、乱数Ａと、秘密鍵
２と、２つの公開鍵１，２とが生成され、ＲＯＭ内のア
ルゴリズムで乱数Ａと公開鍵２が公開鍵１で暗号化さ
れ、その公開鍵１で暗号化された乱数Ａと公開鍵２がＰ
Ｃに送信されるとともに、公開鍵１自身もＰＣに送信さ
れる。生成された秘密鍵２は、ＲＡＭ１２Ｃに格納され
る。また乱数Ａおよび公開鍵２もＲＡＭ１２Ｃに格納さ
れる。
【００５８】ＰＣ３００は、暗号制御装置から公開鍵１
と、その公開鍵１で暗号化された乱数Ａと公開鍵２を受
け取ると、暗号化された乱数Ａと公開鍵２を公開鍵１で
復号して平文の乱数Ａと公開鍵２を取り出し、さらに乱
数Ｂを生成し、公開鍵１による復号により取り出した乱
数Ａと新たに発生させた乱数Ｂを、上記のようにして取
り出した公開鍵２で暗号化して暗号制御装置に送信す
る。この乱数ＢはＰＣ内にも記憶しておく。
【００５９】暗号制御装置では、それを受信すると、そ
の受信データをＲＡＭ１２Ｃに記憶しておいた秘密鍵２
で復号して乱数Ａと乱数Ｂを取り出し、この取り出した
乱数Ａと乱数Ｂのうちの乱数Ａと、先に発生させてＲＡ
Ｍ１２Ｃに格納しておいた乱数Ａとが照合され、それら
が一致した場合に、暗号制御装置は、そこに接続された
ＰＣが暗号制御装置をアクセスする正当な権原を有する
者であると認証する。不一致のときは、図８には示され
ていないがＰＣに向けて不一致であった旨連絡して待機
状態に戻る。
【００６０】暗号制御装置で受信して復号化した乱数Ａ
とＲＡＭ１２Ｃに格納しておいた乱数Ａが一致すると、
今度は公開鍵３を生成し、ＰＣ３００から送信されて復
号化された乱数Ｂと公開鍵３を、ＲＡＭ１２Ｃに格納し
ておいた公開鍵２で暗号化しＰＣに向けて送信する。公
開鍵３はＲＡＭ１２Ｃにも格納される。
【００６１】ここで、公開鍵３は、その公開鍵３で暗号
化したデータをその公開鍵３自身で復号化することので
きる鍵である。
【００６２】公開鍵２で暗号化された乱数Ｂと公開鍵３
を受信したＰＣでは、受信したデータを公開鍵２で復号
し、その復号化されたデータに含まれる乱数Ｂと公開鍵
３のうちの乱数Ｂと、この乱数ＢはＰＣが自分で発生さ
せたものであって、その発生させて記憶しておいた乱数
Ｂとが照合され、それらが一致しているときは、自分が
送受信している相手が、確かに自分がデータを送受信し
ようとしていた暗号制御装置である旨、認証する。
【００６３】これまでの間の、暗号制御装置におけるデ
ータの復号化、暗号化は、全てＲＯＭ１３Ｃのアルゴリ
ズムによりソフトウェア的に行なわれる。
【００６４】また、上記のようにして、そこに接続され
たＰＣが暗号制御装置を正当にアクセスする権原を有す
る者であることが確認された後、暗号制御装置では暗号
部１５Ｃが動作可能状態とり、これ以降の暗号化、復号
化は、暗号部１５Ｃにより、ＲＯＭ内のアルゴリズムを
用いてソフトウェア的に行なうよりも高速に行なわれ
る。
【００６５】また、図７に示す認証データのＩ／Ｏ情報
に応じて、そのＩ／Ｏ情報がＩ／Ｏ部１４Ｃを動作可能
状態に移行させることを指示していたときはＩ／Ｏ部１
４Ｃも動作可能状態となり、そのＩ／Ｏ情報がＩ／Ｏ部
１４Ｃを動作可能とする必要のないことを指示していた
ときはＩ／Ｏ部１４Ｃは非動作状態にとどまる。こうす
ることによりＩ／Ｏ部１４Ｃを動作させる必要のないと
きはＩ／Ｏ部１４Ｃにおける電力消費が抑えられるとと
もに、暗号制御装置内部と外部との通信路を接続してお
く機会の減少化を図り、一層の安全性が確保される。
【００６６】上記のようにしてＰＣと暗号制御装置との
間での相互の認証が終了した後、ＰＣから暗号制御装置
に向けてコマンドが送信され、暗号制御装置からはＰＣ
に向けてそのコマンドに対するレスポンスが送信される
が、ＰＣから暗号制御装置に送信されるコマンドはＰＣ
側で公開鍵３で暗号化されて送信され、それを受け取っ
た暗号制御装置側では、その暗号部１５Ｃにより、ＲＡ
Ｍ１２Ｃに格納しておいた公開鍵３を用いて復号化さ
れ、そのコマンドが実行される。
【００６７】そのコマンドが実行された結果得られたコ
マンド結果（レスポンス）は暗号制御装置の暗号部１５
Ｃで公開鍵３で暗号化されてＰＣに送信され、その暗号
化されたレスポンスを受け取ったＰＣ側では、そのレス
ポンスが公開鍵３で復号化されてレスポンスが取り出さ
れる。
【００６８】以後、必要に応じてＰＣと暗号制御装置と
の間でこれと同様な通信が行なわれる。
【００６９】ここで、上記のように、暗号制御装置には
鍵生成手段が備えられており、この暗号制御装置では、
その暗号制御装置自身で生成した鍵のみを用いて、復号
化、暗号化が行なわれており、また秘密鍵は一切外出に
は出さないようになっている。また、認証により正当な
通信相手ではないと判定されると暗号制御装置は待機状
態に戻ってしまい動作しなくなり、また実質のデータ通
信は認証により正当な通信相手であることが確認された
後に初めて行なわれる。このような構成により、データ
の秘密性、安全性が保たれ、データの不正な解読はほと
んど不可能となる。
【００７０】図９は、本発明の暗号制御装置の第５実施
形態のブロック図である。図６に示す第４実施形態の暗
号制御装置との相違点について説明する。
【００７１】図９に示す第５実施形態の暗号制御装置に
は、図６に示す第４実施形態の暗号制御装置のＩ／Ｏ部
１４Ｃに相当する、３つのＩ／Ｏ部１４１Ｄ，１４２
Ｄ，１４３Ｄ（ＩＣＣ，ＵＡＲＴ１，ＵＡＲＴ２）が備
えられている。これら３つのＩ／Ｏ部１４１Ｄ，１４２
Ｄ，１４３Ｄを含む暗号制御装置１０Ｄを構成する各要
素は１つの半導体素子１００Ｄに搭載されている。各Ｉ
／Ｏ部１４１Ｄ，１４２Ｄ，１４３Ｄには、それぞれＩ
ＣカードＲ／Ｗ２００、プリンタ（ＰＲ）４００、およ
び遠隔通信用のモデム（ＭＯＤＥＭ）３００が接続され
ている。
【００７２】図９は、図８に示す第５実施形態の暗号制
御装置に向けて送信される認証データのデータ構造を示
す図である。
【００７３】この図９に示す認証データには、図７に示
す認証データと比べ、コマンド情報が付加されている。
【００７４】このコマンド情報は、３つのＩ／Ｏ部１４
１Ｄ，１４２Ｄ，１４３Ｄのうち、Ｉ／Ｏ情報で指定さ
れるＩ／Ｏ部を動作可能状態とする（Ｏｐｅｎ）か、動
作状態から非動作状態に戻す（Ｃｌｏｓｅ）か、あるい
は、Ｉ／Ｏ情報で指定されるＩ／Ｏ部を動作可能状態と
するとともに他の動作可能状態のＩ／Ｏ部があったとき
はそれを非動作状態に変更する（Ｃｈａｎｇｅ）かのい
ずれかのコマンドを示しており、ＰＣからは、この認証
データが暗号化されて暗号制御装置に送信され、暗号制
御装置では受け取ったデータを復号化して平文の認証デ
ータを取り出し図８を参照して説明したようにして認証
を行なった後、図９に示す３つのＩ／Ｏ部１４１Ｄ，１
４２Ｄ，１４３Ｄを、その認証データ中のコマンド情報
およびＩ／Ｏ情報に従って制御する。
【００７５】こうすることにより、今回の処理に必要な
Ｉ／Ｏ部以外のＩ／Ｏ部は非動作状態に保たれ、その電
力消費が抑えられ、かつ、そのＩ／Ｏ部から出力される
データが不正に解読されるおそれをなくしている。
【００７６】さらに、図９に示す３つのＩ／Ｏ部１４１
Ｄ，１４２Ｄ，１４３Ｄは、いずれもセキュリティレベ
ルが、非動作状態（アクセス権無し）を含む複数段階に
変更できるものであり、それに対応して、コマンド情報
には、セキュリティレベルを０から１に変更するＬｅｖ
ｅｌＵｐ１コマンド、セキュリティレベルを１から２に
変更するＬｅｖｅｌＵｐ２コマンド、セキュリティレベ
ルを２から３に変更するＬｅｖｅｌＵｐ３コマンド、お
よびセキュリティレベルを現在のセキュリティレベルか
ら１つダウンさせるＬｅｖｅｌＤｎコマンドを含ませる
ことができる。
【００７７】図１１は、各セキュリティレベルごとのア
クセス権の範囲と、各コマンドとの対応を示した図であ
る。また、表１は、各セキュリティレベルごとのコマン
ドの作用を示したものである。
【００７８】
【表１】
【００７９】このように、複数のセキュリティレベルを
設けることにより、不必要なアクセスが防止され、安全
性が一層向上する。
【００８０】尚、図９に示す第５実施形態の暗号制御装
置では、認証部１６Ｄは、ＰＣ３００との接続部に用い
られているが、モデム５００を制御するＩ／Ｏ部１４３
Ｄの内部に認証部を備えてもよい。こうすること、モデ
ム５００の先にＰＣ等を接続し、遠隔からこの暗号制御
装置を動作させることができる。
【００８１】図１２は、本発明の暗号制御装置の第６実
施形態を示す模式図である。
【００８２】この図１２の暗号制御装置１０Ｅには、Ｓ
ＲＡＭ１２Ｅのみ示されているが、このＳＲＡＭ１２Ｅ
は、図９に示すＲＡＭ１２Ｄに代わるものであり、図１
２には図示省略されているが、図１２に示す暗号制御装
置は図９に示す各要素と同じ要素からなり、それらが１
つのＬＳＩチップ１００Ｅ上に搭載されている。
【００８３】この図１２には、ＬＳＩチップ１００Ｅに
搭載された暗号制御装置１０Ｅが組み込まれた装置の筐
体６００が示されており、この筐体６００内には、商用
電源からの電力を暗号制御装置１０ＥのＳＲＡＭ１２Ｅ
に供給するメイン電源部６０１、バッテリに蓄積された
電力をＳＲＡＭ１２Ｅに供給するバッテリ電源部６０
２、この筐体６００の分解や解体を検知する攻撃検知セ
ンサ６０３、その攻撃検知センサ６０３からの信号を受
けて筐体６００が無理にこじ開けられようとしているな
どの分解や解体を検出する異常検出器６０４が備えられ
ている。尚、暗号制御装置１０ＥのＳＲＡＭ１２Ｅ以外
の各要素へも電力が供給されるが、ここではＳＲＡＭ１
２Ｅに注目しているため、他の要素およびそれら他の要
素への電力供給経路等は図示省略されている。
【００８４】ここで、攻撃検知センサ６０３からの信号
により異常検出器６０４が筐体６００の分解、解体など
の異常を検知すると、その旨をメイン電源部６０１に通
知し、メイン電源部６０１はそれを受けてＳＲＡＭ１２
Ｅを含む暗号制御装置１０Ｅへの電力供給を強制的に遮
断する。また、異常検出器６０４は、バッテリ電源部６
０２から暗号制御装置１０Ｅへの電力供給路を断ち切
る。ＳＲＡＭ１２Ｅには、前述したようにして鍵が格納
されるが、このよにして電力の供給が断たれるとＳＲＡ
Ｍ１２Ｅに格納された鍵やその他のデータは破壊される
ことになる。したがって不正に分解や解体を行なって鍵
やその他のデータを不正に盗もうとしても失敗する結果
となり、データの不正な漏洩が防止される。
【００８５】尚、ここでは電力の供給を断つことにより
鍵やその他のデータを破壊する例を示したが、この他に
も、攻撃検知センサ６０３の信号あるいは異常検出器６
０４の検出結果を暗号制御装置１０Ｅに割込信号として
入力し、暗号制御装置では、その割込入力を受けてＳＲ
ＡＭ１２Ｅに無意味なデータを上書きをすることなどに
より、ソフトウェア的に鍵やデータを破壊してもよい。
【００８６】以下に、本発明の各種態様を付記する。
【００８７】（付記１） プログラムを実行するＣＰＵ
と、該ＣＰＵで実行されるプログラムが格納されたＲＯ
Ｍと、該ＣＰＵでのプログラム実行中の作業領域として
使用されるＲＡＭと、外部機器との間のデータの送受信
を担うＩ／Ｏ部と、暗号化されたデータの復号化および
平文のデータの暗号化を担う暗号部とが１つの半導体素
子上に形成されてなることを特徴とする暗号制御装置。
【００８８】（付記２） 前記ＲＡＭが、暗号化された
データを復号化するための秘密鍵を格納してなるもので
あり、前記ＲＯＭが、この暗号制御装置を使用する正当
な権原を有する者を特定するデータを格納してなるもの
であって、この暗号制御装置は、外部からデータが送信
されてくるのを待つ待機モードと、動作が可能な動作可
能モードとを有し、待機モードにあるときに外部から送
信されてきた暗号化されたデータを前記ＲＡＭに格納さ
れている秘密鍵で復号化して平文のデータを生成し、該
平文のデータと前記ＲＯＭに格納されてなるデータとを
照合し、これらのデータが符合するか否かに応じて、そ
れぞれ、動作可能モードに移行し、あるいは待機モード
に戻るモード切換手段を有することを特徴とする付記１
記載の暗号制御装置。
【００８９】（付記３） 前記ＲＯＭは、前記動作可能
モードで実行される複数のメインプログラムを格納して
なるものであり、この暗号制御装置は、前記待機モード
にあるときに外部から送信されてきたデータに基づい
て、前記動作可能モードで動作させる、前記複数のメイ
ンプログラムのうちのいずれか１つのメインプログラム
を選択するメインプログラム選択手段を有することを特
徴とする付記２記載の暗号制御装置。
【００９０】（付記４） 前記１つの半導体素子がさら
に、この暗号制御装置との間で送受信されるデータに基
づく情報処理を行なう外部の情報処理装置との間のデー
タの送受信を担うとともにデータを送信してきた者が正
当な権原を有するものであるか否かを認証する認証部を
搭載してなるものであることを特徴とする付記１記載の
暗号制御装置。
【００９１】（付記５） データの暗号化、復号化に用
いる鍵を生成する鍵生成手段を有し、この暗号制御装置
は、該鍵生成手段で生成された鍵を用いてデータの暗号
化および復号化を行なうものであることを特徴とする付
記１記載の暗号制御装置。
【００９２】（付記６） 前記鍵生成手段は、秘密鍵と
公開鍵とを生成し、公開鍵のみ外部に送信し、秘密鍵は
前記ＲＡＭに格納するものであることを特徴とする付記
５記載の暗号制御装置。
【００９３】（付記７） 前記ＲＡＭが、暗号化された
データを復号化するための秘密鍵を格納してなるもので
あり、前記ＲＯＭが、この暗号制御装置を使用する正当
な権原を有する者を特定するデータを格納してなるもの
であって、前記認証部で受信された暗号化されたデータ
を前記ＲＡＭに格納されている秘密鍵で復号化して平文
のデータを生成し、該平文のデータと前記ＲＯＭに格納
されてなるデータとを照合し、これらのデータが符合し
た場合に限り、前記Ｉ／Ｏ部を動作可能とするＩ／Ｏ部
制御手段を有することを特徴とする付記４記載の暗号制
御装置。
【００９４】（付記８） 前記１つの半導体素子が、前
記Ｉ／Ｏ部を複数搭載してなるものであって、前記Ｉ／
Ｏ部制御手段は、前記認証部で受信されたデータに基づ
いて、該データに応じたＩ／Ｏ部のみ動作可能とするも
のであることを特徴とする付記７記載の暗号制御装置。
【００９５】（付記９） 前記Ｉ／Ｏ部は、複数のセキ
ュリティレベルのうちの任意のセキュリティレベルの設
定が自在なものであり、前記Ｉ／Ｏ部制御手段は、前記
認証部で受信されたデータに基づいて、前記Ｉ／Ｏ部
を、該データに応じたセキュリティレベルに設定するも
のであることを特徴とする付記７記載の暗号制御装置。
【００９６】（付記１０） 前記認証部は、外部の情報
処理装置との間のデータの送受信を、モデムを介して行
なうものであることを特徴とする付記４記載の暗号制御
装置。
【００９７】（付記１１） 異常の検知を受けて、前記
ＲＡＭに格納されている鍵を破壊するデータ破壊手段を
有することを特徴とする付記１記載の暗号制御装置。
【００９８】
【発明の効果】以上、説明したように、本発明によれば
不正なデータの解読や漏洩が防止されデータの安全性が
高度に保たれた暗号制御装置が実現する。
【図面の簡単な説明】
【図１】本発明の暗号制御装置の第１実施形態を示すブ
ロック図である。
【図２】本発明の暗号制御装置の第２実施形態を示すブ
ロック図である。
【図３】図２に示す第２実施形態における動作フローチ
ャートである。
【図４】本発明の暗号制御装置の第３実施形態におけ
る、ＲＯＭ内部のプログラムの構造を示した模式図であ
る。
【図５】図４にプログラム構造を示す第３実施形態にお
ける動作フローを示すフローチャートである。
【図６】本発明の暗号制御装置の第４実施形態を示すブ
ロック図である。
【図７】認証データのデータ構造を示す図である。
【図８】本発明の暗号制御装置の第５実施形態のブロッ
ク図である。
【図９】図８に示す第５実施形態の暗号制御装置に向け
て送信される認証データのデータ構造を示す図である。
【図１０】認証データのデータ構造を示す図である。
【図１１】各セキュリティレベルごとのアクセス権の範
囲と、各コマンドとの対応を示した図である。
【図１２】本発明の暗号制御装置の第６実施形態を示す
模式図である。
【符号の説明】
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ 暗号制御
装置 １１Ａ，１１Ｂ，１１Ｃ，１１Ｄ ＣＰＵ １２Ａ，１２Ｂ，１２Ｃ，１２Ｄ ＲＡＭ １３Ａ，１３Ｂ，１３Ｃ，１３Ｄ ＲＯＭ １４Ａ，１４Ｃ Ｉ／Ｏ部 １５Ａ，１５Ｂ，１５Ｃ 暗号部 １６Ｂ，１６Ｃ，１６Ｄ インタフェース部 １４１Ｄ，１４２Ｄ，１４３Ｄ Ｉ／Ｏ部 ２０Ａ，２０Ｂ，２０Ｃ 内部バス １００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ
半導体素子 ２００ ＩＣカードＲ／Ｗ ３００ パーソナルコンピュータ（ＰＣ） ４００ プリンタ（ＰＲ） ５００ モデム ６００ 筐体 ６０１ メイン電源部 ６０２ バッテリ電源部 ６０３ 攻撃検知センサ ６０４ 異常検出器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 繁 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 柳 良一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B017 AA03 BA05 BA07 CA00 5B035 AA13 BB09 BC00 CA38 5J104 AA01 AA07 KA01 NA02 NA05 NA35 NA40 NA42

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プログラムを実行するＣＰＵと、該ＣＰ
    Ｕで実行されるプログラムが格納されたＲＯＭと、該Ｃ
    ＰＵでのプログラム実行中の作業領域として使用される
    ＲＡＭと、外部機器との間のデータの送受信を担うＩ／
    Ｏ部と、暗号化されたデータの復号化および平文のデー
    タの暗号化を担う暗号部とが１つの半導体素子上に形成
    されてなることを特徴とする暗号制御装置。
  2. 【請求項２】 前記ＲＡＭが、暗号化されたデータを復
    号化するための秘密鍵を格納してなるものであり、 前記ＲＯＭが、この暗号制御装置を使用する正当な権原
    を有する者を特定するデータを格納してなるものであっ
    て、 この暗号制御装置は、外部からデータが送信されてくる
    のを待つ待機モードと、動作が可能な動作可能モードと
    を有し、待機モードにあるときに外部から送信されてき
    た暗号化されたデータを前記ＲＡＭに格納されている秘
    密鍵で復号化して平文のデータを生成し、該平文のデー
    タと前記ＲＯＭに格納されてなるデータとを照合し、こ
    れらのデータが符合するか否かに応じて、それぞれ、動
    作可能モードに移行し、あるいは待機モードに戻るモー
    ド切換手段を有することを特徴とする請求項１記載の暗
    号制御装置。
  3. 【請求項３】 前記ＲＯＭは、前記動作可能モードで実
    行される複数のメインプログラムを格納してなるもので
    あり、 この暗号制御装置は、前記待機モードにあるときに外部
    から送信されてきたデータに基づいて、前記動作可能モ
    ードで動作させる、前記複数のメインプログラムのうち
    のいずれか１つのメインプログラムを選択するメインプ
    ログラム選択手段を有することを特徴とする請求項２記
    載の暗号制御装置。
  4. 【請求項４】 前記１つの半導体素子がさらに、この暗
    号制御装置との間で送受信されるデータに基づく情報処
    理を行なう外部の情報処理装置との間のデータの送受信
    を担うとともにデータを送信してきた者が正当な権原を
    有するものであるか否かを認証する認証部を搭載してな
    るものであることを特徴とする請求項１記載の暗号制御
    装置。
  5. 【請求項５】 データの暗号化、復号化に用いる鍵を生
    成する鍵生成手段を有し、この暗号制御装置は、該鍵生
    成手段で生成された鍵を用いてデータの暗号化および復
    号化を行なうものであることを特徴とする請求項１記載
    の暗号制御装置。
JP2000196040A 2000-06-29 2000-06-29 暗号制御装置 Pending JP2002014872A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000196040A JP2002014872A (ja) 2000-06-29 2000-06-29 暗号制御装置
US09/733,912 US6993654B2 (en) 2000-06-29 2000-12-12 Secure encryption processor with tamper protection
FR0016904A FR2811097B1 (fr) 2000-06-29 2000-12-22 Dispositif de commande de cryptage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196040A JP2002014872A (ja) 2000-06-29 2000-06-29 暗号制御装置

Publications (1)

Publication Number Publication Date
JP2002014872A true JP2002014872A (ja) 2002-01-18

Family

ID=18694603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196040A Pending JP2002014872A (ja) 2000-06-29 2000-06-29 暗号制御装置

Country Status (3)

Country Link
US (1) US6993654B2 (ja)
JP (1) JP2002014872A (ja)
FR (1) FR2811097B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006099785A1 (fr) * 2005-03-23 2006-09-28 Beijing Lenovo Software Ltd. Puce de sécurité
JP2007323629A (ja) * 2006-06-02 2007-12-13 Giga-Byte Technology Co Ltd コンピュータ及びその節電方法
US8037538B2 (en) 2003-03-10 2011-10-11 Sony Corporation Access control processing method

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358060B2 (en) * 1998-09-03 2002-03-19 Jsr Llc Two-stage transmucosal medicine delivery system for symptom relief
ES2180391B1 (es) * 2000-09-25 2003-12-16 Telesincro S A Circuito integrado.
JP4074057B2 (ja) * 2000-12-28 2008-04-09 株式会社東芝 耐タンパプロセッサにおける暗号化データ領域のプロセス間共有方法
US7269736B2 (en) * 2001-02-28 2007-09-11 Microsoft Corporation Distributed cryptographic methods and arrangements
GB0221464D0 (en) * 2002-09-16 2002-10-23 Cambridge Internetworking Ltd Network interface and protocol
JP2004157892A (ja) * 2002-11-08 2004-06-03 Hitachi Ltd 計算機システム、記憶装置、アクセス管理方法及びプログラム
US20040128528A1 (en) * 2002-12-31 2004-07-01 Poisner David I. Trusted real time clock
JP3880933B2 (ja) * 2003-01-21 2007-02-14 株式会社東芝 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法
US8135795B2 (en) * 2003-04-03 2012-03-13 International Business Machines Corporation Method to provide on-demand resource access
US6990011B2 (en) * 2003-05-09 2006-01-24 Stmicroelectronics, Inc. Memory circuit and method for corrupting stored data
US7493488B2 (en) * 2003-07-24 2009-02-17 International Business Machines Corporation Method to disable on/off capacity in demand
US7457953B2 (en) 2003-12-18 2008-11-25 Intel Corporation Method and apparatus to provide secure communication
US7224600B2 (en) * 2004-01-08 2007-05-29 Stmicroelectronics, Inc. Tamper memory cell
US8504821B2 (en) * 2009-07-10 2013-08-06 Finisar Corporation Encrypted optoelectronic module
US20110246790A1 (en) * 2010-03-31 2011-10-06 Gainteam Holdings Limited Secured removable storage device
US10218383B2 (en) * 2013-06-25 2019-02-26 Ncr Corporation Keypad
CN114616563A (zh) * 2019-08-23 2022-06-10 联邦科学和工业研究组织 用于加密密钥生成的安全环境

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011101A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd Ｉｃカードおよび記録媒体
JP2000137774A (ja) * 1998-07-31 2000-05-16 Matsushita Electronics Industry Corp ２つの用途で用いられる可搬体、通信システム、通信方式、端末装置、プログラムを記録したコンピュ―タ読み取り可能な記録媒体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700055A (en) * 1985-10-15 1987-10-13 Kashkashian Jr Arsen Multiple credit card system
US5134700A (en) * 1987-09-18 1992-07-28 General Instrument Corporation Microcomputer with internal ram security during external program mode
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US5048085A (en) * 1989-10-06 1991-09-10 International Business Machines Corporation Transaction system security method and apparatus
US5148481A (en) * 1989-10-06 1992-09-15 International Business Machines Corporation Transaction system security method and apparatus
US5111504A (en) * 1990-08-17 1992-05-05 General Instrument Corporation Information processing apparatus with replaceable security element
US5142578A (en) * 1991-08-22 1992-08-25 International Business Machines Corporation Hybrid public key algorithm/data encryption algorithm key distribution method based on control vectors
US5301231A (en) * 1992-02-12 1994-04-05 International Business Machines Corporation User defined function facility
US5794207A (en) * 1996-09-04 1998-08-11 Walker Asset Management Limited Partnership Method and apparatus for a cryptographically assisted commercial network system designed to facilitate buyer-driven conditional purchase offers
US5778071A (en) * 1994-07-12 1998-07-07 Information Resource Engineering, Inc. Pocket encrypting and authenticating communications device
JPH08190509A (ja) 1994-11-08 1996-07-23 Matsushita Electric Ind Co Ltd 記憶装置
US5737419A (en) * 1994-11-09 1998-04-07 Bell Atlantic Network Services, Inc. Computer system for securing communications using split private key asymmetric cryptography
US5768389A (en) * 1995-06-21 1998-06-16 Nippon Telegraph And Telephone Corporation Method and system for generation and management of secret key of public key cryptosystem
AU6502896A (en) * 1995-07-20 1997-02-18 Dallas Semiconductor Corporation Single chip microprocessor, math co-processor, random number generator, real-time clock and ram having a one-wire interface
US5721781A (en) * 1995-09-13 1998-02-24 Microsoft Corporation Authentication system and method for smart card transactions
US5742756A (en) * 1996-02-12 1998-04-21 Microsoft Corporation System and method of using smart cards to perform security-critical operations requiring user authorization
US6101255A (en) 1997-04-30 2000-08-08 Motorola, Inc. Programmable cryptographic processing system and method
KR100253310B1 (ko) 1997-08-26 2000-05-01 김영환 반도체 메모리 장치의 프로그램 데이타 보호 회로
US6378072B1 (en) 1998-02-03 2002-04-23 Compaq Computer Corporation Cryptographic system
US6092202A (en) 1998-05-22 2000-07-18 N*Able Technologies, Inc. Method and system for secure transactions in a computer system
US6643781B1 (en) * 1999-05-14 2003-11-04 Sun Microsystems, Inc. Method and apparatus for rendering stolen computing devices inoperable

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011101A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd Ｉｃカードおよび記録媒体
JP2000137774A (ja) * 1998-07-31 2000-05-16 Matsushita Electronics Industry Corp ２つの用途で用いられる可搬体、通信システム、通信方式、端末装置、プログラムを記録したコンピュ―タ読み取り可能な記録媒体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8037538B2 (en) 2003-03-10 2011-10-11 Sony Corporation Access control processing method
WO2006099785A1 (fr) * 2005-03-23 2006-09-28 Beijing Lenovo Software Ltd. Puce de sécurité
GB2438359A (en) * 2005-03-23 2007-11-21 Lenovo Security chip
JP2007323629A (ja) * 2006-06-02 2007-12-13 Giga-Byte Technology Co Ltd コンピュータ及びその節電方法
US7711943B2 (en) 2006-06-02 2010-05-04 Giga-Byte Technology Co., Ltd. Computer and method for saving electricity consumed thereby
JP4485498B2 (ja) * 2006-06-02 2010-06-23 ギガ−バイト テクノロジー カンパニー リミテッド コンピュータ及びその節電方法

Also Published As

Publication number Publication date
FR2811097B1 (fr) 2005-10-14
US6993654B2 (en) 2006-01-31
US20020016914A1 (en) 2002-02-07
FR2811097A1 (fr) 2002-01-04

Similar Documents

Publication Publication Date Title
US5949881A (en) Apparatus and method for cryptographic companion imprinting
JP2002014872A (ja) 暗号制御装置
US5960084A (en) Secure method for enabling/disabling power to a computer system following two-piece user verification
EP0848315B1 (en) Securely generating a computer system password by utilizing an external encryption algorithm
US7260726B1 (en) Method and apparatus for a secure computing environment
US6044155A (en) Method and system for securely archiving core data secrets
US6367017B1 (en) Apparatus and method for providing and authentication system
US6230272B1 (en) System and method for protecting a multipurpose data string used for both decrypting data and for authenticating a user
US5844497A (en) Apparatus and method for providing an authentication system
KR100334720B1 (ko) 보안기능을 갖는 어댑터 및 이를 이용한 컴퓨터 보안시스템
US20110113235A1 (en) PC Security Lock Device Using Permanent ID and Hidden Keys
US20070005974A1 (en) Method for transferring encrypted data and information processing system
EP1387237A2 (en) Security for computing devices
US20030074562A1 (en) Authentication receipt
JPH0675251B2 (ja) 伝送路を介して外部媒体に接続された携帯可能物体を外部媒体によって認証する方法、及び該方法を実施するシステム
JPH10154976A (ja) タンパーフリー装置
JP2001513929A (ja) 電子的なデータ処理装置およびシステム
KR100332690B1 (ko) 유.에스.비 포트 방식의 비밀키 보안장치
CN102722676A (zh) 具有安全模块和多个电子设备的系统
JPH11306088A (ja) Ｉｃカードおよびｉｃカードシステム
JP4107420B2 (ja) 安全なバイオメトリック認証／識別方法、バイオメトリックデータ入力モジュールおよび検証モジュール
JP2006190175A (ja) Ｒｆｉｄ利用型認証制御システム、認証制御方法及び認証制御プログラム
CN101770559A (zh) 数据保护装置和方法
CN114785503B (zh) 密码卡及其根密钥保护方法、计算机可读存储介质
CN112257121A (zh) 加密方法、解密方法、电子设备和存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615