JP2000156678A - 信号処理回路 - Google Patents

信号処理回路

Info

Publication number
JP2000156678A
JP2000156678A JP32997398A JP32997398A JP2000156678A JP 2000156678 A JP2000156678 A JP 2000156678A JP 32997398 A JP32997398 A JP 32997398A JP 32997398 A JP32997398 A JP 32997398A JP 2000156678 A JP2000156678 A JP 2000156678A
Authority
JP
Japan
Prior art keywords
data
encryption
circuit
information
encrypted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32997398A
Other languages
English (en)
Inventor
Sadaji Sato
貞治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32997398A priority Critical patent/JP2000156678A/ja
Priority to US09/442,727 priority patent/US6965995B1/en
Priority to DE1999629577 priority patent/DE69929577T2/de
Priority to EP19990309219 priority patent/EP1024641B1/en
Publication of JP2000156678A publication Critical patent/JP2000156678A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/20—Network architectures or network communication protocols for network security for managing network security; network security policies in general

Abstract

(57)【要約】 【課題】不正なコピーを防止しつつ、かつ複数の暗号モ
ードを判別できず、復号できなくなることを防止でき、
受信側において受信データを正しく復号することができ
る信号処理回路を提供する。 【解決手段】暗号モード連続性判定回路１０９１を設
け、複数をパケットの送信時に、ＦＩＦＯ１１２から送
信データを読み出した際に暗号モードの連続性を確認
し、不連続性を確認したときは、その１３９４規格の送
信サイクルで送信できる帯域に余裕があったとしても送
信を停止させ、次のサイクルで異なる暗号キーで暗号化
されたパケットを送信するように、リンクコア１０１の
送信回路に指示して、１３９４規格の１サイクル内で
は、一つの暗号モードで暗号化されたデータのみを送信
し、異なる暗号モードで暗号化されたデータは次のサイ
クルで送信するように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタルシリア
ルインタフェースに用いられる信号処理回路に係り、特
にデータの暗号化回路に関するものである。
【０００２】
【従来の技術】近年、マルチメディア・データ転送のた
めのインタフェースとして、高速データ転送、リアルタ
イム転送を実現するＩＥＥＥ（The Institute of Elect
ricaland Electronic Engineers) １３９４、Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｒｉａｌ Ｂｕｓが規
格化された。
【０００３】このＩＥＥＥ１３９４シリアルインタフェ
ースのデータ転送には、従来のRequest,Acknowledge の
要求、受信確認を行うアシンクロナス（Asynchronous)
転送と、あるノードから１２５μｓに１回必ずデータが
送られるアイソクロナス(Isochronous) 転送がある。
【０００４】このように、２つの転送モードを有するＩ
ＥＥＥ１３９４シリアルインタフェースでのデータは、
パケット単位で転送が行われる。
【０００５】図１０は、アイソクロナス通信における１
ソースパケットのバイトサイズを示す図である。図１０
（Ａ）はＤＶＢ(Digital Video Broadcast) 仕様時、図
１０（Ｂ）はＤＳＳ(Digital Satelite System) 仕様時
のパケットサイズを示している。
【０００６】ＤＶＢ仕様時のソースパケットサイズは、
図１０（Ａ）に示すように、４バイトのソースパケット
ヘッダ（ＳＰＨ；Source Packet Header）と１８８バイ
トのトランスポートストリームデータの１９２バイトで
ある。
【０００７】これに対して、ＤＳＳ仕様時のソースパケ
ットサイズは、図１０（Ｂ）に示すように、４バイトの
ソースパケットヘッダ（ＳＰＨ）、１０バイトの付加デ
ータ、および１３０バイトのデータの１４４バイトであ
る。付加バイトはソースパケットヘッダとデータとの間
に挿入される。なお、ＩＥＥＥ１３９４規格では、取り
扱う最小データの単位は１クワドレット(quadlet)（＝
４バイト＝３２ビット）であるため、トランスポートス
トリームデータと付加データの合計が３２ビット単位で
構成できる設定であることが必要である。ただし、デフ
ォルトでは付加バイトなしで設定される。
【０００８】図１１は、ＩＥＥＥ１３９４規格のアイソ
クロナス通信でデータを送信させるときの元のデータ
と、実際に送信されるパケットとの対応関係の一例を示
す図である。
【０００９】図１１に示すように、元のデータであるソ
ースパケットは、４バイトのソースパケットヘッダと、
データ長を調整するためのパディングデータを付加され
た後、所定の数のデータブロックに分割される。なお、
パケットを転送するときのデータの単位が１クワドレッ
ト（４バイト）であることから、データブロックや各種
ヘッダなどのバイト長は、全て４の倍数に設定される。
【００１０】図１２は、ソースパケットヘッダのフォー
マットを示す図である。図１２に示すように、ソースパ
ケットヘッダのうち、２５ビットには、たとえば上述し
たＤＶＢ方式等のディジタル衛星放送等で利用されてい
るＭＰＥＧ(Moving Picture Experts Group)−ＴＳ(Tra
nsport Stream)データをアイソクロナス通信で送信する
ときに、ジッタを抑制するために利用されるタイムスタ
ンプ(Time Stamp)が書き込まれる。
【００１１】そして、このようなパケットヘッダやＣＩ
Ｐ(Common Isochronous Packet) ヘッダ等のデータが、
所定の数のデータブロックに付加されることによりパケ
ットが生成される。
【００１２】図１３はアイソクロナス通信用パケットの
基本構成例を示す図である。図１３に示すように、アイ
ソクロナス通信のパケットは、第１クワドレットが１３
９４ヘッダ(Header)、第２クワドレットがヘッダＣＲＣ
(Header-CRC)、第３クワドレットがＣＩＰヘッダ１（CI
P-Header1)、第４クワドレットがＣＩＰヘッダ２（CIP-
Header2)、第５クワドレットがソースパケットヘッダ
（ＳＰＨ）で、第６クワドレット以降がデータ領域であ
る。そして、最後のクワドレットがデータＣＲＣ(Data-
CRC)である。
【００１３】１３９４ヘッダは、データ長を表すdata-l
ength 、このパケット転送されるチャネルの番号（０〜
６３のいずれか）を示すchannel 、処理のコードを表す
tcode 、および各アプリケーションで規定される同期コ
ードｓｙにより構成されている。ヘッダＣＲＣは、パケ
ットヘッダの誤り検出符号である。
【００１４】ＣＩＰヘッダ１は、送信ノード番号のため
のＳＩＤ(Source node ID)領域、データブロックの長さ
のためのＤＢＳ(Data Block Size) 領域、パケット化に
おけるデータの分割数のためのＦＮ(Fraction Number)
領域、パディングデータのクワドレット数のためのＱＰ
Ｃ(Quadlet Padding Count) 領域、ソースパケットヘッ
ダの有無を表すフラグのためのＳＰＨ領域、アイソクロ
ナスパケットの数を検出するカウンタのためのＤＢＣ
（Data Block Continuty Counter）領域により構成され
ている。なお、ＤＢＳ領域は、１アイソクロナスパケッ
トで転送するクワドレット数を表す。
【００１５】ＣＩＰヘッダ２は、転送されるデータの種
類を表す信号フォーマットのためのＦＭＴ領域、および
信号フォーマットに対応して利用されるＦＤＦ(Format
Dependent Field)領域により構成されている。
【００１６】ＳＰＨヘッダは、トランスポートストリー
ムパケットが到着した時間に固定の遅延値を加えた値が
設定されるタイムスタンプ領域を有している。また、デ
ータＣＲＣは、データフィールドの誤り検出符号であ
る。
【００１７】上述した構成を有するパケットの送受信を
行うＩＥＥＥ１３９４シリアルインタフェースの信号処
理回路は、図１４に示すように、主としてＩＥＥＥ１３
９４シリアルバスを直接ドライブするフィジカル・レイ
ヤ回路１と、フィジカル・レイヤ回路１のデータ転送を
コントロールするリンク・レイヤ回路２とにより構成さ
れる。
【００１８】上述したＩＥＥＥ１３９４シリアルインタ
フェースにおけるアイソクロナス通信系では、たとえば
図１４に示すように、リンク・レイヤ回路２はフィジカ
ル・レイヤ回路１を介してシリアルインタフェースバス
ＢＳに接続されている。そして、リンク・レイヤ回路２
には、ＭＰＥＧトランスポータやＤＶＣＲ(Digital Vid
eo Cassette Recorder) 等のアプリケーション側回路３
が接続される。
【００１９】
【発明が解決しようとする課題】ところで、現在、映画
やテレビ放送などの映像データは、著作権との関係等か
ら不正コピーを防止するため、家庭等では、自由にディ
ジタル記録できない。したがって、たとえばディジタル
衛星放送用のセット・トップ・ボックスにはディジタル
の出力端子が設けられていない。
【００２０】しがしながら、ＩＥＥＥ１３９４シリアル
インタフェースは、映像や音楽などのディジタルデータ
を異なる機器間で送受信するインタフェースであり、ま
た、近年、家庭用のディジタル録画機器の開発が盛ん行
われ、実用に供されてくるようになってきた現状では、
家庭等でディジタル記録を行う機会が増えてくることは
避けられないことである。したがって、このような状況
に鑑みて不正コピーを有効に防止する機能が必要である
が、ＩＥＥＥ１３９４シリアルインタフェースの信号処
理回路では、その機能を備えた構成は未だ実現されてい
ない。
【００２１】また、この暗号化機能を実現した場合に
は、連続して複数のパケットデータを送信する場合に、
一つの転送サイクル内で、異なる暗号モードで暗号化さ
れたデータが混在していると、受信側で暗号モードを判
別できず、復号できないという不都合が生じないように
構成する必要がある。
【００２２】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、異なる機器間で送信または受信
するディジタルデータの不正なコピーを防止できる、か
つ複数の暗号モードを判別できず、復号できなくなるこ
とを防止でき、受信側において受信データを正しく復号
することができる信号処理回路を提供することにある。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、送信すべきデータをパケットデータとし
てあらかじめ決められた時間サイクルでシリアルインタ
フェースバスに送出する信号処理回路であって、送信す
べきデータを所定の暗号モードで暗号化し、暗号化情報
とともに出力する暗号処理回路と、暗号処理回路で暗号
化されたデータに、その暗号化情報を付加して上記シリ
アルインタフェースバスに送信し、複数のパケットの送
信時には、上記暗号処理回路による暗号化情報から暗号
モードの連続性を確認し、不連続性を確認したときは、
上記あらかじめ決められた時間サイクルで送信できる帯
域に余裕があったとしても送信を停止させ、異なる暗号
モードで暗号化されたデータを次のサイクルでパケット
データとして上記シリアルインタフェースバスに送信す
る送信回路とを有する。
【００２４】また、本発明では、上記送信回路は、上記
暗号化情報をパケットのヘッダの所定の領域に設定す
る。
【００２５】また、本発明は、送信すべきデータをパケ
ットデータとしてあらかじめ決められた時間サイクルで
シリアルインタフェースバスに送出する信号処理回路で
あって、少なくとも一つの暗号モード情報が設定される
保持手段と、送信データを暗号化すべきモードを指定す
る制御手段と、上記制御手段で指定された暗号モード情
報を選択する暗号モード選択回路と、上記暗号モード選
択回路で選択された暗号モードで上記送信すべきデータ
を暗号化して、暗号化データをその暗号化情報とともに
出力する暗号エンジン回路とを有する暗号処理回路と、
暗号処理回路で暗号化されたデータに、その暗号化情報
を付加して上記シリアルインタフェースバスに送信し、
複数のパケットの送信時には、上記暗号処理回路による
暗号化情報から暗号モードの連続性を確認し、不連続性
を確認したときは、上記あらかじめ決められた時間サイ
クルで送信できる帯域に余裕があったとしても送信を停
止させ、異なる暗号モードで暗号化されたデータを次の
サイクルでパケットデータとして上記シリアルインタフ
ェースバスに送信する送信回路とを有する。
【００２６】また、本発明は、送信すべきデータをパケ
ットデータとしてあらかじめ決められた時間サイクルで
シリアルインタフェースバスに送出する信号処理回路で
あって、記憶手段と、少なくとも一つの暗号モード情報
が設定される保持手段と、送信データを暗号化すべきモ
ードを指定する制御手段と、上記制御手段で指定された
暗号モード情報を選択する暗号モード選択回路と、上記
暗号モード選択回路で選択された暗号モードで上記送信
すべきデータを暗号化して、暗号化データをその暗号化
情報とともに出力する暗号エンジン回路とを有する暗号
処理回路と、受信側で受信データをアプリケーション側
へ出力すべき時間情報を生成し、当該時間情報に上記暗
号処理回路による暗号化情報を付加して上記暗号化デー
タとともに上記記憶手段に格納する第１の送信回路と、
上記記憶手段に格納された時間情報および暗号化情報が
付加された暗号化データを読み出し、所定フォーマット
のパケットデータを生成するとともに、そのパケットヘ
ッダに上記暗号化情報を設定して上記シリアルインタフ
ェースバスに送信し、かつ、複数のパケットの送信時に
は、上記暗号処理回路による暗号化情報から暗号モード
の連続性を確認し、不連続性を確認したときは、上記あ
らかじめ決められた時間サイクルで送信できる帯域に余
裕があったとしても送信を停止させ、異なる暗号モード
で暗号化されたデータを次のサイクルでパケットデータ
として上記シリアルインタフェースバスに送信する第２
の送信回路とを有する。
【００２７】また、本発明は、送信すべきデータをパケ
ットデータとしてあらかじめ決められた時間サイクルで
シリアルインタフェースバスに送出し、あらかじめ決め
られた時間サイクルでシリアルインタフェースバスを送
信される、データが暗号化され、少なくともその暗号化
情報を含むパケットデータを受信してアプリケーション
側に出力する信号処理回路であって、送信時には、送信
すべきデータを所定の暗号モードで暗号化し、受信時に
は受信パケットデータに含まれる暗号化情報に基づいて
受信した暗号化データを復号してアプリケーション側へ
出力する暗号処理回路と、暗号処理回路で暗号化された
データに、その暗号化情報を付加して上記シリアルイン
タフェースバスに送信し、複数のパケットの送信時に
は、上記暗号処理回路による暗号化情報から暗号モード
の連続性を確認し、不連続性を確認したときは、上記あ
らかじめ決められた時間サイクルで送信できる帯域に余
裕があったとしても送信を停止させ、異なる暗号モード
で暗号化されたデータを次のサイクルでパケットデータ
として上記シリアルインタフェースバスに送信する送信
回路とを有する。
【００２８】また、本発明は、送信すべきデータをパケ
ットデータとしてあらかじめ決められた時間サイクルで
シリアルインタフェースバスに送出し、あらかじめ決め
られた時間サイクルでシリアルインタフェースバスを送
信される、データが暗号化され、少なくともその暗号化
情報を含むパケットデータを受信してアプリケーション
側に出力する信号処理回路であって、第１の記憶手段
と、第２の記憶手段と、少なくとも一つの暗号モード情
報が設定される保持手段と、送信データを暗号化すべき
モードを指定する制御手段と、受信パケットデータから
上記時間情報および暗号化データに上記暗号化情報を付
加して上記記憶手段に格納する第１の受信回路と、上記
記憶手段に格納された暗号化情報および暗号化データを
出力するとともに、時間情報に基づいて受信データをア
プリケーション側へ出力すべき時間を指示する第２の受
信回路と、上記第２の受信回路による暗号化情報から暗
号化データが暗号化された暗号モードを検出する暗号モ
ード検出回路と、上記制御手段で指定された暗号モード
情報または上記暗号モード検出回路で検出した暗号モー
ド情報を上記保持手段に設定された情報の中から選択す
る暗号モード選択回路と、送信時には上記暗号モード選
択回路で選択された暗号モードで上記送信すべきデータ
を暗号化して、暗号化データをその暗号化情報とともに
出力し、受信時には上記暗号モード選択回路で選択され
た暗号モードで上記受信データを復号して、復号データ
を上記第２の受信回路により指示された時間にアプリケ
ーション側へ出力する暗号エンジン回路とを有する暗号
処理回路と、受信側で受信データをアプリケーション側
へ出力すべき時間情報を生成し、当該時間情報に上記暗
号処理回路による暗号化情報を付加して上記暗号化デー
タとともに上記記憶手段に格納する第１の送信回路と、
上記記憶手段に格納された時間情報および暗号化情報が
付加された暗号化データを読み出し、所定フォーマット
のパケットデータを生成するとともに、そのパケットヘ
ッダに上記暗号化情報を設定して上記シリアルインタフ
ェースバスに送信し、複数のパケットの送信時には、上
記暗号処理回路による暗号化情報から暗号モードの連続
性を確認し、不連続性を確認したときは、上記あらかじ
め決められた時間サイクルで送信できる帯域に余裕があ
ったとしても送信を停止させ、異なる暗号モードで暗号
化されたデータを次のサイクルでパケットデータとして
上記シリアルインタフェースバスに送信する第２の送信
回路とを有する。
【００２９】本発明によれば、送信すべきデータは、暗
号化処理回路において指定された暗号モードで暗号化さ
れる。そして、暗号化されたデータは、その暗号化の情
報とともに、たとえば記憶手段に一旦格納される。そし
て、送信回路により記憶手段から読み出され、たとえば
格納された暗号化情報が所定フォーマットのパケットの
ヘッダに設定されて、暗号化データとともに、あらかじ
め決められた時間サイクルでシリアルインタフェースバ
スに送出される。また、データ送信において、複数のパ
ケットの送信時には、送信回路で、暗号処理回路による
暗号化情報から暗号モードの連続性が確認される。その
結果、不連続性が確認されたときは、あらかじめ決めら
れた時間サイクルで送信できる帯域に余裕があったとし
ても送信が停止され、異なる暗号モードで暗号化された
データは、次のサイクルでパケットデータとして上記シ
リアルインタフェースバスに送信される。
【００３０】また、本発明によれば、シリアルインタフ
ェースバスを転送されたパケットデータは受信回路に入
力される。受信回路では、受信パケットデータから暗号
化情報および暗号化データが抽出され、たとえば記憶手
段に格納される。記憶手段に格納された暗号化情報およ
び暗号化データは、暗号処理回路に読み出される。そし
て、暗号処理回路においては、読み出した暗号化情報に
基づいて受信暗号化データが復号されてアプリケーショ
ン側へ出力される。
【００３１】
【発明の実施の形態】図１は、ＩＥＥＥ１３９４シリア
ルインタフェースに適用される本発明に係る信号処理回
路の一実施形態を示すブロック構成図である。
【００３２】この信号処理回路は、リンク・レイヤ回路
１０、フィジカル・レイヤ回路２０、ホストコンピュー
タとしてのＣＰＵ３０により構成されている。また、リ
ンクレイヤ回路１０には、アプリケーション側回路４０
が接続されている。アプリケーション側回路４０は、図
１に示すように、ＭＰＥＧトランスポータ４１、Ｄ／Ａ
(Digital/Analog)コンバータ４２、ＩＥＣ９５８ディジ
タルオーディオ回路４３により構成される。また、４４
はクロック供給回路としてのＰＬＬ回路を示している。
なお、以下では、アプリケーション側回路４をＭＰＥＧ
トランスポータ４１として説明する。
【００３３】リンク・レイヤ回路１０は、ＣＰＵ３０の
制御の下、アシンクロナス転送およびアイソクロナス転
送の制御、並びにフィジカル・レイヤ回路２０の制御を
行う。具体的には、図１に示すように、リンクコア(Lin
k Core))１０１、ホストインタフェース回路（HOST I/
F）１０２、アプリケーションインタフェース回路（API
/F) １０３、アシンクロナス通信の送信用ＦＩＦＯ（AT
-FIFO)１０４、アシンクロナス通信の受信用ＦＩＦＯ
（AR-FIFO)１０５、インサートパケットバッファ（ＩＰ
Ｂ）１０６、暗号処理回路（ＣＰＨ）１０７、第１の送
信回路としてのアイソクロナス通信用送信前処理回路(T
XOPRE)１０８、第２の送信回路としてのアイソクロナス
通信用送信後処理回路(TXOPRO)１０９、第１の受信回路
としてのアイソクロナス通信用受信前処理回路(TXIPRE)
１１０、第２の受信回路としてのアイソクロナス通信用
受信後処理回路(TXIPRO)１１１、アイソクロナス通信の
送信用ＦＩＦＯ(IT-FIFO) １１２、アイソクロナス通信
の受信用ＦＩＦＯ(IR-FIFO)１１３および保持手段とし
てのコンフィギュレーションレジスタ（Configuration
Register、以下ＣＦＲという）１１４により構成されて
いる。
【００３４】図１の回路おいて、ホストインタフェース
回路１０２、送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１
０５およびリンクコア１０１によりアシンクロナス通信
系回路が構成される。そして、アプリケーションインタ
フェース回路１０３、暗号処理回路１０７、送信前処理
回路１０８、送信後処理回路１０９、受信前処理回路１
１０、受信後処理回路１１１、送信用ＦＩＦＯ１１２、
受信用ＦＩＦＯ１１３およびリンクコア１０１によりア
イソクロナス通信系回路が構成される。
【００３５】リンクコア１０１は、アシンクロナス通信
用パケットおよびアイソクロナス通信用パケットの送信
回路、受信回路、これらパケットのＩＥＥＥ１３９４シ
リアルバスＢＳを直接ドライブするフィジカル・レイヤ
回路２０とのインタフェース回路、１２５μｓ毎にリセ
ットされるサイクルタイマ、サイクルモニタやＣＲＣ回
路から構成されている。そして、たとえばサイクルタイ
マ等の時間データ等はＣＦＲ１１１を通してアイソクロ
ナス通信系処理回路に供給される。
【００３６】ホストインタフェース回路１０２は、主と
してホストコンピュータとしてのＣＰＵ３０と送信用Ｆ
ＩＦＯ１０４、受信用ＦＩＦＯ１０５とのアシンクロナ
ス通信用パケットの書き込み、読み出し等の調停、並び
に、ＣＰＵ３０とＣＦＲ１１４との各種データの送受信
の調停を行う。たとえばＣＰＵ３０からは、アイソクロ
ナスパケットを暗号化する、後述する複数のモード（キ
ー；ｋｅｙ）が設定され、設定された暗号モードのうち
の一つを選択して暗号処理回路１０７が暗号化すべき暗
号キー選択情報が、ホストインタフェース１０２を通し
てＣＦＲ１１４にセットされる。また、たとえばＣＰＵ
３０からは、アイソクロナス通信用パケットのＳＰＨ
（ソースパケットヘッダ）に設定されるタイムスタンプ
用遅延時間Txdelay がホストインタフェース１０２を通
してＣＦＲ１１４にセットされる。さらに、ＣＰＵ３０
からは、たとえば通常のＭＰＥＧのトランスポートスト
リームデータの間に制御用パケットであるインサートパ
ケットデータを挿入する必要が生じたとき、ＣＦＲ１１
４のレジスタＩＰＴｘＧｏに論理「１」がセットされ
る。
【００３７】アプリケーションインタフェース回路１０
３は、アプリケーション側回路４０、たとえばＭＰＥＧ
トランスポータ４１と暗号処理回路１０７と制御信号等
を含む、暗号化前および復号化後のデータの送受信の調
停を行う。
【００３８】送信用ＦＩＦＯ１０４には、ＩＥＥＥ１３
９４シリアルバスＢＳに伝送させるアシンクロナス通信
用パケットが格納され、受信用ＦＩＦＯ１０５にはＩＥ
ＥＥ１３９４シリアルインタフェースバスＢＳを伝送さ
れてきたアシンクロナス通信用パケットが格納される。
【００３９】インサートパケットバッファ１０６には、
たとえば所望のパケットデータがＣＰＵ３０から書き込
まれる。インサートパケットバッファ１０６の容量は、
たとえば１８８バイトであり、１８８バイトまでのデー
タが有効で、この容量を超えたデータに関しては送信さ
れない。送信するデータが１８８バイト以下の場合は、
書き込まれたデータ以外が「１」にセットされて送信さ
れる。インサートパケットバッファ１０６に一度書き込
まれたデータは、再び書き込みが行われるまで、その値
を保持される。インサートパケットバッファ１０６に書
き込まれたデータは、暗号処理回路１０７で暗号化され
て送信前処理回路１０８を介して送信用ＦＩＦＯ１１２
に転送されるが、転送時には、上述したＣＦＲ１１４の
レジスタＩＰＴｘＧｏが「１」に設定され、転送が終了
した場合には自動的に「０」に設定され、ＣＰＵ３０は
これを確認することで転送終了を確認する。
【００４０】暗号処理回路１０７は、データ送信時に
は、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー
選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定
された複数の暗号モード（キー；ｋｅｙ）のうち一の暗
号キーを選択し、選択しが暗号キーにより、アプリケー
ションインタフェース回路１０３を介して入力した送信
すべきデータをたとえば所定の共通鍵暗号方式により暗
号化し、送信前処理回路１０８に出力する。また、暗号
処理回路１０７は、受信後処理回路１１１を介して入力
した暗号化されたデータの暗号化に用いられた暗号モー
ド（キー）を検出し、その暗号キー情報に基づいて暗号
化データを復号してアプリケーションインタフェース回
路１０３に出力する。
【００４１】ここで、暗号モードおよび暗号キーの例に
ついて図２に関連付けて説明する。暗号モードには、図
２（Ａ）に示すように、モードＡ，モードＢ、およびモ
ードＣの３種類があり、これに加えて暗号化なしがあ
る。そし、各暗号モードＡ，Ｂ，Ｃの内容は次の通りで
ある。暗号モードＡはコピーを認めない(Never Cppy)、
暗号モードＢは一度だけコピーを認める(Copy Once) 、
暗号モードＣはこれ以上のコピーを認めないおよび暗号
化しない(No MOre Copy)である。また、暗号キーには、
図２（Ｂ）に示すように、偶数(Even)キー、および奇数
(Odd) キーの２種類がある。したがって、暗号化を行う
暗号キーとしては、モードＡ，奇数、モードＡ，偶
数、モードＢ，奇数、モードＢ，偶数、モード
Ｃ，奇数、モードＣ，偶数の６種類がある。
【００４２】図３は、暗号処理回路１０７の構成例を示
すブロック図である。暗号処理回路１０７は、図３に示
すように、暗号モード選択回路１０７１、暗号モード検
出回路１０７２、マルチプレクサ１０７３、および暗号
エンジン回路１０７４により構成されている。
【００４３】暗号モード選択回路１０７１は、データ送
信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗
号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０
からＣＦＲ１１４に設定された６個の暗号モード（キ
ー；ｋｅｙ）のうちの一の暗号キーを選択し、暗号エン
ジン回路１０７４に出力する。また、データ受信時に
は、暗号モード検出回路１０７２からの暗号キー選択信
号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に
設定された６個の暗号モード（キー；ｋｅｙ）のうち、
一の暗号キーを選択し、暗号エンジン回路１０７４に出
力する。
【００４４】暗号モード検出回路１０７２は、受信後処
理回路１１１を介して入力し暗号化情報から、データの
暗号化に用いられた暗号モード（キー）を検出し、検出
結果を暗号キー選択信号Ｓ１０７２として暗号モード選
択回路１０７１に出力する。
【００４５】マルチプレクサ１０７３は、送信時にはア
プリケーションインタフェース回路１０３を介した送信
データを暗号エンジン回路１０７４に入力させ、受信時
には受信後処理回路１１１による暗号化されている受信
データを暗号エンジン回路１０７４に入力させる。
【００４６】暗号エンジン回路１０７４は、送信時に
は、マルチプレクサ１０７３を介して入力した送信デー
タを、暗号モード選択回路１０７１により指定された暗
号キーに基づいて暗号化してその暗号化情報とともに送
信前処理回路１０８に出力し、受信時には、マルチプレ
クサ１０７３を介して入力した受信データを、暗号モー
ド選択回路１０７１により指定された暗号キーに基づい
て暗号化データを復号してアプリケーションインタフェ
ース回路１０３に出力する。
【００４７】送信前処理回路１０８は、暗号処理回路１
０７による送信しべき暗号化データを受けて、ＩＥＥＥ
１３９４規格のアイソクロナス通信用としてクワドレッ
ト（４バイト）単位にデータ長を調整し、かつ４バイト
（＋４ビット）のソースパケットヘッダ（ＳＰＨ）を付
加し、送信用ＦＩＦＯ１１２に格納する。
【００４８】送信前処理回路１０８は、送信用ＦＩＦＯ
１１２に送信データを格納するに際して、図４（Ａ）に
示すように、４バイト（０〜３１ビット）のソースパケ
ットヘッダに４ビット（３２〜３６ビット）を付加し、
この付加ビットのうちの３３ビット、３４ビット、およ
び３５ビットの３ビットを用いて暗号化情報を設定して
格納するとともに、図４（Ｂ）に示すように、データ領
域の４バイト（０〜３１ビット）の最大長を示すデータ
ペイロード(Data Payload)に同じく４ビット（３２〜３
６ビット）を付加し、この付加ビットのうちの３３ビッ
ト、３４ビット、および３５ビットの３ビットを用いて
暗号化情報を設定して格納する。
【００４９】暗号化情報は、モードがビット〔３５：３
４〕の２ビットで示され、キーの種類をビット〔３３〕
の１ビットで示され、内容に応じてこれら３ビットが、
図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定さ
れる。ただし、ビット３２は未使用である。すなわち、
モードＡで偶数キーの場合には〔１１１〕、モードＢで
偶数キーの場合には〔１０１〕、モードＣで偶数キーの
場合には〔０１１〕、モードＡで奇数キーの場合には
〔１１０〕、モードＢで奇数キーの場合には〔１０
０〕、モードＣで奇数キーの場合には〔０１０〕に設定
される。また、暗号化なしの場合には、ビット〔３５：
３４〕が
〔００〕に設定される。このとき、ビット〔３
３〕は意味を持たない。
【００５０】また、送信前処理回路１０８は、ソースパ
ケットヘッダを付加するときに受信側のデータ出力時間
を決定するタイムスタンプを設定するが、この設定は以
下のように行われる。まず、アプリケーション側回路４
０、たとえばＭＰＥＧトランスポータ４１からパケット
の最終データを受け取ったタイミングで内部のサイクル
レジスタの値をラッチする。次に、ＣＰＵ３０からホス
トインタフェース１０２を介してＣＦＲ１１４にセット
された遅延時間Txdelay を上記サイクルレジスタの値に
加算する。そして、加算した値をタイムスタンプとし
て、受け取ったパケットのソースパケットヘッダに挿入
（設定）する。
【００５１】図４（Ａ）は、ソースパケットヘッダにお
けるタイムスタンプの具体的な構成を説明するための図
である。図４（Ａ）に示すように、受信側のデータ出力
時間を決定するためのタイムスタンプは、２５ビットで
現時刻を表す。すなわち、タイムスタンプは２５ビット
で構成され、下位１２ビットがサイクルオフセットＣＯ
(cycle-offset)領域、上位１３ビットがサイクルカウン
トＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ １０１１
１１１１１１１１）の１２５μｓをカウントし（クロッ
クＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは
０〜７９９９（１３ｂ １１１１１００１１１１１１）
の１秒をカウントするものである。したがって、原則と
して、タイムスタンプの下位１２ビットは３０７２以上
を示すことはなく、上位１３ビットは８０００以上を示
すことはない。
【００５２】送信後処理回路１０９は、送信用ＦＩＦＯ
１１２に格納されたソースパケットヘッダを含むデータ
に対して図５および図１３に示すように、１３９４ヘッ
ダ、ＣＩＰヘッダ１，２を付加してリンクコア１０１の
送信回路に出力する。具体的には、図５に示すように、
データ長を表すdata-length 、このパケット転送される
チャネルの番号（０〜６３のいずれか）を示すchannel
、処理のコードを表すtcode 、および暗号化情報を示
すｓｙにより構成した１３９４ヘッダ、さらに図１３に
示すように、送信ノード番号のためのＳＩＤ(Source no
de ID)領域、データブロックの長さのためのＤＢＳ(Dat
a Block Size) 領域、パケット化におけるデータの分割
数のためのＦＮ(Fraction Number) 領域、パディングデ
ータのクワドレット数のためのＱＰＣ(Quadlet Padding
Count) 領域、ソースパケットヘッダの有無を表すフラ
グのためのＳＰＨ領域、アイソクロナスパケットの数を
検出するカウンタのためのＤＢＣ領域により構成したＣ
ＩＰヘッダ１、並びに転送されるデータの種類を表す信
号フォーマットのためのＦＭＴ領域、および信号フォー
マットに対応して利用されるＦＤＦ(Format Dependent
Field)領域により構成したＣＩＰヘッダ２を付加する。
【００５３】なお、１３９４ヘッダに設定される暗号化
情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の
３ビットが割り当てられる。その内容は、ＦＩＦＯ１１
２に格納されたソースパケットヘッダに付加された暗号
化情報に基づいて設定される。暗号化情報は、モードが
ビット〔３：２〕の２ビットで示され、キーの種類をビ
ット〔１〕の１ビットで示され、内容に応じてこれら３
ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のよ
うに設定される。すなわち、モードＡで偶数キーの場合
には〔１１１〕、モードＢで偶数キーの場合には〔１０
１〕、モードＣで偶数キーの場合には〔０１１〕、モー
ドＡで奇数キーの場合には〔１１０〕、モードＢで奇数
キーの場合には〔１００〕、モードＣで奇数キーの場合
には〔０１０〕に設定される。また、暗号化なしの場合
には、ビット〔３：２〕が
〔００〕に設定される。この
とき、ビット〔１〕は意味を持たない。
【００５４】また、送信後処理回路１０９は、図６に示
すように、複数のパケットの送信時に、ＦＩＦＯ１１２
から送信データを読み出した際に暗号モードの連続性を
確認し、不連続性を確認したときは、その１３９４規格
の送信サイクルで送信できる帯域に余裕があったとして
も送信を停止させ、次のサイクルで異なる暗号キーで暗
号化されたパケットを送信するように、リンクコア１０
１の送信回路に指示する暗号モード連続性判定回路１０
９１を有している。
【００５５】暗号モード連続性判定回路１０９１を設け
た理由を以下に説明する。図７に示すように、１３９４
規格の１サイクルのうちに、１パケットのみを送信する
場合には、暗号モードがたとえばモードＡ／偶数とモー
ド／奇数と切り換わっても、各送信パケットには１３９
４ヘッダのｓｙ領域に暗号化情報が付加されることか
ら、受信側で暗号モードを判別でき、復号可能である。
【００５６】これに対して、複数のパケットを暗号化し
て送信する場合には、暗号モード連続性判定回路１０９
１を設けない場合には、図８に示すように、その切り替
えタイミングにより１３９４規格の１サイクルのうち
に、異なる暗号キーで暗号化されたデータが混在してし
まう。この場合、混在したデータに一つの１３９４ヘッ
ダが付加されるのみであることから、受信側で複数の暗
号モードを判別できず、復号することができなくなる。
【００５７】そこで、暗号モード連続性判定回路１０９
１を設けて、複数をパケットの送信時に、ＦＩＦＯ１１
２から送信データを読み出した際に暗号モードの連続性
を確認し、不連続性を確認したときは、その１３９４規
格の送信サイクルで送信できる帯域に余裕があったとし
ても送信を停止させ、次のサイクルで異なる暗号キーで
暗号化されてパケットを送信するように、リンクコア１
０１の送信回路に指示して、図９に示すように、１３９
４規格の１サイクル内では、一つの暗号モードで暗号化
されたデータのみを送信し、異なる暗号モードで暗号化
されたデータは次のサイクルで送信するように構成して
いる。
【００５８】受信前処理回路１１０は、リンクコア１０
１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送さ
れてきたアイソクロナス通信用パケットを受けて、受信
パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内
容を解析し、４バイト（＋４ビット）のソースパケット
ヘッダ（ＳＰＨ）を付加し、受信用ＦＩＦＯ１１３に格
納する。
【００５９】受信前処理回路１１０は、受信用ＦＩＦＯ
１１３に受信データを格納するに際して、受信パケット
の１３９４ヘッダのｓｙ領域のビット３，２，１に設定
されている暗号化情報を、送信前処理１０８と同様に格
納するソースパケットヘッダおよびデータに付加する。
すなわち、図４（Ａ）に示すように、４バイト（０〜３
１ビット）のソースパケットヘッダに４ビット（３２〜
３６ビット）を付加し、この付加ビットのうちの３３ビ
ット、３４ビット、および３５ビットの３ビットを用い
て暗号化情報を設定して格納するとともに、図４（Ｂ）
に示すように、データ領域の４バイト（０〜３１ビッ
ト）の最大長を示すデータペイロード(Data Payload)に
同じく４ビット（３２〜３６ビット）を付加し、この付
加ビットのうちの３３ビット、３４ビット、および３５
ビットの３ビットを用いて暗号化情報を設定して格納す
る。
【００６０】暗号化情報は、モードがビット〔３５：３
４〕の２ビットで示され、キーの種類をビット〔３３〕
の１ビットで示され、内容に応じてこれら３ビットが、
図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定さ
れる。ただし、ビット３２は未使用である。すなわち、
モードＡで偶数キーの場合には〔１１１〕、モードＢで
偶数キーの場合には〔１０１〕、モードＣで偶数キーの
場合には〔０１１〕、モードＡで奇数キーの場合には
〔１１０〕、モードＢで奇数キーの場合には〔１０
０〕、モードＣで奇数キーの場合には〔０１０〕に設定
される。また、暗号化なしの場合には、ビット〔３５：
３４〕が
〔００〕に設定される。このとき、ビット〔３
３〕は意味を持たない。
【００６１】受信後処理回路１１１は、受信用ＦＩＦＯ
１１３に格納されたソースパケットヘッダおよびデータ
を読み出して、付加された暗号化情報を暗号処理回路１
０７の暗号モード検出回路１０７２に出力し、暗号化デ
ータをマルチプレクサ１７３を介して暗号エンジン回路
１０７４に入力させる。また、受信後処理回路１１１
は、データ読み出し時においては、ＦＩＦＯ１１３に格
納されたソースパケットヘッダのタイムスタンプの時間
データを読み出し、読み出したタイムスタンプデータ
（ＴＳ）とリンクコア１０１内にあるサイクルタイマに
よるサイクルタイム（ＣＴ）を比較し、サイクルタイム
ＣＴがタイムスタンプデータＴＳより大きい場合に、暗
号エンジン回路１０７４で復号化されたデータをアプリ
ケーションインタフェース回路１０３を介し、たとえば
ＭＰＥＧ用トランスポートストリームデータとしてＭＰ
ＥＧトランスポータ４１へ出力させる。
【００６２】次に、ＩＥＥＥ１３９４シリアルインタフ
ェースバスＢＳを伝送されるアイソクロナス通信用パケ
ットの送信動作および受信動作を説明する。
【００６３】まず、ＣＰＵ３０からＣＦＲ１１４に、ア
イソクロナスパケットを暗号化する複数のモード（キ
ー；ｋｅｙ）が設定される。そして、ＩＥＥＥ１３９４
シリアルインタフェースバスＢＳにアイソクロナス通信
用パケットを送出する場合には、設定された暗号モード
のうちの一つを選択して暗号処理回路１０７が暗号化す
べき暗号キー選択情報が、ＣＰＵ３０からホストインタ
フェース１０２を通してＣＦＲ１１４にセットされる。
また、ＣＰＵ３０からは、アイソクロナス通信用パケッ
トのＳＰＨ（ソースパケットヘッダ）に設定されるタイ
ムスタンプ用遅延時間Txdelay がホストインタフェース
１０２を通してＣＦＲ１１４にセットされる。
【００６４】これと並行して、アプリケーション側回路
４０のたとえばＭＰＥＧトランスポータ４１によるＭＰ
ＥＧトランスポートストリームデータが、アプリケーシ
ョンインタフェース回路１０３を介して暗号処理回路１
０７に入力される。
【００６５】暗号処理回路１０７では、送信時にはアプ
リケーションインタフェース回路１０３を介した送信デ
ータが、マルチプレクサ１０７３を介して暗号エンジン
回路１０７４に入力される。また、暗号モード選択回路
１０７１において、ＣＰＵ３０からＣＦＲ１１４に設定
された暗号キー選択信号（情報）Ｓ１１４に基づき、Ｃ
ＰＵ３０からＣＦＲ１１４に設定された６個の暗号モー
ド（キー；ｋｅｙ）のうちの一の暗号キーが選択され、
その情報が暗号エンジン回路１０７４に供給される。
【００６６】暗号エンジン回路１０７４においては、マ
ルチプレクサ１０７３を介して入力した送信データが、
暗号モード選択回路１０７１により指定された暗号キー
に基づいて暗号化されて送信前処理回路１０８に出力さ
れる。
【００６７】送信前処理回路１０８では、暗号処理回路
１０７による送信しべき暗号化データを受けて、ＩＥＥ
Ｅ１３９４規格のアイソクロナス通信用としてクワドレ
ット（４バイト）単位にデータ長が調整され、かつ４バ
イト（＋４ビット）のソースパケットヘッダ（ＳＰＨ）
を付加されて送信用ＦＩＦＯ１１２に格納される。この
とき、送信前処理回路１０８では、送信用ＦＩＦＯ１１
２に送信データを格納するに際して、４バイト（０〜３
１ビット）のソースパケットヘッダに４ビット（３２〜
３６ビット）が付加され、この付加ビットのうちの３３
ビット、３４ビット、および３５ビットの３ビットを用
いて暗号化情報が設定され、併せて、データ領域の４バ
イト（０〜３１ビット）の最大長を示すデータペイロー
ド(Data Payload)に同じく４ビット（３２〜３６ビッ
ト）が付加され、この付加ビットのうちの３３ビット、
３４ビット、および３５ビットの３ビットを用いて暗号
化情報が設定されて格納される。
【００６８】ＦＩＦＯ１１２に格納された送信データ
は、送信後処理回路１０９により読み出され、ソースパ
ケットヘッダを含むデータに対して１３９４ヘッダ、Ｃ
ＩＰヘッダ１，２が付加されてリンクコア１０１の送信
回路に出力される。このとき、付加ビットに設定されて
いた暗号化情報ｓｙは、１３９４ヘッダのビット〔３，
２，１〕の３ビットに割り当てられてる。なお、その内
容は、ＦＩＦＯ１１２に格納されたソースパケットヘッ
ダに付加された暗号化情報に基づいて設定される。
【００６９】そして、リンクコア１０１の送信回路に入
力されたパケットデータは、フィジカル・レイヤ回路２
０を介してＩＥＥＥ１３９４シリアルインタフェースバ
スＢＳにアイソクロナス通信用パケットとして送出され
る。
【００７０】また、複数のパケットが暗号化されて送信
される場合には、送信後処理回路１０９における暗号モ
ード連続性判定回路１０９１において、ＦＩＦＯ１１２
から送信データを読み出した際に暗号モードの連続性が
確認される。そして、不連続性が確認されたときは、そ
の１３９４規格の送信サイクルで送信できる帯域に余裕
があったとしても送信が停止され、次のサイクルで異な
る暗号キーで暗号化されたパケットを送信するように、
リンクコア１０１の送信回路に指示される。これによ
り、１３９４規格の１サイクル内では、一つの暗号モー
ドで暗号化されたデータのみが送信され、異なる暗号モ
ードで暗号化されたデータは次のサイクルで送信され
る。したがって、受信側で的確に暗号が解読され、デー
タが復号される。
【００７１】ＩＥＥＥ１３９４シリアルバスＢＳを伝送
されてきた、１３９４ヘッダに暗号化情報が設定されて
るアイソクロナス通信用パケットは、フィジカル・レイ
ヤ回路１０、リンクコア１０１を介して受信前処理回路
１１０に入力される。
【００７２】受信前処理回路１１０では、受信パケット
の１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容が解析
され、ソースパケットヘッダとデータがＦＩＦＯ１１３
に書き込まれる。このとき、受信前処理回路１１０にお
いては、受信用ＦＩＦＯ１１３に受信データを格納する
に際して、４バイト（０〜３１ビット）のソースパケッ
トヘッダに４ビット（３２〜３６ビット）が付加され、
この付加ビットのうちの３３ビット、３４ビット、およ
び３５ビットの３ビットを用いて暗号化情報が設定さ
れ、併せて、データ領域の４バイト（０〜３１ビット）
の最大長を示すデータペイロード(Data Payload)に同じ
く４ビット（３２〜３６ビット）が付加され、この付加
ビットのうちの３３ビット、３４ビット、および３５ビ
ットの３ビットを用いて暗号化情報が設定されて格納さ
れる。
【００７３】そして、ＦＩＦＯ１１３に格納されたソー
スパケットヘッダおよび受信データは、受信後処理回路
１１１により読み出され、付加ビットの暗号化情報が暗
号処理回路１０７の暗号モード検出回路１０７２に供給
され、暗号化データをマルチプレクサ１７３を介して暗
号エンジン回路１０７４に供給される。また、受信後処
理回路１１１では、ＦＩＦＯ１１３に格納されたソース
パケットヘッダのタイムスタンプの時間データが読み出
され、読み出したタイムスタンプデータ（ＴＳ）とリン
クコア１０１内にあるサイクルタイマによるサイクルタ
イム（ＣＴ）を比較し、サイクルタイムＣＴがタイムス
タンプデータＴＳより大きい場合に、データ出力指示が
暗号処理回路１０７の暗号エンジン回路１０７４に供給
される。
【００７４】暗号処理回路１０７では、暗号モード検出
回路１０７２において、受信後処理回路１１１を介して
入力した暗号化されたデータに付加されている暗号化情
報から、データの暗号化に用いられた暗号モード（キ
ー）が検出される。そして、その検出結果が暗号キー選
択信号Ｓ１０７２として暗号モード選択回路１０７１に
出力される。暗号モード選択回路１０７１においては、
暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０から
ＣＦＲ１１４に設定された６個の暗号モード（キー；ｋ
ｅｙ）のうちの一の暗号キーが選択され、その情報が暗
号エンジン回路１０７４に供給される。
【００７５】暗号エンジン回路１０７４は、マルチプレ
クサ１０７３を介して入力した受信データが、暗号モー
ド選択回路１０７１により指定された暗号キーに基づい
て復号される。そして、復号されたデータが受信後処理
回路１１１による指示時間に、アプリケーションインタ
フェース回路１０３を介し、たとえばＭＰＥＧ用トラン
スポートストリームデータとしてＭＰＥＧトランスポー
タ４１へ出力される。
【００７６】以上説明したように、本実施形態によれ
ば、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に
設定された暗号キー選択信号Ｓ１１４に基づき、ＣＰＵ
３０からＣＦＲ１１４に設定された６個の暗号モードの
うちの一の暗号キーを選択し、データ受信時には、暗号
モード検出回路１０７２からの暗号キー選択信号Ｓ１０
７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定され
た６個の暗号モードのうち、一の暗号キーを選択する暗
号モード選択回路１０７１と、受信パケットに付加され
ていた暗号化情報から、データの暗号化に用いられた暗
号モードを検出し、検出結果を暗号キー選択信号Ｓ１０
７２として暗号モード選択回路１０７１に出力する暗号
モード検出回路１０７２と、送信時には、マルチプレク
サ１０７３を介して入力した送信データを、暗号モード
選択回路１０７１により指定された暗号キーに基づいて
暗号化し、受信時には、マルチプレクサ１０７３を介し
て入力した受信データを、暗号モード選択回路１０７１
により指定された暗号キーに基づいて暗号化データを復
号する暗号エンジン回路１０７４とを有する暗号処理回
路１０７と、送信時に、１３９４ヘッダに暗号化情報を
設定して所定の送信パケットとして出力する送信後処理
回路１０９とを設けたので、異なる機器間で送信または
受信するディジタルデータの不正なコピーを防止でき、
しかも良好なアイソクロナス通信を実現できる利点があ
る。
【００７７】また、本実施形態では、暗号モード連続性
判定回路１０９１を設けて、複数をパケットの送信時
に、ＦＩＦＯ１１２から送信データを読み出した際に暗
号モードの連続性を確認し、不連続性を確認したとき
は、その１３９４規格の送信サイクルで送信できる帯域
に余裕があったとしても送信を停止させ、次のサイクル
で異なる暗号キーで暗号化されたパケットを送信するよ
うに、リンクコア１０１の送信回路に指示して、１３９
４規格の１サイクル内では、一つの暗号モードで暗号化
されたデータのみを送信し、異なる暗号モードで暗号化
されたデータは次のサイクルで送信するように構成した
ので、受信側で複数の暗号モードを判別できず、復号す
ることができなくなるということを防止でき、受信側に
おいて暗号モードに応じて正しく復号することができ
る。
【００７８】なお、本実施形態では、アプリケーション
側データとしてＭＰＥＧトランスポートストリームデー
タを例に説明したが、本発明はこれに限定されず、ディ
ジタルオーディオ等、各ディジタルデータに適用できる
ことはいうまでもない。
【００７９】
【発明の効果】以上説明したように、本発明によれば、
異なる機器間で送信または受信するディジタルデータの
不正なコピーを防止できることはもとより、複数の暗号
モードを判別できず、復号できなくなることを防止で
き、受信側において受信データを正しく復号することが
できる信号処理回路を実現できる利点がある。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４シリアルインタフェースに適
用される本発明に係るＭＰＥＧ用信号処理回路の一実施
形態を示すブロック構成図である。
【図２】本発明に係る暗号モードおよび暗号キーの例に
ついて説明するための図である。
【図３】本発明に係る暗号処理回路の構成例を示すブロ
ック図である。
【図４】ＦＩＦＯに暗号化データを格納する場合に付加
する暗号化情報の一形態を示す図である。
【図５】送信時に１３９４ヘッダに暗号化情報を設定す
る一例を説明するための図である。
【図６】本発明に係る送信後処理回路に暗号モード連続
性判定回路を設けた例を示す図である。
【図７】１サイクルに１パケットを送信する場合の通信
形態を示す図である。
【図８】１サイクルに複数のデータを送信する場合であ
って、暗号モード連続性判定回路を設けていない場合の
通信形態を示す図である。
【図９】１サイクルに複数のデータを送信する場合であ
って、暗号モード連続性判定回路を設けた場合の通信形
態を示す図である。
【図１０】アイソクロナス通信における１ソースパケッ
トのバイトサイズを示す図であって、（Ａ）はＤＶＢ仕
様時、（Ｂ）はＤＳＳ仕様時のパケットサイズを示す図
である。
【図１１】ＩＥＥＥ１３９４規格のアイソクロナス通信
でデータを送信させるときの元のデータと、実際に送信
されるパケットとの対応関係の一例を示す図である。
【図１２】ソースパケットヘッダのフォーマットを示す
図である。
【図１３】アイソクロナス通信用パケットの基本構成例
を示す図である。
【図１４】ＩＥＥＥ１３９４シリアルインタフェースに
おけるアイソクロナス通信系回路の基本構成を示すブロ
ック図である。
【符号の説明】
１０…リンク・レイヤ回路、１０１…リンクコア(Link
Core))、１０２…ホストインタフェース回路（Host I/
F）、１０３…アプリケーションインタフェース回路（A
P I/F) 、１０４…アシンクロナス通信の送信用ＦＩＦ
Ｏ（AT-FIFO)、１０５…アシンクロナス通信の受信用Ｆ
ＩＦＯ(AR-FIFO) 、１０６…インサートパケットバッフ
ァ（ＩＰＢ）、１０７…暗号処理回路、１０７１…暗号
モード選択回路、１０７２…暗号モード検出回路、１０
７３…マルチプレクサ、１０７４…暗号エンジン回路、
１０８…アイソクロナス通信用送信前処理回路(TXOPR
E)、１０９…アイソクロナス通信用送信後処理回路(TXO
PRO)、１０９１…暗号モード連続性判定回路、１１０…
アイソクロナス通信用受信前処理回路(TXPRE) 、１１１
…アイソクロナス通信用受信後処理回路(TXIPRO 、１１
２…アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) 、
１１３…アイソクロナス通信の受信用ＦＩＦＯ(IR-FIF
O) 、１１４…コンフィギュレーションレジスタ（ＣＦ
Ｒ）、２０…フィジカル・レイヤ回路、３０…ＣＰＵ、
４０…アプリケーション側回路、４１…ＭＰＥＧトラン
スポータ、４２…Ｄ／Ａコンバータ、４３…ＩＥＣ９５
８ディジタルオーディオ回路、４４…ＰＬＬ回路。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B077 BA02 NN08 5J104 AA01 AA13 AA34 EA16 JA04 NA02 NA23 PA05 5K030 GA11 HA08 HB11 HB18 LA04 LA07 LD19 5K033 AA05 CB02 CB06 DA13 9A001 CC02 CC09 EE03 HH34 LL03

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 送信すべきデータをパケットデータとし
    てあらかじめ決められた時間サイクルでシリアルインタ
    フェースバスに送出する信号処理回路であって、 送信すべきデータを所定の暗号モードで暗号化し、暗号
    化情報とともに出力する暗号処理回路と、 暗号処理回路で暗号化されたデータに、その暗号化情報
    を付加して上記シリアルインタフェースバスに送信し、
    複数のパケットの送信時には、上記暗号処理回路による
    暗号化情報から暗号モードの連続性を確認し、不連続性
    を確認したときは、上記あらかじめ決められた時間サイ
    クルで送信できる帯域に余裕があったとしても送信を停
    止させ、異なる暗号モードで暗号化されたデータを次の
    サイクルでパケットデータとして上記シリアルインタフ
    ェースバスに送信する送信回路とを有する信号処理回
    路。
  2. 【請求項２】 上記送信回路は、上記暗号化情報をパケ
    ットのヘッダの所定の領域に設定する請求項１記載の信
    号処理回路。
  3. 【請求項３】 送信すべきデータをパケットデータとし
    てあらかじめ決められた時間サイクルでシリアルインタ
    フェースバスに送出する信号処理回路であって、 少なくとも一つの暗号モード情報が設定される保持手段
    と、 送信データを暗号化すべきモードを指定する制御手段
    と、 上記制御手段で指定された暗号モード情報を選択する暗
    号モード選択回路と、上記暗号モード選択回路で選択さ
    れた暗号モードで上記送信すべきデータを暗号化して、
    暗号化データをその暗号化情報とともに出力する暗号エ
    ンジン回路とを有する暗号処理回路と、 暗号処理回路で暗号化されたデータに、その暗号化情報
    を付加して上記シリアルインタフェースバスに送信し、
    複数のパケットの送信時には、上記暗号処理回路による
    暗号化情報から暗号モードの連続性を確認し、不連続性
    を確認したときは、上記あらかじめ決められた時間サイ
    クルで送信できる帯域に余裕があったとしても送信を停
    止させ、異なる暗号モードで暗号化されたデータを次の
    サイクルでパケットデータとして上記シリアルインタフ
    ェースバスに送信する送信回路とを有する信号処理回
    路。
  4. 【請求項４】 上記送信回路は、上記暗号化情報をパケ
    ットのヘッダの所定の領域に設定する請求項３記載の信
    号処理回路。
  5. 【請求項５】 送信すべきデータをパケットデータとし
    てあらかじめ決められた時間サイクルでシリアルインタ
    フェースバスに送出する信号処理回路であって、 記憶手段と、 少なくとも一つの暗号モード情報が設定される保持手段
    と、 送信データを暗号化すべきモードを指定する制御手段
    と、 上記制御手段で指定された暗号モード情報を選択する暗
    号モード選択回路と、上記暗号モード選択回路で選択さ
    れた暗号モードで上記送信すべきデータを暗号化して、
    暗号化データをその暗号化情報とともに出力する暗号エ
    ンジン回路とを有する暗号処理回路と、 受信側で受信データをアプリケーション側へ出力すべき
    時間情報を生成し、当該時間情報に上記暗号処理回路に
    よる暗号化情報を付加して上記暗号化データとともに上
    記記憶手段に格納する第１の送信回路と、 上記記憶手段に格納された時間情報および暗号化情報が
    付加された暗号化データを読み出し、所定フォーマット
    のパケットデータを生成するとともに、そのパケットヘ
    ッダに上記暗号化情報を設定して上記シリアルインタフ
    ェースバスに送信し、かつ、複数のパケットの送信時に
    は、上記暗号処理回路による暗号化情報から暗号モード
    の連続性を確認し、不連続性を確認したときは、上記あ
    らかじめ決められた時間サイクルで送信できる帯域に余
    裕があったとしても送信を停止させ、異なる暗号モード
    で暗号化されたデータを次のサイクルでパケットデータ
    として上記シリアルインタフェースバスに送信する第２
    の送信回路とを有する信号処理回路。
  6. 【請求項６】 送信すべきデータをパケットデータとし
    てあらかじめ決められた時間サイクルでシリアルインタ
    フェースバスに送出し、あらかじめ決められた時間サイ
    クルでシリアルインタフェースバスを送信される、デー
    タが暗号化され、少なくともその暗号化情報を含むパケ
    ットデータを受信してアプリケーション側に出力する信
    号処理回路であって、 送信時には、送信すべきデータを所定の暗号モードで暗
    号化し、受信時には受信パケットデータに含まれる暗号
    化情報に基づいて受信した暗号化データを復号してアプ
    リケーション側へ出力する暗号処理回路と、 暗号処理回路で暗号化されたデータに、その暗号化情報
    を付加して上記シリアルインタフェースバスに送信し、
    複数のパケットの送信時には、上記暗号処理回路による
    暗号化情報から暗号モードの連続性を確認し、不連続性
    を確認したときは、上記あらかじめ決められた時間サイ
    クルで送信できる帯域に余裕があったとしても送信を停
    止させ、異なる暗号モードで暗号化されたデータを次の
    サイクルでパケットデータとして上記シリアルインタフ
    ェースバスに送信する送信回路とを有する信号処理回
    路。
  7. 【請求項７】 上記送信回路は、上記暗号化情報をパケ
    ットのヘッダの所定の領域に設定する請求項６記載の信
    号処理回路。
  8. 【請求項８】 送信すべきデータをパケットデータとし
    てあらかじめ決められた時間サイクルでシリアルインタ
    フェースバスに送出し、あらかじめ決められた時間サイ
    クルでシリアルインタフェースバスを送信される、デー
    タが暗号化され、少なくともその暗号化情報を含むパケ
    ットデータを受信してアプリケーション側に出力する信
    号処理回路であって、 第１の記憶手段と、 第２の記憶手段と、 少なくとも一つの暗号モード情報が設定される保持手段
    と、 送信データを暗号化すべきモードを指定する制御手段
    と、 受信パケットデータから上記時間情報および暗号化デー
    タに上記暗号化情報を付加して上記記憶手段に格納する
    第１の受信回路と、 上記記憶手段に格納された暗号化情報および暗号化デー
    タを出力するとともに、時間情報に基づいて受信データ
    をアプリケーション側へ出力すべき時間を指示する第２
    の受信回路と、 上記第２の受信回路による暗号化情報から暗号化データ
    が暗号化された暗号モードを検出する暗号モード検出回
    路と、上記制御手段で指定された暗号モード情報または
    上記暗号モード検出回路で検出した暗号モード情報を上
    記保持手段に設定された情報の中から選択する暗号モー
    ド選択回路と、送信時には上記暗号モード選択回路で選
    択された暗号モードで上記送信すべきデータを暗号化し
    て、暗号化データをその暗号化情報とともに出力し、受
    信時には上記暗号モード選択回路で選択された暗号モー
    ドで上記受信データを復号して、復号データを上記第２
    の受信回路により指示された時間にアプリケーション側
    へ出力する暗号エンジン回路とを有する暗号処理回路
    と、 受信側で受信データをアプリケーション側へ出力すべき
    時間情報を生成し、当該時間情報に上記暗号処理回路に
    よる暗号化情報を付加して上記暗号化データとともに上
    記記憶手段に格納する第１の送信回路と、 上記記憶手段に格納された時間情報および暗号化情報が
    付加された暗号化データを読み出し、所定フォーマット
    のパケットデータを生成するとともに、そのパケットヘ
    ッダに上記暗号化情報を設定して上記シリアルインタフ
    ェースバスに送信し、複数のパケットの送信時には、上
    記暗号処理回路による暗号化情報から暗号モードの連続
    性を確認し、不連続性を確認したときは、上記あらかじ
    め決められた時間サイクルで送信できる帯域に余裕があ
    ったとしても送信を停止させ、異なる暗号モードで暗号
    化されたデータを次のサイクルでパケットデータとして
    上記シリアルインタフェースバスに送信する第２の送信
    回路とを有する信号処理回路。
JP32997398A 1998-11-19 1998-11-19 信号処理回路 Pending JP2000156678A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32997398A JP2000156678A (ja) 1998-11-19 1998-11-19 信号処理回路
US09/442,727 US6965995B1 (en) 1998-11-19 1999-11-18 Signal processing circuit
DE1999629577 DE69929577T2 (de) 1998-11-19 1999-11-19 Signalverarbeitungsschaltung
EP19990309219 EP1024641B1 (en) 1998-11-19 1999-11-19 Signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32997398A JP2000156678A (ja) 1998-11-19 1998-11-19 信号処理回路

Publications (1)

Publication Number Publication Date
JP2000156678A true JP2000156678A (ja) 2000-06-06

Family

ID=18227352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32997398A Pending JP2000156678A (ja) 1998-11-19 1998-11-19 信号処理回路

Country Status (4)

Country Link
US (1) US6965995B1 (ja)
EP (1) EP1024641B1 (ja)
JP (1) JP2000156678A (ja)
DE (1) DE69929577T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
JP2003244128A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd 暗号復号通信用半導体装置および記録再生機器
US7054306B2 (en) * 2002-08-16 2006-05-30 Asustek Computer Inc. Method for handling ciphering status in a wireless network
EP1798975A1 (fr) * 2005-12-15 2007-06-20 Nagra France Sarl Procede de chiffrement et de dechiffrement d'un contenu a access conditionnel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757536A (en) * 1984-10-17 1988-07-12 General Electric Company Method and apparatus for transceiving cryptographically encoded digital data
US4817146A (en) * 1984-10-17 1989-03-28 General Electric Company Cryptographic digital signal transceiver method and apparatus
US5081678A (en) * 1989-06-28 1992-01-14 Digital Equipment Corporation Method for utilizing an encrypted key as a key identifier in a data packet in a computer network
US5978481A (en) * 1994-08-16 1999-11-02 Intel Corporation Modem compatible method and apparatus for encrypting data that is transparent to software applications
US5896454A (en) * 1996-03-08 1999-04-20 Time Warner Entertainment Co., L.P. System and method for controlling copying and playing of digital programs
US6259694B1 (en) * 1997-04-01 2001-07-10 Sony Corporation Signal processing circuit
JP3760460B2 (ja) * 1997-04-23 2006-03-29 ソニー株式会社 データ送信装置および方法、データ受信装置および方法、並びにデータ送受信システムおよび方法
JP3588536B2 (ja) * 1997-07-11 2004-11-10 株式会社東芝 不正データコピー防止装置及び方法
JP3837857B2 (ja) * 1997-08-14 2006-10-25 ソニー株式会社 信号処理回路
US6223285B1 (en) * 1997-10-24 2001-04-24 Sony Corporation Of Japan Method and system for transferring information using an encryption mode indicator
DE69831205T2 (de) * 1997-10-29 2006-03-23 Matsushita Electric Industrial Co., Ltd., Kadoma Datenübertragungsverfahren und -system sowie Programmaufzeichnungsmedium
US6690798B1 (en) * 1997-12-10 2004-02-10 Ericsson Inc. Key transforms to discriminate between beams in a multi-beam satellite communication system
US6055316A (en) * 1997-12-26 2000-04-25 Sun Microsystems, Inc. System and method for deriving an appropriate initialization vector for secure communications
JPH11225292A (ja) * 1998-02-04 1999-08-17 Sony Corp デジタル放送受信装置および受信方法
JP4106740B2 (ja) * 1998-02-18 2008-06-25 ソニー株式会社 情報記録装置および方法、情報再生装置および方法、並びにプログラム記録媒体
JP2000004256A (ja) * 1998-04-17 2000-01-07 Toshiba Corp ストリ―ムデ―タ処理システムおよびストリ―ムデ―タの制限方法
US6118873A (en) * 1998-04-24 2000-09-12 International Business Machines Corporation System for encrypting broadcast programs in the presence of compromised receiver devices
JPH11328849A (ja) * 1998-05-15 1999-11-30 Sony Corp データ記録装置
US6490355B1 (en) * 1998-07-14 2002-12-03 Koninklijke Philips Electronics N.V. Method and apparatus for use of a time-dependent watermark for the purpose of copy protection
CA2288366A1 (en) * 1998-11-05 2000-05-05 Akira Ogino Additional information transmission method, additional information transmission system, information signal output apparatus, information signal processing apparatus, information signal recording apparatus and information signal recording medium

Also Published As

Publication number Publication date
EP1024641A3 (en) 2003-12-17
DE69929577T2 (de) 2006-09-28
EP1024641A2 (en) 2000-08-02
DE69929577D1 (de) 2006-04-13
EP1024641B1 (en) 2006-01-25
US6965995B1 (en) 2005-11-15

Similar Documents

Publication Publication Date Title
US7290148B2 (en) Encryption and decryption communication semiconductor device and recording/reproducing apparatus
US7797755B2 (en) Method to secure the transfer of a data stream, corresponding computer program product, storage means and nodes
EP0874503B1 (en) Data transmitting and/or receiving apparatus, methods and systems for preventint illegal use of data
US8917606B2 (en) Method of flow control for data transported using isochronous packets over an IEEE 1394-2000 serial bus network
US20070071234A1 (en) Methods for the storage and reading of a content, of the type implementing a content protection protocol, corresponding source, storage and sink devices
JP2000004256A (ja) ストリ―ムデ―タ処理システムおよびストリ―ムデ―タの制限方法
JP2003281086A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US7400628B2 (en) Data processing circuit
US20110219101A1 (en) Communication system and control method thereof
US6965995B1 (en) Signal processing circuit
JP4120070B2 (ja) 信号処理回路
JP4140101B2 (ja) 信号処理回路
JP3837857B2 (ja) 信号処理回路
JP3799726B2 (ja) 信号処理回路
JP4078740B2 (ja) 信号処理回路
JP3997634B2 (ja) 信号処理回路
JP2003281085A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
WO2002065767A1 (fr) Appareil de traitement de donnees
JP2004193805A (ja) 半導体集積回路、ａｖ受信装置、ａｖ送信装置、ａｖ通信システム、ａｖ通信方法及びａｖ通信制御プログラム
JP4269435B2 (ja) デジタルデータバスに接続されている電子機器
JP2000183956A (ja) 信号処理回路
JP2004135105A (ja) 入出力装置
JP3341758B2 (ja) データ転送方法
JP2006178535A (ja) 暗号化データ記録装置
JPH11112597A (ja) 通信処理方法及び通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930