JP4078740B2 - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP4078740B2 JP4078740B2 JP36043698A JP36043698A JP4078740B2 JP 4078740 B2 JP4078740 B2 JP 4078740B2 JP 36043698 A JP36043698 A JP 36043698A JP 36043698 A JP36043698 A JP 36043698A JP 4078740 B2 JP4078740 B2 JP 4078740B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time
- data
- signal
- syt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタルシリアルインタフェースに用いられる信号処理回路に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア・データ転送のためのインタフェースとして、高速データ転送、リアルタイム転送を実現するＩＥＥＥ（The Institute of Electrical and Electronic Engineers) １３９４、Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｒｉａｌ Ｂｕｓが規格化された。
【０００３】
このＩＥＥＥ１３９４シリアルインタフェースのデータ転送には、従来のRequest,Acknowledge の要求、受信確認を行うアシンクロナス（Asynchronous) 転送と、あるノードから１２５μｓに１回必ずデータが送られるアイソクロナス(Isochronous) 転送がある。
【０００４】
このように、２つの転送モードを有するＩＥＥＥ１３９４シリアルインタフェースでのデータは、パケット単位で転送が行われる。
そして、ＩＥＥＥ１３９４規格では、取り扱う最小データの単位は１クワドレット(quadlet) （＝４バイト＝３２ビット）である。
【０００５】
このようなパケットの送受信を行うＩＥＥＥ１３９４シリアルインタフェースの信号処理回路は、図１５に示すように、主としてＩＥＥＥ１３９４シリアルバスを直接ドライブするフィジカル・レイヤ回路１と、フィジカル・レイヤ回路１のデータ転送をコントロールするリンク・レイヤ回路２とにより構成される。
【０００６】
上述したＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系では、たとえば図１５に示すように、リンク・レイヤ回路２はフィジカル・レイヤ回路３を介してシリアルインタフェースバスＢＳに接続されている。
そして、リンク・レイヤ回路２には、ＭＰＥＧ(Moving Picture Experts Group)トランスポータ等のアプリケーション側回路３が接続される。
【０００７】
【発明が解決しようとする課題】
ところで、ＡＭ(Audio and Music) プロトコルデータにはクロック成分を含まないことから、同期情報（シンクタイム（ＳＹＴ）データ）を多重してシリアルインタフェースバスに送信する必要がある。
また、ＡＭプロトコルを満足するパケットの送信を行う場合、このプロトコルで定義されている送信遅延を満足しないパケットについては、プロトコルに対して違反を犯すことになり、また、受信側の再生システムの破綻をきたすことから、送信をキャンセルする必要がある。
【０００８】
さらに、受信側信号処理回路では、ＡＭプロトコルデータを受信して、オーディオシステムへデータを出力するためには、上述したＳＹＴデータの再生機能が必要である。
【０００９】
ところが、現行のＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系信号処理回路では、映画やテレビ放送などの映像データに関するＭＰＥＧトランスポートストリームデータについての回路システムは、プロトコルに準拠したパケットの送受信用回路システムは確立されてきているものの、上述したＡＭプロトコルに準拠した回路システムは、未だ確立されていない。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、同期情報を多重されてシリアルインタフェースバスに送信されたプロトコルデータをプロトコルに準拠して再生できる信号処理回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、送信側で所定の時間情報に基づいて設定される受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータを受信し、再生クロック生成回路からのクロックに基づいてデータを再生してアプリケーション側へ出力する信号処理回路であって、記憶手段と、上記受信パケットから上記同期情報の検出を行い、検出した同期情報をタイムスタンプデータとして上記記憶手段の所定のアドレス領域に格納する第１の受信回路と、上記記憶手段に格納されたタイムスタンプデータに応じて、シンクタイム信号を生成可能な第１および第２のシンクタイム再生系回路を含み、いずれか一方のシンクタイム再生系回路が生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給し、その結果供給されるクロック信号に基づいて上記記憶手段に記憶された受信データを再生してアプリケーション側へ出力する第２の受信回路とを有し、上記第１のシンクタイム再生系回路は、上記記憶手段に格納されたタイムスタンプデータを読み出し、タイムスタンプデータの時間情報が現時刻と一致した場合に、上記シンクタイム信号を生成して上記再生クロック生成回路に再生用基準信号として供給するシンクタイム生成回路と、上記記憶手段から読み出したタイムスタンプデータから現時刻を減じた値があらかじめ決められた判定しきい値以上であるか否かを判別し、タイムスタンプデータから現時刻を減じた値が判定しきい値以上である場合には、上記シンクタイム信号の生成をキャンセルするキャンセル回路とを含み、上記第２のシンクタイム再生系回路は、上記記憶手段の所定のアドレス領域にタイムスタンプデータが格納されていない場合には、シンクタイム信号を自動的に生成し、上記記憶手段にタイムスタンプデータが格納されるべき期間内にタイムスタンプデータが格納されない場合には、自動生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給する自動生成回路とを含む。
【００１２】
また、本発明では、上記第１のシンクタイム再生系回路は、上記記憶手段に格納されたタイムスタンプデータの時間情報が現時刻と一致するか否かを判別する比較回路を含み、上記比較回路は、判別結果が一致した場合は、上記シンクタイム信号を生成する旨の信号を生成し、一致しない場合は、上記シンクタイム信号をキャンセルする旨の信号を生成し、上記シンクタイム生成回路および上記キャンセル回路に出力する。
【００１７】
また、本発明では、上記シリアルインタフェースを送信されるパケットデータには標本化周波数コード情報が多重されており、上記自動生成回路は、上記標本化周波数コードに基づいて理論上のシンクタイム信号を自動的に生成する。
【００１８】
本発明によれば、受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータが受信回路で受信される。
受信回路では、受信パケットから同期情報の検出が行われ、検出結果に基づいてシンクタイム信号が生成される。このシンクタイム信号は、再生クロック生成回路に再生用基準信号として供給される。
再生クロック生成回路では、シンクタイム信号に基づいて再生用クロック信号が生成されて受信回路に供給される。
受信回路では、再生用クロック信号を受けて受信データが再生されてアプリケーション側へ出力される。
【００１９】
また、本発明では、受信パケットから上記同期情報を検出できない場合には、自動生成回路において理論上のシンクタイム信号が自動的に生成され、再生クロック生成回路に再生用基準信号として供給される。
これにより、再生クロック生成回路への悪影響が防止される。
【００２０】
また、本発明では、同期情報を検出した結果、所定のプロトコルの規定に準拠していない場合には、キャンセル回路によりシンクタイム信号の生成がキャンセルされる。
これにより、システムの破綻が防止される。
【００２１】
また、本発明によれば、送信側で所定の時間情報に基づいて設定される受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータが第１の受信回路で受信される。
第１の受信回路では、受信パケットから同期情報の検出が行われ、検出された同期情報がタイムスタンプデータとして記憶手段の所定のアドレス領域に格納される。
記憶手段に格納されたタイムスタンプデータは、第２の受信回路により読み出される。そして、読み出したタイムスタンプデータの時間情報が現時刻と一致した場合には、シンクタイム信号が生成される。このシンクタイム信号は、再生クロック生成回路に再生用基準信号として供給される。
再生クロック生成回路では、シンクタイム信号に基づいて再生用クロック信号が生成されて受信回路に供給される。
受信回路では、再生用クロック信号を受けて受信データが再生されてアプリケーション側へ出力される。
【００２２】
また、本発明では、記憶手段の所定のアドレス領域にタイムスタンプデータが格納されていない場合には、自動生成回路において理論上のシンクタイム信号が自動的に生成される。
そして、記憶手段にタイムスタンプデータが格納されるべき期間内にタイムスタンプデータが格納されない場合には、自動生成したシンクタイム信号が再生クロック生成回路に再生用基準信号として供給される。
【００２３】
また、本発明では、第２の受信回路において、記憶手段から読み出しがタイムスタンプデータから現時刻を減じた値があらかじめ決められた判定しきい値以上であるか否かが判別され、タイムスタンプデータから現時刻を減じた値が判定しきい値以上である場合には、キャンセル回路によりシンクタイム信号の生成がキャンセルされる。
【００２４】
【発明の実施の形態】
図１は、ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係る信号処理回路の一実施形態を示すブロック構成図である。
【００２５】
この信号処理回路は、リンク・レイヤ回路１０、フィジカル・レイヤ回路２０、ホストコンピュータとしてのＣＰＵ３０により構成されている。また、リンクレイヤ回路１０には、アプリケーション側回路４０が接続されている。
アプリケーション側回路４０は、図１に示すように、ＭＰＥＧトランスポータ４１、Ｄ／Ａ(Digital/Analog)コンバータ４２、ＩＥＣ９５８ディジタルオーディオ回路４３により構成される。また、４４は再生クロック生成回路としてのＰＬＬ回路を示している。
なお、以下では、アプリケーション側回路４をＩＥＣ９５８ディジタルオーディオ回路４３として、送受信するデータをＡＭ(Audio and Music) プロトコルに準拠したデータとして説明する。
【００２６】
リンク・レイヤ回路１０は、ＣＰＵ３０の制御の下、アシンクロナス転送およびアイソクロナス転送の制御、並びにフィジカル・レイヤ回路２０の制御を行う。
具体的には、図１に示すように、リンクコア(Link Core))１０１、ホストインタフェース回路（HOST I/F）１０２、アプリケーションインタフェース回路（AP I/F) １０３、アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)１０４、アシンクロナス通信の受信用ＦＩＦＯ（AR-FIFO)１０５、インサートパケットバッファ（ＩＰＢ）１０６、暗号処理回路（ＣＰＨ）１０７、第１の送信回路としてのアイソクロナス通信用送信前処理回路(TXOPRE)１０８、第２の送信回路としてのアイソクロナス通信用送信後処理回路(TXOPRO)１０９、第１の受信回路としてのアイソクロナス通信用受信前処理回路(TXIPRE)１１０、第２の受信回路としてのアイソクロナス通信用受信後処理回路(TXIPRO)１１１、アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) １１２、アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) １１３および保持手段としてのコンフィギュレーションレジスタ（Configuration Register、以下ＣＦＲという）１１４により構成されている。
【００２７】
図１の回路おいて、ホストインタフェース回路１０２、送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５およびリンクコア１０１によりアシンクロナス通信系回路が構成される。
そして、アプリケーションインタフェース回路１０３、暗号処理回路１０７、送信前処理回路１０８、送信後処理回路１０９、受信前処理回路１１０、受信後処理回路１１１、送信用ＦＩＦＯ１１２、受信用ＦＩＦＯ１１３およびリンクコア１０１によりアイソクロナス通信系回路が構成される。
【００２８】
リンクコア１０１は、アシンクロナス通信用パケットおよびアイソクロナス通信用パケットの送信回路、受信回路、これらパケットのＩＥＥＥ１３９４シリアルバスＢＳを直接ドライブするフィジカル・レイヤ回路２０とのインタフェース回路、１２５μｓ毎にリセットされるサイクルタイマ、サイクルモニタやＣＲＣ回路から構成されている。そして、たとえばサイクルタイマ等の時間データ等はＣＦＲ１１１を通してアイソクロナス通信系処理回路に供給される。
【００２９】
ホストインタフェース回路１０２は、主としてホストコンピュータとしてのＣＰＵ３０と送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５とのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、ＣＰＵ３０とＣＦＲ１１４との各種データの送受信の調停を行う。
たとえばＣＰＵ３０からは、アイソクロナス通信用ＡＭパケットの後述するＣＩＰヘッダ２に設定されるＳＹＴ（SYnc Time ；シンクタイム）用遅延時間Txdelay がホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
なおＡＭプロトコルでは、この遅延時間Txdelay は３５２μｓに規定されている。
また、たとえばＣＰＵ３０からは、アイソクロナスパケットを暗号化する、後述する複数のモード（キー；ｋｅｙ）が設定され、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
さらに、ＣＰＵ３０からは、インサートパケットデータを挿入する必要が生じたとき、ＣＦＲ１１４のレジスタＩＰＴｘＧｏの論理「１」がセットされる。
【００３０】
アプリケーションインタフェース回路１０３は、アプリケーション側回路４０、たとえばＩＥＣ９５８ディジタルオーディオ回路４３、ＰＬＬ回路４４と暗号処理回路１０７と制御信号等を含む、暗号化前および復号化後のデータの送受信の調停を行う。
【００３１】
送信用ＦＩＦＯ１０４には、ＩＥＥＥ１３９４シリアルバスＢＳに伝送させるアシンクロナス通信用パケットが格納され、受信用ＦＩＦＯ１０５にはＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されてきたアシンクロナス通信用パケットが格納される。
【００３２】
インサートパケットバッファ１０６には、所望のパケットデータがＣＰＵ３０から書き込まれる。
インサートパケットバッファ１０６の容量は、たとえば１８８バイトであり、１８８バイトまでのデータが有効で、この容量を超えたデータに関しては送信されない。
送信するデータが１８８バイト以下の場合は、書き込まれたデータ以外が「１」にセットされて送信される。
インサートパケットバッファ１０６に一度書き込まれたデータは、再び書き込みが行われるまで、その値を保持される。
インサートパケットバッファ１０６に書き込まれたデータは、暗号処理回路１０７で暗号化されて送信前処理回路１０８を介して送信用ＦＩＦＯ１１２に転送されるが、転送時には、上述したＣＦＲ１１４のレジスタＩＰＴｘＧｏが「１」に設定され、転送が終了した場合には自動的に「０」に設定され、ＣＰＵ３０はこれを確認することで転送終了を確認する。
【００３３】
暗号処理回路１０７は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択した暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力する。
また、暗号処理回路１０７は、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００３４】
ここで、暗号モードおよび暗号キーの例について図２に関連付けて説明する。
暗号モードには、図２（Ａ）に示すように、モードＡ，モードＢ、およびモードＣの３種類があり、これに加えて暗号化なしがある。
そし、各暗号モードＡ，Ｂ，Ｃの内容は次の通りである。
暗号モードＡはコピーを認めない(Never Copy)、暗号モードＢは一度だけコピーを認める(Copy Once) 、暗号モードＣはこれ以上のコピーを認めないおよび暗号化しない(No More Copy)である。
また、暗号キーには、図２（Ｂ）に示すように、偶数(Even)キー、および奇数(Odd) キーの２種類がある。
したがって、暗号化を行う暗号キーとしては、▲１▼モードＡ，奇数、▲２▼モードＡ，偶数、▲３▼モードＢ，奇数、▲４▼モードＢ，偶数、▲５▼モードＣ，奇数、▲６▼モードＣ，偶数の６種類がある。
【００３５】
図３は、暗号処理回路１０７の構成例を示すブロック図である。
暗号処理回路１０７は、図３に示すように、暗号モード選択回路１０７１、暗号モード検出回路１０７２、マルチプレクサ１０７３、および暗号エンジン回路１０７４により構成されている。
【００３６】
暗号モード選択回路１０７１は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
また、データ受信時には、暗号モード検出回路１０７２からの暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうち、一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
【００３７】
暗号モード検出回路１０７２は、受信後処理回路１１１を介して入力し暗号化情報から、データの暗号化に用いられた暗号モード（キー）を検出し、検出結果を暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力する。
【００３８】
マルチプレクサ１０７３は、送信時にはアプリケーションインタフェース回路１０３を介した送信データを暗号エンジン回路１０７４に入力させ、受信時には受信後処理回路１１１による暗号化されている受信データを暗号エンジン回路１０７４に入力させる。
【００３９】
暗号エンジン回路１０７４は、送信時には、マルチプレクサ１０７３を介して入力した送信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化してその暗号化情報とともに送信前処理回路１０８に出力し、受信時には、マルチプレクサ１０７３を介して入力した受信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００４０】
送信前処理回路１０８は、暗号処理回路１０７による送信すべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長を調整し、かつ４バイト（＋４ビット）のタイムスタンプデータを付加し、送信用ＦＩＦＯ１１２に格納する。
【００４１】
送信前処理回路１０８は、送信用ＦＩＦＯ１１２に送信データを格納するに際して、図４（Ａ）に示すように、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図４（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
【００４２】
暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図４中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００４３】
また、送信前処理回路１０８は、上述したようにタイムスタンプデータを設定するが、このタイムスタンプデータはオーディオのＳＹＴインターバル毎に設定される。
ここで、ＳＹＴインターバルとは、ＡＭプロトコルで同期情報を送るための周期のことをいう。
たとえばＡＭデータの標本化周波数を４８ｋＨｚとした場合、ＡＭプロトコルでは、８サンプル毎にＳＹＴ（シンクタイム）として、時間（同期）情報をＣＩＰヘッダに多重して送信することが規定されている。
したがって、たとえばＡＭデータの標本化周波数を４８ｋＨｚとした場合、ＡＭプロトコルでは、８サンプル毎にタイムスタンプデータが設定される。
なお、ＡＭデータの標本化周波数としては４８ｋＨｚの他に４４．１ｋＨｚおよび３２ｋＨｚが規定されている。
【００４４】
タイムスタンプデータの生成は、具体的には、最初のＡＭデータのサンプルが到着した時刻から８番目のサンプルが到着した時刻に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay （３５２μｓ）を加算して行われる。
【００４５】
このように、送信前処理回路１０８は、８番目のサンプルが到達した時刻に固定の遅延時間を加える構成を採用していることから、その回路構成が簡単になる。
その理由は、このような構成を採用しない場合には、ＡＭデータのサンプリングにはジッタが生じるため、先頭から最後までの時下を常に計算する必要が生じ、計算回路が必要となり、回路構成が複雑にならざるを得ないからである。
【００４６】
図５は、送信前処理回路１０８におけるタイムスタンプデータ生成回路の構成例を示すブロック図である。
この回路は、図５に示すように、サンプルカウンタ（ＣＮＴＲ）１０８１、加算回路（ＡＤＲ）１０８２、およびマルチプレクサ１０８３により構成されている。
【００４７】
サンプルカウンタ１０８１は、ＡＭデータを入力してサンプル数をカウントして、８サンプル分を完全に受け取ったタイミングで、いわゆるブロック転送の場合に１アイソクロナスパケットのデータサイズである８サンプルを受け取ったことを示す信号Ｓ１０８１を加算回路１０８２およびマルチプレクサ１０８３に出力する。
【００４８】
加算回路１０８２は、サンプルカウンタ１０８１の出力信号Ｓ１０８１を受けると、内部のサイクルレジスタの値を取り込み、次に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay を上記サイクルレジスタの値に加算する。
そして、加算した値をタイムスタンプデータＳ１０８２としてマルチプレクサ１０８３に出力する。
【００４９】
マルチプレクサ１０８３は、サンプルカウンタ１０８１の出力信号Ｓ１０８１に応じて、入力したＡＭデータまたは加算回路１０８２で生成されたタイムスタンプデータＳ１０８２を送信用ＦＩＦＯ１１２に入力させる。
【００５０】
なお、図４（Ａ）に示すように、タイムスタンプデータは、２５ビットで現時刻を表す。
すなわち、タイムスタンプは２５ビットで構成され、下位１２ビットがサイクルオフセットＣＯ(cycle-offset)領域、上位１３ビットがサイクルカウントＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ １０１１１１１１１１１１）の１２５μｓをカウントし（クロックＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは０〜１５（１３ｂ ０００００００００１１１１）の１秒をカウントするものである。
したがって、原則として、タイムスタンプの下位１２ビットは３０７２以上を示すことはなく、上位１３ビットは１６以上を示すことはない。
【００５１】
送信後処理回路１０９は、送信用ＦＩＦＯ１１２に格納された暗号化情報およびタイムスタンプデータを含むデータに対して図６に示すように、１３９４ヘッダ、ＣＩＰ(Common Isochronous Packet) ヘッダ１，２を付加してリンクコア１０１の送信回路に出力する。
【００５２】
図６に示すように、ＡＭプロトコルに準拠したアイソクロナス通信のパケットは、第１クワドレットが１３９４ヘッダ(Header)、第２クワドレットがヘッダＣＲＣ(Header-CRC)、第３クワドレットがＣＩＰヘッダ１（CIP-Header1)、第４クワドレットがＣＩＰヘッダ２（CIP-Header2)で、第５クワドレット以降がデータ領域である。そして、最後のクワドレットがデータＣＲＣ(Data-CRC)である。
【００５３】
送信後処理回路１０９は、さらに具体的には、図６に示すように、データ長を表すdata-length 、このパケット転送されるチャネルの番号（０〜６３のいずれか）を示すchannel 、転送スピードを定義するspeed 、および暗号化情報を示すｓｙにより構成した１３９４ヘッダ、送信ノード番号のためのＳＩＤ(Source node ID)領域、データブロックの長さのためのＤＢＳ(Data Block Size) 領域、パケット化におけるデータの分割数のためのＦＮ(Fraction Number) 領域、パディングデータのクワドレット数のためのＱＰＣ(Quadlet Padding Count) 領域、ソースパケットヘッダの有無を表すフラグのためのＳＰＨ領域（ＡＭデータの場合には「０」に設定される）、アイソクロナスパケットの数を検出するカウンタのためのＤＢＣ領域により構成したＣＩＰヘッダ１、並びに転送されるデータの種類を表す信号フォーマットのためのＦＭＴ領域（たとえば「０１００００ｂ」、信号フォーマットに対応して利用されるＦＤＦ(Format Dependent Field)領域、および同期情報としてのシンクタイムを設定するためのＳＹＴ領域により構成したＣＩＰヘッダ２を付加する。
【００５４】
なお、１３９４ヘッダに設定される暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットが割り当てられる。その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
暗号化情報は、モードがビット〔３：２〕の２ビットで示され、キーの種類をビット〔１〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３：２〕が〔００〕に設定される。このとき、ビット〔１〕は意味を持たない。
【００５５】
また、送信後処理回路１０９は、図５に示すように、送信用ＦＩＦＯ１１２に格納されたタイムスタンプデータの値ＴＳと現時刻ＣＴ（リンクコア１０１に設けられたサイクルタイマーの値）との関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わない、いわゆるレイト（ＬＡＴＥ）処理を行う。
レイト処理の判断は、送信パケットが到着した時刻に遅延時間Txdelay （３５２μｓ）を加えたタイムスタンプデータＴＳから送信時の現時刻ＣＴを減じた値が、あらかじめ決められた送信判定しきい値Ｌth以上であるか否かで行う。
（ＴＳ−ＣＴ）≧Ｌthの場合には送信処理を行い、（ＴＳ−ＣＴ）＜Ｌthの場合には送信処理を行わない。
そして、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値をＣＩＰヘッダ２のＳＹＴ領域に同期情報として設定し、同期情報を多重した形態で送信パケットの生成を行う。
【００５６】
図７は、ＣＩＰヘッダ２のＳＹＴ領域の具体的な構成を示す図である。
図７に示すように、ＳＹＴ領域は、１６ビットで構成される。
そして、下位１２ビットがサイクルオフセットＣＯ(cycle-offset)領域、上位４ビットがサイクルカウントＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ １０１１１１１１１１１１）の１２５μｓをカウントし（クロックＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは０〜１５（１３ｂ ０００００００００１１１１）の１秒をカウントするものである。
したがって、原則として、タイムスタンプの下位１２ビットは３０７２以上を示すことはなく、上位１３ビットは１６以上を示すことはない。
【００５７】
また、図８は、ＳＹＴ領域におけるサイクルカウントＣＣ領域およびサイクルオフセットＣＯ領域の具体的な内容を説明するための図である。
図８に示すように、サイクルカウントＣＣ領域は、１秒未満の時刻を１２５μｓ単位で表す。
また、サイクルオフセットＣＯ領域は、１２５μｓ未満の時間を２４．５７６Ｈｚのクロック単位で表す。
【００５８】
また、ＣＩＰヘッダ２のＦＤＦ領域には、送信するデータの標本化周波数コードが設定される。
【００５９】
なお、ＡＭプロトコルにおいては、データのパケットの転送形態としては、ブロック転送方式とノンブロック転送方式の２つの転送方式がある。
図９に、ブロック転送とノンブロック転送のパケット送信のタイミングチャートを示す。
ブロック転送方式では、図９（Ａ）〜（Ｃ）に示すように、たとえば８オーディオサンプルを１パケットにして転送する。
一方、図９（Ｄ），（Ｅ）に示すように、ノンブロック転送方式では、オーディオサンプル毎に転送する。
【００６０】
また、ブロック転送およびノンブロック転送においては、上述したＳＹＴ領域に同期情報が多重されないパケットがある。
このパケットは、図１０に示すように、ブロック転送の場合、ノーデータパケット（ＮＯ−ＤＡＴＡ）であり、ノンブロック転送の場合、ノーインフォメーションパケット（Ｎｏ Ｉｎｆｏ）である。
【００６１】
受信前処理回路１１０は、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容を解析し、ＣＩＰヘッダ２のＳＹＴ領域にＳＹＴ値が設定される場合には４バイト（＋４ビット）のタイムスタンプデータを付加し、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されいる受信データの標本化周波数コードＳ１１０を検出して受信後処理回路１１１に出力する。
【００６２】
受信前処理回路１１０は、受信用ＦＩＦＯ１１３に受信データを格納するに際して、受信パケットの１３９４ヘッダのｓｙ領域のビット３，２，１に設定されている暗号化情報を、送信前処理回路１０８と同様に格納するタイムスタンプデータおよびデータに付加する。
すなわち、図４（Ａ）に示すように、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図４（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
また、受信前処理回路１０８は、受信パケットのＣＩＰヘッダ２のＳＹＴ領域に設定されている１６ビットの同期情報を、図４（Ａ）に示すように、２４ビットのタイムスタンプデータに変換して、受信用ＦＩＦＯ１１３のあらかじめ決められたアドレスに格納する。
受信用ＦＩＦＯ１１３に格納されるタイムスタンプデータの詳細は、図４（Ａ）を参照して説明した送信前処理回路１０８が送信用ＦＩＦＯ１１２に格納するフォーマットと同様のフォーマットをもって行われることから、ここではその詳細は省略する。
【００６３】
また、暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００６４】
受信後処理回路１１１は、受信用ＦＩＦＯ１１３に格納されたタイムスタンプデータおよび暗号化データを読み出して、付加された暗号化情報を暗号処理回路１０７の暗号モード検出回路１０７２に出力する。
【００６５】
また、受信後処理回路１１１は、データ読み出し時においては、ＦＩＦＯ１１３に格納されたタイムスタンプデータの時間データを読み出し、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、４μｓ幅のパルス信号である１／８ＦＳ再生信号であるＳＹＴ信号Ｓ１１１を再生して、アプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力し、ＰＬＬ回路４４で２０４８逓倍された２５６ＦＳ信号をアプリケーションインタフェース回路１０３を介して入力し、この２５６ＦＳ信号をクロック信号として受信用ＦＩＦＯ１１３に格納されている暗号化データを読み出して暗号処理回路１０７のマルチプレクサ１７３を介して暗号エンジン回路１０７４に入力させる。
【００６６】
受信後処理回路１１１は、ＦＩＦＯ１１３に格納されたタイムスタンプデータの時間データを読み出してＳＹＴ信号Ｓ１１１を再生するが、このＳＹＴを再生するモードには、受信前処理回路１１０で検出した値を用いて再生する第１のモードと、自走カウンタを用いてＳＹＴを自動再生する第２のモードがある。
【００６７】
第１のモード時には、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、一致した場合にＳＹＴ信号を再生する。
【００６８】
第２のモード時には、ＡＭデータ通信時にＳＹＴが多重されたパケットにエラーが発生すると、受信側でＳＹＴを再生することができなくなる場合にＳＹＴを自走カウンタを用いて再生する。
自動的に再生しない場合には、ＰＰＬ回路４４等による受信同期系回路に悪影響を及ぼすおそれがあるからである。
【００６９】
図１１は、第１のモードまたは第２のモードで再生されるＳＹＴ信号のタイミングチャートを示す図である。
図１１（Ａ）で示す信号が第１のモードで再生したＳＹＴ信号を示し、図１１（Ｂ）で示す信号が第２のモードで自動再生したＳＹＴ信号を示している。
なお、ＳＹＴ信号の再生周期は、オーディオサンプルの８サンプル部の時間である。これは、通信しているデータの標本化周波数に依存して異なり、標本化周波数が４８ｋＨｚの場合には、約１８７μｓである。
なお、この標本化周波数は、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０で認識できる。
【００７０】
また、ＳＹＴにはもともとジッタ成分が含まれているため、理論上の値と比べて多少前後してしまうことから、受信後処理回路１１１は、図１１（Ｃ）に示すように、基準信号に対してあらかじめ設定された幅内に、検出したＳＹＴを再生した信号が入らない場合には、第２のモードとなって自動でＳＹＴ信号を生成する。
この幅は、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４のレジスタ「ＳＹＴＳＬＦＳＴＥＰ」に設定される。
図１２に、レジスタ「ＳＹＴＳＬＦＳＴＥＰ」へのジッタ幅の設定例を示す。
本実施形態の場合、図１２に示すように、±４０．７ｎｓ、±１６２．８ｎｓ、±６５１．０ｎｓ、±１．３μｓ、±２．６μｓ、±５．２μｓ、±１０．２μｓ、および±２０．８μｓの８つのジッタ幅（時間幅）が設定可能である。
【００７１】
また、受信後処理回路１１１は、原則として第１のモードまたは第２のモードによってＳＹＴ信号を再生するが、たとえば送信側でレイト処理の結果、送信を停止しなければならないにもかかわらず、送信されてきた場合には、システムが破綻をきたすおそれがあることから、ＳＹＴが多重されたパケットを受信し、ＳＹＴを検出可能な場合であっても、ＳＹＴ信号の生成をキャンセルする機能を有している。
【００７２】
このキャンセル処理の判断は、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かで行う。
（ＣＴ−ＳＹＴ）≧Ｌthc の場合にはキャンセル処理を行い、（ＣＴ−ＳＹＴ）＜Ｌthc の場合にはキャンセル処理を行わない。
送信時に付加された遅延時間は３５２μｓであるから、現時刻ＣＴからＳＹＴの値を減じた値が、３５２μｓ以上になるか否かで判定すればよいわけであるが、本実施形態では、判定しきい値Ｌthc はＡＭプロトコルに準拠して３７２μｓに設定される。
【００７３】
なお、上述した自動でＳＹＴを再生する機能およびキャンセル機能の制御は、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４のレジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＳＴＥＰ」への設定で行われる。
図１３に、レジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＦＴＥＰ」へ設定される自動でＳＹＴを再生する機能およびキャンセル機能の制御内容を示す。
たとえば、キャンセル機能は、レジスタ「ＳＹＴＳＫＩＰ」への設定内容で制御される。本実施形態では、レジスタ「ＳＹＴＳＫＩＰ」は論理「１」に設定され、レジスタ「ＳＹＴＷＩＮＤ」にＳＹＴ再生をキャンセルする上限値（３７２μｓ）が設定される。
したがって、検出したＳＹＴの値がレジスタ「ＳＹＴＷＩＮＤ」に設定された上限値を超えた場合には、キャンセル機能が働く。
【００７４】
図１４は、本発明に係る受信後処理回路におけるＳＹＴ再生系回路の構成例を示すブロック図である。
ＳＹＴ再生系回路１１１ａは、図１４に示すように、比較回路（ＣＭＰ）１１１１、ＳＹＴ生成回路(SYT-GEN) １１１２、自走ＳＹＴ生成回路(SELF SYT-GEN)１１１３、キャンセル回路(SYT-CANCL) １１１４、およびマルチプレクサ１１１５(MUX) により構成されている。
【００７５】
比較回路１１１１は、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスに、タイムスタンプデータが格納されているか否か、具体的には、このアドレスで指定される格納領域がエンプティ(Empty) か非エンプティ(Not Empty) であるかを判断し、エンプティ状態から非エンプティ状態に切り替わったことをトリガとして、当該アドレス領域からタイムスタンプデータを読み出して内部レジスタに保持し、この内部レジスタに格納されたタイムスタンプデータによるＳＹＴの値と現時刻ＣＴとの比較を行い、一致した場合にはその旨を示す信号Ｓ1111をＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力する。
【００７６】
また、比較回路１１１１は、内部レジスタに格納されたタイムスタンプデータＴのＳＹＴの値と現時刻ＣＴとの比較を行い、具体的には、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かの判別を行い、（ＣＴ−ＳＹＴ）≧Ｌthc の場合には、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらずパケットを送信してきたものと判断して、システムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111をＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力する。
【００７７】
ＳＹＴ生成回路１１１２は、比較回路１１１１によりＳＹＴの値と現時刻ＣＴとが一致したことを示す信号Ｓ1111を受けると、図１１（Ａ）に示すような、４μｓ幅のＳＹＴ信号を生成し、マルチプレクサ１１１５に出力する。
また、ＳＹＴ生成回路１１１２は、キャンセル回路１１１４からキャンセル信号Ｓ1114を受けると、ＳＹＴ信号の生成処理を中止する。
【００７８】
自走ＳＹＴ生成回路１１１３は、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０に基づいて、理論上のＳＹＴ信号の生成を自動的に行い、このＳＹＴ信号の生成中に、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスで指定される領域がエンプティであり、かつ上記理論値を超えてもエンプティ状態である場合には、自動生成したＳＹＴ信号をマルチプレクサ１１１５に出力する。
【００７９】
キャンセル回路１１４は、比較回路１１１１によりシステムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111を受けた場合には、ＳＹＴ生成回路１１１２にキャンセル信号Ｓ1114を出力し、ＳＹＴ信号の生成を停止させる。
【００８０】
マルチプレクサ１１１５は、ＳＹＴ生成回路１１１２によるＳＹＴ信号および自走ＳＹＴ生成回路１１１３によるＳＹＴ信号をアプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力する。
【００８１】
次に、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されるアイソクロナス通信用パケットの送信動作および受信動作を説明する。
【００８２】
まず、ＣＰＵ３０からＣＦＲ１１４に、アイソクロナスパケットを暗号化する複数のモード（キー；ｋｅｙ）が設定される。
そして、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットを送出する場合には、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ＣＰＵ３０からホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
また、ＣＰＵ３０からは、アイソクロナス通信用パケットのＣＩＰヘッダ２に設定されるＳＹＴ用遅延時間Txdelay がホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
【００８３】
これと並行して、アプリケーション側回路４０のたとえばＩＥＣ９５８オーディオ回路４１からのＡＭストリームデータが、アプリケーションインタフェース回路１０３を介して暗号処理回路１０７に入力される。
【００８４】
暗号処理回路１０７では、送信時にはアプリケーションインタフェース回路１０３を介した送信データが、マルチプレクサ１０７３を介して暗号エンジン回路１０７４に入力される。
また、暗号モード選択回路１０７１において、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【００８５】
暗号エンジン回路１０７４においては、マルチプレクサ１０７３を介して入力した送信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化されて送信前処理回路１０８に出力される。
【００８６】
送信前処理回路１０８では、暗号処理回路１０７による送信しべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長が調整され、かつ４バイト（＋４ビット）のタイムスタンプデータが付加されて送信用ＦＩＦＯ１１２に格納される。
【００８７】
送信前処理回路１０８においては、以下のようにしてタイムスタンプデータが設定される。
暗号処理回路１０７による暗号化されたＡＭデータは、サンプルカウンタ１０８１に入力される。
サンプルカウンタ１０８１では、入力されたサンプル数がカウントされ、８サンプル分を完全に受け取ったタイミングで、１アイソクロナスパケットでデータサイズである８サンプルを受け取ったことを示す信号Ｓ１０８１が生成され、加算回路１０８２およびマルチプレクサ１０８３に出力される。
加算回路１０８２では、サンプルカウンタ１０８１の出力信号Ｓ１０８１を受けると、内部のサイクルレジスタの値に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay が加算され、加算した値がタイムスタンプデータＳ１０８２としてマルチプレクサ１０８３を介して送信用ＦＩＦＯ１１２に入力される。
【００８８】
また、このとき、送信前処理回路１０８では、送信用ＦＩＦＯ１１２に送信データおよひタイムスタンプデータを格納するに際して、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
【００８９】
ＦＩＦＯ１１２に格納された送信データは、送信後処理回路１０９により読み出され、送信すべきデータに対して１３９４ヘッダ、ＣＩＰヘッダ１，２が付加されてリンクコア１０１の送信回路に出力される。
このとき、付加ビットに設定されていた暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットに割り当てられてる。なお、その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
【００９０】
また、送信後処理回路１０９では、タイムスタンプデータの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わないレイト処理が行われる。
そして、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値がＣＩＰヘッダ２の１６ビットからなるＳＹＴ領域に同期情報として設定されて、同期情報を多重した形態で、リンクコア１０１の送信回路に出力される。
【００９１】
リンクコア１０１の送信回路に入力されたパケットデータは、フィジカル・レイヤ回路２０を介してＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットとして送出される。
【００９２】
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきた、１３９４ヘッダに暗号化情報が設定されてるアイソクロナス通信用パケットは、フィジカル・レイヤ回路１０、リンクコア１０１を介して受信前処理回路１１０に入力される。
【００９３】
受信前処理回路１１０では、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容が解析され、４バイト（＋４ビット）のタイムスタンプデータが付加され、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されている受信データの標本化周波数コードＳ１１０が検出されて、受信後処理回路１１１に出力される。
【００９４】
このとき、受信前処理回路１１０では、受信用ＦＩＦＯ１１３に受信データを格納するに際して、受信パケットの１３９４ヘッダのｓｙ領域のビット３，２，１に設定されている暗号化情報が、タイムスタンプデータおよびデータに付加されする。
具体的には、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
かつ、受信パケットのＣＩＰヘッダ２のＳＹＴ領域に設定されている１６ビットの同期情報が、２４ビットのタイムスタンプデータに変換されて、受信用ＦＩＦＯ１１３のあらかじめ決められたアドレスに格納される。
【００９５】
そして、ＦＩＦＯ１１３に格納されたソースパケットヘッダは、受信後処理回路１１１により読み出され、付加ビットの暗号化情報が暗号処理回路１０７の暗号モード検出回路１０７２に供給され、暗号化データをマルチプレクサ１７３を介して暗号エンジン回路１０７４に供給される。
【００９６】
また、受信後処理回路１１１においては、比較回路１１１１で、送信用ＦＩＦＯ１１２の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスに、タイムスタンプデータが格納されているか否か、すなわち、このアドレスで指定される格納領域がエンプティか非エンプティであるかが判断される。
そして、エンプティ状態から非エンプティ状態に切り替わったことをトリガとして、当該アドレス領域からタイムスタンプデータが読み出されて一旦内部レジスタに保持される。
次いで、この内部レジスタに格納されたタイムスタンプデータによるＳＹＴの値と現時刻ＣＴとが比較され、両者の値が一致した場合にはその旨を示す信号Ｓ1111が生成され、ＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力される。
【００９７】
また、比較回路１１１１においては、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かの判別が行われる。
判別の結果、現時刻ＣＴからＳＹＴの値を減じた値が判定しきい値Ｌthc 以上である（ＣＴ−ＳＹＴ）≧Ｌthc の場合には、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらずパケットを送信してきたものと判断されて、システムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111が生成され、ＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力される。
キャンセル回路１１１４では、このキャンセル処理を行う旨を示す信号Ｓ1111を受けると、ＳＹＴ信号の生成を停止させるためのキャンセル信号Ｓ1114が生成され、ＳＹＴ生成回路１１１２に出力される。
【００９８】
ＳＹＴ生成回路１１１２では、キャンセル回路１１１４からのキャンセル信号Ｓ1114が入力されず、比較回路１１１１によりＳＹＴの値と現時刻ＣＴとが一致したことを示す信号Ｓ1111を受けると、４μｓ幅のＳＹＴ信号が再生され、マルチプレクサ１１１５に出力される。
一方、キャンセル信号Ｓ1114が入力されると、システムの破綻を防止しべくＳＹＴ生成回路１１１２ではＳＹＴ信号の生成処理が中止される。
【００９９】
また、自走ＳＹＴ生成回路１１１３においては、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０に基づいて、理論上のＳＹＴ信号の生成が自動的に行われる。
そして、このＳＹＴ信号の自動生成中に、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスで指定される領域がエンプティであり、かつ理論値を超えてもエンプティ状態である場合には、何らかの通信エラーでＳＹＴを検出することができず、ＳＹＴ生成回路１１１２でＳＹＴ信号の生成が行われないものとして、自動生成したＳＹＴ信号がマルチプレクサ１１１５に出力される。
一方、理論値内に非エンプティ状態に遷移した場合には、自動生成したＳＹＴ信号のマルチプレクサ１１１５への出力は行われない。
【０１００】
そして、マルチプレクサ１１１５から、ＳＹＴ生成回路１１１２によるＳＹＴ信号または自走ＳＹＴ生成回路１１１３によるＳＹＴ信号を再生用基準信号Ｓ１１１としてアプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力される。
【０１０１】
ＰＬＬ回路４４では、４μｓ幅のパルス信号である１／８ＦＳ再生信号であるＳＹＴ信号Ｓ１１１を受けて、２０４８逓倍した２５６ＦＳ信号が生成される。
この２５６ＦＳ信号は、アプリケーションインタフェース回路１０３を介して受信後処理回路１１１に入力される。
受信後処理回路１１１では、２５６ＦＳ信号をクロック信号として受信用ＦＩＦＯ１１３に格納されている暗号化データが読み出されて、暗号処理回路１０７のマルチプレクサ１７３を介して暗号エンジン回路１０７４に供給される。
【０１０２】
暗号処理回路１０７では、暗号モード検出回路１０７２において、受信後処理回路１１１を介して入力した暗号化されたデータに付加されている暗号化情報から、データの暗号化に用いられた暗号モード（キー）が検出される。そして、その検出結果が暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力される。
暗号モード選択回路１０７１においては、暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【０１０３】
暗号エンジン回路１０７４は、マルチプレクサ１０７３を介して入力した受信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて復号される。
そして、復号されたデータがアプリケーションインタフェース回路１０３を介し、たとえばＡＭストリームデータとしてＩＥＣ９５８オーディオ回路４４へ出力される。
【０１０４】
以上説明したように、本実施形態によれば、最初のＡＭデータのサンプルが到着した時刻から８番目のサンプルが到着した時刻に、ＣＰＵ３０からホストインタフェース１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay （３５２μｓ）を加算した４バイトのタイムスタンプデータを生成して送信用ＦＩＦＯ１１２に格納する送信前処理回路１０８と、送信用ＦＩＦＯ１１２に格納されたタイムスタンプデータの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わないレイト処理を行い、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値をＣＩＰヘッダ２のＳＹＴ領域に同期情報として設定し、同期情報を多重した形態で送信パケットの生成を行う送信後処理回路１０９とを設けたので、ＡＭプロトコルデータのようにクロック成分をもたないデータに対して同期情報を多重してシリアルインタフェースバスＢＳに送出することができ、かつ、送信のレイト処理を自動的に行うことができ、的確なパケット送信を実現できる。
また、上述したよう、送信前処理回路１０８では、８番目のサンプルが到達した時刻に固定の遅延時間Txdelay を加える構成を採用していることから、その回路構成が簡単になるという利点がある。
【０１０５】
また、本実施形態によれば、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容を解析し、ＣＩＰヘッダ２のＳＹＴ領域にＳＹＴ値が設定される場合にはタイムスタンプデータを付加し、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されている受信データの標本化周波数コードＳ１１０を検出して受信後処理回路１１１に出力する受信前処理回路１１０と、受信用ＦＩＦＯ１１３から読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、一致した場合にＳＹＴ信号を再生し、ＡＭデータ通信時にＳＹＴが多重されたパケットにエラーが発生し、受信側でＳＹＴを再生することができなくなる場合には受信データの標本化周波数コードＳ１１０に基づいてＳＹＴ信号を自走カウンタを用いて自動的に再生する受信後処理回路１１１と設けたので、ＡＭプロトコルデータのようにクロック成分をもたないデータに対して同期情報が多重されシリアルインタフェースバスＢＳを伝搬されたパケットデータからＳＹＴ（同期情報）を抽出し、抽出したＳＹＴ信号に基づいてデータを再生してアプリケーション側に送出することができることはもとより、ＰＰＬ回路４４等による受信同期系回路に悪影響を防止でき、安定な動作を実現できる利点がある。
【０１０６】
また、本実施形態では、受信後処理回路１１１は、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらず、送信されてきた場合には、ＳＹＴが多重されたパケットを受信し、ＳＹＴを検出可能な場合であっても、ＳＹＴ信号の生成をキャンセルする機能を有していることから、システムが破綻をきたすことを防止できる利点がある。
【０１０７】
さらにまた、本実施形態では、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択しが暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力し、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する暗号処理回路１０７を設けたので、異なる機器間で送信または受信するディジタルデータの不正なコピーを防止でき、しかも良好なアイソクロナス通信を実現できる利点がある。
【０１０８】
なお、本実施形態では、アプリケーション側データとしてＡＭプロトコルデータを例に説明したが、本発明はこれに限定されず、ディジタルオーディオ等、各ディジタルデータに適用できることはいうまでもない。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、クロック成分を持たないプロトコルデータに対して同期情報が多重され、シリアルインタフェースバスを伝搬されたパケットデータから同期情報を的確に抽出でき、抽出した同期情報に基づいてデータを再生してアプリケーション側に送出することができる。
【０１１０】
また、通信エラーが発生し、受信側で同期情報を再生することができなくなる場合には自動的に再生することから、受信同期系回路としての再生クロック生成回路への悪影響を防止でき、安定な動作を実現できる利点がある。
【０１１１】
また、送信側でレイト処理の結果、プロトコル違反のパケットデータを受信した場合には、同期情報の生成をキャンセルする機能を有していることから、システムが破綻をきたすことを防止できる利点がある。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係るＭＰＥＧ用信号処理回路の一実施形態を示すブロック構成図である。
【図２】本発明に係る暗号モードおよび暗号キーの例について説明するための図である。
【図３】本発明に係る暗号処理回路の構成例を示すブロック図である。
【図４】ＦＩＦＯに暗号化データを格納する場合に付加する暗号化情報の一形態を示す図である。
【図５】本発明に係る送信前処理回路におけるタイムスタンプデータ生成回路の構成例を示すブロック図である。
【図６】ＡＭプロトコルデータのアイソクロナス通信用パケットの基本構成例を示す図である。
【図７】ＡＭプロトコルに準拠したＣＩＰヘッダ２におけるＳＹＴ領域の具体的な構成を示す図である。
【図８】ＳＹＴ領域におけるサイクルカウントＣＣ領域およびサイクルオフセットＣＯ領域の具体的な内容を説明するための図である。
【図９】ブロック転送とノンブロック転送のパケット送信のタイミングチャートを示す図である。
【図１０】ＩＥＥＥ１３９４規格のアイソクロナス通信でデータを送信させるときの送信形態の一例を説明するための図である。
【図１１】本発明に係る受信後処理回路で再生されるＳＹＴ信号のタイミングチャートを示す図である。
【図１２】レジスタ「ＳＹＴＳＬＦＳＴＥＰ」への基準信号に対するジッタ幅の設定例を示す図である。
【図１３】レジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＳＴＥＰ」へ設定される自動でＳＹＴを再生する機能およびキャンセル機能の制御内容を示す図である。
【図１４】本発明に係る受信後処理回路におけるＳＹＴ再生系回路の構成例を示すブロック図である。
【図１５】ＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系回路の基本構成を示すブロック図である。
【符号の説明】
１０…リンク・レイヤ回路、１０１…リンクコア(Link Core))、１０２…ホストインタフェース回路（Host I/F）、１０３…アプリケーションインタフェース回路（AP I/F) 、１０３Ａ…ストリームデータ抽出系回路、１０３１…ＰＩＤフィルタ、１０３２…タイミング生成回路、１０３３…マルチプレクサ、１０４…アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)、１０５…アシンクロナス通信の受信用ＦＩＦＯ(AR-FIFO) 、１０６…インサートパケットバッファ（ＩＰＢ）、１０７…暗号処理回路、１０７１…暗号モード選択回路、１０７２…暗号モード検出回路、１０７３…マルチプレクサ(MUX) 、１０７４…暗号エンジン回路、１０８…アイソクロナス通信用送信前処理回路(TXOPRE)、１０８１…サンプルカウンタ(CNTR)、１０８２…加算回路(ADR) 、１０８３…マルチプレクサ(MUX) 、１０９…アイソクロナス通信用送信後処理回路(TXOPRO)、１１０…アイソクロナス通信用受信前処理回路(TXPRE) 、１１１…アイソクロナス通信用受信後処理回路(TXIPRO 、１１２…アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) 、１１３…アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) 、１１４…コンフィギュレーションレジスタ（ＣＦＲ）、２０…フィジカル・レイヤ回路、３０…ＣＰＵ、４０…アプリケーション側回路、４１…ＭＰＥＧトランスポータ、４２…Ｄ／Ａコンバータ、４３…ＩＥＣ９５８ディジタルオーディオ回路、４４…ＰＬＬ回路。
【発明の属する技術分野】
本発明は、ディジタルシリアルインタフェースに用いられる信号処理回路に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア・データ転送のためのインタフェースとして、高速データ転送、リアルタイム転送を実現するＩＥＥＥ（The Institute of Electrical and Electronic Engineers) １３９４、Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｒｉａｌ Ｂｕｓが規格化された。
【０００３】
このＩＥＥＥ１３９４シリアルインタフェースのデータ転送には、従来のRequest,Acknowledge の要求、受信確認を行うアシンクロナス（Asynchronous) 転送と、あるノードから１２５μｓに１回必ずデータが送られるアイソクロナス(Isochronous) 転送がある。
【０００４】
このように、２つの転送モードを有するＩＥＥＥ１３９４シリアルインタフェースでのデータは、パケット単位で転送が行われる。
そして、ＩＥＥＥ１３９４規格では、取り扱う最小データの単位は１クワドレット(quadlet) （＝４バイト＝３２ビット）である。
【０００５】
このようなパケットの送受信を行うＩＥＥＥ１３９４シリアルインタフェースの信号処理回路は、図１５に示すように、主としてＩＥＥＥ１３９４シリアルバスを直接ドライブするフィジカル・レイヤ回路１と、フィジカル・レイヤ回路１のデータ転送をコントロールするリンク・レイヤ回路２とにより構成される。
【０００６】
上述したＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系では、たとえば図１５に示すように、リンク・レイヤ回路２はフィジカル・レイヤ回路３を介してシリアルインタフェースバスＢＳに接続されている。
そして、リンク・レイヤ回路２には、ＭＰＥＧ(Moving Picture Experts Group)トランスポータ等のアプリケーション側回路３が接続される。
【０００７】
【発明が解決しようとする課題】
ところで、ＡＭ(Audio and Music) プロトコルデータにはクロック成分を含まないことから、同期情報（シンクタイム（ＳＹＴ）データ）を多重してシリアルインタフェースバスに送信する必要がある。
また、ＡＭプロトコルを満足するパケットの送信を行う場合、このプロトコルで定義されている送信遅延を満足しないパケットについては、プロトコルに対して違反を犯すことになり、また、受信側の再生システムの破綻をきたすことから、送信をキャンセルする必要がある。
【０００８】
さらに、受信側信号処理回路では、ＡＭプロトコルデータを受信して、オーディオシステムへデータを出力するためには、上述したＳＹＴデータの再生機能が必要である。
【０００９】
ところが、現行のＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系信号処理回路では、映画やテレビ放送などの映像データに関するＭＰＥＧトランスポートストリームデータについての回路システムは、プロトコルに準拠したパケットの送受信用回路システムは確立されてきているものの、上述したＡＭプロトコルに準拠した回路システムは、未だ確立されていない。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、同期情報を多重されてシリアルインタフェースバスに送信されたプロトコルデータをプロトコルに準拠して再生できる信号処理回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、送信側で所定の時間情報に基づいて設定される受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータを受信し、再生クロック生成回路からのクロックに基づいてデータを再生してアプリケーション側へ出力する信号処理回路であって、記憶手段と、上記受信パケットから上記同期情報の検出を行い、検出した同期情報をタイムスタンプデータとして上記記憶手段の所定のアドレス領域に格納する第１の受信回路と、上記記憶手段に格納されたタイムスタンプデータに応じて、シンクタイム信号を生成可能な第１および第２のシンクタイム再生系回路を含み、いずれか一方のシンクタイム再生系回路が生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給し、その結果供給されるクロック信号に基づいて上記記憶手段に記憶された受信データを再生してアプリケーション側へ出力する第２の受信回路とを有し、上記第１のシンクタイム再生系回路は、上記記憶手段に格納されたタイムスタンプデータを読み出し、タイムスタンプデータの時間情報が現時刻と一致した場合に、上記シンクタイム信号を生成して上記再生クロック生成回路に再生用基準信号として供給するシンクタイム生成回路と、上記記憶手段から読み出したタイムスタンプデータから現時刻を減じた値があらかじめ決められた判定しきい値以上であるか否かを判別し、タイムスタンプデータから現時刻を減じた値が判定しきい値以上である場合には、上記シンクタイム信号の生成をキャンセルするキャンセル回路とを含み、上記第２のシンクタイム再生系回路は、上記記憶手段の所定のアドレス領域にタイムスタンプデータが格納されていない場合には、シンクタイム信号を自動的に生成し、上記記憶手段にタイムスタンプデータが格納されるべき期間内にタイムスタンプデータが格納されない場合には、自動生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給する自動生成回路とを含む。
【００１２】
また、本発明では、上記第１のシンクタイム再生系回路は、上記記憶手段に格納されたタイムスタンプデータの時間情報が現時刻と一致するか否かを判別する比較回路を含み、上記比較回路は、判別結果が一致した場合は、上記シンクタイム信号を生成する旨の信号を生成し、一致しない場合は、上記シンクタイム信号をキャンセルする旨の信号を生成し、上記シンクタイム生成回路および上記キャンセル回路に出力する。
【００１７】
また、本発明では、上記シリアルインタフェースを送信されるパケットデータには標本化周波数コード情報が多重されており、上記自動生成回路は、上記標本化周波数コードに基づいて理論上のシンクタイム信号を自動的に生成する。
【００１８】
本発明によれば、受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータが受信回路で受信される。
受信回路では、受信パケットから同期情報の検出が行われ、検出結果に基づいてシンクタイム信号が生成される。このシンクタイム信号は、再生クロック生成回路に再生用基準信号として供給される。
再生クロック生成回路では、シンクタイム信号に基づいて再生用クロック信号が生成されて受信回路に供給される。
受信回路では、再生用クロック信号を受けて受信データが再生されてアプリケーション側へ出力される。
【００１９】
また、本発明では、受信パケットから上記同期情報を検出できない場合には、自動生成回路において理論上のシンクタイム信号が自動的に生成され、再生クロック生成回路に再生用基準信号として供給される。
これにより、再生クロック生成回路への悪影響が防止される。
【００２０】
また、本発明では、同期情報を検出した結果、所定のプロトコルの規定に準拠していない場合には、キャンセル回路によりシンクタイム信号の生成がキャンセルされる。
これにより、システムの破綻が防止される。
【００２１】
また、本発明によれば、送信側で所定の時間情報に基づいて設定される受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータが第１の受信回路で受信される。
第１の受信回路では、受信パケットから同期情報の検出が行われ、検出された同期情報がタイムスタンプデータとして記憶手段の所定のアドレス領域に格納される。
記憶手段に格納されたタイムスタンプデータは、第２の受信回路により読み出される。そして、読み出したタイムスタンプデータの時間情報が現時刻と一致した場合には、シンクタイム信号が生成される。このシンクタイム信号は、再生クロック生成回路に再生用基準信号として供給される。
再生クロック生成回路では、シンクタイム信号に基づいて再生用クロック信号が生成されて受信回路に供給される。
受信回路では、再生用クロック信号を受けて受信データが再生されてアプリケーション側へ出力される。
【００２２】
また、本発明では、記憶手段の所定のアドレス領域にタイムスタンプデータが格納されていない場合には、自動生成回路において理論上のシンクタイム信号が自動的に生成される。
そして、記憶手段にタイムスタンプデータが格納されるべき期間内にタイムスタンプデータが格納されない場合には、自動生成したシンクタイム信号が再生クロック生成回路に再生用基準信号として供給される。
【００２３】
また、本発明では、第２の受信回路において、記憶手段から読み出しがタイムスタンプデータから現時刻を減じた値があらかじめ決められた判定しきい値以上であるか否かが判別され、タイムスタンプデータから現時刻を減じた値が判定しきい値以上である場合には、キャンセル回路によりシンクタイム信号の生成がキャンセルされる。
【００２４】
【発明の実施の形態】
図１は、ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係る信号処理回路の一実施形態を示すブロック構成図である。
【００２５】
この信号処理回路は、リンク・レイヤ回路１０、フィジカル・レイヤ回路２０、ホストコンピュータとしてのＣＰＵ３０により構成されている。また、リンクレイヤ回路１０には、アプリケーション側回路４０が接続されている。
アプリケーション側回路４０は、図１に示すように、ＭＰＥＧトランスポータ４１、Ｄ／Ａ(Digital/Analog)コンバータ４２、ＩＥＣ９５８ディジタルオーディオ回路４３により構成される。また、４４は再生クロック生成回路としてのＰＬＬ回路を示している。
なお、以下では、アプリケーション側回路４をＩＥＣ９５８ディジタルオーディオ回路４３として、送受信するデータをＡＭ(Audio and Music) プロトコルに準拠したデータとして説明する。
【００２６】
リンク・レイヤ回路１０は、ＣＰＵ３０の制御の下、アシンクロナス転送およびアイソクロナス転送の制御、並びにフィジカル・レイヤ回路２０の制御を行う。
具体的には、図１に示すように、リンクコア(Link Core))１０１、ホストインタフェース回路（HOST I/F）１０２、アプリケーションインタフェース回路（AP I/F) １０３、アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)１０４、アシンクロナス通信の受信用ＦＩＦＯ（AR-FIFO)１０５、インサートパケットバッファ（ＩＰＢ）１０６、暗号処理回路（ＣＰＨ）１０７、第１の送信回路としてのアイソクロナス通信用送信前処理回路(TXOPRE)１０８、第２の送信回路としてのアイソクロナス通信用送信後処理回路(TXOPRO)１０９、第１の受信回路としてのアイソクロナス通信用受信前処理回路(TXIPRE)１１０、第２の受信回路としてのアイソクロナス通信用受信後処理回路(TXIPRO)１１１、アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) １１２、アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) １１３および保持手段としてのコンフィギュレーションレジスタ（Configuration Register、以下ＣＦＲという）１１４により構成されている。
【００２７】
図１の回路おいて、ホストインタフェース回路１０２、送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５およびリンクコア１０１によりアシンクロナス通信系回路が構成される。
そして、アプリケーションインタフェース回路１０３、暗号処理回路１０７、送信前処理回路１０８、送信後処理回路１０９、受信前処理回路１１０、受信後処理回路１１１、送信用ＦＩＦＯ１１２、受信用ＦＩＦＯ１１３およびリンクコア１０１によりアイソクロナス通信系回路が構成される。
【００２８】
リンクコア１０１は、アシンクロナス通信用パケットおよびアイソクロナス通信用パケットの送信回路、受信回路、これらパケットのＩＥＥＥ１３９４シリアルバスＢＳを直接ドライブするフィジカル・レイヤ回路２０とのインタフェース回路、１２５μｓ毎にリセットされるサイクルタイマ、サイクルモニタやＣＲＣ回路から構成されている。そして、たとえばサイクルタイマ等の時間データ等はＣＦＲ１１１を通してアイソクロナス通信系処理回路に供給される。
【００２９】
ホストインタフェース回路１０２は、主としてホストコンピュータとしてのＣＰＵ３０と送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５とのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、ＣＰＵ３０とＣＦＲ１１４との各種データの送受信の調停を行う。
たとえばＣＰＵ３０からは、アイソクロナス通信用ＡＭパケットの後述するＣＩＰヘッダ２に設定されるＳＹＴ（SYnc Time ；シンクタイム）用遅延時間Txdelay がホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
なおＡＭプロトコルでは、この遅延時間Txdelay は３５２μｓに規定されている。
また、たとえばＣＰＵ３０からは、アイソクロナスパケットを暗号化する、後述する複数のモード（キー；ｋｅｙ）が設定され、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
さらに、ＣＰＵ３０からは、インサートパケットデータを挿入する必要が生じたとき、ＣＦＲ１１４のレジスタＩＰＴｘＧｏの論理「１」がセットされる。
【００３０】
アプリケーションインタフェース回路１０３は、アプリケーション側回路４０、たとえばＩＥＣ９５８ディジタルオーディオ回路４３、ＰＬＬ回路４４と暗号処理回路１０７と制御信号等を含む、暗号化前および復号化後のデータの送受信の調停を行う。
【００３１】
送信用ＦＩＦＯ１０４には、ＩＥＥＥ１３９４シリアルバスＢＳに伝送させるアシンクロナス通信用パケットが格納され、受信用ＦＩＦＯ１０５にはＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されてきたアシンクロナス通信用パケットが格納される。
【００３２】
インサートパケットバッファ１０６には、所望のパケットデータがＣＰＵ３０から書き込まれる。
インサートパケットバッファ１０６の容量は、たとえば１８８バイトであり、１８８バイトまでのデータが有効で、この容量を超えたデータに関しては送信されない。
送信するデータが１８８バイト以下の場合は、書き込まれたデータ以外が「１」にセットされて送信される。
インサートパケットバッファ１０６に一度書き込まれたデータは、再び書き込みが行われるまで、その値を保持される。
インサートパケットバッファ１０６に書き込まれたデータは、暗号処理回路１０７で暗号化されて送信前処理回路１０８を介して送信用ＦＩＦＯ１１２に転送されるが、転送時には、上述したＣＦＲ１１４のレジスタＩＰＴｘＧｏが「１」に設定され、転送が終了した場合には自動的に「０」に設定され、ＣＰＵ３０はこれを確認することで転送終了を確認する。
【００３３】
暗号処理回路１０７は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択した暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力する。
また、暗号処理回路１０７は、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００３４】
ここで、暗号モードおよび暗号キーの例について図２に関連付けて説明する。
暗号モードには、図２（Ａ）に示すように、モードＡ，モードＢ、およびモードＣの３種類があり、これに加えて暗号化なしがある。
そし、各暗号モードＡ，Ｂ，Ｃの内容は次の通りである。
暗号モードＡはコピーを認めない(Never Copy)、暗号モードＢは一度だけコピーを認める(Copy Once) 、暗号モードＣはこれ以上のコピーを認めないおよび暗号化しない(No More Copy)である。
また、暗号キーには、図２（Ｂ）に示すように、偶数(Even)キー、および奇数(Odd) キーの２種類がある。
したがって、暗号化を行う暗号キーとしては、▲１▼モードＡ，奇数、▲２▼モードＡ，偶数、▲３▼モードＢ，奇数、▲４▼モードＢ，偶数、▲５▼モードＣ，奇数、▲６▼モードＣ，偶数の６種類がある。
【００３５】
図３は、暗号処理回路１０７の構成例を示すブロック図である。
暗号処理回路１０７は、図３に示すように、暗号モード選択回路１０７１、暗号モード検出回路１０７２、マルチプレクサ１０７３、および暗号エンジン回路１０７４により構成されている。
【００３６】
暗号モード選択回路１０７１は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
また、データ受信時には、暗号モード検出回路１０７２からの暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうち、一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
【００３７】
暗号モード検出回路１０７２は、受信後処理回路１１１を介して入力し暗号化情報から、データの暗号化に用いられた暗号モード（キー）を検出し、検出結果を暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力する。
【００３８】
マルチプレクサ１０７３は、送信時にはアプリケーションインタフェース回路１０３を介した送信データを暗号エンジン回路１０７４に入力させ、受信時には受信後処理回路１１１による暗号化されている受信データを暗号エンジン回路１０７４に入力させる。
【００３９】
暗号エンジン回路１０７４は、送信時には、マルチプレクサ１０７３を介して入力した送信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化してその暗号化情報とともに送信前処理回路１０８に出力し、受信時には、マルチプレクサ１０７３を介して入力した受信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００４０】
送信前処理回路１０８は、暗号処理回路１０７による送信すべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長を調整し、かつ４バイト（＋４ビット）のタイムスタンプデータを付加し、送信用ＦＩＦＯ１１２に格納する。
【００４１】
送信前処理回路１０８は、送信用ＦＩＦＯ１１２に送信データを格納するに際して、図４（Ａ）に示すように、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図４（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
【００４２】
暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図４中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００４３】
また、送信前処理回路１０８は、上述したようにタイムスタンプデータを設定するが、このタイムスタンプデータはオーディオのＳＹＴインターバル毎に設定される。
ここで、ＳＹＴインターバルとは、ＡＭプロトコルで同期情報を送るための周期のことをいう。
たとえばＡＭデータの標本化周波数を４８ｋＨｚとした場合、ＡＭプロトコルでは、８サンプル毎にＳＹＴ（シンクタイム）として、時間（同期）情報をＣＩＰヘッダに多重して送信することが規定されている。
したがって、たとえばＡＭデータの標本化周波数を４８ｋＨｚとした場合、ＡＭプロトコルでは、８サンプル毎にタイムスタンプデータが設定される。
なお、ＡＭデータの標本化周波数としては４８ｋＨｚの他に４４．１ｋＨｚおよび３２ｋＨｚが規定されている。
【００４４】
タイムスタンプデータの生成は、具体的には、最初のＡＭデータのサンプルが到着した時刻から８番目のサンプルが到着した時刻に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay （３５２μｓ）を加算して行われる。
【００４５】
このように、送信前処理回路１０８は、８番目のサンプルが到達した時刻に固定の遅延時間を加える構成を採用していることから、その回路構成が簡単になる。
その理由は、このような構成を採用しない場合には、ＡＭデータのサンプリングにはジッタが生じるため、先頭から最後までの時下を常に計算する必要が生じ、計算回路が必要となり、回路構成が複雑にならざるを得ないからである。
【００４６】
図５は、送信前処理回路１０８におけるタイムスタンプデータ生成回路の構成例を示すブロック図である。
この回路は、図５に示すように、サンプルカウンタ（ＣＮＴＲ）１０８１、加算回路（ＡＤＲ）１０８２、およびマルチプレクサ１０８３により構成されている。
【００４７】
サンプルカウンタ１０８１は、ＡＭデータを入力してサンプル数をカウントして、８サンプル分を完全に受け取ったタイミングで、いわゆるブロック転送の場合に１アイソクロナスパケットのデータサイズである８サンプルを受け取ったことを示す信号Ｓ１０８１を加算回路１０８２およびマルチプレクサ１０８３に出力する。
【００４８】
加算回路１０８２は、サンプルカウンタ１０８１の出力信号Ｓ１０８１を受けると、内部のサイクルレジスタの値を取り込み、次に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay を上記サイクルレジスタの値に加算する。
そして、加算した値をタイムスタンプデータＳ１０８２としてマルチプレクサ１０８３に出力する。
【００４９】
マルチプレクサ１０８３は、サンプルカウンタ１０８１の出力信号Ｓ１０８１に応じて、入力したＡＭデータまたは加算回路１０８２で生成されたタイムスタンプデータＳ１０８２を送信用ＦＩＦＯ１１２に入力させる。
【００５０】
なお、図４（Ａ）に示すように、タイムスタンプデータは、２５ビットで現時刻を表す。
すなわち、タイムスタンプは２５ビットで構成され、下位１２ビットがサイクルオフセットＣＯ(cycle-offset)領域、上位１３ビットがサイクルカウントＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ １０１１１１１１１１１１）の１２５μｓをカウントし（クロックＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは０〜１５（１３ｂ ０００００００００１１１１）の１秒をカウントするものである。
したがって、原則として、タイムスタンプの下位１２ビットは３０７２以上を示すことはなく、上位１３ビットは１６以上を示すことはない。
【００５１】
送信後処理回路１０９は、送信用ＦＩＦＯ１１２に格納された暗号化情報およびタイムスタンプデータを含むデータに対して図６に示すように、１３９４ヘッダ、ＣＩＰ(Common Isochronous Packet) ヘッダ１，２を付加してリンクコア１０１の送信回路に出力する。
【００５２】
図６に示すように、ＡＭプロトコルに準拠したアイソクロナス通信のパケットは、第１クワドレットが１３９４ヘッダ(Header)、第２クワドレットがヘッダＣＲＣ(Header-CRC)、第３クワドレットがＣＩＰヘッダ１（CIP-Header1)、第４クワドレットがＣＩＰヘッダ２（CIP-Header2)で、第５クワドレット以降がデータ領域である。そして、最後のクワドレットがデータＣＲＣ(Data-CRC)である。
【００５３】
送信後処理回路１０９は、さらに具体的には、図６に示すように、データ長を表すdata-length 、このパケット転送されるチャネルの番号（０〜６３のいずれか）を示すchannel 、転送スピードを定義するspeed 、および暗号化情報を示すｓｙにより構成した１３９４ヘッダ、送信ノード番号のためのＳＩＤ(Source node ID)領域、データブロックの長さのためのＤＢＳ(Data Block Size) 領域、パケット化におけるデータの分割数のためのＦＮ(Fraction Number) 領域、パディングデータのクワドレット数のためのＱＰＣ(Quadlet Padding Count) 領域、ソースパケットヘッダの有無を表すフラグのためのＳＰＨ領域（ＡＭデータの場合には「０」に設定される）、アイソクロナスパケットの数を検出するカウンタのためのＤＢＣ領域により構成したＣＩＰヘッダ１、並びに転送されるデータの種類を表す信号フォーマットのためのＦＭＴ領域（たとえば「０１００００ｂ」、信号フォーマットに対応して利用されるＦＤＦ(Format Dependent Field)領域、および同期情報としてのシンクタイムを設定するためのＳＹＴ領域により構成したＣＩＰヘッダ２を付加する。
【００５４】
なお、１３９４ヘッダに設定される暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットが割り当てられる。その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
暗号化情報は、モードがビット〔３：２〕の２ビットで示され、キーの種類をビット〔１〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３：２〕が〔００〕に設定される。このとき、ビット〔１〕は意味を持たない。
【００５５】
また、送信後処理回路１０９は、図５に示すように、送信用ＦＩＦＯ１１２に格納されたタイムスタンプデータの値ＴＳと現時刻ＣＴ（リンクコア１０１に設けられたサイクルタイマーの値）との関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わない、いわゆるレイト（ＬＡＴＥ）処理を行う。
レイト処理の判断は、送信パケットが到着した時刻に遅延時間Txdelay （３５２μｓ）を加えたタイムスタンプデータＴＳから送信時の現時刻ＣＴを減じた値が、あらかじめ決められた送信判定しきい値Ｌth以上であるか否かで行う。
（ＴＳ−ＣＴ）≧Ｌthの場合には送信処理を行い、（ＴＳ−ＣＴ）＜Ｌthの場合には送信処理を行わない。
そして、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値をＣＩＰヘッダ２のＳＹＴ領域に同期情報として設定し、同期情報を多重した形態で送信パケットの生成を行う。
【００５６】
図７は、ＣＩＰヘッダ２のＳＹＴ領域の具体的な構成を示す図である。
図７に示すように、ＳＹＴ領域は、１６ビットで構成される。
そして、下位１２ビットがサイクルオフセットＣＯ(cycle-offset)領域、上位４ビットがサイクルカウントＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ １０１１１１１１１１１１）の１２５μｓをカウントし（クロックＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは０〜１５（１３ｂ ０００００００００１１１１）の１秒をカウントするものである。
したがって、原則として、タイムスタンプの下位１２ビットは３０７２以上を示すことはなく、上位１３ビットは１６以上を示すことはない。
【００５７】
また、図８は、ＳＹＴ領域におけるサイクルカウントＣＣ領域およびサイクルオフセットＣＯ領域の具体的な内容を説明するための図である。
図８に示すように、サイクルカウントＣＣ領域は、１秒未満の時刻を１２５μｓ単位で表す。
また、サイクルオフセットＣＯ領域は、１２５μｓ未満の時間を２４．５７６Ｈｚのクロック単位で表す。
【００５８】
また、ＣＩＰヘッダ２のＦＤＦ領域には、送信するデータの標本化周波数コードが設定される。
【００５９】
なお、ＡＭプロトコルにおいては、データのパケットの転送形態としては、ブロック転送方式とノンブロック転送方式の２つの転送方式がある。
図９に、ブロック転送とノンブロック転送のパケット送信のタイミングチャートを示す。
ブロック転送方式では、図９（Ａ）〜（Ｃ）に示すように、たとえば８オーディオサンプルを１パケットにして転送する。
一方、図９（Ｄ），（Ｅ）に示すように、ノンブロック転送方式では、オーディオサンプル毎に転送する。
【００６０】
また、ブロック転送およびノンブロック転送においては、上述したＳＹＴ領域に同期情報が多重されないパケットがある。
このパケットは、図１０に示すように、ブロック転送の場合、ノーデータパケット（ＮＯ−ＤＡＴＡ）であり、ノンブロック転送の場合、ノーインフォメーションパケット（Ｎｏ Ｉｎｆｏ）である。
【００６１】
受信前処理回路１１０は、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容を解析し、ＣＩＰヘッダ２のＳＹＴ領域にＳＹＴ値が設定される場合には４バイト（＋４ビット）のタイムスタンプデータを付加し、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されいる受信データの標本化周波数コードＳ１１０を検出して受信後処理回路１１１に出力する。
【００６２】
受信前処理回路１１０は、受信用ＦＩＦＯ１１３に受信データを格納するに際して、受信パケットの１３９４ヘッダのｓｙ領域のビット３，２，１に設定されている暗号化情報を、送信前処理回路１０８と同様に格納するタイムスタンプデータおよびデータに付加する。
すなわち、図４（Ａ）に示すように、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図４（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
また、受信前処理回路１０８は、受信パケットのＣＩＰヘッダ２のＳＹＴ領域に設定されている１６ビットの同期情報を、図４（Ａ）に示すように、２４ビットのタイムスタンプデータに変換して、受信用ＦＩＦＯ１１３のあらかじめ決められたアドレスに格納する。
受信用ＦＩＦＯ１１３に格納されるタイムスタンプデータの詳細は、図４（Ａ）を参照して説明した送信前処理回路１０８が送信用ＦＩＦＯ１１２に格納するフォーマットと同様のフォーマットをもって行われることから、ここではその詳細は省略する。
【００６３】
また、暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００６４】
受信後処理回路１１１は、受信用ＦＩＦＯ１１３に格納されたタイムスタンプデータおよび暗号化データを読み出して、付加された暗号化情報を暗号処理回路１０７の暗号モード検出回路１０７２に出力する。
【００６５】
また、受信後処理回路１１１は、データ読み出し時においては、ＦＩＦＯ１１３に格納されたタイムスタンプデータの時間データを読み出し、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、４μｓ幅のパルス信号である１／８ＦＳ再生信号であるＳＹＴ信号Ｓ１１１を再生して、アプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力し、ＰＬＬ回路４４で２０４８逓倍された２５６ＦＳ信号をアプリケーションインタフェース回路１０３を介して入力し、この２５６ＦＳ信号をクロック信号として受信用ＦＩＦＯ１１３に格納されている暗号化データを読み出して暗号処理回路１０７のマルチプレクサ１７３を介して暗号エンジン回路１０７４に入力させる。
【００６６】
受信後処理回路１１１は、ＦＩＦＯ１１３に格納されたタイムスタンプデータの時間データを読み出してＳＹＴ信号Ｓ１１１を再生するが、このＳＹＴを再生するモードには、受信前処理回路１１０で検出した値を用いて再生する第１のモードと、自走カウンタを用いてＳＹＴを自動再生する第２のモードがある。
【００６７】
第１のモード時には、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、一致した場合にＳＹＴ信号を再生する。
【００６８】
第２のモード時には、ＡＭデータ通信時にＳＹＴが多重されたパケットにエラーが発生すると、受信側でＳＹＴを再生することができなくなる場合にＳＹＴを自走カウンタを用いて再生する。
自動的に再生しない場合には、ＰＰＬ回路４４等による受信同期系回路に悪影響を及ぼすおそれがあるからである。
【００６９】
図１１は、第１のモードまたは第２のモードで再生されるＳＹＴ信号のタイミングチャートを示す図である。
図１１（Ａ）で示す信号が第１のモードで再生したＳＹＴ信号を示し、図１１（Ｂ）で示す信号が第２のモードで自動再生したＳＹＴ信号を示している。
なお、ＳＹＴ信号の再生周期は、オーディオサンプルの８サンプル部の時間である。これは、通信しているデータの標本化周波数に依存して異なり、標本化周波数が４８ｋＨｚの場合には、約１８７μｓである。
なお、この標本化周波数は、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０で認識できる。
【００７０】
また、ＳＹＴにはもともとジッタ成分が含まれているため、理論上の値と比べて多少前後してしまうことから、受信後処理回路１１１は、図１１（Ｃ）に示すように、基準信号に対してあらかじめ設定された幅内に、検出したＳＹＴを再生した信号が入らない場合には、第２のモードとなって自動でＳＹＴ信号を生成する。
この幅は、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４のレジスタ「ＳＹＴＳＬＦＳＴＥＰ」に設定される。
図１２に、レジスタ「ＳＹＴＳＬＦＳＴＥＰ」へのジッタ幅の設定例を示す。
本実施形態の場合、図１２に示すように、±４０．７ｎｓ、±１６２．８ｎｓ、±６５１．０ｎｓ、±１．３μｓ、±２．６μｓ、±５．２μｓ、±１０．２μｓ、および±２０．８μｓの８つのジッタ幅（時間幅）が設定可能である。
【００７１】
また、受信後処理回路１１１は、原則として第１のモードまたは第２のモードによってＳＹＴ信号を再生するが、たとえば送信側でレイト処理の結果、送信を停止しなければならないにもかかわらず、送信されてきた場合には、システムが破綻をきたすおそれがあることから、ＳＹＴが多重されたパケットを受信し、ＳＹＴを検出可能な場合であっても、ＳＹＴ信号の生成をキャンセルする機能を有している。
【００７２】
このキャンセル処理の判断は、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かで行う。
（ＣＴ−ＳＹＴ）≧Ｌthc の場合にはキャンセル処理を行い、（ＣＴ−ＳＹＴ）＜Ｌthc の場合にはキャンセル処理を行わない。
送信時に付加された遅延時間は３５２μｓであるから、現時刻ＣＴからＳＹＴの値を減じた値が、３５２μｓ以上になるか否かで判定すればよいわけであるが、本実施形態では、判定しきい値Ｌthc はＡＭプロトコルに準拠して３７２μｓに設定される。
【００７３】
なお、上述した自動でＳＹＴを再生する機能およびキャンセル機能の制御は、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４のレジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＳＴＥＰ」への設定で行われる。
図１３に、レジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＦＴＥＰ」へ設定される自動でＳＹＴを再生する機能およびキャンセル機能の制御内容を示す。
たとえば、キャンセル機能は、レジスタ「ＳＹＴＳＫＩＰ」への設定内容で制御される。本実施形態では、レジスタ「ＳＹＴＳＫＩＰ」は論理「１」に設定され、レジスタ「ＳＹＴＷＩＮＤ」にＳＹＴ再生をキャンセルする上限値（３７２μｓ）が設定される。
したがって、検出したＳＹＴの値がレジスタ「ＳＹＴＷＩＮＤ」に設定された上限値を超えた場合には、キャンセル機能が働く。
【００７４】
図１４は、本発明に係る受信後処理回路におけるＳＹＴ再生系回路の構成例を示すブロック図である。
ＳＹＴ再生系回路１１１ａは、図１４に示すように、比較回路（ＣＭＰ）１１１１、ＳＹＴ生成回路(SYT-GEN) １１１２、自走ＳＹＴ生成回路(SELF SYT-GEN)１１１３、キャンセル回路(SYT-CANCL) １１１４、およびマルチプレクサ１１１５(MUX) により構成されている。
【００７５】
比較回路１１１１は、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスに、タイムスタンプデータが格納されているか否か、具体的には、このアドレスで指定される格納領域がエンプティ(Empty) か非エンプティ(Not Empty) であるかを判断し、エンプティ状態から非エンプティ状態に切り替わったことをトリガとして、当該アドレス領域からタイムスタンプデータを読み出して内部レジスタに保持し、この内部レジスタに格納されたタイムスタンプデータによるＳＹＴの値と現時刻ＣＴとの比較を行い、一致した場合にはその旨を示す信号Ｓ1111をＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力する。
【００７６】
また、比較回路１１１１は、内部レジスタに格納されたタイムスタンプデータＴのＳＹＴの値と現時刻ＣＴとの比較を行い、具体的には、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かの判別を行い、（ＣＴ−ＳＹＴ）≧Ｌthc の場合には、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらずパケットを送信してきたものと判断して、システムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111をＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力する。
【００７７】
ＳＹＴ生成回路１１１２は、比較回路１１１１によりＳＹＴの値と現時刻ＣＴとが一致したことを示す信号Ｓ1111を受けると、図１１（Ａ）に示すような、４μｓ幅のＳＹＴ信号を生成し、マルチプレクサ１１１５に出力する。
また、ＳＹＴ生成回路１１１２は、キャンセル回路１１１４からキャンセル信号Ｓ1114を受けると、ＳＹＴ信号の生成処理を中止する。
【００７８】
自走ＳＹＴ生成回路１１１３は、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０に基づいて、理論上のＳＹＴ信号の生成を自動的に行い、このＳＹＴ信号の生成中に、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスで指定される領域がエンプティであり、かつ上記理論値を超えてもエンプティ状態である場合には、自動生成したＳＹＴ信号をマルチプレクサ１１１５に出力する。
【００７９】
キャンセル回路１１４は、比較回路１１１１によりシステムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111を受けた場合には、ＳＹＴ生成回路１１１２にキャンセル信号Ｓ1114を出力し、ＳＹＴ信号の生成を停止させる。
【００８０】
マルチプレクサ１１１５は、ＳＹＴ生成回路１１１２によるＳＹＴ信号および自走ＳＹＴ生成回路１１１３によるＳＹＴ信号をアプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力する。
【００８１】
次に、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されるアイソクロナス通信用パケットの送信動作および受信動作を説明する。
【００８２】
まず、ＣＰＵ３０からＣＦＲ１１４に、アイソクロナスパケットを暗号化する複数のモード（キー；ｋｅｙ）が設定される。
そして、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットを送出する場合には、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ＣＰＵ３０からホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
また、ＣＰＵ３０からは、アイソクロナス通信用パケットのＣＩＰヘッダ２に設定されるＳＹＴ用遅延時間Txdelay がホストインタフェース回路１０２を通してＣＦＲ１１４にセットされる。
【００８３】
これと並行して、アプリケーション側回路４０のたとえばＩＥＣ９５８オーディオ回路４１からのＡＭストリームデータが、アプリケーションインタフェース回路１０３を介して暗号処理回路１０７に入力される。
【００８４】
暗号処理回路１０７では、送信時にはアプリケーションインタフェース回路１０３を介した送信データが、マルチプレクサ１０７３を介して暗号エンジン回路１０７４に入力される。
また、暗号モード選択回路１０７１において、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【００８５】
暗号エンジン回路１０７４においては、マルチプレクサ１０７３を介して入力した送信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化されて送信前処理回路１０８に出力される。
【００８６】
送信前処理回路１０８では、暗号処理回路１０７による送信しべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長が調整され、かつ４バイト（＋４ビット）のタイムスタンプデータが付加されて送信用ＦＩＦＯ１１２に格納される。
【００８７】
送信前処理回路１０８においては、以下のようにしてタイムスタンプデータが設定される。
暗号処理回路１０７による暗号化されたＡＭデータは、サンプルカウンタ１０８１に入力される。
サンプルカウンタ１０８１では、入力されたサンプル数がカウントされ、８サンプル分を完全に受け取ったタイミングで、１アイソクロナスパケットでデータサイズである８サンプルを受け取ったことを示す信号Ｓ１０８１が生成され、加算回路１０８２およびマルチプレクサ１０８３に出力される。
加算回路１０８２では、サンプルカウンタ１０８１の出力信号Ｓ１０８１を受けると、内部のサイクルレジスタの値に、ＣＰＵ３０からホストインタフェース回路１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay が加算され、加算した値がタイムスタンプデータＳ１０８２としてマルチプレクサ１０８３を介して送信用ＦＩＦＯ１１２に入力される。
【００８８】
また、このとき、送信前処理回路１０８では、送信用ＦＩＦＯ１１２に送信データおよひタイムスタンプデータを格納するに際して、４バイト（０〜３１ビット）のタイムスタンプデータに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
【００８９】
ＦＩＦＯ１１２に格納された送信データは、送信後処理回路１０９により読み出され、送信すべきデータに対して１３９４ヘッダ、ＣＩＰヘッダ１，２が付加されてリンクコア１０１の送信回路に出力される。
このとき、付加ビットに設定されていた暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットに割り当てられてる。なお、その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
【００９０】
また、送信後処理回路１０９では、タイムスタンプデータの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わないレイト処理が行われる。
そして、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値がＣＩＰヘッダ２の１６ビットからなるＳＹＴ領域に同期情報として設定されて、同期情報を多重した形態で、リンクコア１０１の送信回路に出力される。
【００９１】
リンクコア１０１の送信回路に入力されたパケットデータは、フィジカル・レイヤ回路２０を介してＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットとして送出される。
【００９２】
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきた、１３９４ヘッダに暗号化情報が設定されてるアイソクロナス通信用パケットは、フィジカル・レイヤ回路１０、リンクコア１０１を介して受信前処理回路１１０に入力される。
【００９３】
受信前処理回路１１０では、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容が解析され、４バイト（＋４ビット）のタイムスタンプデータが付加され、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されている受信データの標本化周波数コードＳ１１０が検出されて、受信後処理回路１１１に出力される。
【００９４】
このとき、受信前処理回路１１０では、受信用ＦＩＦＯ１１３に受信データを格納するに際して、受信パケットの１３９４ヘッダのｓｙ領域のビット３，２，１に設定されている暗号化情報が、タイムスタンプデータおよびデータに付加されする。
具体的には、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
かつ、受信パケットのＣＩＰヘッダ２のＳＹＴ領域に設定されている１６ビットの同期情報が、２４ビットのタイムスタンプデータに変換されて、受信用ＦＩＦＯ１１３のあらかじめ決められたアドレスに格納される。
【００９５】
そして、ＦＩＦＯ１１３に格納されたソースパケットヘッダは、受信後処理回路１１１により読み出され、付加ビットの暗号化情報が暗号処理回路１０７の暗号モード検出回路１０７２に供給され、暗号化データをマルチプレクサ１７３を介して暗号エンジン回路１０７４に供給される。
【００９６】
また、受信後処理回路１１１においては、比較回路１１１１で、送信用ＦＩＦＯ１１２の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスに、タイムスタンプデータが格納されているか否か、すなわち、このアドレスで指定される格納領域がエンプティか非エンプティであるかが判断される。
そして、エンプティ状態から非エンプティ状態に切り替わったことをトリガとして、当該アドレス領域からタイムスタンプデータが読み出されて一旦内部レジスタに保持される。
次いで、この内部レジスタに格納されたタイムスタンプデータによるＳＹＴの値と現時刻ＣＴとが比較され、両者の値が一致した場合にはその旨を示す信号Ｓ1111が生成され、ＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力される。
【００９７】
また、比較回路１１１１においては、現時刻ＣＴからＳＹＴの値を減じた値が、あらかじめ決められた判定しきい値Ｌthc 以上であるか否かの判別が行われる。
判別の結果、現時刻ＣＴからＳＹＴの値を減じた値が判定しきい値Ｌthc 以上である（ＣＴ−ＳＹＴ）≧Ｌthc の場合には、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらずパケットを送信してきたものと判断されて、システムの破綻を防止すべくキャンセル処理を行う旨を示す信号Ｓ1111が生成され、ＳＹＴ生成回路１１１２およびキャンセル回路１１１４に出力される。
キャンセル回路１１１４では、このキャンセル処理を行う旨を示す信号Ｓ1111を受けると、ＳＹＴ信号の生成を停止させるためのキャンセル信号Ｓ1114が生成され、ＳＹＴ生成回路１１１２に出力される。
【００９８】
ＳＹＴ生成回路１１１２では、キャンセル回路１１１４からのキャンセル信号Ｓ1114が入力されず、比較回路１１１１によりＳＹＴの値と現時刻ＣＴとが一致したことを示す信号Ｓ1111を受けると、４μｓ幅のＳＹＴ信号が再生され、マルチプレクサ１１１５に出力される。
一方、キャンセル信号Ｓ1114が入力されると、システムの破綻を防止しべくＳＹＴ生成回路１１１２ではＳＹＴ信号の生成処理が中止される。
【００９９】
また、自走ＳＹＴ生成回路１１１３においては、受信前処理回路１１０で検出された受信データの標本化周波数コードＳ１１０に基づいて、理論上のＳＹＴ信号の生成が自動的に行われる。
そして、このＳＹＴ信号の自動生成中に、受信用ＦＩＦＯ１１３の受信前処理回路１１０によりタイムスタンプデータが格納される所定のアドレスで指定される領域がエンプティであり、かつ理論値を超えてもエンプティ状態である場合には、何らかの通信エラーでＳＹＴを検出することができず、ＳＹＴ生成回路１１１２でＳＹＴ信号の生成が行われないものとして、自動生成したＳＹＴ信号がマルチプレクサ１１１５に出力される。
一方、理論値内に非エンプティ状態に遷移した場合には、自動生成したＳＹＴ信号のマルチプレクサ１１１５への出力は行われない。
【０１００】
そして、マルチプレクサ１１１５から、ＳＹＴ生成回路１１１２によるＳＹＴ信号または自走ＳＹＴ生成回路１１１３によるＳＹＴ信号を再生用基準信号Ｓ１１１としてアプリケーションインタフェース回路１０３を介してＰＬＬ回路４４に出力される。
【０１０１】
ＰＬＬ回路４４では、４μｓ幅のパルス信号である１／８ＦＳ再生信号であるＳＹＴ信号Ｓ１１１を受けて、２０４８逓倍した２５６ＦＳ信号が生成される。
この２５６ＦＳ信号は、アプリケーションインタフェース回路１０３を介して受信後処理回路１１１に入力される。
受信後処理回路１１１では、２５６ＦＳ信号をクロック信号として受信用ＦＩＦＯ１１３に格納されている暗号化データが読み出されて、暗号処理回路１０７のマルチプレクサ１７３を介して暗号エンジン回路１０７４に供給される。
【０１０２】
暗号処理回路１０７では、暗号モード検出回路１０７２において、受信後処理回路１１１を介して入力した暗号化されたデータに付加されている暗号化情報から、データの暗号化に用いられた暗号モード（キー）が検出される。そして、その検出結果が暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力される。
暗号モード選択回路１０７１においては、暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【０１０３】
暗号エンジン回路１０７４は、マルチプレクサ１０７３を介して入力した受信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて復号される。
そして、復号されたデータがアプリケーションインタフェース回路１０３を介し、たとえばＡＭストリームデータとしてＩＥＣ９５８オーディオ回路４４へ出力される。
【０１０４】
以上説明したように、本実施形態によれば、最初のＡＭデータのサンプルが到着した時刻から８番目のサンプルが到着した時刻に、ＣＰＵ３０からホストインタフェース１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay （３５２μｓ）を加算した４バイトのタイムスタンプデータを生成して送信用ＦＩＦＯ１１２に格納する送信前処理回路１０８と、送信用ＦＩＦＯ１１２に格納されたタイムスタンプデータの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になったしまう場合には、そのパケットの送信を行わないレイト処理を行い、レイト処理を行わず正常なパケット送信を行う場合にのみ、タイムスタンプデータ値をＣＩＰヘッダ２のＳＹＴ領域に同期情報として設定し、同期情報を多重した形態で送信パケットの生成を行う送信後処理回路１０９とを設けたので、ＡＭプロトコルデータのようにクロック成分をもたないデータに対して同期情報を多重してシリアルインタフェースバスＢＳに送出することができ、かつ、送信のレイト処理を自動的に行うことができ、的確なパケット送信を実現できる。
また、上述したよう、送信前処理回路１０８では、８番目のサンプルが到達した時刻に固定の遅延時間Txdelay を加える構成を採用していることから、その回路構成が簡単になるという利点がある。
【０１０５】
また、本実施形態によれば、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容を解析し、ＣＩＰヘッダ２のＳＹＴ領域にＳＹＴ値が設定される場合にはタイムスタンプデータを付加し、受信用ＦＩＦＯ１１３に格納するとともに、ＣＩＰヘッダ２のＦＤＦ領域に設定されている受信データの標本化周波数コードＳ１１０を検出して受信後処理回路１１１に出力する受信前処理回路１１０と、受信用ＦＩＦＯ１１３から読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）とを比較し、一致した場合にＳＹＴ信号を再生し、ＡＭデータ通信時にＳＹＴが多重されたパケットにエラーが発生し、受信側でＳＹＴを再生することができなくなる場合には受信データの標本化周波数コードＳ１１０に基づいてＳＹＴ信号を自走カウンタを用いて自動的に再生する受信後処理回路１１１と設けたので、ＡＭプロトコルデータのようにクロック成分をもたないデータに対して同期情報が多重されシリアルインタフェースバスＢＳを伝搬されたパケットデータからＳＹＴ（同期情報）を抽出し、抽出したＳＹＴ信号に基づいてデータを再生してアプリケーション側に送出することができることはもとより、ＰＰＬ回路４４等による受信同期系回路に悪影響を防止でき、安定な動作を実現できる利点がある。
【０１０６】
また、本実施形態では、受信後処理回路１１１は、送信側でレイト処理の結果、送信を停止しなければならないにもかかわらず、送信されてきた場合には、ＳＹＴが多重されたパケットを受信し、ＳＹＴを検出可能な場合であっても、ＳＹＴ信号の生成をキャンセルする機能を有していることから、システムが破綻をきたすことを防止できる利点がある。
【０１０７】
さらにまた、本実施形態では、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択しが暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力し、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する暗号処理回路１０７を設けたので、異なる機器間で送信または受信するディジタルデータの不正なコピーを防止でき、しかも良好なアイソクロナス通信を実現できる利点がある。
【０１０８】
なお、本実施形態では、アプリケーション側データとしてＡＭプロトコルデータを例に説明したが、本発明はこれに限定されず、ディジタルオーディオ等、各ディジタルデータに適用できることはいうまでもない。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、クロック成分を持たないプロトコルデータに対して同期情報が多重され、シリアルインタフェースバスを伝搬されたパケットデータから同期情報を的確に抽出でき、抽出した同期情報に基づいてデータを再生してアプリケーション側に送出することができる。
【０１１０】
また、通信エラーが発生し、受信側で同期情報を再生することができなくなる場合には自動的に再生することから、受信同期系回路としての再生クロック生成回路への悪影響を防止でき、安定な動作を実現できる利点がある。
【０１１１】
また、送信側でレイト処理の結果、プロトコル違反のパケットデータを受信した場合には、同期情報の生成をキャンセルする機能を有していることから、システムが破綻をきたすことを防止できる利点がある。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係るＭＰＥＧ用信号処理回路の一実施形態を示すブロック構成図である。
【図２】本発明に係る暗号モードおよび暗号キーの例について説明するための図である。
【図３】本発明に係る暗号処理回路の構成例を示すブロック図である。
【図４】ＦＩＦＯに暗号化データを格納する場合に付加する暗号化情報の一形態を示す図である。
【図５】本発明に係る送信前処理回路におけるタイムスタンプデータ生成回路の構成例を示すブロック図である。
【図６】ＡＭプロトコルデータのアイソクロナス通信用パケットの基本構成例を示す図である。
【図７】ＡＭプロトコルに準拠したＣＩＰヘッダ２におけるＳＹＴ領域の具体的な構成を示す図である。
【図８】ＳＹＴ領域におけるサイクルカウントＣＣ領域およびサイクルオフセットＣＯ領域の具体的な内容を説明するための図である。
【図９】ブロック転送とノンブロック転送のパケット送信のタイミングチャートを示す図である。
【図１０】ＩＥＥＥ１３９４規格のアイソクロナス通信でデータを送信させるときの送信形態の一例を説明するための図である。
【図１１】本発明に係る受信後処理回路で再生されるＳＹＴ信号のタイミングチャートを示す図である。
【図１２】レジスタ「ＳＹＴＳＬＦＳＴＥＰ」への基準信号に対するジッタ幅の設定例を示す図である。
【図１３】レジスタ「ＳＹＴＳＫＩＰ」、「ＳＹＴＳＬＦ」、「ＳＹＴＷＩＮＤ」、および「ＳＹＴＳＬＰＳＴＥＰ」へ設定される自動でＳＹＴを再生する機能およびキャンセル機能の制御内容を示す図である。
【図１４】本発明に係る受信後処理回路におけるＳＹＴ再生系回路の構成例を示すブロック図である。
【図１５】ＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系回路の基本構成を示すブロック図である。
【符号の説明】
１０…リンク・レイヤ回路、１０１…リンクコア(Link Core))、１０２…ホストインタフェース回路（Host I/F）、１０３…アプリケーションインタフェース回路（AP I/F) 、１０３Ａ…ストリームデータ抽出系回路、１０３１…ＰＩＤフィルタ、１０３２…タイミング生成回路、１０３３…マルチプレクサ、１０４…アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)、１０５…アシンクロナス通信の受信用ＦＩＦＯ(AR-FIFO) 、１０６…インサートパケットバッファ（ＩＰＢ）、１０７…暗号処理回路、１０７１…暗号モード選択回路、１０７２…暗号モード検出回路、１０７３…マルチプレクサ(MUX) 、１０７４…暗号エンジン回路、１０８…アイソクロナス通信用送信前処理回路(TXOPRE)、１０８１…サンプルカウンタ(CNTR)、１０８２…加算回路(ADR) 、１０８３…マルチプレクサ(MUX) 、１０９…アイソクロナス通信用送信後処理回路(TXOPRO)、１１０…アイソクロナス通信用受信前処理回路(TXPRE) 、１１１…アイソクロナス通信用受信後処理回路(TXIPRO 、１１２…アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) 、１１３…アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) 、１１４…コンフィギュレーションレジスタ（ＣＦＲ）、２０…フィジカル・レイヤ回路、３０…ＣＰＵ、４０…アプリケーション側回路、４１…ＭＰＥＧトランスポータ、４２…Ｄ／Ａコンバータ、４３…ＩＥＣ９５８ディジタルオーディオ回路、４４…ＰＬＬ回路。
Claims (4)
- 送信側で所定の時間情報に基づいて設定される受信側でのデータ再生用同期情報を多重可能で、あらかじめ決められた時間サイクルでシリアルインタフェースを送信されるパケットデータを受信し、再生クロック生成回路からのクロックに基づいてデータを再生してアプリケーション側へ出力する信号処理回路であって、
記憶手段と、
上記受信パケットから上記同期情報の検出を行い、検出した同期情報をタイムスタンプデータとして上記記憶手段の所定のアドレス領域に格納する第１の受信回路と、
上記記憶手段に格納されたタイムスタンプデータに応じて、シンクタイム信号を生成可能な第１および第２のシンクタイム再生系回路を含み、いずれか一方のシンクタイム再生系回路が生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給し、その結果供給されるクロック信号に基づいて上記記憶手段に記憶された受信データを再生してアプリケーション側へ出力する第２の受信回路とを有し、
上記第１のシンクタイム再生系回路は、
上記記憶手段に格納されたタイムスタンプデータを読み出し、タイムスタンプデータの時間情報が現時刻と一致した場合に、上記シンクタイム信号を生成して上記再生クロック生成回路に再生用基準信号として供給するシンクタイム生成回路と、
上記記憶手段から読み出したタイムスタンプデータから現時刻を減じた値があらかじめ決められた判定しきい値以上であるか否かを判別し、タイムスタンプデータから現時刻を減じた値が判定しきい値以上である場合には、上記シンクタイム信号の生成をキャンセルするキャンセル回路とを含み、
上記第２のシンクタイム再生系回路は、
上記記憶手段の所定のアドレス領域にタイムスタンプデータが格納されていない場合には、シンクタイム信号を自動的に生成し、上記記憶手段にタイムスタンプデータが格納されるべき期間内にタイムスタンプデータが格納されない場合には、自動生成したシンクタイム信号を上記再生クロック生成回路に再生用基準信号として供給する自動生成回路と
を含む信号処理回路。 - 上記第１のシンクタイム再生系回路は、
上記記憶手段に格納されたタイムスタンプデータの時間情報が現時刻と一致するか否かを判別する比較回路を含み、
上記比較回路は、
判別結果が一致した場合は、上記シンクタイム信号を生成する旨の信号を生成し、一致しない場合は、上記シンクタイム信号をキャンセルする旨の信号を生成し、上記シンクタイム生成回路および上記キャンセル回路に出力する
請求項１記載の信号処理回路。 - 上記シリアルインタフェースを送信されるパケットデータには標本化周波数コード情報が多重されており、
上記自動生成回路は、上記標本化周波数コードに基づいて理論上のシンクタイム信号を自動的に生成する
請求項１に記載の信号処理回路。 - 上記シリアルインタフェースを送信されるパケットデータには標本化周波数コード情報が多重されており、
上記自動生成回路は、上記標本化周波数コードに基づいて理論上のシンクタイム信号を自動的に生成する
請求項２に記載の信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36043698A JP4078740B2 (ja) | 1998-12-18 | 1998-12-18 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36043698A JP4078740B2 (ja) | 1998-12-18 | 1998-12-18 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183863A JP2000183863A (ja) | 2000-06-30 |
| JP4078740B2 true JP4078740B2 (ja) | 2008-04-23 |
Family
ID=18469394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36043698A Expired - Fee Related JP4078740B2 (ja) | 1998-12-18 | 1998-12-18 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078740B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210090171A1 (en) * | 2013-12-19 | 2021-03-25 | Chicago Mercantile Exchange Inc. | Deterministic and efficient message packet management |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4421537B2 (ja) | 2005-09-14 | 2010-02-24 | 株式会社東芝 | ストリーム生成装置 |
| JP5505562B2 (ja) * | 2011-05-18 | 2014-05-28 | 日本電気株式会社 | 無線伝送装置及び無線伝送方法 |
-
1998
- 1998-12-18 JP JP36043698A patent/JP4078740B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210090171A1 (en) * | 2013-12-19 | 2021-03-25 | Chicago Mercantile Exchange Inc. | Deterministic and efficient message packet management |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183863A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760460B2 (ja) | データ送信装置および方法、データ受信装置および方法、並びにデータ送受信システムおよび方法 | |
| JP3371174B2 (ja) | パケット受信装置 | |
| US6570945B1 (en) | Reception interface unit in transmission system | |
| JP4078740B2 (ja) | 信号処理回路 | |
| US6405275B1 (en) | IEEE1394 common isochronous packet (CIP) enhancements for host controllers | |
| JP3731283B2 (ja) | 信号処理回路およびその方法 | |
| JP3997634B2 (ja) | 信号処理回路 | |
| JP4140101B2 (ja) | 信号処理回路 | |
| EP1024641B1 (en) | Signal processing circuit | |
| JP4032543B2 (ja) | 信号処理回路 | |
| JP3837857B2 (ja) | 信号処理回路 | |
| JP3799726B2 (ja) | 信号処理回路 | |
| JP4120070B2 (ja) | 信号処理回路 | |
| JP2000183995A (ja) | データ処理回路 | |
| JP3546799B2 (ja) | データ送受信装置 | |
| JP4032535B2 (ja) | データ処理回路、データ伝送システムおよびその方法 | |
| JP3547641B2 (ja) | 送信装置、受信装置及びプログラム記録媒体 | |
| KR100636107B1 (ko) | 실시간 데이터 처리 장치 및 방법 | |
| JP4045672B2 (ja) | 信号処理回路 | |
| JP3578156B2 (ja) | パケット受信装置 | |
| JPH10190742A (ja) | データ伝送方法並びに装置、データ受信方法並びに装置、及びリンク層用集積回路 | |
| JP4038893B2 (ja) | 信号処理回路およびその方法 | |
| JP4061731B2 (ja) | 信号処理回路およびその方法 | |
| JP2000151719A (ja) | データ処理回路およびデータ伝送システム | |
| JP2000149461A (ja) | 復調装置および信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |