JPS63245191A - 加入放送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ＣＡＴＶ放送システムなどの加入放送シス
テムに係り、特に、有料放送信号をスクランブルするた
めの乱数の秘匿性と共に、システムの秘匿性も高めるた
め、放送局よりシステムの変更を指令すると、これに合
わせて端末側もシステムを変更するようにし、放送シス
テムとじての高度なセキュリティを持たせるようにした
加入放送システムに関する。

（従来の技術） ＯＡＴＶシステムなどの加入放送システムにおいては、
放送局側では特定番組に対して課金を行い、且つ伝送信
号にスクランブルを行い、放送局側と契約を行った契約
加入者以外の加入者による盗視聴を阻止する。

スクランブル方法は種々な方法が名えられるが、映像信
号の場合、ＲＦの段階で同期信号期間の信号を振幅圧縮
したり、同期先端レベルを変化させる同期スクランブル
方法がある。

又、スクランブルエンコーダ・デコーダシステムは、ス
クランブルのパターンがランダムな程スクランブル度が
高く、不正デスクランブルが困難となり、システムとし
ての秘匿性及びセキュリティも高くなる。

一般に、スクランブルのパターンを決定する制御情報と
して、Ｐ　Ｎ　（Ｐｓｕｄｅ　Ｎｏ１ｓｅ）信号等（７
）Ｍ系列擬似ランダムパルスが用いられている。このよ
うなパルスを発生するジェネレータ（乱数発生器）ｔよ
、複数ビットのシフトレジスタと、そのパラレル出力の
いずれかをシリアル入力端に帰還する論理回路とから構
成され、乱数としてのＰＮ信号は、いずれかのパラレル
出力端より得るものである。

この場合、動作を開始づるためにはパラレル入力端より
初期値を与える必要がある。従って、上記構成の乱数発
生器は、初期値によっても乱数発生パターンが変化し、
帰還論理回路の構成（或は帰還論理回路に入力するパラ
レル出力端の゛選択凶相合せ）によっても乱数発生パタ
ーンを変化させることができる。尚、実際のシステムに
おいては、初期値をスクランブルを解くためのキーデー
タで暗号化して、例えば映像信号の重置帰線期間に重心
して送っている。

上記乱数発生器は、出力された乱数をそのまま出力とし
て用い、同期スクランブルを行うものであるが、パラレ
ル出力を更にデコーダに通して得られる乱数によって、
スクランブルを行うようにした乱数発生器がある。

第６図はこのような乱数発生器をスクランブルエンコー
ダに適用した構成を示し、スクランブルされていない映
像信号１０１はスクランブル回路１０２を通ることによ
ってスクランブルされた映像信＠１０３となる。スクラ
ンブル回路１０２は、同期スクランブルの場合、利得切
換増幅器を用い、スクランブルを行う水平同期信号期間
の信号は圧縮し、スクランブルを行なわない水平同期信
号期間の信号は、通常レベルで出力として導出する。

この水平同期信す期間の信号を圧縮するかしないかを決
定する信号（スクランブル制御信号１０４ａ）が、乱数
に基づいて生成されるもので、スクランブル前の映像信
号から分離された水平同期信号１０５が、アンドゲート
１０４で乱数信＠１０６と論理積比較されることにより
、圧縮される水平同期信号期間が乱数信号１０６によっ
て選択されたかたちでスクランブル制御信号１４ａを生
成している。この場合、スクランブルυ制御信号１０４
ａが例えば論理“１”のとき同期圧縮を行い、“０”の
とき通常レベルの同期信号を出力する。

しかして、上記乱数信号１０６を発生する乱数発生器は
、クロック信号１０７．及び初期値１０９が与えられる
ことによって動作（るシフトレジスタ１０８と、このシ
フトレジスタ１０８のパラレル出力端に接続され、出力
をシリアル入力する多項式計算器１１０と、同パラレル
出力をデコードして乱数信１３１０６を出力するデコー
ダ部１１１とから構成されている。生成多項式計算器１
１０は、回路図から判るように排他論理和ゲートの組合
せ回路であり、デコーダ一部１１１も所定論理ゲートの
組合せから成っている。

スクランブルエンコーダ・デコーダシステムは、上記乱
数発生器を、放送局側と加入前側とが相互に同一に配備
し、デコーダ側は、キーデータにより１１１１１号化さ
れた初期値を解読することによって、エンコーダ側のス
クランブル制御信号１０４ａと同一の信号を再生し、ス
クランブルを解ことができる。

従って、第６図の回路構成を待たないもの、キーデータ
を与えられない者は、信号を受信できないわけである。

しかし、第６図の回路は、多項式計算器１１０及びデコ
ーダ一部１１１の構成が不変であるため、初期値が解読
されれば、容易に回路構成も解析してデスクランブル制
御信号１０４ａの不正解読が可能となる。初期値は何ら
かの方法９例えば伝送映像信号をケーブルより不正受信
し、キーデータによる暗号化を解読することにより検出
されてしまう。

このため、初期値を乱数化して定期的に変更しづること
か考えられているが、盗視聴室に対し秘密となる情報が
初期値のみであるため、一度初期値が解読されれば、そ
の後の解読は回路構成自体を改造しない限り、盗視聴か
ら逃れることはできない。

（発明が解決しようとする問題点） 従来の乱数発生器は、初期値を秘匿して乱数を発生して
いるので、初期値が一痕解読されると、システム自体の
解析も容易となり、不正スクランブルが容易に行なわれ
るという問題があった。

この発明は上記問題にかんがみ、システムとして秘匿す
る情報の種類を増加し、セキュリティの高い通信システ
ムを実現する加入放送システムを提供することを目的と
づる。

し発明の構成］ （問題点を解決するだめの手段） この発明は、エンコーダ側及びデコーダ側にシフトレジ
スタと帰還論理回路とから成る乱数発生器をそれぞれ有
し、前記論理回路の出力の１つをシフトレジスタのシリ
アル入力端に帰還し、他の出力を映像スクランブル・デ
スクランブル用の乱数信号として用いる加入放送システ
ムにおいて、エンコーダ側は、前記論理回路への入力及
びその出力データを初期化するため、該入力データに対
する出力データの真理値表が記憶されたメモリ手段が設
けられ、このメモリのいずれかの入力。

出力データを用いて前記論理回路の初期化を行うと共に
、定期的或は必要に応じて一斉アドレスにより全端末に
前記各データの変更を通知する通信手段とを有し、 前記デコーダ側は、前記ｍ＠化され伝送される各データ
の解読手段を有すると共に、前記変更通知信号によりエ
ンコーダ側の初期化更新に合わせて初期化更新を行うデ
ータ変更手段とを具備したことを特徴とする。

（作用） この発明によれば、エンコーダ側とデコーダ側で秘匿す
る情報は、乱数発生器における帰還論理回路の初期化入
力データ、及び出力データと、乱数の初期値の３種類と
なり、盗視聴が困難となる。又、定期的或は必要に応じ
て上記３種類のデータを暗号化して端末にロードし、シ
ステム全体で一斉に初期化を行うので、不正な回路解析
が困難となり、システムとしての秘匿性を高めることが
できる。

（実施例） 以下、この発明をＣＡＴＶシステムに適用した場合の実
施例について説明する。

第１図はこの発明の一実施例に係る加入放送システムの
放送局側の構成を示づブロック図である。

第１図において、映像ソースからの映像信号は、ＲＦ信
りに変換され、ライン３０に導かれる。ライン３０は、
スクランブル前のＲＦ映像信号を同期圧縮器３３に導入
する。同期圧縮器３０は、第６図のスクランブル回路に
相当し、入力した映像信号の同期信号期間の信号をスク
ランブル制御信号３６ａによって圧縮する。同期信号が
圧縮されたｅ像信号は、垂直期間の所定のデータを重畳
するデータ挿入器３４に供給され、垂直帰線期間に初期
値データがキーデータによつ暗号化されて重畳される。

データが重畳されたスクランブル映像信号はデータ混合
器（ＭＩＸ）３５に導出されるようになっている。

又、スクランブル前の映像信号は、垂直同期信号検出器
３１．水平同期信号位置検出器３２に入力されてそれぞ
れの信号成分が検出され、水平同期信号３２ａは、水平
同期信号期間にスクランブル制御信号３６ａを形成する
ために、アンドゲート３６に供給されている。

一方、一点鎖線内に示す回路は、スクランブル制御信号
３６ａの基となる乱数信号３８ａを発生する乱数発生器
５１であり、多項式計算駕３７．シフトレラスタ４０．
デコーダ一部３８にて構成されている。

本実施例は、この乱数発生器５１における多項式計算器
３７における生成多項式、及びデコーダ一部３８におけ
るデコード式を、データ処理部４４によってコントロー
ルし、スクランブルの秘匿性とシステムとしての秘匿性
を高めるものである。

データ処理部４４は、記憶メモリ４３に記憶した各種デ
ータ（加入者物理アドレス、キーデータ、乱等）によっ
て、加入者端末との通信、及び乱数発生器５１をコント
ロールする。例えば契約加入者にキーデータによって乱
数信号３６ａの初期値を暗号化してダウンロードしたり
、上記生成多項式、或はデコード式を暗号化してダウン
ロードしたり、更には、上記各初期値、生成多項式、及
びデコード式を変更する“変更通知”を、−斉アドレス
によってダウンロードする。又、データ処理部４４は、
加入者端末からのアップロードデータ（ＡＣＫ応答１番
組契約情報等）を記憶メモリ４３に格納する。

詳述すると、データ処理部４４は、生成多項式発生器４
５に信号４４ａを送出することにより、同発生器４５よ
り所定の組合せ論理データ４５ａを出力せしめ、デコー
ド式発生器４６に信号４４ｂを送出することにより、同
発生器４６より論理変換的に対応する論理データ４６ａ
を出力せしめる。これら各生成多項式発生器４５．デコ
ーダ式発生器４６は、後述する乱数発生器５１に設定さ
れる真理値表の入力データと出力データとの関係にある
データを配憶した一種のメモリであり、生成多項式発生
器４５からの論理データ４５ａが乱数発生器５１におけ
る帰還論理回路（多項式計算器３７．デコーダ一部３８
）の入力データに相当し、デコーダ式発生器４６からの
論理データ４６ａが出力データに相当する。そして、生
成多項式発生器４５からの論理データ４５ａは、多項式
計算器３７に供給され、デコーダ式発生器４６からの論
理データ４６ａはデコーダ一部３８に供給されている。

又、各生成多項式発生器４５からのデータ４５ａとデコ
ーダ値発生器４６からのデータ４６ａは、それぞれデー
タ処理部４４からのキーデータ４４ｃによって入力デー
タを暗号化する暗号器４７．４８に入力されている。こ
れにより論理データ４５ａ及び４６ａは、暗号器４７．
４８で暗号化され、その出力はデータフォーマツター４
９に供給される。データフォーマツター４９には、上記
キーデータ４４ｃと共に、アドレス信号４４ｄが導かれ
ており、アドレス信号４４ｄを端末固有の個別アドレス
とすることで、所定のデータフォーマットに変換され、
ＦＳＫ変調器５０を通してケーブル１に送出されるデー
タによりポーリング通信を行うことができる。又、アド
レス信号４４ｄを一斉アドレスとすることにより、全端
末を指定した一斉通信を行うことができる。

尚、乱数発生器５１のシフトレジスタ４０は、水平同期
信号３２ａをクロック信号として供給され、垂直同期信
号検出器３１からの垂直同期信号３１ａのタイミングで
データ発生器４１からの初期値データ４１ａがセットさ
れる。即ち、初期値は、毎フィールドで更新されている
。又、初期値データ４１ａは暗号器４２によって暗号化
初期値データ４２ａとしてデータ挿入器３４に導かれ、
スクランブル映像信号の垂直帰＄１期間に重畳される。

次に第２図はデコーダ、即ち加入者端末の構成を示すブ
ロック図である。

端末側デコーダシステムは、受信端末２とＴＶ受像＠２
３とから構成される。ケーブル１からの信号のうち、伝
送映像信号はチューナ３で受信され、ＦＳＫ変調された
υ１ｍｌデータはＦＳＫ復調器４によって受信される。

受信されたスクランブル状態の映像信号は、同期伸長器
１６に入りされ、この伸長器１６に印加されるデスクラ
ンブル制御信号１７ａによって、圧縮された水平同期信
号期間の信号が伸長される。伸長されデスクランブルさ
れた映像信号は、ＴＶ受像機２３に供給される。又、ス
クランブル映像信号は、水平同期信号位置検出器１２．
垂直同期信号位置検出器１４に供給され、水平同期信号
位置検出器１２で検出された水平同期信号１２ａは、エ
ンコーダ側と同一構成の乱数発生器１８から導出される
乱数信号２Ｇａと共にアンドゲート１７に入力し、デス
クランブル制御信号１７ａの位置合わせ信号となってい
る。

乱数発生器１８は、点線内に示すように、多項式計算器
１９．デコーダ一部２０．シフトレジスタ２１゜及び乱
数初期値レジスタ２２から構成され、デコーダ一部２０
より乱数信号２０ａが出力されている。乱数信号発生器
１８のシフトレジスタ２１は、水平同期信号位置検出器
１２からの水平同期信号１２ａをクロック信号とし、垂
直同期信号位置検出器１４からの垂直同期信号１４ａを
ロード信号としている。このロード信＠１４ａによって
乱数初期値レジスタ２２からの初期値データ２２ａがシ
フトレジスタ２１にセラ１〜される。

又、ヂューナ３からのスクランブル映像信号は、データ
抽出器１３にも入力され、データ抽出器１３は、垂直帰
線期間に重畳された初期値データを抽出して暗号解読器
１５を介し、上記乱数初期値レジスタ２２に抽出した初
期値データを導いている。

一方、ＦＳＫ復調器４にて受信されたＦＳＫ（制御）デ
ータは、データ抽出器７に入力される。

このデータ抽出器７は、放送局側が制御データを抽出す
るたびに順次入力するデータを比較器６により、物理ア
ドレスレジスタ５の内容と比較し、両データが一致した
ときに、データ抽出器７からのデータは、データ処理部
８に取込まれるようになっている。

データ処理部８は、入力するデータのうち、キーデータ
はキーデータ記憶器９に導き、暗号化された生成多項式
用論理データは暗号解読器１０に導き、デコード代用論
理データは暗号解読器１１にそれぞれ導いている。キー
データ記憶器９は、記憶しているキーデータと、入力さ
れたキーデータが一致したとき、そのキーデータをそれ
ぞれ暗号解読器１０．１１及び暗号解読器１５に与える
。受信されたデータ中にキーデータが存在するというこ
とは、番組を契約し、契約加入者となったからである。

こうして各暗号解読器１０．１１．１５でキーデータに
より暗号が解かれた各論理データ、及び初期値データは
、それぞれ多項式針０３１９．デコーダ一部２０、及び
乱数初期値レジスタ２２に供給されるものである。

本実施例による加入放送システムは、以上のように構成
されている。

以下上記構成の動作を説明するが、その前に乱数発生器
５１（１８）の具体的構成を説明し、この具体例を参照
して詳述することにする。

まず、第３図は本実施例に適用可能な最も簡単な構成の
乱数発生器である。この具体例は、３ビツトのシフトレ
ジスタによる乱数発生器であって、６２ａ　、　６２ｂ
　、　６２ｃは、１ビツトのシフトレジスタである。こ
れらシフトレジスタ６２ａ、６２ｂ　、　６２ｃは、そ
れぞれ直列に接続され、シフトレジスタ６２ａが最上位
ビット、シフトレジスタ６２ｃが最下位ビットを出力す
る。これらシフトレジスタ６２ａ　、　６２ｂ　。

６２ｃの出力Ａ２　、ＡＩ　、ＡＯのうち、　Ａ２　、
　ＡＩは排他論理和ゲート６３．及び６３にそれぞれ入
力する。排他論理和ゲート６３の出力は、シフトレジス
タ６２ｃにフィードバックされている。又、出力ＡＯは
、アンドゲート６５に入力し、前記排他論理和ゲート６
４からの出力と論理変換される。

第３図に示す回路において、実線部６６で囲った論理回
路は、多項式計算器３１．デコーダ一部３８（又は多項
式計算器１９．デコーダ一部２０）であり、排他論理和
ゲート６３の出力ＤＯは、第６図における帰還信号、［
ｌｌ］ち多項式計算器３７（１９ａ）の出力に相当する
。又、アンドゲート６５の出力Ｄ１は、第６図における
デコーダ一部の出力に相当の乱数信号３８ａ　　（２０
ａ　）となる。このような論理回路は、以下に示す表に
よってＲＡＭで実現することができる。

表 第４図は第３図の回路をＲＡＭを用いて構成したもので
、ｎ（ｎは正の整数）ビットのシフトレジスタを用いて
構成したのと同等の乱数発生器である。

第４図において、６０は乱数初期値レジスタであり、エ
ンコーダ側では乱数発生器５１の出力部に設けられ、デ
コーダ側では乱数初期値レジスタ２２の出力部の設けら
れるレジスタである。このレジスタ６０は、ｎビットに
て構成され、エンコーダ側ではデータ発生器４１の発生
する初期値データがデータ入力ｆ％ｉ　（Ｄｎ〜Ｄｏ）
に入力され、そのまま出力端（Ｑｎ　−Ｑｏ　）に導出
される。出力端（Ｑｎ〜ＱＯ）からの信号は、切換スイ
ッチ６４ｎ、・・・６４２６４１　、６４０の各一方入
力端ａに導かれ、切換出力された信号は、各１ビツトシ
フトレジスタ６２ｎ。

・・・６２２　、６２１　、６２０を介して切換スイン
６１ｎ、・・・６ｉ２　、６１１　、６１０の各一方入
力端すに導かれている。又、シ、フトレジスタ６２０の
出力は、上記切換スイッチ６４１の他方の入力端すに導
かれ、シフトレジスタ６２１の出力は切換スイッチ６４
２の他方の入力端すに導かれ、以下シフトレジスタ６２
２の出力も所定の接続となり、更に切換スイッチ６４ｎ
の他方人力ｆ５　ｂは、図示しないシフトレジスタＧ４
ｒ１−１の出力が導かれている。

一方、切換スイッチ６１ｎ〜６１０の各他方の入力端ａ
には、真理値入力データがそれぞれ導入されている。こ
の真理値入力データは、エンコーダ側の場合、生成多項
式発生器４５からの論理データ４５ａであり、デコーダ
側の場合、暗号解読器１１からの再生論理データ１１ａ
である。これにより、切換スイッチ６１ｎ〜６１０は、
喘す側に切換接続したとき、初期値データに基づくパラ
レルＰＮ信号をＲＡ　Ｍ　６３にアドレスとして入力し
、ｔｉ’５　ａ側に切換接続されたとき、多項式計算器
３７．１９の生成多項式を変更するための論理データ４
５ａ（又（よ再生論理データ１１ａ）としての真理値入
力データをＲＡＭ６３に入力する。

ＲＡＭ６３の出力は、それぞれ切換スイッチ６５ａ。

６５ｂの入力端に導かれる。これら切換スイッチ６５ａ
　、　６５ｂは、一方の入力端ａにそれぞれ真理値出力
データが導入されている。又、切換スイッチ６５ｂの他
方の出力＋Ｈｂは、切換スイッチ６４０の端すにフィー
ドバックされている。この信号は、第３図における帰還
信号と対応している。又、切換スイッチ６５ａの他方の
出力端すは、本回路の出力即ち、エンコーダ側ではスク
ランブル制御信号１７ａの、デコーダ側ではでスクラン
ブル＠御信＠３６ａの乱数性を規制する乱数信号３８ａ
　　（２０ａ　）を出力する。

尚、乱数初期値レジスタ６０は、垂直同期信号３１ａ（
１４ａ）であるラッチ信号によって、新たらデータを取
込み初期値データを更新せしめる。又、切換スイッチｅ
４ｎ〜６４０も垂直同期信号３１ａ　　（１４ａ）のタ
イミングで切換制御（ロード信号）される。１ビツトシ
フトレジスタ６２ｎ〜６２０は、シフトクロック信号に
よって順次データをシフトする。

更に、切換スイッチ６１ｎ〜６１０はＲＡ　Ｍ　６３の
書込み読出し制御信号よって切換制御され、端ａに切換
接続されているとき、ＲＡＭ６３は読出し状態に、端す
に切換接続されているとき、ＲＡＭ６３は書込み状態に
ある。

第５図は本実施例によるＦＳＫ制御データのデータ通信
手順を示す説明図である。（ａ）は放送局から端末への
下りデータを示し、（ｂ）は端末から放送局への上りデ
ータを示す。又、（Ｃ）変更タイミングを示す。

通常のｉ制制御デー９信信、例えば契約番組の開始と共
に契約を行った端末に対し、個別アドレス７０を宛先ア
ドレスとして、キーデータをその端末に伝送（ダウンロ
ード）する。この宛先アドレスを持つ端末は、上記キー
データを受信し、自己のキーデータ記憶器つと一致する
場合に、各暗＠解読器１０．１１．１５に供給されるキ
ーデータで各暗号化データを解読可能となる。上記キー
データを受信した応答７６があると、データ処理部４４
は、次に生成多項式発生器４５より初期化モード■（真
理値表のいずれかの入力データ）の論理データ４５ａを
、上記キーデータを使って暗号化してその端末に伝送す
る。これによる応答７７により、その端末のデコーダ側
の多項式針ｎ器１９に初期化モードエの真理値データが
設定される。更に、同様の手順でデコーダ一部２０に対
する論理データ１１ａを暗号化して伝送し、肯定応答７
８によって初期化モードエによるスクランブル・デスク
ランブルシステムが実現する。この場合の論理データは
上記初期化モード■の入力データに対応した真理値出力
データである。こうして契約端末の多項式計算器１９．
及びデコーダ一部２０に所定の真理値データが設定され
、正しいデスクランブルによる受信が可能となる。

次に、放送局側でバイレータの存在を検知したり、或は
何らかの異常が検出されたり、更に定期的（時Ｒ１的）
な手段等により、変更要因が発生すると、データ処理部
４４より、アドレス信号４４ｄとしてすべての端末を指
定する一斉アドレスをフォーマツタ４９に供給する。又
、生成多項式発生器４５゜デフ−１式発生器４６から、
上記新たな論理データ４５ａ　、　４６ａを発生し、暗
号器４７．４８に入力してキーデータにより暗号化し、
その暗号化論理データをデータフォーマツタ４９に供給
する。これにより、データ処理部４４は、上記変更しよ
うする論理データ４５ａ　、　４６ａを一斉アドレスと
共に、ＦＳＫ変調してケーブルに送出する。

この−斉通信は、全端末に対する通信であるので、これ
により１べての端末の論理データは、別の初期化モード
■の論理データに括づくデスクランブルが行なわれる。

次に、上記の動作と対比して第４図の動作をエンコーダ
側について説明する。

第４図の回路をエンコーダ側の乱数発生器５１に適用す
る場合、乱数初１１１１値レジスタ６０に入力づるデー
タは、データ発生器４１からの出力４１ａであり、真理
値入力データは生成多項式発生器４５からの信＠４５ａ
、真理値出力データはデフ−１式発生器４６の出力４６
ａとなる。

（１）初期値データの更新 データ発生器４１はデータ処理部４４らのコントロール
（図示略）によって、初１引値データ（ｎビット）であ
る出力４１ａの内容を、垂直周期のタイミングで更新し
ており、シフトレジスタ４０における第４図の乱数初期
値レジスタ６０は、ラッチ信号即ち、垂直同期信号位置
検出器３１の出力３１ａによって上記初期値データをラ
ッチづる。この初期値データは暗号器４２によって暗Ｑ
化されたデータのかたちでスクランブル映像信号の垂直
帰線期間に重畳されると共に、各切換スイッチ６４０〜
６４０の端ａ側に導かれる。切換スイッチ６４ｎ〜６４
０は、多項式計算器３７の及びデコーダ一部３８の初期
化を行なわないときは、端ａ側に切換接続されており、
このときの回路状態は、ｎビットのシフトレジスタにパ
ラレルデータが入力された回路と等価である。従って、
シフトレジスタ６２ｎ〜６２０は、乱数初期値レジスタ
６０からの初期値データに基づいて１フイ一ルド期間、
その初期値データに応じたパターンのＰＮ信号を発生す
る。このとき、切換スイッチ６１ｎ〜６１０は端すに切
換接続されており、上記ＰＮ信号のパラレル出力をＲＡ
Ｍ６３にアドレスとして供給する。これにより、ＲＡＭ
６３は、上表の真理値表に従った出力Ｄ１を乱数信号３
８ａとして出力し、アンドゲート３６を介してスクラン
ブル制御信号３６ａによる同期圧縮を行う。

（２）多項式計算器、及びデコーダ一部の初期化、バイ
レータの存在、或は何らかの異状がエンコーダ側で検知
されたとき、データ処理部４４は、第５図の“変更通知
″を行った復、あるタイミングを期して信号４４ａ　、
　４４ｂを出力する。これにより、生成多項式発生器４
５．デコード式発生器４６より新たな論理データ４５ａ
　、　４６ａが発生し、これらを第４図における真理値
入力データ、及び真理値出力データとしてそれぞれ切換
スイッチ６１ｎ〜６１０の各ａ端側、及び切換スイッチ
６５ａ　、　６５ｂのａ端側に供給する。このとき、切
換スイッチ６１ｎ〜６１０はａ端側に切換られており、
切換スイッチ６４ａ。

６５ｂもａ端側に切換られている。このため、ＲＡＭＧ
３の入力アドレスの内容ｔよ、そのときまで、切換スイ
ッチ６２ｎ〜６１０を通して供給されていた初期値デー
タに基づ＜ＰＮ信号が途絶え、代りに供給される真理値
入力データの内容に切換られる。

又、同時に出力端（ＤＩ　、　Ｄｏ　）の内容も真理値
出力データの内容に切換えられるので、帰還信号が変化
し、それまでの乱数パターンとは異なったパータンでラ
ンダムに変化する乱数信号３８ａを発生する。

尚、上記動作は、デコーダ側の場合、エンコーダ側で初
期化を行った後、その変更通知の前に予め変更後のデー
タを伝送され記憶しておき、変更通知の受信と同時に初
期化を行ったり、或はエンコ−ダ側で、変更通知データ
の中に変更後Ｙ　−タを重畳するようにしてもよい。

このようにこの発明を適用した加入放送システムによれ
ば、スクランブルされた信号を盗視聴するため、一時的
に乱数初期値を解読しても、エンコーダ側で、初期値に
基づく乱数信号を発生するための回路（多項式計算器、
デコーダ一部）の初期化を行ってしまうので、そのロジ
ックを解析することは容易ではない。

即ち２本実施例によるシステムの盗視聴を行う場合、先
ずフィールド周期で変更される初期値データを解読しな
ければならない。次に多項式計算器（帰還論理回路）の
ロジックと、出力乱数信号のデコーダーのロジックとを
解読しなければならない。これら各ロジックは、入力デ
ータと出力データが、定期的或は、必要に応じて変更さ
れるので、これを解析することは極めて困難である。し
かも、上記入力データ及び出力データはキーデータによ
って暗号化してダウンロードされるので、更にロジック
の解析を困難としている。

又本実施例は、上記のごとくロジックの解析が困難であ
るので、回路構成を簡単にしても容易に盗視聴されるこ
とはないという利点もある。

［発明の効果］ 以上述べたようにこの発明によれば、盗視聴がねめで困
難となり、高いセキュリティを必要とするシステムに最
適となる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る加入放送システムの
エンコーダ側の構成を示づブロック図、第２図はデコー
ダ側の構成を示すブロック図、第３図及び第４図この発
明による乱数発生器の構成を示す回路図、第５図はこの
発明の通信手順の一例を示づ説明図、第６図は乱数発生
器を用いたスクランブルシステムを説明するための回路
図である。 ８．４４・・・データ処理部、　１０．１１．１５・・
・暗号解読器、１８．５１・・・乱数発生器、１９．３
７・・・多項式計算器、２０、３８・・・デコーダ一部
、２１．４０・・・シフトレジスタ、４２、４７．４８
・・・暗号器、４５．４６・・・メモリ手段、４９・・
・データフォーマツタ、５０・・・ＦＳＫ変調器。６１
ｎ〜６１０　、　Ｇ５ａ　、　６５ｂ・・・切換スイッ
チ（データ変更手段）。 第３図

Claims (1)

1. 【特許請求の範囲】 放送局側が、パラレル入力端に初期値が入力されパラレ
   ル出力端からの信号を出力するシフトレジスタと、この
   シフトレジスタのパラレル出力端からの信号を入力デー
   タとして得られる出力データの１つを前記シフトレジス
   タのシリアル入力端に帰還し、他の出力データを乱数信
   号として出力する論理回路とにより乱数発生器を構成し
   、この乱数発生器の出力する前記乱数信号にて映像信号
   をスクランブルするエンコーダを有し、 端末側が、前記エンコーダの乱数発生器と同一構成の乱
   数発生手段により、前記初期値を暗号化して伝送される
   ことでエンコーダ側と同一の乱数信号を発生して伝送映
   像信号のデスクランブルを行うデコーダを有して成る加
   入放送システムにおいて、 前記エンコーダ側は、前記論理回路の入力データ及び出
   力データを初期化するため、該入力データに対する出力
   データの真理値表が記憶されたメモリ手段と、初期化時
   の入力データと出力データを暗号化して端末側に伝送す
   ると共に、定期的或は必要に応じて一斉アドレスにより
   全端末に前記各データの変更を通知する通信手段とを有
   し、前記デコーダ側は、前記暗号化され伝送される各デ
   ータの解読手段を有すると共に、前記変更通知信号によ
   りエンコーダ側の初期化更新に合わせて初期化更新を行
   うデータ変更手段とを具備したことを特徴とする加入放
   送システム。