JP3658065B2 - バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム - Google Patents
バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム Download PDFInfo
- Publication number
- JP3658065B2 JP3658065B2 JP35091095A JP35091095A JP3658065B2 JP 3658065 B2 JP3658065 B2 JP 3658065B2 JP 35091095 A JP35091095 A JP 35091095A JP 35091095 A JP35091095 A JP 35091095A JP 3658065 B2 JP3658065 B2 JP 3658065B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- battery
- terminal
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00304—Overcurrent protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00302—Overcharge protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00306—Overdischarge protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00308—Overvoltage protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
【発明の属する技術分野】
本発明はバッテリ切離しスイッチ或いはバッテリ切離しスイッチシステムに関し、特に完全に双方向すなわち電流を阻止したり、電流をいずれの方向にも導通させ得るようなバッテリ切離しスイッチ或いはバッテリ切離しスイッチシステムに関する。本発明は、米国特許第5,420,451号となった、1993年11月30日出願の米国特許出願第08/160,560号、1993年11月30日出願の米国特許出願第08/160,539号、及び1994年3月29日出願の米国特許出願第08/219,586号に関連する出願であって、これらの特許或いは出願の内容も本発明の一部をなすものであると了解されたい。
【0002】
【従来の技術】
バッテリ切離しスイッチは、バッテリと負荷との間、またはバッテリとバッテリチャージャとの間の電流をイネーブル或いはディスエーブルするために用いられる双方向スイッチである。バッテリチャージャは、バッテリの電圧よりも高い電圧を供給する場合があることから、このスイッチは、オフ状態にあっては、チャージャからバッテリへの電流の流れを阻止し得るものでなければならない。逆に、負荷が短絡したり、バッテリチャージャが適正でない出力電圧を発生するものであったり、その端子の極性が逆の状態で接続されたような場合には、このスイッチは、逆方向の電流の流れを阻止し得るものでなければならない。
【0003】
しかも、スイッチが閉じられたとき、多くの場合、このスイッチは、いずれの方向の電流も導通し得るものでなければならない。バッテリが充電中は、電流が、バッテリチャージャから、スイッチを経てバッテリへと流れ込む。通常の作動時に於いては、電流は、バッテリから、スイッチを経て負荷へと逆方向に流れることになる。したがって、バッテリ切離しスイッチの目的は、スイッチが適用されるべき電流または電圧に関わらず、バッテリと他の電気機器との間の電流の導通をイネーブル或いは遮断するための手段を提供することにある。特に電流の遮断能力は、次のような機能を果たす上で有用である。すなわち、バッテリの過充電を防止し、或いはバッテリの過放電を防止し、負荷或いはバッテリが短絡されたときに、過大な電流が流れるのを防止し、逆極性など、バッテリチャージャの接続が誤った場合でもバッテリを保護し、長期間のうちにバッテリを放電させてしまうようなリークを極小化するようにして、バッテリの在庫許容期間を延長したり、複数のバッテリ及び複数の負荷の間でのシーケンス制御やスイッチング制御を簡単にするなどの機能に於いて重要となる。
【0004】
【発明が解決しようとする課題】
ソース及びボディが互いに短絡されている従来から知られているパワーMOSFETを、バッテリ切離しスイッチを形成するために用いることができるが、ドレンとソースとの間のP−N接続ダイオードの存在は、単一のMOSFETによる双方向の電流の阻止を不可能にしている。2つまたはそれ以上の電源間の双方向の電流の遮断は、あらゆるバッテリ切離しスイッチに於いて必要とされる機能であることから、ディスクリートパワーMOSFETを用いる場合には、2個のデバイスを直列に逆方向接続し、ソースまたはドレンを共通接続することが必要となる。したがって、スイッチのオン状態に於ける全抵抗は、個々のパワーMOSFETのオン抵抗値の倍となる。このような構成が図1Aに示されており、この図に於いては、MOSFET10及び11が、コモンソース接続によって接続されている。
【0005】
それに代わる方法としては、ソース/ボディ間短絡結線されていない対称ドリフトラテラルMOSFETを用いることである。このような構成が、上記した、米国特許出願第08/219,586号、第08/160,539号及び第08/160,560号の明細書に記載されている。このような形式の構成の一例が図1Bに示されており、この図に於いては、対称MOSFET12が、バッテリ13のハイ側に接続された1つの端子と、負荷に接続されたそれ以外の端子を有している。MOSFET12が対称であることから、バッテリ13に接続された端子が便宜上ドレンと呼ばれ、負荷に接続された端子が便宜上ソースと呼ばれている。MOSFET12のボディはバッテリ13の負の端子に接続されており、この端子は通常接地されていることから、MOSFET12内のドレン−ボディダイオードは逆バイアスされている。負荷は、その負の端子がアースに直接接続され、その正の端子がMOSFET12のソースに接続されるようにして接続されている。その結果、MOSFET12がオフ或いはオンであるかに関わらず、そのソース/ボディダイオードは、そのドレン−ボディダイオードと同様に、あらゆる通常の条件下に於いて逆方向にバイアスされたままとなる。
【0006】
MOSFETは、遮断されたときには双方向について電流を遮断する能力を有する一方、オン状態のときは極めて小さな抵抗を示す。また、MOSFET12がバッテリ13のハイ側に接続されていることから、バッテリの接地されたロー側は、プリント回路板に於ける共通の導電面を構成することができる。多くの場合、これはノイズを低減し、プリント基板に於ける配線を比較的単純化することを可能にする。MOSFET12は、そのゲートを接地することにより容易に遮断することができる。しかしながら、極性が逆になるように接続されたバッテリチャージャに対しての保護を可能にするためには特別の回路が必要となる。このような回路の一例が、上記した米国特許出願第08/219,586号に記載されている。導通時に於いては、バッテリの電圧が、MOSFET12のソース−ボディ接合の逆バイアスを増大させ、よく知られているように「ボディエフェクト」を引き起こし、MOSFETの閾電圧値を増大させる。ゲート駆動電圧が固定されているものと仮定すると、ボディエフェクトは、デバイスの導通時の抵抗値を増大させる。また、MOSFET12のゲートは、導通時に於ける低い抵抗値を補償するためには、バッテリ電圧よりも高い電圧値に駆動されなければならない。これは、バッテリの電圧値を越える正の電圧を発生するためにチャージポンプを必要とし、それは電力消費を伴う発振器を必要とする。
【0007】
【課題を解決するための手段】
本発明によれば、双方向バッテリ切離しスイッチ(Bidirectional Disconnect Switch)が、通常接地されたバッテリのロー側に接続されている。双方向バッテリ切離しスイッチは、ソース/ボディ間の短絡を伴わない、対称なスイッチMOSFETを含む。
【0008】
スイッチMOSFETの、より負の側にバイアスされた端子に、MOSFETのボディを接続するための回路が提供される。好適実施例に於いては、この回路は、1対のMOSFETを含む。第1のMOSFETは、便宜上ドレンとすることのできるスイッチMOSFETのバッテリ側の端子と、スイッチMOSFETのボディとの間に接続される。第2のMOSFETは、便宜上ソースとすることのできるスイッチMOSFETの負荷側の端子と、スイッチMOSFETのボディとの間に接続される。第1のMOSFETのゲートは、スイッチMOSFETのソースに接続され、第2のMOSFETのゲートはスイッチMOSFETのドレンに接続される。したがって、スイッチMOSFETのドレンが、そのソースよりも高い電圧を有する場合、第2のMOSFETが導通し、スイッチMOSFETのボディとソースとを互いに短絡させる。逆に、スイッチMOSFETのソースが、スイッチMOSFETのドレンよりも高い電圧値を有する場合、第1のMOSFETが導通し、スイッチMOSFETのボディとドレンとを互いに短絡させる。
【0009】
スイッチMOSFETは、そのゲートを正のバッテリ電圧に接続させることにより導通し、そのゲートを接地させることにより遮断される。好適実施例に於いては、スイッチMOSFETのゲートは、接地されているそのボディに接続されている。
【0010】
スイッチMOSFETが導通すると、そのソースとドレンとの間の電圧差が比較的小さく、第1及び第2のMOSFETのいずれも導通しない。これによって、スイッチMOSFETのボディは浮動状態をとることができる。スイッチMOSFETが導通状態のまま、そのボディに向けて十分な電流を流し込めば、スイッチMOSFETのボディの電圧は、おそらく、そのソース及びドレン端子の両者の電圧よりも高くなることができ、それによってそのドレン−ボディ及びソース−ボディダイオードの両者を順方向にバイアスすることができる。これによって、スイッチMOSFETのソース−ドレン電流を過大にし、デバイスを損傷させる可能性が生じる。
【0011】
第2の対のMOSFETは、この事態が発生するのを防止するために用いられる。この1対のMOSFETは、第1のMOSFETに並列に接続された第3のMOSFET及び、第2のMOSFETに並列に接続された第4のMOSFETを備えており、第3及び第4のMOSFETのそれぞれのゲートは、スイッチMOSFETのボディに接続されている。
【0012】
【発明の実施の形態】
図2は、本発明に基づく双方向バッテリ切離しスイッチS1を示している。スイッチS1は、バッテリBのロー側すなわち負の側に接続されている意味で、ロー側スイッチと呼ぶことができる。負荷Xが、バッテリBのハイ側すなわち正の側に接続されている。スイッチS1は、従来のソース−ボディ短絡を伴わない対称デバイスをなしているスイッチパワーMOSFETM1を備えている。バッテリBに接続されたMOSFETM1の端子はドレン端子と呼び、負荷Xに接続されたMOSFETM1の端子をソース端子と呼ぶものとする。スイッチS1が双方向性のものであり、場合によってはいずれの端子も他方よりも正の値を取り得る点で、これらの呼び名は単なる便宜上のものである。
【0013】
バッテリ切離しスイッチS1はまた、MOSFETM1のボディとドレンとの間に接続されたスイッチS2と、MOSFETM1のボディとソースとの間に接続されたスイッチS3とを含んでいる。図2に示されるように、スイッチS2が閉じられ、スイッチS3が開かれたものであっても、逆にスイッチS2が開かれ、スイッチS3が閉じられたものであってもよい。しかしながら、スイッチS2及びS3は同時に閉じられることはない。なぜなら、その結果MOSFETM1が短絡されることになるからである。スイッチS1及びS2は、MOSFETM1のボディを、そのドレンまたはソース端子のうちのいずれか低い電圧値のものに短絡させる働きを有する。したがって、MOSFETM1のドレンが、そのソースよりも低い電圧にある場合には、図2に示されるように、スイッチS2が閉じられる。バッテリBの正の端子に於ける電圧を、MOSFETM1のゲートに加えることにより、スイッチS1を導通させることができる。MOSFETM1のゲートを、MOSFETM1のボディに接続させることにより、スイッチS1を遮断することができる。(スイッチS2及びS3のいずれが閉じられているかに応じて、ゲートは、MOSFETM1のソースまたはドレンのいずれかより負の側にバイアスされたものにも接続される。)MOSFETM1のゲートがバッテリBの正の端子に接続されている場合、スイッチS1が導通し、MOSFETM1のドレン及びソースの相対的な電圧値に応じて、いずれかの側に電流を導通させる。
【0014】
MOSFETM1のボディ及びゲートの電圧は、MOSFETM1のソース及びドレンの電圧値に関わらず、所望に応じて常にMOSFETM1を遮断させ得るように選ばれなければならない。スイッチがオフ状態のときに好ましくない導通状態が発生した場合には、バッテリを過充電したり、バッテリを意に反して放電させる結果を引き起こす。バッテリセルを徐々に放電することは、バッテリの寿命を縮める。リチウムイオン技術などの、或るバッテリ技術に於いては、過充電は、バッテリセルに対して永久的な損傷を加える場合がある。また、過充電は、安全上の観点からも問題がある。
【0015】
図3A及びBは、好ましくない導通状態が発生する2つの要領を示している。図3Aに於いては、ソース端子が、ドレン端子に対して正にバイアスされている場合、MOSFETM1のボディがそのソース端子に接続される。この状態に於いては、MOSFETが遮断されているにも関わらず、すなわちそのゲートが、より負のドレン電位に結合されているにも関わらず、電流がMOSFETM1を流れる。MOSFETM1のボディとドレンとの間のダイオードは順方向にバイアスされており、負荷がゼロに近い抵抗値を有するものとすると、かなりの電流IdiodeがMOSFETM1を流れることになる。
【0016】
図3Bに於いては、バッテリチャージャYが回路に接続されている。バッテリチャージャYが、バッテリ電圧Vbattよりも高い電位Vchargerを有する場合、MOSFETM1のソースは、そのドレンに対して負にバイアスされる。ここで、MOSFETM1のボディはそのソースに短絡されているが、そのゲートは、それよりも正にバイアスされたMOSFETM1のドレンに接続されている。従って、MOSFETM1のゲートバイアスVgsは、VchargerとVbattとの間の差に等しくなる。MOSFETM1の導通抵抗値が低い場合、バッテリチャージャYとバッテリBとの間のわずかな電圧の接続マッチでも、MOSFETのゲートが接地電圧であるにも関わらず、結果として、数アンペアもの電流がMOSFETM1を流れることができる。
【0017】
さらに悪い事態としては、MOSFETM1に於ける不適切なボディとゲートとの接続状態があり、その結果チャネル電流及びダイオード電流の両者がMOSFETM1を流れることになる。
【0018】
このように、オフ状態にあるバッテリ切離しスイッチは、その固有(intrinsic)P−Nボディダイオードが順方向にバイアスされるのを防止すると同時に、チャネル電流を防止しなければならない。オン状態に於いても、MOSFETに於ける固有ダイオードは逆方向にバイアスされたままであるのが好ましい。本発明によれば、MOSFETのソース及びドレンのうちのいずれがより負であるかを決定し、より負の側にMOSFETのボディを接続するような回路を提供し、別の小さなMOSFETによって順方向にバイアスされたダイオードをシャントすることによりこの問題を解決している。したがって、MOSFETに於ける他方のダイオードは逆バイアスされ、寄生的導通状態を回避することができる。
【0019】
図4〜7は、様々なオン及びオフスイッチ状態についての必要なボディの接続状態を示している。図4Aは、負荷Xが回路に接続され、スイッチS1が閉じられた通常の状態を示している。したがって、スイッチS1に加わる電圧は比較的小さい。しかしながら、スイッチS1のバッテリ側すなわちドレンは、より負の電位を有しており、ボディはMOSFETM1のドレンに接続されなければならない。MOSFETのゲートはVbattに接続されている。図4Bに示された対応するオフ状態に於いては、バッテリ電圧の全体が概ねスイッチS1に加わる。MOSFETM1のゲートは、そのボディに接続され、該ボディそのドレンに短絡されている。
【0020】
図5A及び5Bは、負荷が短絡された状態を示している。短絡状態が発生したときにスイッチS1が閉じられているとすると、バッテリ電圧が全てMOSFETM1に瞬間的に加えられることになる。MOSFETM1のゲートとドレンとが互いに短絡されていることから、MOSFETM1は飽和し、高いレベルの電力を放散することとなる。この状態が放置されると、ボンディングワイヤが電流に耐えたとすれば、デバイスが過熱により急激に破壊される。過電流状態が駆動回路により検出されると(図11参照)、MOSFETは、図5Bに示されるように、そのゲートとボディとを互いに短絡させることにより、迅速に遮断することができる。オフ状態に於いては、MOSFETM1は、その端子に加えられた電圧Vbattに耐えることができる。
【0021】
バッテリチャージャYが逆向きに接続されたときに、最も高い電圧がスイッチSに加えられる。逆接続が行われると、スイッチS1が閉じられていると、大きな電流が流れる。この状態が図6Aに示されており、図5Aに示された場合と同様の事態が引き起こされる。スイッチS1に瞬間的に発生する最大の電圧は、チャージャYの電流−電圧特性に依存する。最大電圧の範囲は、Vbattと2Vbattとの間である。故障状態が検出され、図6Bに示されるようにスイッチS1が開かれると、スイッチS1を流れる電流がゼロに下がる。この状態に於いては、スイッチS1は、Vbattと、バッテリチャージャの両端の電圧との和、すなわち2Vbattに達し得るような電圧にさらされる。チャージャに接続されたMOSFETM1の端子すなわちソース端子は、より正の端子となり、ドレン端子は、MOSFETM1の、より負の端子となる。したがって、MOSFETM1のボディは、そのドレン端子に短絡される。適切なゲート制御回路が備えられていると仮定すると、その回路は、過電流状態を検出し、短絡負荷の場合(図5A)の場合と同様に、スイッチS1を開く。しかしながら、負荷が短絡された場合のスイッチS1の両端に加わる最大電圧が高々Vbattであったのに対し、バッテリチャージャが逆向きに接続された場合の電圧はその2倍となり得る。バッテリチャージャが高い直列抵抗を有する場合には、放電電流は、過電流保護回路を起動させることができない場合があり、その場合にはバッテリが放電しきってしまうことになる。
【0022】
図7A及び7Bは、バッテリチャージャYが適切に接続された状態を示している。電流を制限した状態で充電を行っている際にバッテリ電圧が増大すると、チャージャの電圧も高くなる。この場合、ドレンが最も負にバイアスされていることから、理論的にはスイッチS1のボディは、そのドレンに結合されている。実際には、スイッチS1に於ける電圧降下が極めて小さいことから、導通時に於けるボディの接続状態は比較的重要性が低い。
【0023】
バッテリBを過充電したり、その他の故障状態が発生したために、図7Bに示されるようにバッテリチャージャが充電電流を供給していない場合、バッテリチャージャYの電圧Vchargerは、バッテリ電圧battよりも高い状態に上昇する場合がある。すなわちVcharger > Vbattとなる。バッテリB及びチャージャYが共通の正の端子を有しているため、チャージャYはスイッチS1のドレンの電圧を、バッテリBの負の端子よりも低い電圧に押し下げる。すなわち、MOSFETM1のドレンが、回路に於いて最も負にバイアスされた点となる。したがって、MOSFETM1の好ましくない導通状態を回避するためには、MOSFETM1のボディがドレンに接続されていなければならない。スイッチS1の両端に加わる電圧は、VchargerとVbattとの差に等しい。充電の開始に際して、この電圧差は、8.0から9Vもの高い値となり得る。充電の終了後、この電圧差は、バッテリチャージャのタイプにもよるが、通常は、0.5V以下となる。
【0024】
次に、図4〜7に示された状態について、次のように要約することができる。MOSFETM1のボディが、バッテリBの負の端子すなわちMOSFETのドレンに接続されない唯一の条件は、バッテリチャージャが正しい極性をもって接続された場合である。この場合、MOSFETM1のボディは、チャージャの負の端子すなわちMOSFETのソースに接続されている。スイッチS1が閉じられると、常に、そのゲートは正のバッテリ電圧Vbattにバイアスされ、スイッチS1が開かれると、そのゲートがそのボディに結合される。
【0025】
したがって、この機能を達成するために必要なことは、MOSFETのボディを、ソースまたはドレン端子のうちの、より負の側にバイアスされたものに短絡させるための1対のスイッチである。さらに、スイッチは、次のような条件を満足しなければならない。
【0026】
1.両スイッチは、同時には決してオンとなってはならず、さもないと、バッテリ切離しスイッチを、そのオフ状態に於いて流れるリーク電流を発生させるような、パワーMOSFETに並列な導電路を提供することになる。
【0027】
2.両スイッチは、ボディの電圧を浮動状態にするものであってはならず、さもないと、その固有ダイオードの閾値以下のサブスレショルドチャネル導通(subthreshold channel conduction)または順方向バイアスによってMOSFETを導通させる恐れがある。閾値以下のチャネル導通状態(すなわちMOSFETがそのボディに結合された状態)に於いては、ゲートが、ソースよりも高い正の電位にフロートしたときは、常に、MOSFETを導通させるようなゲート−ボディ電圧が発生する。0.5V程度のエンハンスメントですら、導通時に低い抵抗値を示すスイッチが有する高い相互コンダクタンスは、チャネル電流として数百ミリアンペアの電流を引き起こし得る。ゲート電圧Vgsが0.6Vを越えると、ドレン−ボディまたはソース/ボディダイオードのいずれかが部分的に順方向バイアスされ、過大電流が発生し、この過大電流は、衝突電離または二重注入によってさらに増幅される(その結果、全てのNチャネルMOSFETに存在する寄生的NPNバイポーラトランジスタが導通する)。
【0028】
これらの2つの要請にはやや矛盾する点がある。第1の要請は、一方のスイッチが、他方が閉じる前に開くことを必要とし、この間にボディがフロートするのを避けることができない。いずれにせよ、MOSFETM1に於いてはドレン−ソース電流リークが発生し、これによってバッテリが過充電または過放電される場合がある。ここで必要となる構成は、常時及びあらゆる製造上のばらつきに関わらず、(いずれのスイッチも導通しないような電圧範囲としての)極めて小さいがゼロではないデッドバンドである。
【0029】
図8は、上記したような条件にしたがって、MOSFETM1のボディを、そのソースまたはドレン端子に接続するボディバイアスジェネレータ50のブロック図である。電流源51は、MOSFETM1のボディ端子がシンクされなければならないようなMOSFETM1の条件を制御するために用いられる、あらゆる集積回路或いはゲートバッファからの電流を模式的に表している。端子T1及びT2は、負荷またはバッテリチャージャに接続されている。
【0030】
図9は、本発明に基づく実施例の回路図である。バッテリ切離しスイッチS6は、スイッチMOSFETM1及びボディバイアスジェネレータ50を含む。端子T3は、バッテリの負の端子に接続されており、端子T4は負荷またはバッテリチャージャに接続されている。ボディバイアスジェネレータ50は、第1の対のMOSFETM1及びM3と、第2の対のMOSFETM4及びM5とを有する。
【0031】
MOSFETM2は、MOSFETM1のドレンとボディとの間に接続され、MOSFETM3はMOSFETM1のソースとボディとの間に接続され、MOSFETM2及びM3のソース端子は、MOSFETM1のボディに接続されている。MOSFETM2及びM3は、従来形式のソース−ボディ短絡接続を有している。MOSFETM2のゲートはMOSFETM1のソースに接続され、MOSFETM3のゲートはMOSFETM1のドレンに接続されている。
【0032】
MOSFETM4及びM5は、それぞれMOSFETM2及びM3と並列に接続されている。しかしながら、MOSFETM4及びM5のゲート端子は、MOSFETM1のボディに共通接続されている。MOSFETM4及びM5のソース及びボディ端子は、従来から知られた要領をもって、MOSFETM1のボディに短絡されている。
【0033】
MOSFETM2及びM3は、MOSFETM1のボディを、MOSFETM1のソース及びドレン端子のうちのより低い電位のものに短絡する働きを有する。MOSFETM1及びM5は、MOSFETM1のボディが、両MOSFETM2及びM3が遮断されたときに、過度に高いレベルに向けてフロートするのを防止する働きを有する。
【0034】
MOSFETM2及びM3の作動を先ず説明する。MOSFETM2及びM3のゲート端子が、MOSFETM1のソース及びドレン端子に、それぞれ、たすき掛けに接続されていることから、MOSFETM1のソースに於ける電圧がドレンの電圧よりも高い場合には、MOSFETM2が導通し(図10A)、MOSFETM1のドレンに於ける電圧がソースに於ける電圧を超えた場合には、MOSFETM3が導通する(図10B)。すなわち、MOSFETM2は、MOSFETM1のドレンに於ける電圧がソースに於ける電圧よりも低い場合に、MOSFETM1のドレン及びボディを短絡する働きを有し、MOSFETM3は、MOSFETM1のソースに於ける電圧がドレンに於ける電圧よりも低い場合に、MOSFETM1のドレン及びボディを短絡する働きを有する。このように、MOSFETM2及びM3の動作をうまく同期させることにより、上記した条件(1)を満足させることができる。すなわち、MOSFETM1のボディは、MOSFETM1のドレン及びソース端子のうちの最も負の側にバイアスされたものにクランプされる。言うまでもなく、これは、MOSFETM2及びM3の一方のゲート−ソース電圧が、MOSFETを導通させるのに必要な閾電圧を超えていることを前提とする。これが成立していない場合、すなわちMOSFETM2及びM3がいずれも遮断されている場合については以下に議論する。
【0035】
スイッチS6が、(通常の状態であるか短絡された状態であるかを問わず)負荷に接続され或いはバッテリに、極性が反転した状態で接続された場合、MOSFETのドレンすなわち端子T3は最も負にバイアスされる。負荷に接続された完全に充電されたバッテリについてスイッチS6が通常耐えなければならない最大電圧は8.4Vである。バッテリチャージャが逆に接続された場合に於いては、スイッチS1は、Vbatt+Vchargerに等しい電圧に耐えなければならない。この電圧は、通常16.8Vを越えない。しかしながら、効果的な過電圧検出回路を用いた場合、電圧が8.4Vを越えた状態では電流が流れるようにはなっておらず、もし流れたとしても、電力の大きさが限られている場合に於いて、スイッチ操作時の過渡的な状態に於いて電流が流れる限りに於いて何ら問題とならない。MOSFETM1及び、MOSFETM2及びM3のいずれかのうちの遮断されたものの両者は、これらの電圧に耐えなければならない。
【0036】
バッテリチャージャが適正に接続されている場合、(バッテリではなく)チャージャの負の端子がシステムに於ける最も負のポイントとなり、したがってMOSFETM3が導通する。MOSFETM1が遮断されている場合、スイッチS6に加わる電圧はVcharger−Vbattに等しい。バッテリチャージャの開回路電圧は、実際には8.4Vを越える場合がある。完全に放電したバッテリについては、この電圧がスイッチS6の両端に発生する。バッテリが充電されるにしたがって、スイッチS6の両端に加わる電圧が低下する。バッテリの過充電状態が検出されると、スイッチS6の両端に加わる最大電圧はVcharger−8.4Vに等しくなる。これらの電圧のいずれも、(最大電力がバッテリチャージャの電流供給回路によって制限されているものと仮定すれば、)電流が流れていても、スイッチS6について問題を発生するほど高くない。
【0037】
MOSFETM1のゲート電圧を制御するためのさまざまな方法が知られている。上記したように、例えば、負荷が短絡された場合には、MOSFETM1のゲートをロー状態に駆動し、MOSFETM1を遮断するために過電流検出回路が必要となり得る。このような構成が図11に示されている。抵抗Rは、MOSFETM1に過大な電流が流れたときに、所定の閾値を越える電圧降下を引き起こす。この電圧は、インバータUの入力に向けてORゲートTを介して出力信号を供給するコンパレータSによって検出される。インバータUは、MOSFETM1のゲート及びボディをクランプする作用を有する出力を供給する。先に述べたように、これはMOSFETM1を遮断する。過電流状態が存在しなければ、ORゲートTの別の入力に供給されたゲート制御信号は、MOSFETM1のゲートを制御する。ゲート制御信号がローである場合、インバータUはMOSFETM1のゲートにVbattを加え、MOSFETM1を導通させる。ゲート制御信号がハイである場合、MOSFETM1のゲート及びボディは互いに結合される。コンパレータS、ORゲートT及びインバータUは、集積回路に含まれたものであってよく、ボディバイアスジェネレータは、集積回路に於けるダイオードが順方向にバイアスされるのを防止する。様々な条件を満足するようにMOSFETM1のゲートを制御するための様々な方法が知られている。
【0038】
オフ状態に於いてボディを最も負の状態に保持することに加えて、MOSFETM2及びM3は、衝突電離がある場合に於いては、MOSFETM2及びM3は、MOSFETM1のボディを適切にバイアスしていなければならない。MOSFETに於いて、電流及び高い電圧が同時に存在する場合に衝突電離が発生する。このような条件は、MOSFETの動作点が飽和領域にあることを必要とする。MOSFETM1は通常、低い導通時抵抗と、大きなチャネル幅を有することから、デバイスの相互コンダクタンスが極めて高くなる。比較的わずかなゲート駆動電圧であっても、デバイスを動作領域の線形領域に押しやる。したがって、過渡状態に於いて、そのゲート電圧が閾電圧値に近づくようにバイアスされたときにのみ飽和状態が出現する。
【0039】
図12は、さまざまなドレンバイアス電圧Vdsについて、ゲート駆動電圧Vgsの関数として、実験的に測定されたMOSFETM1に於けるボディ電流Ibodyを示している。ゲート電圧が1.4Vを越えている場合、デバイスは飽和領域を脱し、デバイスに於ける電界が降下し、ボディ電流が急激に減少する。Vgsがゼロに近い場合、電界が高いにも関わらずボディ電流は小さい。導通電流が高い電界領域を流れることから、これらの領域の間隙に衝突電離のピークが存在し、したがってボディ電流が存在する。衝突電離により引き起こされる基層電流の降下については、S.M.Sze、“Physics of Semiconductor Devices”、2nd Ed.、Wiley(1981)、482−486頁に記載されている。Vgsが約1.3Vのときに最大のボディ電流が発生する。Vdsが8Vに等しいとき、最大ボディ電流は約3mAである。Vdsが16Vの時、デバイスが電流を導通するためには、イオン化電流は数百mAに増大する。これらの電流は、言うまでもなく過渡的なものである。テストされたデバイスは、シリコニクス社により製造されたV30042であった。
【0040】
図13は、MOSFETM2またはM3のゲート幅と、MOSFETM1のボディ電流Ibodyとの間の関係を示している。MOSFETのVdsは0.3VでVgsは8.4Vであった。図13は、MOSFETのゲート幅が大きいほど、それほどの電圧降下を伴うことなく、より多くの電流をシンクし得ることを示している。MOSFETのソース−ボディダイオードに0.3V以上の順方向バイアスを引き起こすことなく、少なくとも100mAの過渡電流をシンクするという設計基準に基づき、ゲート幅は少なくとも10kμmであるとした。このような条件下に於いて、11,700μmのゲート幅を有するデバイスを用いて、安定した作動が可能であることが実験的に確かめられた。
【0041】
MOSFETM2及びM3も、MOSFETM1が、その寄生バイポーラトランジスタのいわゆる保持電圧(sustaining voltage)に近づくと、MOSFETM1の固有ダイオードのいずれかが順方向にバイアスされるのを防止する必要がある。このMOSFETM1の保持電圧が、やはりV30042を用いた場合について、図14に示されている。図14に於いて、水平軸はMOSFETM1のドレン−ソース電圧Vdsを表し、垂直軸はMOSFETM1のドレン電流Idを表す。曲線は、ゲート駆動電圧Vgsが、1,050mVから50mV刻みで1,450mVに変化したときの、Vdsの関数としてのIdを表す。
【0042】
MOSFETM1のドレン−ソース電圧VdsがMOSFETM2及びM3の閾電圧値よりも低くなると、これらのMOSFETは遮断され、MOSFETM1のボディがフロートし得るようになる。図14は、ゲート電圧Vgsがゼロ(右側の曲線)から2Vへと変化した際の、ゲート駆動電圧Vgsの関数としてのMOSFETM2及びM3の一方の電流−電圧特性を示している。Vgs<1.4Vの場合、MOSFETの固有ダイオードの1つの両端に数百mVの電圧が発生する。MOSFETM1が完全に導通すると、その全電圧Vdsが高々100mVとなり、この場合、MOSFETM2またはM3のゲート駆動電圧Vもゼロに近くなり、図14の最も右側の曲線により示されるように、MOSFETM1のボディが、640mVの全ダイオード電圧にフロートすることができるようになる。MOSFETM1に何らボディ電流が流れていない場合、MOSFETM2またはM3へのゲート駆動電圧が存在しないことは問題とならない。なぜなら、ごくわずかのゲートエンハンスメントでもMOSFETM2またはM3をわずかに導通させることができ、それによってMOSFETM1のボディ電圧を最も負の電圧に強制することができるからである。
【0043】
しかしながら、電流源51(図8)により表わされるICも電流を発生し、この電流のあるものが、MOSFETM1のボディに流れるのを回避できないことから、MOSFETM1のボディ電圧は、そのソース及びドレン電圧の低いものよりも高くなる傾向を有する。MOSFETM1のボディに、その導通状態に於いて十分な電流が流入すると、ボディの電圧が、ソース及びドレンの両者よりも高いレベルとなり、これら両接合をいずれも順方向にバイアスすることが考えられる。実際に、スイッチS6の両端の電圧が小さくなると、MOSFETM2及びM3は、それら自体ではMOSFETM1の固有ダイオードが順方向にバイアスされるのを防止することができない。MOSFETM1に結果として発生するドレン電流Idは、寄生バイポーラトランジスタのβが低いことから、小さい筈である。しかしながら、MOSFETM1のチャネル導通のために、実際に観測された電流はこれよりもかなり大きい。
【0044】
これが図16に示されており、電流源51は、外部からMOSFETM1に引き起こされたボディ電流Ibodyを表している。MOSFETM1のゲートがそのボディに結合され、デバイスが遮断されているものと仮定する。ボディ端子の電流をシンクすることにより、ボディ−ドレンダイオードが電圧Vbdをもってわずかに順方向にバイアスされる。Vbdの値は次の式により定められる。
【0045】
Vbd = (kT/q)ln(Ibody/Io)
但し、kはボルツマン定数で、Tは温度(℃)であって、qは電子の電荷であり、Ioはダイオードの飽和電流である。
【0046】
MOSFETのM1のゲートがそのボディに結合されていることから、ゲートも、より正の電位にプルされる。このようなMOSFETM1のわずかなゲートエンハンスメントは、デバイスの大きな相互コンダクタンス値によって増幅される。MOSFETM1のが小さいことから、デバイスが飽和する。閾値以下の導通を無視したとしても、得られる電流は少なくとも次の式により表される。
【0047】
Id = (μCoxW/2L)
×{(kT/q)ln(Ibody/Io) − [Vto − ΔVt(Vbd)]}
但し、IdはMOSFETM1のリーク電流であり、μはチャネル移動度(mobility)であり、Coxはゲートの静電容量であり、Wはチャネル幅であり、Lはチャネル長さであり、Vtoはボディエフェクトがないとした場合の閾電圧値Vtであり、ΔVtは、ボディエフェクトにより引き起こされるVtのずれを表す。MOSFETM1のゲート幅Wが大きいことから、大きなリーク電流Idが発生する。図17は、MOSFETM1のオフ状態(Vgs=0)に於ける、ボディ電流の関数としての電流−電圧特性を示している。(MOSFETM1は、MOSFETM2〜M5を伴うことなく図16のように接続されていた。)図17に示されるように、333μAのボディ電流は500mAのIdを発生し、結果として170,000の電流ゲインが得られる。ボディ電流が3mAの場合、MOSFETM1は、1AのIdに於いても飽和しない。
【0048】
図18は、MOSFETM2及びM3が接続され、しかしながらMOSFETM4またはM5は接続されていない場合に於ける同じデータを示している。ボディ電流が333μAであるときの最大のIdが100mAに減少している。特に重要な点は、この電流は、約0.16Vの電圧に至るまで流れることができ、この電圧レベルを越えると、MOSFETM2が導通し、Idがゼロに減少する。Ibody=32μAの曲線は図18に明瞭に示されていないが、図19の詳しい図に明瞭に示されている。ボディ電流が32μAである場合、ピークIdは1.6mAに過ぎず、MOSFETM1は80mVを越える電圧に於いて遮断する。(これらの曲線が曲線トレーサによって得られたものであるため、曲線に於ける二重線はボディの静電容量によって引き起こされたものである。
【0049】
これらの良好な結果にも関わらず、MOSFETM2及びM3がいずれも遮断されたときに、MOSFETM1のボディがさらに上向きにフロートしようとする能力をさらに制限し、MOSFETM1に於けるリーク電流Idをさらに制限するのが望ましい。それが、MOSFETM4及びM5の機能である。
【0050】
図20は、図9に於ける回路に接続されたMOSFETM4及びM5の模式的回路図である。MOSFETのゲート、ドレン及びボディが互いに短絡されていることから、MOSFETは、ややショットキダイオードと同様に作動することになる。これは、MOSFETに於けるソース−ボディダイオードが順方向にバイアスされると、ソース拡散領域とボディ拡散領域との間の接合部に於ける電圧バリアが低下し、閾電圧値が降下するためである。これは、「逆ボディエフェクト」と呼ばれることがあり、MOSFETが、その第3象限(負のVds及びId)に於いて作動する場合に発生する。逆ボディエフェクトは、閾電圧値や、エンハンスメント(ゲート駆動)電圧に比較して極めて低いことから、通常無視し得るものである。大きなチャネル幅を有するMOSFETのゲート、ドレン及びボディが互いに短絡されると、結果として得られた2端子デバイスの両端の電圧降下が従来形式のP−Nダイオードの電圧降下よりも小さくなる。このVtoよりも低い電圧降下Vdsは、次の式により表すことができる。
【0051】
Vds = Vto+γ{(2φf−Vsb)1/2−(2φf)1/2}
≒ Vsb
但し、γはボディエフェクト係数であり、φfはフェルミ電位(ボディのドープ量に対して対数的に依存する。即ち、φf=0.026・ln(NA/ni)。但し、niはシリコンの固有キャリア濃度を表す。)、Vsbはソース−ボディ電圧である。図21は、MOSFETM4及びM5の特性を、従来形式のP−Nダイオードと比較した電流−電圧グラフである。これによれば、MOSFETM4或いはM5は、順方向にバイアスされた場合、その両端に発生する電圧降下が、順方向にバイアスされた接合ダイオードの電圧降下よりも約220mV低いことが示されている。MOSFETの実際の導通は、チャネル電流であって、少数キャリア電流でないことから、MOSFETは極めて高速である。しかも、MOSFETM4及びM5は十分に集積化可能である。
【0052】
図22は、通常のP−Nダイオード、MOSFETM4或いはM5の2つの実施例及びショットキーダイオードの電流−電圧特性を比較した半対数グラフである。或る実施例に於いては、これらのMOSFETM4或いはM5に代えて、ショットキーその他の形式のダイオードを用いることができる。
【0053】
MOSFETM4及びM5は、MOSFETM2及びM3と組み合わされたときに、MOSFETM1の最大ボディ電圧を約420mVに制限する。図23は、MOSFETM2及びM3のゲート駆動電圧の関数として、MOSFETM2/M4及びM3/M5の並列接続されたものの電流−電圧特性を示している。図示されるように、MOSFETの並列接続された組み合わせによって加えられる電圧は、MOSFETM2及びM3のゲート駆動電圧が増大するに伴い、MOSFETM4及びM5のみによって加えられる電圧よりも低くなる。図24に示されるように、MOSFETM1の遮断状態に於いて、MOSFETM2及びM3と組み合わされたMOSFETM4及びM5は、ボディ電流が30μAの場合、MOSFETM1に於ける最大ドレン電流Idを、約30μAに制限する。このように、最終的な結果として、MOSFETの寄生電流ゲインのピーク値が、わずかに1となる。MOSFETM1に於けるVdsが150mVを越えると、リーク電流Idが遮断される。
【0054】
図25には、MOSFETM1についての一連の電流−電圧曲線が示されている。4本の曲線は、Ibodyが、20、40、60及び80μAについて与えられたものである。これらの曲線は、実際には原点に関して対称であって、第3象限に於ける垂直軸(Id)に対するオフセットは、接地電圧を基準とする曲線トレーサの電流検出回路によって人為的に発生したものである。第1象限すなわちドレン電圧及び電流がいずれも正である領域に於いては、ベースバイアスジェネレータ電流は、センス抵抗器を流れず、曲線に表れない。ドレン電圧及び電流がいずれも負であるような第3象限に於いては、依然としてアースよりも正であるベースバイアスジェネレータを流れる電流は、センス抵抗器を流れ、それによって曲線のそれぞれについてのドレン電流に一定のオフセットを引き起こす。
【0055】
MOSFETM2及びM3の場合と同様に、MOSFETM4及びM5のサイズを、より大量の電流に対応するように変更することができる。先に示したデータは、MOSFETM4及びM5に於けるゲート幅が10,000μmであることを仮定している。図226に於けるシミュレーションデータは、このゲート幅が、約400mVの電圧降下に対応することを示している。ドレン電流Idは30μAであった。MOSFETM4及びM5のサイズをやや増大させることは、閾電圧値の製造上のばらつきを許容する上で好ましいことである。
【0056】
MOSFETM2及びM3及びMOSFETM4及びM5を含むバッテリ切離しスイッチS6の電流−電圧特性が図27に示されている。Vgsが、約150mVの低い領域に於いて変曲点を有することに注意されたい。
【0057】
バッテリチャージャが、図6Bに示されているように逆向きに接続された場合、バッテリ切離しスイッチの両端に発生する全電圧は、バッテリ電圧が8.4Vであると仮定すると約16.8Vに達し得る。この電圧は、通常MOSFETM2のゲートに対して許容された最大電圧を超えている。16.8Vという電圧は、MOSFETM2のゲート酸化膜を破壊しないが、デバイスの長期間に於ける信頼性の観点から、このゲート電圧を、(ゲート酸化膜の厚さが400Åであると仮定した場合、)約15Vにクランプするのが好ましい。図28A及び28Bは、これを達成する2つの構成を示している。
【0058】
図28Aに於いては、ツェナーダイオードD1が、MOSFETM1のボディとMOSFETM2のゲートとの間に接続され、電流制限用抵抗R1が、MOSFETM1のソースとMOSFETM2のゲートとの間に接続されている。MOSFETM2のゲート電圧を15Vにクランプしたい場合、ツェナーダイオードD1は15Vの降伏電圧を有することになる。ツェナーダイオードは、特別の外部接続を必要とすることなく、ディスクリートなバッテリ切離しスイッチ内に容易に組み込むことができる。ダイオードD1の降伏に際しての電流は、抵抗R1を高い値の(小さな面積の)ドリフト抵抗器とすることにより、数μAのレベルに制限することができる。すなわち、対称ドリフトMOSFETM1を形成する際に用いられるNドリフト注入を、高膜抵抗、小領域抵抗器として用いることができる。ダイオードD1が雪崩降伏状態に遭遇するのは、チャージャの電圧とバッテリ電圧との和が、その降伏電圧を超えるような、チャージャを逆極性で接続したような場合に限られる。さもなければ、ダイオードD1はオフ状態のままで、MOSFETM1のゲートに対してある程度のESD保護回路としての機能を提供する。
【0059】
図28Bに於いて、カスコードNチャネルMOSFETM6が回路に接続されている。MOSFETM6は、ソース−ボディ間短絡を伴わない4端子デバイスである。MOSFETM6のソース/ドレン端子は、MOSFETM1のソース及びMOSFETM2のゲートにそれぞれ接続されている。MOSFETM6のボディはMOSFETM1のボディに接続されている。MOSFETM6のゲートは、バッテリBの正の端子に接続されている。これは、ボディバイアスジェネレータ50をコントロールIC内に組み込む上で有利な点である。図29は、MOSFETM6が、バッテリチャージャYの正の端子から、MOSFETM2のゲートに至る導電路に於ける異なる位置に接続されているような同様の回路を示している。この構成は、MOSFETM1を通る導電路と並列をなすMOSFETM4及びM5を通る導電路に、MOSFETM6の抵抗が出現しないという利点を有している。
【0060】
図30は、図28Aに示された回路の集積回路としての実施例の断面図である。MOSFETM1〜M5のそれぞれ及びツェナーダイオードD1が、P+基層101上に形成されたPエピタキシャル層100内の対応するデバイスの上方に模式的に示されている。図示されているように、MOSFETM1は、ソース/ボディ短絡を伴わない4端子デバイスをなすが、MOSFETM2〜M5は、それぞれソース/ボディ短絡を伴う。フィールド酸化物領域が、MOSFETM1、MOSFETM2及びM3、MOSFETM4及びM5、並びにダイオードD1をそれぞれ互いに分離している。破線により示されるように、ダイオードD1の回路への接続は省略可能である。MOSFETM4及びM5は、上記した特許出願第08/160,539の教示内容に基づき、閾値調節用注入部を有している。
【0061】
所望に応じて、MOSFETM4及びM5は、Pエピタキシャル層100よりも高いドーパント濃度を有するPウェル内に形成することが可能である。P型イオンの濃度が高いことにより、MOSFETM4及びM5のボディ係数γを、それらの閾電圧値をそれほど増大させることなく高め、それによってMOSFETM1のボディの電圧が(負の方向に)増大するのに伴い、迅速にMOSFETM4及びM5が導通できるようになる。これは、MOSFETM1に於ける固有ダイオードが順方向にバイアスされるのを防止する上で好ましい。これは、図32から明らかである。図32は、2つのレベルのボディ係数γに於いて、ソース−ボディ電圧Vsbの関数としてのMOSFETの閾電圧値Vtを示すグラフである。MOSFETM1が作動するべき第1象限に於いては、より低いγは、与えられたVsbに対して低いVtを提供する。MOSFETM4及びM5が作動すべきる第3象限に於いては、より高いγは、与えられたVsbに対してより低いVtを提供する。
【0062】
図31は、図29の回路を集積回路として構成した状態を示す同様の図である。MOSFETM1及びMOSFETM2〜M5(ボディバイアスジェネレータ50)は、IC上に形成可能なゲート制御回路(すなわち図11に示されたコンパレータS、ORゲートT及びインバータU)とは別個のディスクリートなデバイスとして構成することができ、或いは、ゲート制御回路及びMOSFETM1をディスクリートの要素として、ボディバイアスジェネレータをIC上に形成することもできる。
【0063】
図33に示された別の実施例に於いては、ボディバイアスジェネレータ50に対応するべき第2のボディバイアスジェネレータ50Aが、ゲート制御回路と共に集積回路Z内に含まれている。ボディバイアスジェネレータ50Aの出力は、インバータUを介してMOSFETM1のゲートを駆動するために用いられる。ボディバイアスジェネレータ50及び50Aが互いに対応するものであることから、MOSFETM1が遮断されたときに、MOSFETM1のゲートとボディとの間に仮想的な接続が達成される。ボディバイアスジェネレータ50Aはまた、集積回路Z内のダイオードが順方向にバイアスされるのを防止する働きも有する。ボディバイアスジェネレータ50を、集積回路Z内に含まれるものとすることもできる。
【0064】
以上本発明の特定の実施例について説明したが、上記実施例は本発明の単なる例示であって、その範囲を何ら限定するものではないことを了解されたい。本発明の広い概念は、添付の請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【図1】A及びBからなり、互いに逆向きに接続された1対のMOSFETを有する従来形式のバッテリ切離しスイッチを示す回路図、Bは、従来形式のソース/ボディ間短絡を伴わない単一のMOSFETを含む従来形式のバッテリ切離しスイッチを示す回路図。
【図2】本発明に基づくバッテリ切離しスイッチの概念的回路図。
【図3】A及びBからなり、いずれも、バッテリ切離しスイッチに於いて好ましくない導通が起こる要領を示す回路図。
【図4】A及びBからなり、様々なオン及びオフスイッチ状態について、バッテリ切離しスイッチに於けるMOSFETのボディの接続状態を示す回路図。
【図5】A及びBからなり、様々なオン及びオフスイッチ状態について、バッテリ切離しスイッチに於けるMOSFETのボディの接続状態を示す回路図。
【図6】A及びBからなり、様々なオン及びオフスイッチ状態について、バッテリ切離しスイッチに於けるMOSFETのボディの接続状態を示す回路図。
【図7】A及びBからなり、様々なオン及びオフスイッチ状態について、バッテリ切離しスイッチに於けるMOSFETのボディの接続状態を示す回路図。
【図8】ボディバイアスジェネレータ及びパワーMOSFETに於けるボディ電流を表す電流源を含む、本発明に基づくバッテリ切離しスイッチの概念的ブロック図。
【図9】本発明に基づくバッテリ切離しスイッチの回路図。
【図10】A及びBからなり、Aは、スイッチMOSFETのボディとドレンとを結ぶMOSFETが導通する状態を示す回路図、Bは、スイッチMOSFETのボディとソースとを結ぶMOSFETが導通する状態を示す回路図。
【図11】本発明に基づくバッテリ切離しスイッチについて用いられる過電流検出回路の回路図。
【図12】様々なドレン電圧Vdsについて、ゲート電圧Vgsの関数としてスイッチMOSFETに於いて実験的に特定されたボディ電流を示すグラフ。
【図13】スイッチMOSFETに於けるソース−ボディダイオードを0.3V以上順方向にバイアスすることなくスイッチMOSFETに於いて特定のボディ電流をシンクするのに必要なMOSFETM2及びM3に於けるゲート幅を示すグラフ。
【図14】様々なゲート駆動電圧Vgsについて、ドレン−ソース電圧の関数としてスイッチMOSFETを流れる電流を示すグラフ。
【図15】様々なゲート駆動電圧Vgsについて、ドレン−ソース電圧の関数としてMOSFETM1及びM2を流れる電流を示すグラフ。
【図16】スイッチMOSFETに於けるボディ電流の影響を説明するための回路図。
【図17】MOSFETM2〜M5がなく、スイッチMOSFETのゲートとボディとが互いに結合されたときの、様々なボディ電流について、ソース−ドレン電圧Vdsの関数としてのスイッチMOSFETのドレン電流を示すグラフ。
【図18】MOSFETM2〜M3が用いられたときの、様々なボディ電流Ibodyについて、ソース−ドレン電圧Vdsの関数としてのスイッチMOSFETのドレン電流Idを示すグラフ。
【図19】ボディ電流Ibodyが32μAであったときの、図18に示されたのと同様なグラフ。
【図20】MOSFETM4及びM5の動作を示す回路図。
【図21】MOSFETM4及びM5の特性を、従来形式のPNダイオードに対して比較する電流−電圧グラフ。
【図22】MOSFETM4及びM5の電流−電圧特性を、従来形式のPNダイオード、ショットキーダイオードに対して比較するグラフ。
【図23】MOSFETM2及びM3のゲート駆動電圧の関数として、MOSFETM2/M4及びM3/M5の並列接続に於ける電流−電圧特性を示すグラフ。
【図24】スイッチがオフ状態で、ボディ電流Ibodyが30μAであるときの、図9に示されたバッテリ切離しスイッチの電流−電圧特性を示すグラフ。
【図25】ボディ電流Ibodyが20、40、60及び80μAであるときの図24と同様のグラフ。
【図26】MOSFETが30μAの電流をシンクしているときに、様々な閾電圧値Vtに於けるゲート幅の関数としてのMOSFETM4またはM5の両端に発生する電圧を示すグラフ。
【図27】いくつかのレベルのゲート駆動電圧Vgsについて、図9に示された双方向スイッチの電流−電圧特性を示すグラフ。
【図28】A及びBからなり、いずれも、バッテリチャージャが逆極性をもって接続されたときにMOSFETM2またはM3のゲート酸化膜の両端に過大な電圧が発生するのを防止するための別の方法を示す回路図。
【図29】バッテリチャージャが逆極性をもって接続されたときにMOSFETM2またはM3のゲート酸化膜の両端に過大な電圧が発生するのを防止するための更に別の方法を示す回路図。
【図30】集積回路として構成された図28Aに示された回路の断面図。
【図31】集積回路として構成された図29に示された回路の断面図。
【図32】様々なボディ係数γのレベルについてソース−ボディ電圧Vsbの関数としてMOSFETの閾電圧値Vtを示すグラフ。
【図33】2つのボディバイアスジェネレータを含むさらに別の実施例を示すブロック図。
【符号の説明】
10、11、12 MOSFET
13 バッテリ
50 ボディバイアスジェネレータ
51 電流源
100 Pエピタキシャル層
101 P+基層
Claims (22)
- バッテリ切離しスイッチであって、
それぞれ前記バッテリまたは負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えた第1MOSFETと、
前記第2端子に接続されたゲートを有し、前記第1端子と前記ボディとの間に接続された第2MOSFETと、
前記第1端子に接続されたゲートを有し、前記ボディと前記第2端子との間に接続された第3MOSFETと、
前記ボディに接続されたゲートを有し、前記第1端子と前記ボディとの間に接続された第4MOSFETとを有することを特徴とするバッテリ切離しスイッチ。 - 前記ボディに接続されたゲートを有し、前記ボディと前記第2端子との間に接続された第5MOSFETをさらに有することを特徴とする請求項1に記載のバッテリ切離しスイッチ。
- 前記第2及び第3MOSFETのそれぞれが、前記第2及び第3MOSFETのそれぞれのソース及びボディについてのソース/ボディ間短絡を有することを特徴とする請求項2に記載のバッテリ切離しスイッチ。
- 当該バッテリ切離しスイッチが開かれたときに、前記第1MOSFETの前記ゲートと前記第1MOSFETの前記ボディとが互いに接続されることを特徴とする請求項1若しくは2に記載のバッテリ切離しスイッチ。
- 前記第1MOSFETの前記ボディと前記第1MOSFETの前記第2端子との間に接続されたツェナーダイオードをさらに有することを特徴とする請求項4に記載のバッテリ切離しスイッチ。
- 前記第2MOSFETの前記ゲートと前記第2端子との間に接続された第6MOSFETをさらに有することを特徴とする請求項2に記載のバッテリ切離しスイッチ。
- 前記第6MOSFETのボディが、前記第1MOSFETの前記ボディに接続されていることを特徴とする請求項6に記載のバッテリ切離しスイッチ。
- 前記第1MOSFETの前記ボディと前記第1MOSFETの前記第2端子との間に接続された抵抗をさらに有することを特徴とする請求項5に記載のバッテリ切離しスイッチ。
- バッテリ切離しスイッチであって、
それぞれ前記バッテリまたは負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えたMOSFETと、該MOSFETの前記第1端子と前記ボディとの間に並列接続された第1スイッチ及び第1電圧クランプと、前記MOSFETの前記第2端子と前記ボディとの間に接続された第2スイッチとを有し、前記第2端子の電圧が、前記第1端子の電圧を、所定値を越えて上回ったとき、前記第1スイッチが閉じられ、前記第1端子の電圧が、前記第2端子の電圧を、所定値を越えて上回ったとき、前記第2スイッチが閉じられ、前記第1及び第2スイッチが開かれたときに、前記第1電圧クランプが、前記ボディに於ける電圧を、前記第1端子に於ける電圧から所定範囲内のレベルにクランプするものであることを特徴とするバッテリ切離しスイッチ。 - 前記第2端子と前記ボディとの間に並列接続され、前記第1及び第2スイッチが開かれたときに、前記ボディに於ける電圧を、前記第2端子に於ける電圧から所定範囲内のレベルにクランプする第2電圧クランプをさらに有することを特徴とする請求項9に記載のバッテリ切離しスイッチ。
- バッテリ切離しスイッチシステムであって、
負荷と、
前記負荷に電力供給を行うバッテリと、
バッテリ切離しスイッチとを有し、
前記バッテリ、前記負荷及び前記バッテリ切離しスイッチが電源回路に於いて直列接続されており、前記バッテリ切離しスイッチが、前記バッテリの負の端子と前記負荷との間に接続され、前記バッテリの前記負の端子と前記バッテリ切離しスイッチとの間の部分が、前記電源回路の第1回路部分をなし、前記バッテリ切離しスイッチと前記負荷との間の部分が、前記電源回路の第2回路部分をなし、
前記バッテリ切離しスイッチがさらに、
それぞれ前記バッテリの負の端子または負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えた第1MOSFETと、
前記第1MOSFETの前記ゲートと、前記バッテリの正の端子と前記負荷との間に於ける前記電源回路との間に延び、第1スイッチ要素が接続された第1導電路であって、前記第1スイッチ要素が閉じられたときに、前記バッテリ切離しスイッチがオン状態になる、該第1導電路と、
前記電源回路の前記第2回路部分に接続されたゲートを有し、前記電源回路の前記第1回路部分と前記第1MOSFETのボディとの間に接続された第2MOSFETと、
前記電源回路の前記第1回路部分に接続されたゲートを有し、前記電源回路の前記第2回路部分と前記第1MOSFETの前記ボディとの間に接続された第3MOSFETとを有することを特徴とするバッテリ切離しスイッチシステム。 - 前記第1MOSFETの前記ゲートと、前記第1MOSFETのボディとの間に延び、前記第1スイッチ要素が接続された第2導電路をさらに有することを特徴とする請求項11に記載のバッテリ切離しスイッチシステム。
- 前記第1MOSFETの前記ボディを、前記バッテリの前記負の端子に接続するための第2スイッチ要素をさらに有することを特徴とする請求項12に記載のバッテリ切離しスイッチシステム。
- バッテリ切離しスイッチシステムであって、
バッテリと、
前記バッテリに電力供給を行うバッテリチャージャと、
バッテリ切離しスイッチとを有し、
前記バッテリ、前記バッテリチャージャ及び前記バッテリ切離しスイッチが電源回路に於いて直列接続されており、前記バッテリ切離しスイッチが、前記バッテリの負の端子と前記バッテリチャージャとの間に接続され、前記バッテリの前記負の端子と前記バッテリ切離しスイッチとの間の部分が、前記電源回路の第1回路部分をなし、前記バッテリ切離しスイッチと前記バッテリチャージャとの間の部分が、前記電源回路の第2回路部分をなし、
前記バッテリ切離しスイッチがさらに、
それぞれ前記バッテリの負の端子または負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えた第1MOSFETと、
前記第1MOSFETの前記ゲートと、前記バッテリの正の端子と前記バッテリチャージャとの間を接続する前記電源回路の部分上の点との間に延び、スイッチ要素が接続された第1導電路と、
前記電源回路の前記第2回路部分に接続されたゲートを有し、前記電源回路の前記第1回路部分と前記第1MOSFETのボディとの間に接続された第2MOSFETと、
前記電源回路の前記第1回路部分に接続されたゲートを有し、前記電源回路の前記第2回路部分と前記第1MOSFETの前記ボディとの間に接続された第3MOSFETとを有し、
前記バッテリチャージャが前記バッテリに適正に接続されたときに、前記第1MOSFETの前記ボディを前記バッテリチャージャの端子に接続するためのボディバイアスジェネレータをさらに有することを特徴とするバッテリ切離しスイッチシステム。 - 前記バッテリチャージャが逆極性をもって接続されたときに、前記ボディバイアスジェネレータが、前記第1MOSFETの前記ボディを前記バッテリの前記負の端子に接続することを特徴とする請求項14に記載のバッテリ切離しスイッチシステム。
- バッテリ切離しスイッチシステムであって、
バッテリと、
前記バッテリの負の端子に接続されたドレン端子と負荷に接続されるソース端子とを有するMOSFETと、
前記MOSFETの前記ドレン端子及びソース端子に接続され、前記MOSFETのボディを、前記MOSFETの前記ドレン端子及び前記ソース端子に於ける電圧のいずれか低い電圧にバイアスする第1ボディバイアスジェネレータと、
集積回路とを有し、
前記集積回路が、
前記MOSFETの前記ドレン端子及び前記ソース端子に接続された第2ボディバイアスジェネレータと、
インバータとを有し、
前記インバータの第1入力端子が、前記バッテリの正の端子に接続され、前記インバータの第2入力端子が、前記第2ボディバイアスジェネレータの出力に接続され、前記インバータの出力端子が、前記MOSFETのゲートに接続されていることを特徴とするバッテリ切離しスイッチシステム。 - 前記MOSFETに直列接続された電流レベル検出器を有し、該検出器の出力が前記インバータの入力端子に接続されていることを特徴とする請求項16に記載のバッテリ切離しスイッチシステム。
- 前記第2ボディバイアスジェネレータが、前記MOSFETが遮断されたときに、前記MOSFETの前記ボディと前記ゲートとの間の仮想的な接続状態を形成することを特徴とする請求項16に記載のバッテリ切離しスイッチシステム。
- バッテリ切離しスイッチであって、
それぞれ前記バッテリまたは負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えた第1MOSFETであって、ソース−ボディ間寄生ダイオード及びドレン−ボディ間寄生ダイオードを有する、該第1MOSFETと、
前記第1MOSFETの前記第2端子に接続されたゲートと、前記第1MOSFETの前記ボディに短絡されたボディとを有し、前記第1MOSFETの前記第1端子と前記第1MOSFETの前記ボディとの間に接続された第2MOSFETと、
前記第1MOSFETの前記第1端子に接続されたゲートと、前記第1MOSFETの前記ボディに短絡されたボディとを有し、前記第1MOSFETの前記第2端子と前記第1MOSFETの前記ボディとの間に接続された第3MOSFETとを有し、
前記第1端子に於ける電圧が、前記第2端子に於ける電圧の上側又は下側の所定範囲内にあるときには、前記第2及び第3MOSFETの両者が遮断されるように前記両MOSFETが構成されており、前記所定範囲が、デッドバンド電圧範囲を確定しており、前記デッドバンド電圧範囲は、前記第1端子の電圧と前記第2端子の電圧との電位差がゼロから増加してゆくとき、前記第1MOSFETに於ける前記ソース−ボディ間寄生ダイオード及び前記ドレン−ボディ間寄生ダイオードの何れかを通して実質的に電流が流れる前に、前記第1MOSFET及び前記第3MOSFETの一方がオン状態となることを確実にする電圧範囲であることを特徴とするバッテリ切離しスイッチ。 - バッテリ切離しスイッチであって、
それぞれ前記バッテリまたは負荷に接続される第1端子及び第2端子と、ボディ及びゲートとを備えた第1MOSFETと、
前記第1MOSFETの前記第2端子に接続されたゲートと、前記第1MOSFETの前記ボディに短絡されたボディとを有し、前記第1MOSFETの前記第1端子と前記第1MOSFETの前記ボディとの間に接続された第2MOSFETと、
前記第1MOSFETの前記第1端子に接続されたゲートと、前記第1MOSFETの前記ボディに短絡されたボディとを有し、前記第1MOSFETの前記第2端子と前記第1MOSFETの前記ボディとの間に接続された第3MOSFETとを有し、
前記第2及び第3MOSFETが、前記第1MOSFETに於ける選択された大きさのボディ電流に対する最大ドレン電流の大きさを、前記第2及び第3MOSFETがない場合と比較して5分の1に減少させる作用をするように構成されていることを特徴とするバッテリ切離しスイッチ。 - 前記第1MOSFETの前記ボディと前記第1MOSFETの前記ゲートとの間に延びる第1導電路と、
前記第1導電路に接続された第1スイッチ要素とをさらに有し、
前記第1スイッチ要素が閉じられたときに、前記バッテリ切離しスイッチがオフ状態になるように、前記第1MOSFETの前記ゲートが前記第1MOSFETの前記ボディに接続されることを特徴とする請求項1若しくは2に記載のバッテリ切離しスイッチ。 - 前記MOSFET及び前記第1ボディバイアスジェネレータが、前記集積回路から分離された別個のデバイス内に設けられていることを特徴とする請求項16に記載のバッテリ切離しシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/367,515 | 1994-12-30 | ||
US08/367,515 US5689209A (en) | 1994-12-30 | 1994-12-30 | Low-side bidirectional battery disconnect switch |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004373189A Division JP3816935B2 (ja) | 1994-12-30 | 2004-12-24 | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08275406A JPH08275406A (ja) | 1996-10-18 |
JP3658065B2 true JP3658065B2 (ja) | 2005-06-08 |
Family
ID=23447498
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35091095A Expired - Lifetime JP3658065B2 (ja) | 1994-12-30 | 1995-12-25 | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム |
JP2004373189A Expired - Lifetime JP3816935B2 (ja) | 1994-12-30 | 2004-12-24 | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004373189A Expired - Lifetime JP3816935B2 (ja) | 1994-12-30 | 2004-12-24 | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム |
Country Status (4)
Country | Link |
---|---|
US (2) | US5689209A (ja) |
EP (1) | EP0720270B1 (ja) |
JP (2) | JP3658065B2 (ja) |
DE (1) | DE69509737T2 (ja) |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5536977A (en) * | 1993-11-30 | 1996-07-16 | Siliconix Incorporated | Bidirectional current blocking MOSFET for battery disconnect switching |
US5917367A (en) * | 1997-02-11 | 1999-06-29 | Advanced Micro Devices, Inc. | Power supply solution for mixed signal circuits |
JP3258930B2 (ja) * | 1997-04-24 | 2002-02-18 | 東芝マイクロエレクトロニクス株式会社 | トランスミッション・ゲート |
US6593799B2 (en) | 1997-06-20 | 2003-07-15 | Intel Corporation | Circuit including forward body bias from supply voltage and ground nodes |
US6100751A (en) * | 1997-06-20 | 2000-08-08 | Intel Corporation | Forward body biased field effect transistor providing decoupling capacitance |
US6300819B1 (en) | 1997-06-20 | 2001-10-09 | Intel Corporation | Circuit including forward body bias from supply voltage and ground nodes |
US6166584A (en) * | 1997-06-20 | 2000-12-26 | Intel Corporation | Forward biased MOS circuits |
US6218895B1 (en) | 1997-06-20 | 2001-04-17 | Intel Corporation | Multiple well transistor circuits having forward body bias |
US6232827B1 (en) | 1997-06-20 | 2001-05-15 | Intel Corporation | Transistors providing desired threshold voltage and reduced short channel effects with forward body bias |
US5966038A (en) * | 1997-12-15 | 1999-10-12 | Motorola, Inc. | Circuit with overvoltage protection |
US5898239A (en) * | 1998-01-26 | 1999-04-27 | Lockhead Martin Corp. | Automatic electronic bypass power switch |
US5988819A (en) * | 1998-02-17 | 1999-11-23 | Maxim Integrated Products, Inc. | Single output transistor output stage for interface applications |
JPH11317657A (ja) * | 1998-05-06 | 1999-11-16 | Toshiba Corp | トランスミッション・ゲート回路 |
EP1047174B1 (fr) * | 1999-04-21 | 2009-08-12 | EM Microelectronic-Marin SA | Circuit de protection pour batterie |
TW468296B (en) | 1999-04-21 | 2001-12-11 | Em Microelectronic Marin Sa | Protective circuit for battery |
DE19934297C1 (de) * | 1999-07-21 | 2000-10-05 | Siemens Ag | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) |
US6628159B2 (en) * | 1999-09-17 | 2003-09-30 | International Business Machines Corporation | SOI voltage-tolerant body-coupled pass transistor |
US6404269B1 (en) * | 1999-09-17 | 2002-06-11 | International Business Machines Corporation | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS |
US6515534B2 (en) * | 1999-12-30 | 2003-02-04 | Intel Corporation | Enhanced conductivity body biased PMOS driver |
JP2001230664A (ja) * | 2000-02-15 | 2001-08-24 | Mitsubishi Electric Corp | 半導体集積回路 |
US6501320B1 (en) * | 2000-07-25 | 2002-12-31 | Exar Corporation | Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier |
US6377112B1 (en) * | 2000-12-05 | 2002-04-23 | Semiconductor Components Industries Llc | Circuit and method for PMOS device N-well bias control |
US6605981B2 (en) * | 2001-04-26 | 2003-08-12 | International Business Machines Corporation | Apparatus for biasing ultra-low voltage logic circuits |
US6555883B1 (en) * | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
JP2003168736A (ja) * | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体素子及び高周波電力増幅装置並びに無線通信機 |
EP1320168A1 (en) * | 2001-12-12 | 2003-06-18 | Dialog Semiconductor GmbH | Power switch for battery protection |
KR100462863B1 (ko) * | 2002-08-08 | 2004-12-17 | 삼성전자주식회사 | 고전압 발생회로 및 방법 |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US6888337B2 (en) * | 2003-03-04 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Power system and method |
US6861955B2 (en) * | 2003-03-31 | 2005-03-01 | Tom Youssef | Method and circuit for detecting the state of a switch |
US6897701B2 (en) * | 2003-05-13 | 2005-05-24 | Texas Instruments Incorporated | Method and structure for improving the linearity of MOS switches |
US6965264B1 (en) * | 2003-06-30 | 2005-11-15 | National Semiconductor Corporation | Adaptive threshold scaling circuit |
EP1498998A1 (en) | 2003-07-16 | 2005-01-19 | Dialog Semiconductor GmbH | Protection switch with reverse voltage protection |
US6998921B2 (en) * | 2003-10-14 | 2006-02-14 | Broadcom Corporation | Method for avoiding avalanche breakdown caused by a lateral parasitic bipolar transistor in an MOS process |
US7248988B2 (en) * | 2004-03-01 | 2007-07-24 | Transmeta Corporation | System and method for reducing temperature variation during burn in |
US7119999B2 (en) * | 2004-03-20 | 2006-10-10 | Texas Instruments Incorporated | Pre-regulator with reverse current blocking |
US7348827B2 (en) * | 2004-05-19 | 2008-03-25 | Altera Corporation | Apparatus and methods for adjusting performance of programmable logic devices |
US7129745B2 (en) * | 2004-05-19 | 2006-10-31 | Altera Corporation | Apparatus and methods for adjusting performance of integrated circuits |
US7095266B2 (en) * | 2004-08-18 | 2006-08-22 | Fairchild Semiconductor Corporation | Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches |
JP2006108568A (ja) * | 2004-10-08 | 2006-04-20 | Sanyo Electric Co Ltd | スイッチング素子およびそれを用いた保護回路 |
JP2006108567A (ja) * | 2004-10-08 | 2006-04-20 | Sanyo Electric Co Ltd | スイッチング素子およびそれを用いた保護回路 |
US7098724B2 (en) * | 2004-11-02 | 2006-08-29 | Micron Technology, Inc. | Forward biasing protection circuit |
JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
US20060119382A1 (en) * | 2004-12-07 | 2006-06-08 | Shumarayev Sergey Y | Apparatus and methods for adjusting performance characteristics of programmable logic devices |
KR100578648B1 (ko) * | 2004-12-30 | 2006-05-11 | 매그나칩 반도체 유한회사 | 디씨-디씨 컨버터의 래치-업 방지회로 |
KR100621771B1 (ko) * | 2005-01-28 | 2006-09-14 | 삼성전자주식회사 | 신호선들의 전압 등화 및 프리차지 회로 및 그 동작 방법 |
JP4188933B2 (ja) * | 2005-03-29 | 2008-12-03 | 富士通マイクロエレクトロニクス株式会社 | トレラント入力回路 |
TWI263404B (en) * | 2005-03-30 | 2006-10-01 | Novatek Microelectronics Corp | Electronic switch and the operating method of transistor |
JP2007005492A (ja) * | 2005-06-22 | 2007-01-11 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
US7268613B2 (en) * | 2005-10-31 | 2007-09-11 | International Business Machines Corporation | Transistor switch with integral body connection to prevent latchup |
CN101421925B (zh) * | 2006-02-17 | 2013-05-22 | 快捷半导体有限公司 | 为mosfet开关降低插入损耗并提供掉电保护的方法 |
JP4761454B2 (ja) * | 2006-02-23 | 2011-08-31 | セイコーインスツル株式会社 | 充放電保護回路および電源装置 |
US7355437B2 (en) | 2006-03-06 | 2008-04-08 | Altera Corporation | Latch-up prevention circuitry for integrated circuits with transistor body biasing |
US7495471B2 (en) | 2006-03-06 | 2009-02-24 | Altera Corporation | Adjustable transistor body bias circuitry |
US7330049B2 (en) * | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
US7724067B1 (en) * | 2006-05-03 | 2010-05-25 | Marvell International Ltd. | Enhanced transmission gate |
KR101324806B1 (ko) * | 2007-07-06 | 2013-11-01 | 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 | 동기식 프리휠링 mosfet를 구비한 부스트 및 업다운 스위칭 레귤레이터 |
JP4939335B2 (ja) * | 2007-08-07 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 双方向スイッチ回路 |
US7851947B2 (en) * | 2007-11-05 | 2010-12-14 | Qualcomm, Incorporated | Methods and apparatuses for selectable voltage supply |
JP5274824B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
JP5274823B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
US7760007B2 (en) * | 2008-12-11 | 2010-07-20 | Nuvoton Technology Corporation | Low voltage analog CMOS switch |
US8063516B2 (en) * | 2009-01-15 | 2011-11-22 | Microsemi Corporation | Four quadrant MOSFET based switch |
EP2226937B1 (fr) * | 2009-03-03 | 2012-02-08 | STMicroelectronics (Grenoble) SAS | Interrupteur analogique |
US8324970B2 (en) * | 2009-10-20 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for radio frequency amplifier |
CN202978302U (zh) * | 2009-12-04 | 2013-06-05 | A123系统公司 | 具有集成的电源管理系统和可伸缩电池断路组件的电池系统 |
US8258651B2 (en) * | 2010-03-01 | 2012-09-04 | International Truck Intellectual Property Company, Llc | Methods and circuits for controlling a battery disconnect switch |
JP5571596B2 (ja) * | 2010-07-02 | 2014-08-13 | ルネサスエレクトロニクス株式会社 | スイッチ回路装置 |
JP5706649B2 (ja) * | 2010-09-08 | 2015-04-22 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
US9118322B2 (en) | 2010-10-12 | 2015-08-25 | Alpha And Omega Semiconductor (Cayman) Ltd | Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches |
JP2012133467A (ja) * | 2010-12-20 | 2012-07-12 | Sony Corp | 情報処理装置 |
US8519773B2 (en) | 2011-06-17 | 2013-08-27 | Texas Instruments Incorporated | Power switch with one-shot discharge and increased switching speed |
US8890601B2 (en) * | 2011-11-11 | 2014-11-18 | Qualcomm Incorporated | Method, system, and circuit with a driver output interface having a common mode connection coupled to a transistor bulk connection |
JP5842720B2 (ja) * | 2012-04-19 | 2016-01-13 | 株式会社ソシオネクスト | 出力回路 |
CN103474967A (zh) * | 2012-06-07 | 2013-12-25 | 苏州赛芯电子科技有限公司 | 一种高集成度电池保护电路 |
JP5937436B2 (ja) * | 2012-06-28 | 2016-06-22 | アルプス電気株式会社 | 保護回路 |
JP6190204B2 (ja) * | 2012-09-25 | 2017-08-30 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
US8947156B2 (en) * | 2012-11-09 | 2015-02-03 | Fairchild Semiconductor Corporation | High-voltage bulk driver using bypass circuit |
US9214932B2 (en) * | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
KR101863973B1 (ko) * | 2013-07-08 | 2018-06-04 | 매그나칩 반도체 유한회사 | 씨모스 아날로그 스위치 회로 |
US9128502B2 (en) * | 2013-08-07 | 2015-09-08 | Qualcomm Incorporated | Analog switch for RF front end |
JP2015061490A (ja) * | 2013-09-20 | 2015-03-30 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
US9385703B2 (en) * | 2013-12-19 | 2016-07-05 | Nxp B.V. | Circuit and method for body biasing |
US10270438B2 (en) * | 2014-12-12 | 2019-04-23 | Fairchild Semiconductor Corporation | Switch device with switch circuits that provide high voltage surge protection |
TWI580185B (zh) | 2015-03-05 | 2017-04-21 | 瑞昱半導體股份有限公司 | 類比開關電路 |
CN106033961B (zh) * | 2015-03-12 | 2019-09-03 | 瑞昱半导体股份有限公司 | 类比开关电路 |
WO2017141811A1 (ja) * | 2016-02-18 | 2017-08-24 | ローム株式会社 | 保護回路、および保護回路の動作方法、および半導体集積回路装置 |
US10997490B2 (en) * | 2017-02-24 | 2021-05-04 | International Business Machines Corporation | Battery-based neural network weights |
JP6966864B2 (ja) * | 2017-04-20 | 2021-11-17 | エイブリック株式会社 | バッテリ装置 |
CN107659303A (zh) * | 2017-08-31 | 2018-02-02 | 晨星半导体股份有限公司 | 输入输出电路 |
CN109435765A (zh) * | 2019-01-23 | 2019-03-08 | 常州江苏大学工程技术研究院 | 电池包无触点控制系统及工作方法 |
WO2021153170A1 (ja) * | 2020-01-27 | 2021-08-05 | パナソニックIpマネジメント株式会社 | 基板電位安定化回路及び双方向スイッチシステム |
DE102020213519A1 (de) | 2020-10-28 | 2022-04-28 | Robert Bosch Gesellschaft mit beschränkter Haftung | Schaltvorrichtung, elektrischer Energiespeicher und Vorrichtung |
CN113872272A (zh) * | 2021-09-14 | 2021-12-31 | 无锡英迪芯微电子科技股份有限公司 | 一种高性能的备用电池充电电路 |
US11888335B1 (en) * | 2022-08-23 | 2024-01-30 | Ampaire, Inc. | Battery inrush and outrush current limiting |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4513212A (en) | 1982-07-22 | 1985-04-23 | Electronics Pty. Ltd. | Automatic P-well clamping for CMOS integrated circuit |
US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
JPH0612873B2 (ja) * | 1985-05-31 | 1994-02-16 | 株式会社日立製作所 | 両極性リニアスイツチ |
US4847522A (en) * | 1988-06-08 | 1989-07-11 | Maxim Integrated Products | CMOS amplifier/driver stage with output disable feature |
FR2636778B1 (fr) | 1988-08-31 | 1990-12-14 | Sgs Thomson Microelectronics | Transistor mos composite et application a une diode roue libre |
JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
US5142215A (en) * | 1990-12-17 | 1992-08-25 | Ncr Corporation | Low impedance regulator for a battery with reverse overcharge protection |
JPH057149A (ja) * | 1991-06-27 | 1993-01-14 | Fujitsu Ltd | 出力回路 |
JP3272108B2 (ja) | 1993-07-07 | 2002-04-08 | 三洋電機株式会社 | パック電池 |
US5430403A (en) * | 1993-09-20 | 1995-07-04 | Micrel, Inc. | Field effect transistor with switchable body to source connection |
US5510747A (en) * | 1993-11-30 | 1996-04-23 | Siliconix Incorporated | Gate drive technique for a bidirectional blocking lateral MOSFET |
US5420451A (en) * | 1993-11-30 | 1995-05-30 | Siliconix Incorporated | Bidirectional blocking lateral MOSFET with improved on-resistance |
-
1994
- 1994-12-30 US US08/367,515 patent/US5689209A/en not_active Expired - Lifetime
-
1995
- 1995-12-25 JP JP35091095A patent/JP3658065B2/ja not_active Expired - Lifetime
- 1995-12-29 EP EP95309534A patent/EP0720270B1/en not_active Expired - Lifetime
- 1995-12-29 DE DE69509737T patent/DE69509737T2/de not_active Expired - Lifetime
-
1997
- 1997-02-19 US US08/800,972 patent/US6590440B1/en not_active Expired - Lifetime
-
2004
- 2004-12-24 JP JP2004373189A patent/JP3816935B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0720270A3 (en) | 1997-06-04 |
JP3816935B2 (ja) | 2006-08-30 |
DE69509737T2 (de) | 1999-09-16 |
US5689209A (en) | 1997-11-18 |
EP0720270A2 (en) | 1996-07-03 |
EP0720270B1 (en) | 1999-05-19 |
JPH08275406A (ja) | 1996-10-18 |
DE69509737D1 (de) | 1999-06-24 |
US6590440B1 (en) | 2003-07-08 |
JP2005137196A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3658065B2 (ja) | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム | |
KR100625916B1 (ko) | 전압-클램프된 게이트를 가진 파워 mosfet | |
US6404261B1 (en) | Switch circuit and semiconductor switch, for battery-powered equipment | |
US20230050292A1 (en) | Low capacitance bidirectional transient voltage suppressor | |
US5517379A (en) | Reverse battery protection device containing power MOSFET | |
US9245888B2 (en) | Reverse polarity protection for n-substrate high-side switches | |
JP3654595B2 (ja) | 双方向電流阻止蓄積モードトレンチ型パワーmosfet | |
US7916439B2 (en) | Semiconductor switch arrangement and an electronic device | |
JP4844468B2 (ja) | 二次電池保護装置及び半導体集積回路装置 | |
JP3009614B2 (ja) | 集積回路のための静電放電保護回路、静電放電保護装置、及び静電放電に対して保護するための方法 | |
US6628159B2 (en) | SOI voltage-tolerant body-coupled pass transistor | |
CN101807790A (zh) | 电池保护电路装置 | |
US20130200428A1 (en) | Programmable scr for esd protection | |
JPH09509298A (ja) | 保護スイッチ | |
TW202318751A (zh) | 靜電放電偵測電路、箝位電路以及保護方法 | |
JP2002335626A (ja) | 逆電流防止回路 | |
JP7038531B2 (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
US20190319454A1 (en) | Integrated silicon controlled rectifier (scr) and a low leakage scr supply clamp for electrostatic discharge (esd) protection | |
US6108181A (en) | Electrostatic discharge (ESD) circuit | |
US20010033003A1 (en) | Semiconductor device having a protective circuit | |
US11195825B2 (en) | Multi-diode semiconductor device and method of operation therefor | |
JPH10108359A (ja) | 入力保護回路 | |
JPS6135635B2 (ja) | ||
US20230361109A1 (en) | Protection circuit and semiconductor integrated circuit device | |
CN112786585A (zh) | 用于在浮置轨道esd保护网络中抑制从i/o引脚到衬底的寄生泄漏的设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041005 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |