JP3560750B2 - 制御可能な応答時間を備えた位相ロックドループ - Google Patents
制御可能な応答時間を備えた位相ロックドループ Download PDFInfo
- Publication number
- JP3560750B2 JP3560750B2 JP34605296A JP34605296A JP3560750B2 JP 3560750 B2 JP3560750 B2 JP 3560750B2 JP 34605296 A JP34605296 A JP 34605296A JP 34605296 A JP34605296 A JP 34605296A JP 3560750 B2 JP3560750 B2 JP 3560750B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- filter
- loop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 title claims description 49
- 238000001914 filtration Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 19
- 238000010897 surface acoustic wave method Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000010363 phase shift Effects 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0032—Correction of carrier offset at baseband and passband
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、応答時間を選択的に制御する制御可能なフィルタを備えた位相ロックドループ(PLL)に関する。
【0002】
【従来の技術】
位相ロックドループは、制御可能な発振器の周波数及び/又は位相を基準信号の周波数及び/又は位相に“ロック”する多様な応用で使用される。例えば、PLLは、一般的に、局部発振器の周波数を制御するためラジオ及びテレビジョン受信器のような通信機器のチューナに利用される。
【0003】
位相ロックドループは、制御された発振器信号を発生する制御可能な発振器と、基準信号を発生する水晶発振器のような安定な発振器と、制御された発振器信号と基準信号との間の位相及び周波数関係を表わす誤差信号を発生する位相検波器とを含む。誤差信号、位相検波器の入力信号の間の位相及び周波数の差の向きと、位相及び周波数の差に依存する可変期間とに依存して相対的に正の極性又は相対的に負の極性を有するパルスを含む。誤差信号は、制御信号を発生するため、“ループフィルタ”として周知のフィルタによってフィルタ処理される。制御信号は、帰還的な態様で周波数、即ち、制御された発振器信号の位相を制御するため制御された発振器に結合される。以下に説明するように、PLLのタイプに依存して、周波数の差、或いは、周波数と位相の両方の差のいずれかが制御信号に応答して最小限に抑えられる。この点で、PLLは“ロックド(固定された)”と言われる。
【0004】
チューナにおいて、制御可能な発振器は、チューナの局部発振器として使用され、“プロブラマブル”分周器は、制御可能な発振器と位相検波器との間に接続される。この場合に、誤差信号は、プログラマブル分周器により生成された局部発振器信号の分周されたバージョンと、基準信号との間の位相及び周波数の差を表わす。PLLがロックされたとき、制御された発振器により発生された局部発振器信号の周波数は、プログラマブル分周器のプログラム可能な分周比(通常、“N”のように表わされる)で基準信号の周波数に比例する。チューナ内にPLLを使用することにより幾つかの利点が得られる。局部発振器の周波数は基準信号の周波数にロックされるので、局部発振器の周波数は非常に安定である。更に、局部発振器信号の周波数は、例えば、チャンネルを変更するため、プログラマブル分周器のプログラム可能な分周比(N)をディジタル的に制御することにより容易に制御することができる。
【0005】
上記の如く、PLLのタイプに依存して、周波数差、又は、周波数及び位相の両方の差のいずれかが、発振器制御信号に応答して最小限に抑えられる。“タイプI”のPLLの場合、誤差信号は単純なローパスフィルタ回路網に結合される。タイプIのPLLは、位相検波器の入力信号の間の周波数差だけを最小限に抑える。“タイプII” のPLLの場合に、誤差信号は、フィードバック構造に配置された増幅器とフィルタ部とを含む積分器に結合される。タイプIIのPLLは、積分器の帰還ループに起因して位相検波器の入力信号の間の周波数及び位相の両方の差を最小限に抑える。タイプIIのPLLは、周波数安定性及び位相安定性の両方が望ましい応用に利用可能である。
【0006】
PLLの応答時間を選択的に変更することが望ましい場合がある。タイプIのPLLにおいて、これは、制御信号に応答してループフィルタを選択的に変更することにより容易に達成される。例えば、MB1507形同調制御PLL集積回路(IC)は、新しいチャンネルに同調するため要求される時間を短縮するため集積回路の誤差信号出力と局部発振器の制御信号入力との間に縦続接続された2個の外部ローパスフィルタ部の中の第1のローパスフィルタ部を、バイパスするためターン“オン”される電気的に制御可能なスイッチを含む。
【0007】
【発明が解決しようとする課題】
しかし、PLLの基本特性を変えることなく、或いは、PLLの複雑さを著しく増大させることなく、タイプIIのPLLの応答時間を選択的に変更することが非常に難しいことが認識された。その理由は、フィルタ回路網が、位相検波器の出力と直接的に縦続されるのではなく、積分器の帰還路に含まれているからである。別の理由は、位相検波器及び積分器の増幅器を含むPLLの非常に多数の部品は、通常、PLL集積回路に収容されるので、変更のためアクセスできないからである。上記の問題は、PLLの応答時間を短縮するのではなく選択的に増加させることが望まれるとき悪化する。
【0008】
【課題を解決するための手段】
上記問題点に鑑みて、本発明の一面によれば、タイプIIのPLL配置の応答時間を選択的に制御する配置、特に、位相検波器と、帰還形の積分器の増幅器とが集積回路内に収容された配置が提案される。より詳細に言うと、付加フィルタ部は、積分器の増幅器と縦続接続され、フィルタ制御部はモード決定制御信号に応答して付加フィルタ部の動作を変更するため付加フィルタ部に接続される。
【0009】
本発明の他の面によれば、フィルタ制御部は、モード決定制御信号に応答して付加フィルタ部を選択的にバイパスするスイッチング配置よりなる。
本発明の更なる面によれば、付加フィルタ部は、モード決定制御信号に応答してPLLの応答時間を増加させる振幅対周波数応答を有する。
【0010】
【発明の実施の形態】
以下、本発明の上記及び他の面は、添付図面を参照してより詳細に説明される。添付図面において、同一又は類似の参照名は、同一又は類似の素子を識別するため使用される。
以下、テレビジョン情報がMPEG方式のような所定のディジタル圧縮規格に従って符号化及び圧縮された形式で伝送されるディジタル衛星テレビジョンシステムに関して本発明の説明を行う。MPEG方式は、動画像専門家グループ(Motion Pictures Expert Group)により開発された動画像及び関連したオーディオ情報の符号化表現の国際規格である。カリフォルニア州のヒューズ社によって管理されるDirectTV(登録商標)衛星テレビジョン伝送システムは、上記のディジタル衛星テレビジョン伝送システムである。
【0011】
送信器において、テレビジョン情報は、ディジタル化され、圧縮され、テレビジョン情報のビデオ及びオーディオの各部分に対応したデータパケットの系列又はストリームに構造化される。ディジタルデータは、周知のQPSK(直交位相シフトキ−イング)として無線搬送波信号上に変調され、無線周波信号は、地球の軌道にある衛星に伝送され、衛星から地上に再伝送される。QPSK変調において、2個の直交した位相信号I及びQの位相は、夫々のディジタルデータストリームのビットに応答して制御される。例えば、位相は、低い論理レベル(“0”)に応答して0度(°)に設定され、位相は、高い論理レベル(“1”)に応答して180°に設定される。位相シフト変調後のI及びQ信号は合成され、得られた結果が、QPSK変調された無線周波搬送波信号として伝送される。従って、変調されたQPSK搬送波の各サイクルは、4個の論理状態、即ち、00、01、10及び11の中の一つを指定する。
【0012】
衛星は、典型的に、夫々の変調された無線周波搬送波を受信し、再送信する多数のトランスポンダを含む。従来の地上テレビジョンシステムにおいて、各無線周波搬送波又は“チャンネル”は、同時に1個のテレビジョン番組だけに対する情報を含む。従って、1個の番組を観るため、対応する無線周波信号だけを選択する必要がある。ディジタル衛星テレビジョンシステムの場合に、変調された各無線周波搬送波は、数個の番組に対する情報を同時に搬送する。各番組は、番組を識別するパケットに付加された固有のヘッダにより区別されたビデオパケット及びオーディオパケットのグループに対応する。従って、番組を観るため、対応する無線周波信号と、対応するパケットの両方を選択する必要がある。
【0013】
図1に示されたディジタル衛星テレビジョン受信器において、衛星(図示しない)により送信されたビデオ及びオーディオ情報を表わすディジタル信号で変調された無線周波信号は、パラボラ状アンテナ1により受信される。(例えば、12.2乃至12.7GHzのKu周波数域に収まる)比較的高周波の受信無線周波信号は、無線周波増幅器3−1と、ミキサ3−3と、発振器3−5とを含むブロック変換器3によって、(例えば、950乃至1450MHzのL帯域に収まる)比較的低周波の無線周波信号に変換される。増幅器3−1は、“低ノイズ”増幅器であるので、ブロック変換器3は、屡々、“低ノイズブロック変換器”を表わす“LNB”のように略記される。アンテナ1及び低ノイズブロック変換器3は、受信システムの所謂“屋外ユニット”5に収容される。受信器の残りの部分は、所謂“屋内ユニット”7に含まれる。
【0014】
屋内ユニット7は、屋外ユニット5から受信された複数の無線周波信号の中から所望の番組に対するパケットを格納する無線周波信号を選択し、選択された無線周波信号を対応する低い方の中間周波(IF)信号に変換する同調システム9を含む。以下、同調システム9の構造に関係した本発明の一面を詳細に説明する。
【0015】
屋内ユニット7の残りの部分は、所望の番組に対応したディジタルビデオ及びオーディオサンプルのストリームを生成するため、中間周波信号によりQPSK変調形式で搬送されたディジタル情報を復調、復号化、及び圧縮解除し、次いで、ディジタルサンプルストリームを、再生又は記録のため適当なアナログビデオ及びオーディオの各信号に変換する。より詳細に言うと、QPSK復調器11は、送信器において発生させられた位相シフト変調後のI及びQ信号により表わされたデータに対応するデータビットの夫々のストリームを含む2個のパルス信号IP及びQPを生成するため、中間周波信号を復調する。復号器13は、IP及びQP信号のビットをデータブロックに構造化し、送信器の送信されたデータに埋め込まれた誤差コードに基づいてデータブロック内の伝送誤差を補正し、伝送されたMPEG方式のビデオパケット及びオーディオパケットを再生成する。ビデオパケット及びオーディオパケットは、輸送ユニット15により、データ処理ユニット17の夫々のビデオ及びオーディオ部に供給され、データ処理ユニットにおいて、ビデオパケット及びオーディオパケットは、圧縮解除され、夫々のアナログ信号に変換される。マイクロプロセッサ19は、屋内ユニット17の種々の部分の動作を制御する。しかし、本発明の一実施例の説明に必要とされるマイクロプロセッサ19により生成され、受信された制御信号だけが、図1に示される。
【0016】
上記のディジタル衛星テレビジョン受信器は、インディアナ州インディアナポリスのトムソン コンシューマ エレクトロニクス社から商業的に入手可能なRCA(登録商標)形のDSS(登録商標)ディジタル衛星システムテレビジョン受信器に類似する。
上記の如く、本発明の一面は同調システム9の構造に関係する。同調システム9は、低ノイズブロック変換器3によって入力901に供給された無線周波信号を受信する。無線周波入力信号は、広帯域フィルタ903によりフィルタ処理され、無線周波増幅器905により増幅され、調整可能帯域通過フィルタ(BPF)907によりフィルタ処理される。調整可能帯域通過フィルタ907は、所望の無線周波信号を選択し、所望されていない無線周波信号を排除する。得られた無線周波信号はミキサ909の第1の入力に結合される。局部発振器(LO)911により生成された局部発振器信号は、ミキサ909の第2の入力に結合される。ミキサ909の出力は、増幅器913により増幅され、表面音響波装置からなる中間周波フィルタ915の入力に結合される。中間周波フィルタ915の出力は同調システム9の出力917に結合される。
【0017】
局部発振器911の周波数は、位相ロックドループ(PLL)集積回路(IC)921と、外部周波数基準水晶923と、外部フィルタ回路網925とからなる位相ロックドループ(PLL)配置919により制御される。局部発振器信号の周波数は、マイクロプロセッサ19により発生されたデータに従ってPLL919により制御される。PLL919の細部は図2に示される。
【0018】
図2に示されているように、PLL集積回路921は、プログラマブル分周器(÷N)921−3が後に続く局部発振器信号の周波数を分割する“プリスケーラ”分周器921−1を含む。PLL集積回路は、増幅器921−5を更に有し、増幅器921−5は、外部水晶923と共に、基準周波数発振器を構成する。基準周波数発振器の出力は、基準周波数分周器(÷R)921−7の入力に結合される。プログラマブル分周器(÷N)921−3及び基準分周器(÷R)921−7の出力信号は、位相検波器921−9の各入力に結合される。位相検波器921−9の出力信号は、プログラマブル分周器(÷N)921−3の出力に生成された局部発振器信号の分周された周波数バージョンと、基準分周器(÷R)921−7の出力に生成された基準信号との間の周波数差及び位相差を表わす誤差信号である。誤差信号は、位相検波器921−9の入力信号の間の位相差及び周波数差の向きに依存する相対的に正又は相対的に負のいずれかの極性と、位相差及び周波数差の大きさに依存する可変期間とを有するパルスを含む。誤差信号は増幅器921−11に結合され、増幅器921−11は、外部フィルタ回路網925と共に、局部発振器911用の同調制御電圧を生成するため誤差信号をフィルタ処理するループフィルタ927を構成する。同調制御電圧は、調整可能帯域通過フィルタ907を制御する。以下に詳細に説明するループフィルタ927は、本発明の一面に従って構成される。
【0019】
動作中に、プログラマブル分周器(÷N)921−3の出力に生成された局部発振器信号の分周されたバージョンの周波数及び位相が、基準分周器(÷R)921−7の出力に生成された基準信号の周波数及び位相と実質的に一致するまで、局部発振器信号の周波数は同調電圧に応答して制御される。その時点で、位相ロックドループは“ロックされ”、局部発振器信号の周波数は、プログラマブル分周器(÷N)921−3のプログラム可能な分周比(N)で、基準周波数分周器(÷R)921−7により生成された基準周波数信号の周波数と比例的な関係がある。プログラム可能な分周比Nは、無線周波周波数を制御するため、マイクロプロセッサ19によって発生されたデータに応答して制御される。
【0020】
コスト的な理由のため、同調システム9は以下の三つの特徴を有することが望ましい。即ち、(1)同調システム9には中間周波フィルタ段の前に単一の変換段しかない。(2)同調システム9は、表面音響波装置が通常の中間周波フィルタリングと共に、所謂“ディジタル シンボル シェーピング”のため使用され得るように十分に低い周波数を中間周波信号に与える。(3)同調システム9は、放送及びケーブル受信器のために従来使用されたPLL同調制御集積回路を用いて構成することができる。基本的に上記の目標は、(1)ブロック変換器から受信された無線周波信号の最高周波数(例えば、1450MHz)と、従来の地上放送及びケーブル同調制御PLL集積回路を利用することにより得られる最高局部発振器周波数(例えば、1300MHzのオーダーに収まる)との差のオーダー(例えば、140MHz)に収まる中間周波中心周波数を選択し、(2)受信された無線周波信号の周波数域よりも高い方ではなく、低い方の周波数域と共に局部発振器周波数を利用することにより達成される。上記実施例の同調システムにおいて、中間周波信号の中心周波数は140MHzである。しかし、上記のガイドラインを利用して別の中間周波周波数を実現することが可能である。
【0021】
比較的低い、例えば、140MHzのオーダーの中間周波中心周波数によって、中間周波フィルタ部の前に、高価な2重変換チューナではなく単一変換チューナが使用可能になる。更に、通常の中間周波フィルタ処理と共に、所謂“ディジタル シンボル シェーピング”を提供する表面音響波装置が使用され得る。ディジタル伝送システムにおいて、所謂“ディジタル シンボル シェーピング”は、伝送帯域幅の制限に起因するシンボル間の干渉を低減するため送信器において行われる。更に、送信器で行われたディジタルシンボルシェーピングを補うため、受信器においてディジタルシンボルシェーピングを行うことが望ましい。その上、中間フィルタは、別個のディジタルフィルタが必要にならないように、通常の中間周波フィルタリング機能と共に、シンボルシェーピング機能を提供することが望ましい。例えば、ディジタルフィルタ技術において“ルート レイズドコサイン(root raised cosine)”として知られる応答は、ディジタルシンボルシェーピングに適当である。中間周波表面音響波フィルタ915はかかる応答を有する。表面音響波フィルタ915の振幅対周波数特性は図1に示されている。表面音響波フィルタ915は、140MHzの中心周波数と、受信された無線周波信号の帯域場と対応するかなり平坦な約24MHzの通過域とを有する。リチウムタンタレートの基板を利用する上記特性を備えた表面音響波フィルタは、1995年6月6日にケー ジェー リヒター(K. J. Richter) 、エム エー プゲル(M. A. Pugel) 、及び、ジェー エス スチュワート(J. S. Stewart) により出願され、本願出願人に譲受された発明の名称“ディジタル衛星受信器のチューナ用の表面音響波フィルタ”の米国特許出願第08/467,095号明細書に詳細に記載される。
【0022】
更に、140MHzの中間周波中心周波数と、950乃至1450MHzの範囲の無線周波入力周波数域の場合に、局部発振器周波数域は810乃至1310MHzである。局部発振器信号の810乃至1310MHzの周波数域により、衛星受信器のため特別に設計されたPLL同調制御集積回路ではなく、放送及びケーブル受信器に従来より広く使用され、即ち、比較的に低価格のPLL同調制御集積回路の方を使用することが可能になる。かかる放送及びケーブルPLL同調制御集積回路は、オランダ国のフィリップスセミコンダクタから商業的に入手可能なTSA5515T等である。TSA5515T及び類似した集積回路を用いて得られる最大の局部発振器周波数は、1300MHzの適切なオーダーに収まる。
【0023】
同調システム9の中の上記の部分は、1995年6月6日にエム エー プゲル及びケー ジェー リヒターにより出願され、本願出願人に譲受された発明の名称“ディジタル衛星受信器のチューナ”の米国特許出願第08/467,097号明細書の課題である。本発明は、以下に説明するように、特に、捕捉及び細かい同調動作の間に局部発振器911を制御する装置に関係する。
【0024】
衛星により送信され、アンテナ1により受信された無線周波信号の搬送波は、“公称”値を持続する非常に安定な周波数を有する。従って、低ノイズブロック3の発振器3−5の周波数が安定であり、かつ、その公称値を維持する限り、屋内ユニット7の同調システム9により受信される無線周波信号の搬送波の周波数は、その公称値である。残念ながら、発振器3−5の周波数は、時間及び温度と共に変化する。発振器3−5のその公称周波数に関する周波数オフセットは、同調システム9により受信された無線周波信号の搬送波周波数の対応するオフセットを生じさせる。上記の周波数オフセットを補償するため、同調システム9の局部発振器911の周波数は、二つの探索動作中にQPSK復調器から受信された周波数状態情報に応答してマイクロプロセッサ19の制御下で変更される。上記の探索動作を含む同調システム9のマイクロプロセッサ19の制御プログラムのフローチャートは、図3に示される。
【0025】
第1の探索は、新しい番組が最初に選択された後の捕捉モード中に行われる。新しい番組が選択されたとき、マイクロプロセッサ19は、局部発振器周波数を、新しい番組に対するトランスポンダの公称無線周波周波数に対応する公称局部発振器周波数に設定する。次いで、QPSK復調器11により発生されたロック信号LOCKの状態が監視される。ロック信号LOCKは、QPSK復調器11が中間周波信号により搬送されたディジタルデータを復調するため正確に動作しているかどうかを示す。例えば、ロック信号LOCKは、QPSK復調器11がディジタルデータを適切に復調していないとき低い論理レベルを有し、QPSK復調器11がディジタルデータを適切に復調しているとき高い論理レベルを有する。局部発振器周波数が選択されたトランスポンダに対する公称局部発振器周波数に設定された後、ロック信号LOCKが低い論理レベルを有するならば、局部発振器911の周波数は、ロック信号LOCKが高い論理レベルを有するまで公称局部発振器周波数の周囲の範囲で変更される。ロック信号LOCKの発生は、同調システム9の安定状態動作モードの開始を示す。
【0026】
安定状態モードの間に、QPSK復調器11により発生された周波数信号FREQUENCYは、中間周波信号の搬送波の周波数が中間周波表面音響波フィルタ915の通過域内の中心に置かれているかどうか、即ち、上記の実施例において、中間周波信号の搬送波の周波数が公称中間周波中心周波数、例えば、140MHzであるかどうかを判定するため監視される。中間周波搬送波の周波数が公称中心周波数の周辺の所定の範囲の外側に外れたならば、QPSK復調器11の性能は低下し、誤差が発生する。周波数信号FREQUENCYが所定の周波数オフセットを超えていないことを示すならば、局部発振器911の周波数は、捕捉モードの間に確定された初期値から左側に変更される。しかし、周波数信号FREQUENCYが所定の周波数オフセットが超えたことを示すならば、局部発振器911の周波数は、第2又は“細かい同調”探索モードの間に、状況が訂正されるまで、変更される。以下に説明するように、本発明の一面は細かい同調モードの間に発生する問題の解決を目的としている。
【0027】
地上放送及びPLL集積回路921からなる同調システム9は、殆どの状況下で非常に満足できる性能を発揮する。しかし、地上の同調PLL集積回路921には、ビデオ及び/又はオーディオ情報の一時的な損失を生じる制限がある。位相ロックドループにより制御された局部発振器の最小周波数変化のサイズは、プログラマブル分周器(÷N)のプログラム可能な分周比(N)の最小の可能な増分の値と、PLL集積回路921の基準信号の周波数とに関係する。TSA5515Tのような地上同調PLL集積回路は、局部発振器信号の周波数を、比較的大きい増加的な周波数の刻み幅、例えば、62.5kHzで変更させ得る。その結果として、二つの探索動作中に、中間周波信号の搬送波の周波数は、同一の比較的大きい刻み幅で変化する。残念ながら、QPSK復調器11は、かかる比較的大きい周波数の刻み幅に追従できないので、適当な復調動作の中断と、ビデオ及びオーディオデータの損失とを生じさせる可能性がある。
【0028】
第1の探索モードが捕捉モード中に発生するならば、新しい番組の捕捉処理にある程度の時間が要することを視聴者は予測しているので、データの損失は目立たない。しかし、第2又は細かい同調動作が安定状態モードの間に要求されるならば、現在視聴中の番組のビデオ及び/又はオーディオの応答は中断される。かかる中断の可能性は、PLL配置919の“スルーレート”、即ち、細かい同調動作中に同調電圧が振幅を変えるレートを低下させることにより減少する。より詳しく言うと、ループフィルタ927の応答時間は、マイクロプロセッサ19により発生された細かい制御信号FINE TUNINGに応じて増加する。以下、図4を参照してこの解決法が向けられた問題を更に詳細に説明する。図4にはQPSK復調器11の実装のブロック図が示される。
【0029】
図4に示される如く、中間周波表面音響波915により生成された中間周波信号は、ミキサ1101I及び1101Qの夫々の第1の入力に結合される。文字“I”及び“Q”は、夫々、“同相”及び“直交”を表わす。かなり安定な周波数発振器1103の出力信号は、ミキサ1101Iに直接結合され、90度(90°)位相偏移回路網1105を介してミキサ1101Qに間接的に結合される。ミキサ1101Iは、“同相”、中間周波信号の“近傍”ベースバンド(非常に低い周波数)バージョン(IA)を生成し、一方、ミキサ1101Qは、“同相”信号(IA)に対し90°偏移させられた“直交”、即ち、中間周波信号のベースバンドの近傍のバージョン(QA)を生成する。文字“A”は“アナログ”を表わす。
【0030】
同相アナログ信号IA及び直交アナログ信号QAは、夫々のアナログ/ディジタル変換器1107I及び1107Qに結合される。アナログ/ディジタル変換器1107I及び1107Qは、“タイミング再現ループ”1109からクロック信号を受け、ディジタルサンプルID及びQDの各系列を生成する。文字“D”は“ディジタル”を表わす。クロック信号の周波数及び位相は、ディジタルサンプルの周波数と、アナログ信号IA及びQAに対するディジタル信号ID及びQDのディジタルサンプルの位相とを定める。タイミング再現ループ1109は、制御された発振器(図示しない)を含み、そこからA/D変換器1107I及び1107Qのクロック信号が得られる。制御された発振器は、ディジタル位相ロックドループ(図示しない)により制御されるので、ディジタルサンプルは、対応するアナログ信号IA及びQAの振幅レベル、即ち、アナログ信号の最大及び最小振幅に対応する最大及び最小サンプル値と同期させられる。換言すると、タイミング再現ループ1109は、A/D変換器1107I及び1107Qのサンプリング動作を中間周波信号と同期させる。
【0031】
同相ディジタル信号ID及び直交ディジタル信号QDは、“搬送波再現ループ”1111に結合される。搬送波再現ループ1111は、夫々のパルス信号IP及びQPを形成するため、アナログ信号IA及びQAの位相偏移が表わされたディジタルサンプル信号ID及びQDを復調する。各パルス信号IP及びQPは、データビットに対応するパルスの系列を含む。上記データビットは、伝送されたQPSK無線周波搬送波の信号I及びQの0°及び180°の位相偏移のいずれかに夫々対応する論理的ロー(“0”)レベル又は論理的ハイ(“1”)レベルを有する。信号成分IP及びQPは復号器13に結合され、復号器13において種々のデータビットはMPEG方式データパケットに形成される。
【0032】
搬送波再現ループ1111は、制御された発振器1111−1と、位相検波器1111−3と、ループフィルタ1111−5とからなるディジタル位相ロックドループ(PLL)を含む。位相検波器1111−3は、信号ID及びQDに応答して位相誤差信号を発生する。制御された発振器1111−1の公称周波数及び公称位相は、中間周波信号の公称周波数及び公称位相、従って、アナログ信号IA及びQAの公称周波数及び位相と、対応するディジタルサンプル信号ID及びQDとに対応する。
【0033】
動作中に、信号ID及びQDにより表わされた信号の位相偏移は、中間周波信号の位相及び周波数が正確な場合に位相誤差信号から容易に判定される。しかし、信号IA及びQAの位相及び周波数が正しくないならば、検出された位相偏移は0°及び180°ではなく、それらの値から偏移させられる。本質的に、位相誤差は、所謂データの“配置”内の理想的な2ビットのデータの位置に対し、2ビットの変調されたデータの“位置”の“チルト”を生じさせる。例えば、選択された無線周波信号の低ノイズブロックにより生じた周波数オフセットに起因した周波数誤差は、時間に関しQPSK信号の2ビットの復調されたデータの位置の所謂“回転”を生じさせる。図4に示されているように、QPSK変調のデータ配置は、信号I及びQの2個の実現可能な位相偏移の値により表わされた4個の可能な論理的組合せ(00,01,10及び11)に対応する4点を有する。位相検波器1111−3は、データ配置内の理想的な位置に対する復調されたデータの位置を測定する。データの回転とチルトを補正するため、制御された発振器1111−1の周波数、従って、位相は、回転が停止し、チルトが除去されるまで、位相検波器1111−3の出力信号に応答して変えられる。この点で復調されたデータは信頼性が高く、ループは“ロックされた”と言われる。高い論理レベルの信号LOCKは、データが高い信頼性で復調され、復号化が可能であることを示すため発生させられる。信号LOCKは、位相誤差の変化が所定の限界よりも低下したとき、位相誤差信号の微係数を調べることにより発生させられる。上記の如く、捕捉モードの間に、信号LOCKはマイクロプロセッサ19により監視され、局部発振器911の周波数は、信号LOCKが高い論理レベルを有するまで、マイクロプロセッサ19により調整される。
【0034】
限界の範囲内で、搬送波再現ループ1111は、中間周波数の周波数、従って、信号IA及びQAの周波数が不正確又はオフセットしているときでも、QPSKデータを復調することができる。しかし、周波数オフセットが非常に大きいならば、中間周波信号の周波数スペクトルの一部は、表面音響波フィルタ915の中心周波数に対する中間周波信号の偏移に起因して、表面音響波フィルタ915の通過域の外側に逸れる。これにより、受信器のSN比の劣化が生じる。従って、上記の如く、マイクロプロセッサ19は、中間周波信号の周波数オフセットを知らせるため、搬送波再現ループ1111により発生させられた信号FREQUENCYを監視する。周波数オフセットが所定の限界を超えたとき、マイクロプロセッサ19は、細かい同調モードの間に周波数オフセットを減少させるため、局部発振器周波数を調整することが可能になる。信号FREQUENCYは、位相検波器1111−3により検出された位相誤差を積分することにより発生される。
【0035】
上記の如く、局部発振器信号の周波数、従って、中間周波信号の周波数は、比較的大きな周波数の刻み幅、例えば、62.5kHzで変化し、QPSK復調器11は、このような比較的大きい周波数の刻み幅を追従し得ない。その結果として、適当な復調動作の中断と、ビデオ及びオーディオデータの損失が生じる。QPSK復調器11が比較的大きい周波数の変化を追従し得る可能性は、搬送波再現ループ1111のループ帯域幅、より詳しく言うと、ループフィルタ1111−5の応答の関数である。搬送波再現ループ1111のループ帯域幅は、応答時間を短縮するため任意に大きくするべきではない。その理由は、増加したループ帯域幅は、受信器のSN比、即ち、受信器が低レベルの信号を受信する能力を劣化させるからである。更に、応答時間を縮小するためPLL919のループ帯域幅を減少させることは望ましくない。その理由は、応答時間の短縮により、新しいトランスポンダの周波数が選択されたとき、過度に長い捕捉時間が生じるからである。上記の如く、細かい同調動作中に復調処理の中断の可能性を低下させるため、同調制御PLP919の応答時間は、同調電圧、従って、局部発振器911の周波数が細かい同調動作中に変更され得るレートを短縮するため、選択的に増加させられる。以下、この解決法を説明する。
【0036】
再度、図2、特に、上記の“ループフィルタ927”という名前の回路をを参照するに、ループフィルタ927は、PLL集積回路921内の増幅器921−11と、外部フィルタ回路網925とを含む。外部フィルタ回路網は、内部増幅器921−11と局部発振器911との間に縦続接続された第1のフィルタ段925−1と、第2の制御可能なフィルタ段925−2とを含む。
【0037】
第1のフィルタ段925−1と、PLL集積回路921の増幅器921−11は、積分器を形成する。より詳細に言うと、第1のフィルタ段925−1は、コモンエミッタ増幅器として設けられたバイポーラトランジスタQ1を含む。トランジスタQ1のベースは、集積回路端子を介して増幅器921−11の出力に接続される。トランジスタQ1のエミッタは信号接地に接続される。負荷抵抗R6は、トランジスタQ1のコレクタと、電源電圧源(+VCC)との間に接続される。抵抗R1と、キャパシタC1及びC2とを含むフィルタ部は、積分器を完成するため、集積回路端子を介してトランジスタQ1のコレクタと増幅器921−11との間の負帰還路に接続される。コモンエミッタ構造のトランジスタQ1により与えられる信号の反転のため、帰還は負帰還である。
【0038】
負帰還構造の形で接続された増幅器921−11と第1のフィルタ段925−1とからなる積分器の使用は、PLL回路919をタイプIIの位相ロックドループを形成する。タイプIIの位相ロックドループは、プログラマブル周波数分周器(÷N)921−3の出力に発生された局部発振器信号の分周されたバージョンと、基準周波数分周器(÷R)921−7の出力に発生された基準周波数信号との間の位相及び周波数の両方の差を最小限に抑えるので、局部発振器911の位相及び周波数の両方を安定化させる。
【0039】
第2のフィルタ段925−2は、抵抗R2、R4及びR5と、キャパシタC3及びC4とからなる2重の極、2重の零点のフィルタ部と、電界効果トランジスタQ2と比較的小さい値の抵抗R3とからなる電気的に制御されたスイッチ部とを含む。トランジスタQ2の導通状態は、マイクロプロセッサ19により発生させられた細かい同調信号FINE TUNEに応答して制御される。第2のフィルタ部925−2は、2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)を効果的にバイパスするか、或いは、第1のフィルタ部925−1と局部発振器911との間に2重の極、2重の零点のフィルタ部を含むため選択的に制御される。より詳細に言うと、同調システム9が細かい同調の動作モードではないとき、信号FINE TUNEは低い論理レベルを有し、トランジスタQ2の導通チャンネルは、低インピーダンス状態、又は、“オン”にされる。その結果として、第2のフィルタ部925−2の要素の抵抗R2、R4及びR5と、キャパシタC4及びC5は、“オン”状態のトランジスタQ2と比較的小さい値の抵抗R3とに起因して効果的にバイパスされる。細かい同調モードにおいて、信号FINE TUNEは、高い論理レベルを有し、トランジスタQ2の導通チャンネルは、高インピーダンス状態、又は、“オフ”にされる。その結果として、第2のフィルタ部925−2の抵抗R2、R4及びR5と、キャパシタC4及びC5は、第1のフィルタ部925−1と局部発振器911との間の経路に接続される。
【0040】
第2のフィルタ925−2のボード式振幅対周波数特性が図5に特性#1として示されている。振幅レベルはデジベル(dB)で表わされ、周波数軸は対数目盛である。特性#1は、2個の“極”P1及びP2と、2個の“零点”Z1及びZ2とを有し、極P1、零点Z1、零点Z2及び極P2が順次に周波数が高くなる順番に現れる。極P1は抵抗R2及びキャパシタC4に起因し、零点Z1は抵抗R2及びキャパシタC3に起因し、零点Z2は抵抗R5及びキャパシタC4に起因し、極Pは抵抗R5及びキャパシタC3に起因する。
【0041】
PLL919の全体の一巡応答の2個のボード式振幅対周波数特性が図5に示される。特性#2は、同調システム9が細かい同調モードではなく、ループフィルタ927が第1のフィルタ段925−1だけを含むとき、即ち、第2のフィルタ段925−2の2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)がバイパスされたときのループ応答である。特性#3は、同調システム9が細かい同調モードであり、ループフィルタ927が縦続接続された第1のフィルタ段925−1と、第2のフィルタ段925−2の2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)とを含むときの一巡応答である。特性#2は、特性の重なり合いを回避するため特性#1及び#2に関して振幅の点で明確にスケーリングされていない。
【0042】
縦続された2段の全体の振幅対周波数特性は、二つの個別の特性の乗算的な積、或いは、振幅がデシベル(dB)レベルで表わされたときには加算的な積を生じ、特性#3は特性#1と特性#2の加算的な結合により得られることに注意する必要がある。特性#1の極は、特性#3の(負方向の)勾配の増加を生じさせる。特性#1の零点は、特性#3の(負方向の)勾配の減少を生じさせる。極P1は全体の一巡利得、即ち、全体の一巡帯域幅を減少させる。零点Z1及びZ2が無い場合に、特性#3の勾配は、周波数の1ディケード(decade)につき20dBよりも大きい勾配で0dBの振幅レベルと交差し、ループを不安定にされ、これにより、発振しがちになる。極P2は、抵抗R5及びキャパシタC3を必要とする回路のトポロジーに起因して付随的に生じる。それにもかかわらず、極P2は、PLL919の基準周波数信号のような帯域の外側の信号の一巡利得を減少させる(即ち、減衰を増加させる)点で有利である。
【0043】
同調システム9が細かい同調モードではないとき(特性#2)、一巡帯域幅はかなり広いので、PLL919の応答は比較的高速であることが図5から分かる。これに対し、同調システム9が細かい同調モードであるとき(特性#3)、一巡帯域幅はかなり狭いので、PLL919の応答はかなり遅い。
図2に示された第2のフィルタ段925−2を実現する際に、抵抗R4は、以下の理由のため、トランジスタQ1のコレクタで第1のフィルタ段925−1の出力をキャパシタC4から絶縁することが望ましい。キャパシタC4は、かなり大きい容量を有する。抵抗R4が無い場合(即ち、抵抗R4が直接接続により置換された場合)に、同調システムが捕捉モードにあり、かつ、スイッチングトランジスタが“オン”状態であるとき、キャパシタC4と抵抗R5の直列接続は、第1のフィルタ段925−1の出力と分路内で直接的に接続される。これは、捕捉時間の所望されない増加を生じる傾向がある。しかし、比較的大きい値の抵抗R4は、第1のフィルタ段925−1の出力をキャパシタC4から絶縁させ、これにより、キャパシタCが捕捉時間を著しく増大させることを阻止する。
【0044】
更に、かなり大きい値が与えられたキャパシタC4に関して、捕捉モードがキャパシタC4を捕捉モード中に発生させられた同調電圧まで充電(又は放電)させた後、細かい同調動作の開始を許可する前に、所定の時間の遅延を設けることが望ましい。かかる遅延は、図3のフローチャートに示されたようにプログラム制御下のマイクロプロセッサ19により得られる。
【0045】
捕捉動作を高速化させるべくPLL919の応答時間を変えるため、図2に示されているように動的な“スピードアップ”回路925−3を第1のフィルタ段925−1に追加することが望ましい。スピードアップ回路925−3は、プッシュ・プル構造の対抗した導通タイプのバイポーラトランジスタQ3及びQ4と、抵抗R7とを含む。共通に接続されたトランジスタQ3及びQ4のベースは、キャパシタC1の一方の側に接続され、共通に接続されたエミッタは、抵抗R7 を介してキャパシタC1のもう一方の側に接続される。トランジスタQ3及びQ4のコレクタは、逆の極性の夫々の電源電圧源+VCC及び−VCCに接続される。
【0046】
外部フィルタ回路網925の成分値の一例は以下の表に示される。
【0047】
【表1】
【0048】
動作中に、新しいトランスポンダ周波数が選択されるときのように大きい周波数変化が生じたとき、大きい誤差信号が発生され、対応する大きい電圧が抵抗R1の両端に発生する。変化の極性に依存して、トランジスタQ3又はQ4の一方がターンオンし、電流を“供給”又は“減少”させる。これにより、一巡利得に有効な増加が生じ(即ち、特性#2が上方に移動され)、結果的に捕捉時間の短縮が得られる。PLL919が所望の周波数に接近し、かつ、誤差信号が減少すると共に、“オン”状態のトランジスタはターン“オフ”される。スピードアップ回路925−3と類似したスピードアップ回路は、他のスピードアップ回路と共に、1995年6月20日にデビッド エム バッドガー(David M. Badger) により出願され、本願出願人に譲受された発明の名称“高速動作制御システム”の米国特許出願第08/504,849号明細書に詳細に記載されている。
【0049】
本発明は、特定の応用の特定の実施例に関する例により説明されたが、他の応用に適合するよう変更がなされることは当業者により認められる。この点に関して、本発明は、フィルタ部が増幅器の帰還路に含まれた負帰還形の積分器を利用する閉ループ配置の応答時間を変更することが望ましいとき利用される。更に、この点に関し、本発明の説明は、ループ応答時間の増加を必要とする応用に関して行われたが、本発明はループの応答時間を短縮させるため利用してもよい。更に、本発明の説明は、特定の回路トポロジーに関して行われたが、本発明は他のトポロジーが利用された場合にも利用可能である。例えば、図2に示された積分器配置の負帰還は共通エミッタ構造のトランジスタQ1により与えられた信号反転に因るが、帰還を他の方法で与えても構わない。例えば、共通エミッタ構造のトランジスタQ1は、増幅器921−11が反転増幅器の場合には取り除くことができる。更に、単一入力増幅器921−11の代わりに、非反転及び反転の両方の入力を有する増幅器が利用された場合、負帰還は、抵抗R1と、キャパシタC1及びC2とを含むフィルタ部を反転入力に接続することにより与えられ、共通エミッタ構造のトランジスタQ1を取り除くことが可能である。上記及び他の変更は、特許請求の範囲の請求項により定義された本発明の精神の範囲内に含まれることが意図されている。
【図面の簡単な説明】
【図1】本発明の好ましい一実施例の説明に参照される同調システムを含むディジタル衛星テレビジョン受信器のブロック図である。
【図2】図1に示された同調システムに使用された位相ロックドループ同調制御集積回路のブロック図と、本発明の一面に従って構成された制御可能な位相ロックドループフィルタの回路実装の概略図とを含む図である。
【図3】図1に示された同調システム用のマイクロプロセッサ制御プログラムのフローチャートである。
【図4】図1に示された衛星受信器に使用され、本発明の一面が向けられた問題を理解するために有用なディジタルデータ復調器のブロック図である。
【図5】本発明の一面に従って、図2に示された制御可能な位相ロックドループフィルタと関係した振幅対周波数応答特性のグラフである。
【符号の説明】
1 アンテナ
3 低ノイズブロック変換器
3−1,905 無線周波増幅器
3−3,909,1101I,1101Q ミキサ
3−5 発振器
5 屋外ユニット
7 屋内ユニット
9 同調システム
11 QPSK復調器
13 復号器
15 輸送ユニット
17 データ処理ユニット
19 マイクロプロセッサ
901 入力
903 広帯域フィルタ
907 調整可能帯域通過フィルタ
911 局部発振器
913 中間周波増幅器
915 中間周波フィルタ
919 位相ロックドループ配置
921 位相ロックドループ集積回路
921−1 プリスケーラ分周器
921−3 プログラマブル分周器(÷N)
921−5 発振器増幅器
921−7 基準周波数分周器(÷R)
921−9,1111−3 位相検波器
921−11 増幅器
923 外部周波数基準水晶
925 外部フィルタ回路網
925−1 第1のフィルタ段
925−2 第2のフィルタ段
925−3 スピードアップ回路
927 ループフィルタ
1103 発振器
1105 位相偏移回路網
1107I,1107Q アナログ/ディジタル変換器
1109 タイミング再現ループ
1111 搬送波再現ループ
1111−1 制御された発振器
1111−5 ループフィルタ
【発明の属する技術分野】
本発明は、応答時間を選択的に制御する制御可能なフィルタを備えた位相ロックドループ(PLL)に関する。
【0002】
【従来の技術】
位相ロックドループは、制御可能な発振器の周波数及び/又は位相を基準信号の周波数及び/又は位相に“ロック”する多様な応用で使用される。例えば、PLLは、一般的に、局部発振器の周波数を制御するためラジオ及びテレビジョン受信器のような通信機器のチューナに利用される。
【0003】
位相ロックドループは、制御された発振器信号を発生する制御可能な発振器と、基準信号を発生する水晶発振器のような安定な発振器と、制御された発振器信号と基準信号との間の位相及び周波数関係を表わす誤差信号を発生する位相検波器とを含む。誤差信号、位相検波器の入力信号の間の位相及び周波数の差の向きと、位相及び周波数の差に依存する可変期間とに依存して相対的に正の極性又は相対的に負の極性を有するパルスを含む。誤差信号は、制御信号を発生するため、“ループフィルタ”として周知のフィルタによってフィルタ処理される。制御信号は、帰還的な態様で周波数、即ち、制御された発振器信号の位相を制御するため制御された発振器に結合される。以下に説明するように、PLLのタイプに依存して、周波数の差、或いは、周波数と位相の両方の差のいずれかが制御信号に応答して最小限に抑えられる。この点で、PLLは“ロックド(固定された)”と言われる。
【0004】
チューナにおいて、制御可能な発振器は、チューナの局部発振器として使用され、“プロブラマブル”分周器は、制御可能な発振器と位相検波器との間に接続される。この場合に、誤差信号は、プログラマブル分周器により生成された局部発振器信号の分周されたバージョンと、基準信号との間の位相及び周波数の差を表わす。PLLがロックされたとき、制御された発振器により発生された局部発振器信号の周波数は、プログラマブル分周器のプログラム可能な分周比(通常、“N”のように表わされる)で基準信号の周波数に比例する。チューナ内にPLLを使用することにより幾つかの利点が得られる。局部発振器の周波数は基準信号の周波数にロックされるので、局部発振器の周波数は非常に安定である。更に、局部発振器信号の周波数は、例えば、チャンネルを変更するため、プログラマブル分周器のプログラム可能な分周比(N)をディジタル的に制御することにより容易に制御することができる。
【0005】
上記の如く、PLLのタイプに依存して、周波数差、又は、周波数及び位相の両方の差のいずれかが、発振器制御信号に応答して最小限に抑えられる。“タイプI”のPLLの場合、誤差信号は単純なローパスフィルタ回路網に結合される。タイプIのPLLは、位相検波器の入力信号の間の周波数差だけを最小限に抑える。“タイプII” のPLLの場合に、誤差信号は、フィードバック構造に配置された増幅器とフィルタ部とを含む積分器に結合される。タイプIIのPLLは、積分器の帰還ループに起因して位相検波器の入力信号の間の周波数及び位相の両方の差を最小限に抑える。タイプIIのPLLは、周波数安定性及び位相安定性の両方が望ましい応用に利用可能である。
【0006】
PLLの応答時間を選択的に変更することが望ましい場合がある。タイプIのPLLにおいて、これは、制御信号に応答してループフィルタを選択的に変更することにより容易に達成される。例えば、MB1507形同調制御PLL集積回路(IC)は、新しいチャンネルに同調するため要求される時間を短縮するため集積回路の誤差信号出力と局部発振器の制御信号入力との間に縦続接続された2個の外部ローパスフィルタ部の中の第1のローパスフィルタ部を、バイパスするためターン“オン”される電気的に制御可能なスイッチを含む。
【0007】
【発明が解決しようとする課題】
しかし、PLLの基本特性を変えることなく、或いは、PLLの複雑さを著しく増大させることなく、タイプIIのPLLの応答時間を選択的に変更することが非常に難しいことが認識された。その理由は、フィルタ回路網が、位相検波器の出力と直接的に縦続されるのではなく、積分器の帰還路に含まれているからである。別の理由は、位相検波器及び積分器の増幅器を含むPLLの非常に多数の部品は、通常、PLL集積回路に収容されるので、変更のためアクセスできないからである。上記の問題は、PLLの応答時間を短縮するのではなく選択的に増加させることが望まれるとき悪化する。
【0008】
【課題を解決するための手段】
上記問題点に鑑みて、本発明の一面によれば、タイプIIのPLL配置の応答時間を選択的に制御する配置、特に、位相検波器と、帰還形の積分器の増幅器とが集積回路内に収容された配置が提案される。より詳細に言うと、付加フィルタ部は、積分器の増幅器と縦続接続され、フィルタ制御部はモード決定制御信号に応答して付加フィルタ部の動作を変更するため付加フィルタ部に接続される。
【0009】
本発明の他の面によれば、フィルタ制御部は、モード決定制御信号に応答して付加フィルタ部を選択的にバイパスするスイッチング配置よりなる。
本発明の更なる面によれば、付加フィルタ部は、モード決定制御信号に応答してPLLの応答時間を増加させる振幅対周波数応答を有する。
【0010】
【発明の実施の形態】
以下、本発明の上記及び他の面は、添付図面を参照してより詳細に説明される。添付図面において、同一又は類似の参照名は、同一又は類似の素子を識別するため使用される。
以下、テレビジョン情報がMPEG方式のような所定のディジタル圧縮規格に従って符号化及び圧縮された形式で伝送されるディジタル衛星テレビジョンシステムに関して本発明の説明を行う。MPEG方式は、動画像専門家グループ(Motion Pictures Expert Group)により開発された動画像及び関連したオーディオ情報の符号化表現の国際規格である。カリフォルニア州のヒューズ社によって管理されるDirectTV(登録商標)衛星テレビジョン伝送システムは、上記のディジタル衛星テレビジョン伝送システムである。
【0011】
送信器において、テレビジョン情報は、ディジタル化され、圧縮され、テレビジョン情報のビデオ及びオーディオの各部分に対応したデータパケットの系列又はストリームに構造化される。ディジタルデータは、周知のQPSK(直交位相シフトキ−イング)として無線搬送波信号上に変調され、無線周波信号は、地球の軌道にある衛星に伝送され、衛星から地上に再伝送される。QPSK変調において、2個の直交した位相信号I及びQの位相は、夫々のディジタルデータストリームのビットに応答して制御される。例えば、位相は、低い論理レベル(“0”)に応答して0度(°)に設定され、位相は、高い論理レベル(“1”)に応答して180°に設定される。位相シフト変調後のI及びQ信号は合成され、得られた結果が、QPSK変調された無線周波搬送波信号として伝送される。従って、変調されたQPSK搬送波の各サイクルは、4個の論理状態、即ち、00、01、10及び11の中の一つを指定する。
【0012】
衛星は、典型的に、夫々の変調された無線周波搬送波を受信し、再送信する多数のトランスポンダを含む。従来の地上テレビジョンシステムにおいて、各無線周波搬送波又は“チャンネル”は、同時に1個のテレビジョン番組だけに対する情報を含む。従って、1個の番組を観るため、対応する無線周波信号だけを選択する必要がある。ディジタル衛星テレビジョンシステムの場合に、変調された各無線周波搬送波は、数個の番組に対する情報を同時に搬送する。各番組は、番組を識別するパケットに付加された固有のヘッダにより区別されたビデオパケット及びオーディオパケットのグループに対応する。従って、番組を観るため、対応する無線周波信号と、対応するパケットの両方を選択する必要がある。
【0013】
図1に示されたディジタル衛星テレビジョン受信器において、衛星(図示しない)により送信されたビデオ及びオーディオ情報を表わすディジタル信号で変調された無線周波信号は、パラボラ状アンテナ1により受信される。(例えば、12.2乃至12.7GHzのKu周波数域に収まる)比較的高周波の受信無線周波信号は、無線周波増幅器3−1と、ミキサ3−3と、発振器3−5とを含むブロック変換器3によって、(例えば、950乃至1450MHzのL帯域に収まる)比較的低周波の無線周波信号に変換される。増幅器3−1は、“低ノイズ”増幅器であるので、ブロック変換器3は、屡々、“低ノイズブロック変換器”を表わす“LNB”のように略記される。アンテナ1及び低ノイズブロック変換器3は、受信システムの所謂“屋外ユニット”5に収容される。受信器の残りの部分は、所謂“屋内ユニット”7に含まれる。
【0014】
屋内ユニット7は、屋外ユニット5から受信された複数の無線周波信号の中から所望の番組に対するパケットを格納する無線周波信号を選択し、選択された無線周波信号を対応する低い方の中間周波(IF)信号に変換する同調システム9を含む。以下、同調システム9の構造に関係した本発明の一面を詳細に説明する。
【0015】
屋内ユニット7の残りの部分は、所望の番組に対応したディジタルビデオ及びオーディオサンプルのストリームを生成するため、中間周波信号によりQPSK変調形式で搬送されたディジタル情報を復調、復号化、及び圧縮解除し、次いで、ディジタルサンプルストリームを、再生又は記録のため適当なアナログビデオ及びオーディオの各信号に変換する。より詳細に言うと、QPSK復調器11は、送信器において発生させられた位相シフト変調後のI及びQ信号により表わされたデータに対応するデータビットの夫々のストリームを含む2個のパルス信号IP及びQPを生成するため、中間周波信号を復調する。復号器13は、IP及びQP信号のビットをデータブロックに構造化し、送信器の送信されたデータに埋め込まれた誤差コードに基づいてデータブロック内の伝送誤差を補正し、伝送されたMPEG方式のビデオパケット及びオーディオパケットを再生成する。ビデオパケット及びオーディオパケットは、輸送ユニット15により、データ処理ユニット17の夫々のビデオ及びオーディオ部に供給され、データ処理ユニットにおいて、ビデオパケット及びオーディオパケットは、圧縮解除され、夫々のアナログ信号に変換される。マイクロプロセッサ19は、屋内ユニット17の種々の部分の動作を制御する。しかし、本発明の一実施例の説明に必要とされるマイクロプロセッサ19により生成され、受信された制御信号だけが、図1に示される。
【0016】
上記のディジタル衛星テレビジョン受信器は、インディアナ州インディアナポリスのトムソン コンシューマ エレクトロニクス社から商業的に入手可能なRCA(登録商標)形のDSS(登録商標)ディジタル衛星システムテレビジョン受信器に類似する。
上記の如く、本発明の一面は同調システム9の構造に関係する。同調システム9は、低ノイズブロック変換器3によって入力901に供給された無線周波信号を受信する。無線周波入力信号は、広帯域フィルタ903によりフィルタ処理され、無線周波増幅器905により増幅され、調整可能帯域通過フィルタ(BPF)907によりフィルタ処理される。調整可能帯域通過フィルタ907は、所望の無線周波信号を選択し、所望されていない無線周波信号を排除する。得られた無線周波信号はミキサ909の第1の入力に結合される。局部発振器(LO)911により生成された局部発振器信号は、ミキサ909の第2の入力に結合される。ミキサ909の出力は、増幅器913により増幅され、表面音響波装置からなる中間周波フィルタ915の入力に結合される。中間周波フィルタ915の出力は同調システム9の出力917に結合される。
【0017】
局部発振器911の周波数は、位相ロックドループ(PLL)集積回路(IC)921と、外部周波数基準水晶923と、外部フィルタ回路網925とからなる位相ロックドループ(PLL)配置919により制御される。局部発振器信号の周波数は、マイクロプロセッサ19により発生されたデータに従ってPLL919により制御される。PLL919の細部は図2に示される。
【0018】
図2に示されているように、PLL集積回路921は、プログラマブル分周器(÷N)921−3が後に続く局部発振器信号の周波数を分割する“プリスケーラ”分周器921−1を含む。PLL集積回路は、増幅器921−5を更に有し、増幅器921−5は、外部水晶923と共に、基準周波数発振器を構成する。基準周波数発振器の出力は、基準周波数分周器(÷R)921−7の入力に結合される。プログラマブル分周器(÷N)921−3及び基準分周器(÷R)921−7の出力信号は、位相検波器921−9の各入力に結合される。位相検波器921−9の出力信号は、プログラマブル分周器(÷N)921−3の出力に生成された局部発振器信号の分周された周波数バージョンと、基準分周器(÷R)921−7の出力に生成された基準信号との間の周波数差及び位相差を表わす誤差信号である。誤差信号は、位相検波器921−9の入力信号の間の位相差及び周波数差の向きに依存する相対的に正又は相対的に負のいずれかの極性と、位相差及び周波数差の大きさに依存する可変期間とを有するパルスを含む。誤差信号は増幅器921−11に結合され、増幅器921−11は、外部フィルタ回路網925と共に、局部発振器911用の同調制御電圧を生成するため誤差信号をフィルタ処理するループフィルタ927を構成する。同調制御電圧は、調整可能帯域通過フィルタ907を制御する。以下に詳細に説明するループフィルタ927は、本発明の一面に従って構成される。
【0019】
動作中に、プログラマブル分周器(÷N)921−3の出力に生成された局部発振器信号の分周されたバージョンの周波数及び位相が、基準分周器(÷R)921−7の出力に生成された基準信号の周波数及び位相と実質的に一致するまで、局部発振器信号の周波数は同調電圧に応答して制御される。その時点で、位相ロックドループは“ロックされ”、局部発振器信号の周波数は、プログラマブル分周器(÷N)921−3のプログラム可能な分周比(N)で、基準周波数分周器(÷R)921−7により生成された基準周波数信号の周波数と比例的な関係がある。プログラム可能な分周比Nは、無線周波周波数を制御するため、マイクロプロセッサ19によって発生されたデータに応答して制御される。
【0020】
コスト的な理由のため、同調システム9は以下の三つの特徴を有することが望ましい。即ち、(1)同調システム9には中間周波フィルタ段の前に単一の変換段しかない。(2)同調システム9は、表面音響波装置が通常の中間周波フィルタリングと共に、所謂“ディジタル シンボル シェーピング”のため使用され得るように十分に低い周波数を中間周波信号に与える。(3)同調システム9は、放送及びケーブル受信器のために従来使用されたPLL同調制御集積回路を用いて構成することができる。基本的に上記の目標は、(1)ブロック変換器から受信された無線周波信号の最高周波数(例えば、1450MHz)と、従来の地上放送及びケーブル同調制御PLL集積回路を利用することにより得られる最高局部発振器周波数(例えば、1300MHzのオーダーに収まる)との差のオーダー(例えば、140MHz)に収まる中間周波中心周波数を選択し、(2)受信された無線周波信号の周波数域よりも高い方ではなく、低い方の周波数域と共に局部発振器周波数を利用することにより達成される。上記実施例の同調システムにおいて、中間周波信号の中心周波数は140MHzである。しかし、上記のガイドラインを利用して別の中間周波周波数を実現することが可能である。
【0021】
比較的低い、例えば、140MHzのオーダーの中間周波中心周波数によって、中間周波フィルタ部の前に、高価な2重変換チューナではなく単一変換チューナが使用可能になる。更に、通常の中間周波フィルタ処理と共に、所謂“ディジタル シンボル シェーピング”を提供する表面音響波装置が使用され得る。ディジタル伝送システムにおいて、所謂“ディジタル シンボル シェーピング”は、伝送帯域幅の制限に起因するシンボル間の干渉を低減するため送信器において行われる。更に、送信器で行われたディジタルシンボルシェーピングを補うため、受信器においてディジタルシンボルシェーピングを行うことが望ましい。その上、中間フィルタは、別個のディジタルフィルタが必要にならないように、通常の中間周波フィルタリング機能と共に、シンボルシェーピング機能を提供することが望ましい。例えば、ディジタルフィルタ技術において“ルート レイズドコサイン(root raised cosine)”として知られる応答は、ディジタルシンボルシェーピングに適当である。中間周波表面音響波フィルタ915はかかる応答を有する。表面音響波フィルタ915の振幅対周波数特性は図1に示されている。表面音響波フィルタ915は、140MHzの中心周波数と、受信された無線周波信号の帯域場と対応するかなり平坦な約24MHzの通過域とを有する。リチウムタンタレートの基板を利用する上記特性を備えた表面音響波フィルタは、1995年6月6日にケー ジェー リヒター(K. J. Richter) 、エム エー プゲル(M. A. Pugel) 、及び、ジェー エス スチュワート(J. S. Stewart) により出願され、本願出願人に譲受された発明の名称“ディジタル衛星受信器のチューナ用の表面音響波フィルタ”の米国特許出願第08/467,095号明細書に詳細に記載される。
【0022】
更に、140MHzの中間周波中心周波数と、950乃至1450MHzの範囲の無線周波入力周波数域の場合に、局部発振器周波数域は810乃至1310MHzである。局部発振器信号の810乃至1310MHzの周波数域により、衛星受信器のため特別に設計されたPLL同調制御集積回路ではなく、放送及びケーブル受信器に従来より広く使用され、即ち、比較的に低価格のPLL同調制御集積回路の方を使用することが可能になる。かかる放送及びケーブルPLL同調制御集積回路は、オランダ国のフィリップスセミコンダクタから商業的に入手可能なTSA5515T等である。TSA5515T及び類似した集積回路を用いて得られる最大の局部発振器周波数は、1300MHzの適切なオーダーに収まる。
【0023】
同調システム9の中の上記の部分は、1995年6月6日にエム エー プゲル及びケー ジェー リヒターにより出願され、本願出願人に譲受された発明の名称“ディジタル衛星受信器のチューナ”の米国特許出願第08/467,097号明細書の課題である。本発明は、以下に説明するように、特に、捕捉及び細かい同調動作の間に局部発振器911を制御する装置に関係する。
【0024】
衛星により送信され、アンテナ1により受信された無線周波信号の搬送波は、“公称”値を持続する非常に安定な周波数を有する。従って、低ノイズブロック3の発振器3−5の周波数が安定であり、かつ、その公称値を維持する限り、屋内ユニット7の同調システム9により受信される無線周波信号の搬送波の周波数は、その公称値である。残念ながら、発振器3−5の周波数は、時間及び温度と共に変化する。発振器3−5のその公称周波数に関する周波数オフセットは、同調システム9により受信された無線周波信号の搬送波周波数の対応するオフセットを生じさせる。上記の周波数オフセットを補償するため、同調システム9の局部発振器911の周波数は、二つの探索動作中にQPSK復調器から受信された周波数状態情報に応答してマイクロプロセッサ19の制御下で変更される。上記の探索動作を含む同調システム9のマイクロプロセッサ19の制御プログラムのフローチャートは、図3に示される。
【0025】
第1の探索は、新しい番組が最初に選択された後の捕捉モード中に行われる。新しい番組が選択されたとき、マイクロプロセッサ19は、局部発振器周波数を、新しい番組に対するトランスポンダの公称無線周波周波数に対応する公称局部発振器周波数に設定する。次いで、QPSK復調器11により発生されたロック信号LOCKの状態が監視される。ロック信号LOCKは、QPSK復調器11が中間周波信号により搬送されたディジタルデータを復調するため正確に動作しているかどうかを示す。例えば、ロック信号LOCKは、QPSK復調器11がディジタルデータを適切に復調していないとき低い論理レベルを有し、QPSK復調器11がディジタルデータを適切に復調しているとき高い論理レベルを有する。局部発振器周波数が選択されたトランスポンダに対する公称局部発振器周波数に設定された後、ロック信号LOCKが低い論理レベルを有するならば、局部発振器911の周波数は、ロック信号LOCKが高い論理レベルを有するまで公称局部発振器周波数の周囲の範囲で変更される。ロック信号LOCKの発生は、同調システム9の安定状態動作モードの開始を示す。
【0026】
安定状態モードの間に、QPSK復調器11により発生された周波数信号FREQUENCYは、中間周波信号の搬送波の周波数が中間周波表面音響波フィルタ915の通過域内の中心に置かれているかどうか、即ち、上記の実施例において、中間周波信号の搬送波の周波数が公称中間周波中心周波数、例えば、140MHzであるかどうかを判定するため監視される。中間周波搬送波の周波数が公称中心周波数の周辺の所定の範囲の外側に外れたならば、QPSK復調器11の性能は低下し、誤差が発生する。周波数信号FREQUENCYが所定の周波数オフセットを超えていないことを示すならば、局部発振器911の周波数は、捕捉モードの間に確定された初期値から左側に変更される。しかし、周波数信号FREQUENCYが所定の周波数オフセットが超えたことを示すならば、局部発振器911の周波数は、第2又は“細かい同調”探索モードの間に、状況が訂正されるまで、変更される。以下に説明するように、本発明の一面は細かい同調モードの間に発生する問題の解決を目的としている。
【0027】
地上放送及びPLL集積回路921からなる同調システム9は、殆どの状況下で非常に満足できる性能を発揮する。しかし、地上の同調PLL集積回路921には、ビデオ及び/又はオーディオ情報の一時的な損失を生じる制限がある。位相ロックドループにより制御された局部発振器の最小周波数変化のサイズは、プログラマブル分周器(÷N)のプログラム可能な分周比(N)の最小の可能な増分の値と、PLL集積回路921の基準信号の周波数とに関係する。TSA5515Tのような地上同調PLL集積回路は、局部発振器信号の周波数を、比較的大きい増加的な周波数の刻み幅、例えば、62.5kHzで変更させ得る。その結果として、二つの探索動作中に、中間周波信号の搬送波の周波数は、同一の比較的大きい刻み幅で変化する。残念ながら、QPSK復調器11は、かかる比較的大きい周波数の刻み幅に追従できないので、適当な復調動作の中断と、ビデオ及びオーディオデータの損失とを生じさせる可能性がある。
【0028】
第1の探索モードが捕捉モード中に発生するならば、新しい番組の捕捉処理にある程度の時間が要することを視聴者は予測しているので、データの損失は目立たない。しかし、第2又は細かい同調動作が安定状態モードの間に要求されるならば、現在視聴中の番組のビデオ及び/又はオーディオの応答は中断される。かかる中断の可能性は、PLL配置919の“スルーレート”、即ち、細かい同調動作中に同調電圧が振幅を変えるレートを低下させることにより減少する。より詳しく言うと、ループフィルタ927の応答時間は、マイクロプロセッサ19により発生された細かい制御信号FINE TUNINGに応じて増加する。以下、図4を参照してこの解決法が向けられた問題を更に詳細に説明する。図4にはQPSK復調器11の実装のブロック図が示される。
【0029】
図4に示される如く、中間周波表面音響波915により生成された中間周波信号は、ミキサ1101I及び1101Qの夫々の第1の入力に結合される。文字“I”及び“Q”は、夫々、“同相”及び“直交”を表わす。かなり安定な周波数発振器1103の出力信号は、ミキサ1101Iに直接結合され、90度(90°)位相偏移回路網1105を介してミキサ1101Qに間接的に結合される。ミキサ1101Iは、“同相”、中間周波信号の“近傍”ベースバンド(非常に低い周波数)バージョン(IA)を生成し、一方、ミキサ1101Qは、“同相”信号(IA)に対し90°偏移させられた“直交”、即ち、中間周波信号のベースバンドの近傍のバージョン(QA)を生成する。文字“A”は“アナログ”を表わす。
【0030】
同相アナログ信号IA及び直交アナログ信号QAは、夫々のアナログ/ディジタル変換器1107I及び1107Qに結合される。アナログ/ディジタル変換器1107I及び1107Qは、“タイミング再現ループ”1109からクロック信号を受け、ディジタルサンプルID及びQDの各系列を生成する。文字“D”は“ディジタル”を表わす。クロック信号の周波数及び位相は、ディジタルサンプルの周波数と、アナログ信号IA及びQAに対するディジタル信号ID及びQDのディジタルサンプルの位相とを定める。タイミング再現ループ1109は、制御された発振器(図示しない)を含み、そこからA/D変換器1107I及び1107Qのクロック信号が得られる。制御された発振器は、ディジタル位相ロックドループ(図示しない)により制御されるので、ディジタルサンプルは、対応するアナログ信号IA及びQAの振幅レベル、即ち、アナログ信号の最大及び最小振幅に対応する最大及び最小サンプル値と同期させられる。換言すると、タイミング再現ループ1109は、A/D変換器1107I及び1107Qのサンプリング動作を中間周波信号と同期させる。
【0031】
同相ディジタル信号ID及び直交ディジタル信号QDは、“搬送波再現ループ”1111に結合される。搬送波再現ループ1111は、夫々のパルス信号IP及びQPを形成するため、アナログ信号IA及びQAの位相偏移が表わされたディジタルサンプル信号ID及びQDを復調する。各パルス信号IP及びQPは、データビットに対応するパルスの系列を含む。上記データビットは、伝送されたQPSK無線周波搬送波の信号I及びQの0°及び180°の位相偏移のいずれかに夫々対応する論理的ロー(“0”)レベル又は論理的ハイ(“1”)レベルを有する。信号成分IP及びQPは復号器13に結合され、復号器13において種々のデータビットはMPEG方式データパケットに形成される。
【0032】
搬送波再現ループ1111は、制御された発振器1111−1と、位相検波器1111−3と、ループフィルタ1111−5とからなるディジタル位相ロックドループ(PLL)を含む。位相検波器1111−3は、信号ID及びQDに応答して位相誤差信号を発生する。制御された発振器1111−1の公称周波数及び公称位相は、中間周波信号の公称周波数及び公称位相、従って、アナログ信号IA及びQAの公称周波数及び位相と、対応するディジタルサンプル信号ID及びQDとに対応する。
【0033】
動作中に、信号ID及びQDにより表わされた信号の位相偏移は、中間周波信号の位相及び周波数が正確な場合に位相誤差信号から容易に判定される。しかし、信号IA及びQAの位相及び周波数が正しくないならば、検出された位相偏移は0°及び180°ではなく、それらの値から偏移させられる。本質的に、位相誤差は、所謂データの“配置”内の理想的な2ビットのデータの位置に対し、2ビットの変調されたデータの“位置”の“チルト”を生じさせる。例えば、選択された無線周波信号の低ノイズブロックにより生じた周波数オフセットに起因した周波数誤差は、時間に関しQPSK信号の2ビットの復調されたデータの位置の所謂“回転”を生じさせる。図4に示されているように、QPSK変調のデータ配置は、信号I及びQの2個の実現可能な位相偏移の値により表わされた4個の可能な論理的組合せ(00,01,10及び11)に対応する4点を有する。位相検波器1111−3は、データ配置内の理想的な位置に対する復調されたデータの位置を測定する。データの回転とチルトを補正するため、制御された発振器1111−1の周波数、従って、位相は、回転が停止し、チルトが除去されるまで、位相検波器1111−3の出力信号に応答して変えられる。この点で復調されたデータは信頼性が高く、ループは“ロックされた”と言われる。高い論理レベルの信号LOCKは、データが高い信頼性で復調され、復号化が可能であることを示すため発生させられる。信号LOCKは、位相誤差の変化が所定の限界よりも低下したとき、位相誤差信号の微係数を調べることにより発生させられる。上記の如く、捕捉モードの間に、信号LOCKはマイクロプロセッサ19により監視され、局部発振器911の周波数は、信号LOCKが高い論理レベルを有するまで、マイクロプロセッサ19により調整される。
【0034】
限界の範囲内で、搬送波再現ループ1111は、中間周波数の周波数、従って、信号IA及びQAの周波数が不正確又はオフセットしているときでも、QPSKデータを復調することができる。しかし、周波数オフセットが非常に大きいならば、中間周波信号の周波数スペクトルの一部は、表面音響波フィルタ915の中心周波数に対する中間周波信号の偏移に起因して、表面音響波フィルタ915の通過域の外側に逸れる。これにより、受信器のSN比の劣化が生じる。従って、上記の如く、マイクロプロセッサ19は、中間周波信号の周波数オフセットを知らせるため、搬送波再現ループ1111により発生させられた信号FREQUENCYを監視する。周波数オフセットが所定の限界を超えたとき、マイクロプロセッサ19は、細かい同調モードの間に周波数オフセットを減少させるため、局部発振器周波数を調整することが可能になる。信号FREQUENCYは、位相検波器1111−3により検出された位相誤差を積分することにより発生される。
【0035】
上記の如く、局部発振器信号の周波数、従って、中間周波信号の周波数は、比較的大きな周波数の刻み幅、例えば、62.5kHzで変化し、QPSK復調器11は、このような比較的大きい周波数の刻み幅を追従し得ない。その結果として、適当な復調動作の中断と、ビデオ及びオーディオデータの損失が生じる。QPSK復調器11が比較的大きい周波数の変化を追従し得る可能性は、搬送波再現ループ1111のループ帯域幅、より詳しく言うと、ループフィルタ1111−5の応答の関数である。搬送波再現ループ1111のループ帯域幅は、応答時間を短縮するため任意に大きくするべきではない。その理由は、増加したループ帯域幅は、受信器のSN比、即ち、受信器が低レベルの信号を受信する能力を劣化させるからである。更に、応答時間を縮小するためPLL919のループ帯域幅を減少させることは望ましくない。その理由は、応答時間の短縮により、新しいトランスポンダの周波数が選択されたとき、過度に長い捕捉時間が生じるからである。上記の如く、細かい同調動作中に復調処理の中断の可能性を低下させるため、同調制御PLP919の応答時間は、同調電圧、従って、局部発振器911の周波数が細かい同調動作中に変更され得るレートを短縮するため、選択的に増加させられる。以下、この解決法を説明する。
【0036】
再度、図2、特に、上記の“ループフィルタ927”という名前の回路をを参照するに、ループフィルタ927は、PLL集積回路921内の増幅器921−11と、外部フィルタ回路網925とを含む。外部フィルタ回路網は、内部増幅器921−11と局部発振器911との間に縦続接続された第1のフィルタ段925−1と、第2の制御可能なフィルタ段925−2とを含む。
【0037】
第1のフィルタ段925−1と、PLL集積回路921の増幅器921−11は、積分器を形成する。より詳細に言うと、第1のフィルタ段925−1は、コモンエミッタ増幅器として設けられたバイポーラトランジスタQ1を含む。トランジスタQ1のベースは、集積回路端子を介して増幅器921−11の出力に接続される。トランジスタQ1のエミッタは信号接地に接続される。負荷抵抗R6は、トランジスタQ1のコレクタと、電源電圧源(+VCC)との間に接続される。抵抗R1と、キャパシタC1及びC2とを含むフィルタ部は、積分器を完成するため、集積回路端子を介してトランジスタQ1のコレクタと増幅器921−11との間の負帰還路に接続される。コモンエミッタ構造のトランジスタQ1により与えられる信号の反転のため、帰還は負帰還である。
【0038】
負帰還構造の形で接続された増幅器921−11と第1のフィルタ段925−1とからなる積分器の使用は、PLL回路919をタイプIIの位相ロックドループを形成する。タイプIIの位相ロックドループは、プログラマブル周波数分周器(÷N)921−3の出力に発生された局部発振器信号の分周されたバージョンと、基準周波数分周器(÷R)921−7の出力に発生された基準周波数信号との間の位相及び周波数の両方の差を最小限に抑えるので、局部発振器911の位相及び周波数の両方を安定化させる。
【0039】
第2のフィルタ段925−2は、抵抗R2、R4及びR5と、キャパシタC3及びC4とからなる2重の極、2重の零点のフィルタ部と、電界効果トランジスタQ2と比較的小さい値の抵抗R3とからなる電気的に制御されたスイッチ部とを含む。トランジスタQ2の導通状態は、マイクロプロセッサ19により発生させられた細かい同調信号FINE TUNEに応答して制御される。第2のフィルタ部925−2は、2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)を効果的にバイパスするか、或いは、第1のフィルタ部925−1と局部発振器911との間に2重の極、2重の零点のフィルタ部を含むため選択的に制御される。より詳細に言うと、同調システム9が細かい同調の動作モードではないとき、信号FINE TUNEは低い論理レベルを有し、トランジスタQ2の導通チャンネルは、低インピーダンス状態、又は、“オン”にされる。その結果として、第2のフィルタ部925−2の要素の抵抗R2、R4及びR5と、キャパシタC4及びC5は、“オン”状態のトランジスタQ2と比較的小さい値の抵抗R3とに起因して効果的にバイパスされる。細かい同調モードにおいて、信号FINE TUNEは、高い論理レベルを有し、トランジスタQ2の導通チャンネルは、高インピーダンス状態、又は、“オフ”にされる。その結果として、第2のフィルタ部925−2の抵抗R2、R4及びR5と、キャパシタC4及びC5は、第1のフィルタ部925−1と局部発振器911との間の経路に接続される。
【0040】
第2のフィルタ925−2のボード式振幅対周波数特性が図5に特性#1として示されている。振幅レベルはデジベル(dB)で表わされ、周波数軸は対数目盛である。特性#1は、2個の“極”P1及びP2と、2個の“零点”Z1及びZ2とを有し、極P1、零点Z1、零点Z2及び極P2が順次に周波数が高くなる順番に現れる。極P1は抵抗R2及びキャパシタC4に起因し、零点Z1は抵抗R2及びキャパシタC3に起因し、零点Z2は抵抗R5及びキャパシタC4に起因し、極Pは抵抗R5及びキャパシタC3に起因する。
【0041】
PLL919の全体の一巡応答の2個のボード式振幅対周波数特性が図5に示される。特性#2は、同調システム9が細かい同調モードではなく、ループフィルタ927が第1のフィルタ段925−1だけを含むとき、即ち、第2のフィルタ段925−2の2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)がバイパスされたときのループ応答である。特性#3は、同調システム9が細かい同調モードであり、ループフィルタ927が縦続接続された第1のフィルタ段925−1と、第2のフィルタ段925−2の2重の極、2重の零点のフィルタ部(R2、R4、R5、C3及びC4)とを含むときの一巡応答である。特性#2は、特性の重なり合いを回避するため特性#1及び#2に関して振幅の点で明確にスケーリングされていない。
【0042】
縦続された2段の全体の振幅対周波数特性は、二つの個別の特性の乗算的な積、或いは、振幅がデシベル(dB)レベルで表わされたときには加算的な積を生じ、特性#3は特性#1と特性#2の加算的な結合により得られることに注意する必要がある。特性#1の極は、特性#3の(負方向の)勾配の増加を生じさせる。特性#1の零点は、特性#3の(負方向の)勾配の減少を生じさせる。極P1は全体の一巡利得、即ち、全体の一巡帯域幅を減少させる。零点Z1及びZ2が無い場合に、特性#3の勾配は、周波数の1ディケード(decade)につき20dBよりも大きい勾配で0dBの振幅レベルと交差し、ループを不安定にされ、これにより、発振しがちになる。極P2は、抵抗R5及びキャパシタC3を必要とする回路のトポロジーに起因して付随的に生じる。それにもかかわらず、極P2は、PLL919の基準周波数信号のような帯域の外側の信号の一巡利得を減少させる(即ち、減衰を増加させる)点で有利である。
【0043】
同調システム9が細かい同調モードではないとき(特性#2)、一巡帯域幅はかなり広いので、PLL919の応答は比較的高速であることが図5から分かる。これに対し、同調システム9が細かい同調モードであるとき(特性#3)、一巡帯域幅はかなり狭いので、PLL919の応答はかなり遅い。
図2に示された第2のフィルタ段925−2を実現する際に、抵抗R4は、以下の理由のため、トランジスタQ1のコレクタで第1のフィルタ段925−1の出力をキャパシタC4から絶縁することが望ましい。キャパシタC4は、かなり大きい容量を有する。抵抗R4が無い場合(即ち、抵抗R4が直接接続により置換された場合)に、同調システムが捕捉モードにあり、かつ、スイッチングトランジスタが“オン”状態であるとき、キャパシタC4と抵抗R5の直列接続は、第1のフィルタ段925−1の出力と分路内で直接的に接続される。これは、捕捉時間の所望されない増加を生じる傾向がある。しかし、比較的大きい値の抵抗R4は、第1のフィルタ段925−1の出力をキャパシタC4から絶縁させ、これにより、キャパシタCが捕捉時間を著しく増大させることを阻止する。
【0044】
更に、かなり大きい値が与えられたキャパシタC4に関して、捕捉モードがキャパシタC4を捕捉モード中に発生させられた同調電圧まで充電(又は放電)させた後、細かい同調動作の開始を許可する前に、所定の時間の遅延を設けることが望ましい。かかる遅延は、図3のフローチャートに示されたようにプログラム制御下のマイクロプロセッサ19により得られる。
【0045】
捕捉動作を高速化させるべくPLL919の応答時間を変えるため、図2に示されているように動的な“スピードアップ”回路925−3を第1のフィルタ段925−1に追加することが望ましい。スピードアップ回路925−3は、プッシュ・プル構造の対抗した導通タイプのバイポーラトランジスタQ3及びQ4と、抵抗R7とを含む。共通に接続されたトランジスタQ3及びQ4のベースは、キャパシタC1の一方の側に接続され、共通に接続されたエミッタは、抵抗R7 を介してキャパシタC1のもう一方の側に接続される。トランジスタQ3及びQ4のコレクタは、逆の極性の夫々の電源電圧源+VCC及び−VCCに接続される。
【0046】
外部フィルタ回路網925の成分値の一例は以下の表に示される。
【0047】
【表1】
【0048】
動作中に、新しいトランスポンダ周波数が選択されるときのように大きい周波数変化が生じたとき、大きい誤差信号が発生され、対応する大きい電圧が抵抗R1の両端に発生する。変化の極性に依存して、トランジスタQ3又はQ4の一方がターンオンし、電流を“供給”又は“減少”させる。これにより、一巡利得に有効な増加が生じ(即ち、特性#2が上方に移動され)、結果的に捕捉時間の短縮が得られる。PLL919が所望の周波数に接近し、かつ、誤差信号が減少すると共に、“オン”状態のトランジスタはターン“オフ”される。スピードアップ回路925−3と類似したスピードアップ回路は、他のスピードアップ回路と共に、1995年6月20日にデビッド エム バッドガー(David M. Badger) により出願され、本願出願人に譲受された発明の名称“高速動作制御システム”の米国特許出願第08/504,849号明細書に詳細に記載されている。
【0049】
本発明は、特定の応用の特定の実施例に関する例により説明されたが、他の応用に適合するよう変更がなされることは当業者により認められる。この点に関して、本発明は、フィルタ部が増幅器の帰還路に含まれた負帰還形の積分器を利用する閉ループ配置の応答時間を変更することが望ましいとき利用される。更に、この点に関し、本発明の説明は、ループ応答時間の増加を必要とする応用に関して行われたが、本発明はループの応答時間を短縮させるため利用してもよい。更に、本発明の説明は、特定の回路トポロジーに関して行われたが、本発明は他のトポロジーが利用された場合にも利用可能である。例えば、図2に示された積分器配置の負帰還は共通エミッタ構造のトランジスタQ1により与えられた信号反転に因るが、帰還を他の方法で与えても構わない。例えば、共通エミッタ構造のトランジスタQ1は、増幅器921−11が反転増幅器の場合には取り除くことができる。更に、単一入力増幅器921−11の代わりに、非反転及び反転の両方の入力を有する増幅器が利用された場合、負帰還は、抵抗R1と、キャパシタC1及びC2とを含むフィルタ部を反転入力に接続することにより与えられ、共通エミッタ構造のトランジスタQ1を取り除くことが可能である。上記及び他の変更は、特許請求の範囲の請求項により定義された本発明の精神の範囲内に含まれることが意図されている。
【図面の簡単な説明】
【図1】本発明の好ましい一実施例の説明に参照される同調システムを含むディジタル衛星テレビジョン受信器のブロック図である。
【図2】図1に示された同調システムに使用された位相ロックドループ同調制御集積回路のブロック図と、本発明の一面に従って構成された制御可能な位相ロックドループフィルタの回路実装の概略図とを含む図である。
【図3】図1に示された同調システム用のマイクロプロセッサ制御プログラムのフローチャートである。
【図4】図1に示された衛星受信器に使用され、本発明の一面が向けられた問題を理解するために有用なディジタルデータ復調器のブロック図である。
【図5】本発明の一面に従って、図2に示された制御可能な位相ロックドループフィルタと関係した振幅対周波数応答特性のグラフである。
【符号の説明】
1 アンテナ
3 低ノイズブロック変換器
3−1,905 無線周波増幅器
3−3,909,1101I,1101Q ミキサ
3−5 発振器
5 屋外ユニット
7 屋内ユニット
9 同調システム
11 QPSK復調器
13 復号器
15 輸送ユニット
17 データ処理ユニット
19 マイクロプロセッサ
901 入力
903 広帯域フィルタ
907 調整可能帯域通過フィルタ
911 局部発振器
913 中間周波増幅器
915 中間周波フィルタ
919 位相ロックドループ配置
921 位相ロックドループ集積回路
921−1 プリスケーラ分周器
921−3 プログラマブル分周器(÷N)
921−5 発振器増幅器
921−7 基準周波数分周器(÷R)
921−9,1111−3 位相検波器
921−11 増幅器
923 外部周波数基準水晶
925 外部フィルタ回路網
925−1 第1のフィルタ段
925−2 第2のフィルタ段
925−3 スピードアップ回路
927 ループフィルタ
1103 発振器
1105 位相偏移回路網
1107I,1107Q アナログ/ディジタル変換器
1109 タイミング再現ループ
1111 搬送波再現ループ
1111−1 制御された発振器
1111−5 ループフィルタ
Claims (1)
- 発振器制御信号に応答して制御された周波数を有する制御された発振器信号を発生する制御型発振器、基準周波数を表す信号のソース、上記制御された発振器信号と上記基準周波数を表す上記信号との間の位相及び周波数の関係を表す誤差信号を発生する手段、並びに、上記発振器制御信号を発生するため上記誤差信号をフィルタ処理するループフィルタを含む閉ループ装置と、
上記閉ループ装置の動作モードを制御するモード指定制御信号を発生する手段とにより構成され、
上記閉ループ装置の上記ループフィルタは、積分器を形成するため負帰還構造に接続された増幅器及び第1のフィルタ部と、上記積分器と縦続接続された第2のフィルタ部と、上記第2のフィルタ部に接続され上記モード指定制御信号に応答して上記第2のフィルタ部の動作を変更するフィルタ制御部とを含み、
上記フィルタ制御部は、上記モード指定制御信号に応答して上記第2のフィルタ部を選択的にバイバスさせるスイッチング部を含み、
上記第2のフィルタ部は、上記閉ループ装置の安定性を維持したまま上記閉ループ装置の応答時間を増加させる振幅対周波数応答特性を有し、
上記振幅対周波数応答特性は、周波数が高くなる順に1番目の極、1番目の零点及び2番目の零点を含む、装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57978395A | 1995-12-28 | 1995-12-28 | |
US579783 | 1995-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09200047A JPH09200047A (ja) | 1997-07-31 |
JP3560750B2 true JP3560750B2 (ja) | 2004-09-02 |
Family
ID=24318341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34605296A Expired - Fee Related JP3560750B2 (ja) | 1995-12-28 | 1996-12-25 | 制御可能な応答時間を備えた位相ロックドループ |
Country Status (7)
Country | Link |
---|---|
US (1) | US5748046A (ja) |
EP (1) | EP0782271B1 (ja) |
JP (1) | JP3560750B2 (ja) |
KR (1) | KR100413715B1 (ja) |
CN (1) | CN1133271C (ja) |
BR (1) | BR9606198A (ja) |
DE (1) | DE69619783T2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839548B1 (en) * | 1996-03-01 | 2005-01-04 | International Business Machines Corporation | Radio transmitter |
JP3225837B2 (ja) * | 1996-04-19 | 2001-11-05 | 松下電器産業株式会社 | 高周波信号受信装置 |
JP3185918B2 (ja) * | 1996-08-05 | 2001-07-11 | 株式会社村田製作所 | 電子装置 |
US6046781A (en) * | 1997-01-07 | 2000-04-04 | Samsung Electronics Co., Ltd. | Automatic fine tuning of TV receiver for receiving both digital and analog TV signals |
US6445425B1 (en) * | 1997-01-07 | 2002-09-03 | Samsung Electronics Co., Ltd. | Automatic fine tuning of receiver for digital television signals |
JPH10233816A (ja) | 1997-02-21 | 1998-09-02 | Sharp Corp | デジタル衛星受信機 |
FR2764158B1 (fr) * | 1997-06-03 | 1999-08-20 | Texas Instruments France | Procede et dispositif d'estimation du decalage de frequence dans un signal recu par un demodulateur de telephone mobile |
KR100471307B1 (ko) * | 1997-12-31 | 2005-05-27 | 대우텔레텍(주) | 이동단말기에서의 중간주파수 자동제어장치 |
GB9804708D0 (en) * | 1998-03-05 | 1998-04-29 | Nec Technologies Uk Ltd | Radio transmitter/reciever channel selection |
DE69909994T2 (de) * | 1998-04-17 | 2004-03-04 | Thomson Licensing S.A., Boulogne | Abstimmsystem mit suchlaufalgorithmus für satellitenempfänger mit lnb-frequenzabweichung |
EP1046229B1 (en) | 1998-10-22 | 2005-04-06 | Koninklijke Philips Electronics N.V. | Frequency synthesizer |
US6188247B1 (en) * | 1999-01-29 | 2001-02-13 | International Business Machines Corporation | Method and apparatus for elimination of parasitic bipolar action in logic circuits for history removal under stack contention including complementary oxide semiconductor (CMOS) silicon on insulator (SOI) elements |
DE19918057C2 (de) * | 1999-04-21 | 2002-11-07 | Infineon Technologies Ag | Vorrichtung zur Einstellung der Abstimmspannung von Abstimmschwingkreisen |
JP3190318B2 (ja) * | 1999-07-07 | 2001-07-23 | 三菱電機株式会社 | 周波数誤差推定装置および周波数誤差推定方法 |
US6389092B1 (en) * | 1999-08-11 | 2002-05-14 | Newport Communications, Inc. | Stable phase locked loop having separated pole |
US6993106B1 (en) | 1999-08-11 | 2006-01-31 | Broadcom Corporation | Fast acquisition phase locked loop using a current DAC |
KR20020038013A (ko) * | 2000-11-16 | 2002-05-23 | 윤종용 | 2계위 망동기의 발진기 교정 주기 감소 방법 |
DE60041546D1 (de) * | 2000-12-28 | 2009-03-26 | Renesas Tech Corp | PLL-Schaltung mit reduzierter Einschwingzeit |
KR100820278B1 (ko) * | 2002-03-11 | 2008-04-07 | 엘지이노텍 주식회사 | 수정 진동자를 공용으로 사용하는 튜너 |
KR101009956B1 (ko) * | 2002-06-04 | 2011-01-20 | 톰슨 라이센싱 | 컴퓨터로 판독 가능한 매체 및 무선 오디오 파일 신호 송신에서 신호 손실을 검출하는 방법 및 장치 |
DE10243504A1 (de) * | 2002-09-19 | 2004-04-01 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zum Abstimmen der Oszillationsfrequenz |
US7167694B2 (en) * | 2003-04-14 | 2007-01-23 | Silicon Laboratories Inc. | Integrated multi-tuner satellite receiver architecture and associated method |
JP4434825B2 (ja) * | 2003-05-08 | 2010-03-17 | パナソニック株式会社 | インパルス波形生成装置 |
FR2857199A1 (fr) * | 2003-07-01 | 2005-01-07 | Thomson Licensing Sa | Procede de demodulation dans une stb |
GB0323936D0 (en) * | 2003-10-11 | 2003-11-12 | Zarlink Semiconductor Inc | Digital phase locked loop with selectable normal or fast-locking capability |
US6980060B2 (en) | 2003-10-23 | 2005-12-27 | International Business Machines Corporation | Adaptive method and apparatus to control loop bandwidth of a phase lock loop |
KR20070113564A (ko) * | 2006-05-25 | 2007-11-29 | 엘지전자 주식회사 | 방송 수신기와 데이터 수신 채널 인터페이스 방법 및데이터 구조 |
US8090335B1 (en) * | 2006-07-11 | 2012-01-03 | Xilinx, Inc. | Method and apparatus for an adaptive step frequency calibration |
US7772931B2 (en) * | 2008-06-08 | 2010-08-10 | Advantest Corporation | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop |
US9100088B2 (en) | 2012-06-15 | 2015-08-04 | Maxlinear, Inc. | Method and system for guard band detection and frequency offset detection |
US9385731B2 (en) * | 2014-07-16 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company Limited | Phase-locked loop (PLL) |
CN114598320A (zh) * | 2022-03-31 | 2022-06-07 | 上海韬润半导体有限公司 | 用于锁相环的环路滤波器以及锁相环 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4290028A (en) * | 1979-07-30 | 1981-09-15 | International Telephone And Telegraph Corporation | High speed phase locked loop frequency synthesizer |
US4670888A (en) * | 1985-11-07 | 1987-06-02 | Agile Systems, Inc. | Frequency modulated modem transmitter |
US4801896A (en) * | 1987-07-01 | 1989-01-31 | Rockwell International Corporation | Circuit providing improved lock-in for a phase-locked loop |
JPH02177725A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | Pllシンセサイザ回路 |
JP2819876B2 (ja) * | 1991-08-20 | 1998-11-05 | 松下電器産業株式会社 | 周波数シンセサイザ |
US5389899A (en) * | 1991-08-30 | 1995-02-14 | Fujitsu Limited | Frequency synthesizer having quick frequency pull in and phase lock-in |
JP2875472B2 (ja) * | 1994-01-19 | 1999-03-31 | 日本無線株式会社 | Pllシンセサイザ及びその制御方法 |
-
1996
- 1996-12-18 DE DE69619783T patent/DE69619783T2/de not_active Expired - Fee Related
- 1996-12-18 EP EP96402784A patent/EP0782271B1/en not_active Expired - Lifetime
- 1996-12-25 JP JP34605296A patent/JP3560750B2/ja not_active Expired - Fee Related
- 1996-12-27 KR KR1019960082419A patent/KR100413715B1/ko not_active IP Right Cessation
- 1996-12-27 BR BR9606198A patent/BR9606198A/pt not_active IP Right Cessation
- 1996-12-28 CN CN96116755A patent/CN1133271C/zh not_active Expired - Fee Related
-
1997
- 1997-06-25 US US08/882,129 patent/US5748046A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR970055561A (ko) | 1997-07-31 |
KR100413715B1 (ko) | 2004-03-30 |
EP0782271A1 (en) | 1997-07-02 |
CN1158029A (zh) | 1997-08-27 |
BR9606198A (pt) | 1998-08-18 |
US5748046A (en) | 1998-05-05 |
JPH09200047A (ja) | 1997-07-31 |
DE69619783D1 (de) | 2002-04-18 |
MX9606747A (es) | 1997-09-30 |
DE69619783T2 (de) | 2002-10-02 |
CN1133271C (zh) | 2003-12-31 |
EP0782271B1 (en) | 2002-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3560750B2 (ja) | 制御可能な応答時間を備えた位相ロックドループ | |
JP3537617B2 (ja) | 細かい同調用装置を備えたディジタル衛星受信器用同調システム | |
MXPA96006746A (en) | Tuner system for a satelliteigital receiver with tuning provisions f | |
CA2222575C (en) | Tuner for digital satellite receiver | |
KR100426332B1 (ko) | 디지털위성수상기의튜너를위한탄성표면파필터 | |
KR0157531B1 (ko) | 텔레비젼신호 수신기에서 디지탈 반송파 복구 장치 및 방법 | |
US5528633A (en) | Tuner with quadrature downconverter for pulse amplitude modulated data applications | |
WO1996039745A9 (en) | Tuner for digital satellite receiver | |
KR100434006B1 (ko) | 디지탈방송수신기 | |
JP4338895B2 (ja) | Dbsプロダクト用lnbドリフト・システム | |
US4748683A (en) | Electronic tuning type FM receiver | |
US7233368B2 (en) | Down-converter | |
JPH0730824A (ja) | ディジタル放送受信機 | |
KR100249234B1 (ko) | 디지털 잔류측파대 복조장치 | |
MXPA96006747A (en) | Phase cycle secured with response time controla | |
JP4536174B2 (ja) | テレビジョンチューナ | |
KR100413412B1 (ko) | 디지탈 잔류측파대(vsb) 복조장치 | |
KR100309097B1 (ko) | 텔레비젼수신기의정밀튜닝방법및장치와잔류측파대신호정합방법및장치 | |
JPH0336139Y2 (ja) | ||
JPH08251044A (ja) | 受信装置 | |
MXPA97009741A (en) | Tuner for satellite receiver digi | |
JPH09321818A (ja) | ディジタル衛星放送受信機 | |
MXPA97009742A (en) | Superficial acoustic wave filter for a digi satellite receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |