KR100413412B1

KR100413412B1 - 디지탈 잔류측파대(vsb) 복조장치

Info

Publication number: KR100413412B1
Application number: KR1019970015707A
Authority: KR
Inventors: 허서원
Original assignee: 엘지전자 주식회사
Priority date: 1997-04-25
Filing date: 1997-04-25
Publication date: 2004-04-14
Also published as: KR19980078239A

Abstract

HDTV에서 잔류측파대(VSB) 복조를 디지탈로 처리하는 디지탈 VSB 복조 장치에 관한 것으로서, 특히 중간 주파수를 π/2로 낮추고 A/D 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, 디지탈 영역에서 VSB 신호의 복조를 수행할 수 있게되어 반송파의 위상차를 정확히 90°유지할 수 있으므로 복조 성능을 향상시키고 집적화 및 ASIC 설계가 용이해지며, 또한, 심볼 사이의 값을 동일 위상 신호가 아닌 이상 위상 신호로부터 필터 처리를 통하여 복원한 후 이 값을 가지고 시스템의 초기 구동시 송수신간의 심볼 클럭의 주파수 차를 맞춘 후에 DS 마다 존재하는 동기 신호의 대칭성을 이용하여 타이밍 정보를 복구함으로써, 정확한 타이밍 정보의 복구 및 DS 동기를 검출할 수 있다.

Description

디지탈 잔류측파대(VSB) 복조장치

본 발명은 고선명 텔레비젼(High Definition Television ; HDTV)에 관한 것으로서, 특히 HDTV에서 잔류측파대(Vestigial Side Band ; VSB) 복조를 디지탈로 처리하는 디지탈 VSB 복조 장치에 관한 것이다.

미국의 HDTV 전송 시스템 규격으로 확정된 8VSB 변조는 신호를 진폭 변조했을 때, 반송파를 중심으로 위아래로 생기는 두개의 측대역중 한쪽 측대역 신호를 크게 감쇠시켰을 때의 나머지 부분만을 변조하는 방식이다.

이때, 상하 양측파 대역을 쓰는 DSB(Double Side Band)가 대역 효율이 떨어짐으로 한쪽 측파대만을 사용하는 SSB(Single Side Band)가 대두되었는데 필터 구현상 VSB로 발달하게 되었다.

즉, 상기 8VSB란 전송되는 신호의 레벨이 8개이고, 이를 공중파로 날려 보내기 위하여 사용하는 변조 방식으로 상기 VSB를 사용한다.

따라서, 방속국에서 디지탈 데이타를 8VSB로 변조하여 안테나를 통해 공중으로 날려 보내면 각 가정에 있는 HDTV 수신기로 이를 수신 및 복조하여 시청할 수 있다.

한편, 방송국에서 VSB 변조를 할 때 수신기에서 신호를 정확히 복조하게 하기 위하여 파일럿(Pilot) 신호를 실어서 공중으로 날려 보내게 된다.

이때, HDTV 방송으로 사용되는 주파수가 현재의 엔티에스시(NTSC) TV 방송과 같은 주파수를 사용하게 되므로 NTSC 방송에 영향을 주지 않기 위하여 파일럿의 크기는 아주 작은 값을 가져야 한다.

따라서, 8VSB의 8개의 신호레벨중 인접한 2개의 레벨 간격은 '2'라고 할 때 파일럿의 크기는 '1.25'이므로 전송신호의 파워를 0.3dB 증가시키도록 정해진다.

도 1은 미국의 제니스(zenith)사에서 사용하였던 종래의 VSB 복조 장치의 구성 블럭도로서, 채널 튜닝 신호를 입력받아 제 1 로컬 주파수(1st L.O.)를 생성하여 출력하는 주파수 합성기(103), 안테나(101)를 통해 입력되는 방송 신호와 제 1 로컬 주파수(1st L.O.)를 곱하여 원하는 방송 신호의 주파수만을 선택한 후 VCO(Voltage Controlled Oscillator)(114)로부터 출력되는 제 2 로컬 주파수(2nd L.O.)와 곱하여 일반 회로에서 다루기 쉬운 주파수 대역인 중간 주파수(Intermediate Frequency ; IF)로 변환하는 튜너(102), 상기 튜너(102)에서 출력되는 IF 신호에서 정보가 존재하는 대역만을 남기고 나머지 구간을 제거하는 SAW(Surface Acoustic Wave) 필터(104), 상기 SAW 필터(104)에서 출력되는 신호를 증폭하는 IF 증폭기(105), 기준 발진기(106)의 중심 주파수가 고정되어 있는 주파수를 90°위상 지연시키는 위상 지연기(107), 상기 위상 지연된 기준 발진기(106)의 출력 신호와 상기 IF 증폭기(105)에서 증폭된 신호를 곱하여 I 채널 신호를 출력하는 제 1 믹서(108), 상기 중심 주파수가 고정되어 있는 기준 발진기(106)의 출력 신호와 상기 IF 증폭기(105)에서 증폭된 신호를 곱하여 Q 채널 신호를 출력하는 제 2 믹서(109), 2차 수동필터로 구성되어 상기 I 채널 신호중 소정의 저주파수 대역신호만을 통과시키고 동시에 I채널 신호의 주파수에 따라서 그것의 위상을 변경시키는 자동 주파수 제어(Automatic Frequency Control ; AFC) 필터(110), 상기 AFC 필터(110)의 출력 신호를 소정 이득으로 증폭시키고 리미팅시키는 리미터(111), 상기 제 2 믹서(109)의 Q 채널 신호와 상기 리미터(111)의 출력 신호를 곱하여 출력하는 제 3 믹서(112), 상기 제 3 믹서(112)의 출력 신호중 소정의 저주파수 대역신호만을 통과시키고 통과된 신호를 선택된 반송파가 원하는 주파수로 교정되도록 하기위한 루프제어 신호로서 VCO(114)로 제공하는 자동 위상 제어(Automatic Phase Control ; APC) 필터(113), 및 상기 APC 필터(113)의 제어에 의해 제 2 로컬 주파수(2nd L.O.)를 튜너(102)로 출력하는 VCO(114)로 구성된다.

이와같이 구성된 도 1에서, 우선 공중에 있는 방송신호는 안테나(101)를 거쳐 수신기의 튜너(102)에 입력된다.

또한, 주파수 합성기(103)는 사용자가 선택하는 채널 튜닝 신호를 입력받아 원하는 방송신호와의 주파수 차가 920MHz인 제 1 로컬 주파수(1st L.O.)를 생성한다.

상기 튜너(102)는 안테나(101)에서 출력되는 다수의 방송 신호와 주파수 합성기(103)에서 출력되는 제 1 로컬 주파수(1st L.O.)를 곱하여 안테나(101)를 통해 입력되는 신호중 원하는 방송신호의 주파수를 920MHz가 되게 한다.

그리고나서, VCO(114)로부터 출력되는 제 2 로컬 주파수(2nd L.O.)와 곱하여 원하는 방송신호의 주파수를 46.69MHz의 중간 주파수로 낮춘다.

이때, HDTV 방송 신호는 46.69MHz의 중간 주파수로부터 6MHz의 대역내에 모든 정보가 존재하므로 SAW 필터(104)에서는 튜너(102)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한다.

상기 SAW 필터(104)의 출력은 IF 증폭기(105)에서 증폭된 후 제 1, 제 2 믹서(108,109)에 입력된다.

한편, 중심 주파수가 46.69MHz으로 고정되어 있는 기준 발진기(106)의 출력은 제 2 믹서(109)에 입력되어 IF 증폭기(105)의 출력과 곱해져서 Q 채널 신호를 생성한다.

또한, 기준 발진기(106)의 출력은 위상 지연기(107)에서 위상이 90° 지연되어 상기 제 1 믹서(108)에 입력된다.

여기서, 상기 위상 지연된 신호는 상기 IF 증폭기(105)의 출력신호와 곱해져서 I 채널 신호를 생성하게 되는 것이다.

한편, 방송국에서 삽입한 파일럿의 주파수는 상기 IF 증폭기(105)의 출력에서 정확하게 46.69MHz에 존재해야 나머지 수신단에서 정상 동작을 하게 되는데 보통의 경우에 정확하게 46.69MHz가 아닐때가 많이 있다.

그런데, 기준 발진기(106)의 출력 주파수는 46.69MHz으로 고정되어 있으므로 IF 증폭기(105)에서 파일럿의 출력 주파수가 46.69MHz가 아닐 경우에는 제 1, 제 2 믹서(108,109)에서 출력되는 두 주파수의 차이에 해당하는 만큼의 비트(Beat)가 존재하게 된다.

상기 비트 주파수(Beat Frequency)를 제거하기 위하여 FPLL을 사용하게 된다.

즉, 기준 발진기(106)의 발진 주파수는 46.69MHz으로 고정시키고 VCO(114)의 발진 주파수를 변화시킴에 의해 IF 신호 반송파의 주파수 및 위상을 변화시켜 비트 주파수를 제거한다.

상기 VCO(114)의 발진 주파수를 이동시키는 방향과 크기를 찾아내는 것이 FPLL의 목적이다.

AFC 필터(110), 리미터(111), 제 3 믹서(112), 및 APC 필터(113)를 상기된 FPLL이라 칭하며, 그 동작은 다음과 같다.

즉, 제 1 믹서(108)의 출력인 I 채널 신호는 출력 주파수가 ωo이고, IF 증폭기(105)의 파일럿 출력 주파수가 ωi일 때 cos(ωi-ωo)t = cos △ωt가 된다.

여기서, △ω = ωo-ωi(비트 주파수)이다.

한편, 제 2 믹서(109)의 출력인 Q 채널 신호는 sin △ωt의 형태를 가진다.

상기 AFC 필터(110)는 ±100KHz의 비트 주파수를 록킹할 수 있는 2차 수동 필터로 구성되며, 저역 통과 필터(LPF)의 특성과 함께 주파수를 위상으로 변화시켜주는 특성도 가지고 있어, 상기 I 신호의 각각의 비트 주파수에 대하여 위상값을 출력한다.

이때, AFC 필터(110)의 출력은 리미터(111)에 입력되어 증폭 및 리미팅된다.

상기 리미터(111)의 출력은 Q 채널 신호와 함께 제 3 믹서(112)에서 곱해져서 출력된다.

상기 제 3 믹서(112)의 출력은 2KHz로 신호의 대역을 제한하는 APC 필터(113)를 통과하여 VCO(114)를 제어한다.

상기에서 비트 주파수가 존재하여 리미터(111)의 출력이 변할 때 FLL 과정을 수행하게 되고, 상기 FLL이 끝나고 리미터(111)의 출력이 더이상 변하지 않을때 위상을 바로 잡아주는 PLL 과정이 시작된다.

그러나, 종래의 VSB 복조 장치는 상기된 도 1에서와 같이 VSB 복조를 아날로그 영역에서 수행하므로 다음과 같은 문제점이 있다.

첫째, 아날로그 소자를 사용하므로 I 채널 신호와 Q 채널 신호가 정확히 90°의 위상차를 유지하기 어려워 복조성능이 저하된다.

둘째, 응용 주문형 집적회로(Application Specific Intergrated Circuit ; ASIC) 설계시 집적화가 어렵고, 집적한다 하더라도 그 부피가 커지게 된다.

셋째, 온도 특성등에 민감하여 아날로그 소자의 특성 열화에 의한 신호 특성열화가 발생하여 계속적인 미세 조정이 필요하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 중간 주파수를 π/2로 낮추고 아날로그/디지탈 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, VSB 복조를 디지탈 영역에서 수행하는 디지탈 VSB 복조 장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 VSB 복조 장치의 특징은, 입력되는 제 1 중간 주파수(IF) 신호를 외부로부터 입력되는 소정의 주파수와 곱하여 상기 입력되는 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 π/2로 변환하는 저주파 IF 신호 출력부와, 상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지탈 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 출력에 cos π/2, sin π/2를 곱하여 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 복조한 후 I 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 채널 신호 출력부와, 상기 채널 신호 출력부에서 출력되는 I 채널 디지탈 신호를 이용하여 데이타 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와, 상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부를 포함하여 구성되는데 있다.

본 발명에 따른 디지탈 VSB 복조장치의 다른 특징은, 입력되는 제 1 중간 주파수(IF) 신호를 외부로부터 입력되는 소정의 주파수와 곱하여 상기 입력되는 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 π/2로 변환하는 저주파 IF 신호 출력부와, 상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지탈 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 출력에 cos π/2, sin π/2를 곱하여 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 복조한 후 Q 채널 디지탈 신호를 필터링하여 심볼 사이의 값을 이상 위상 신호로부터 구하는 채널 신호 출력부와, 시스템 초기에는 I 채널 디지탈 신호와 필터링에 의해 구한 심볼 사이의 값을 이용하여 송수신 기간의 심볼 클럭의 주파수 차를 맞춘 후에 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와, 상기 채널 신호 출력부에서 출력되는 I 채널 디지탈 신호를 이용하여 데이타 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부를 포함하여 구성되는데 있다.

도 1은 종래의 VSB 복조 장치의 구성 블럭도

도 2는 본 발명에 따른 디지탈 VSB 복조 장치의 일실시예를 나타낸 구성 블럭도

도 3a, 도 3b는 도 2의 채널 신호 출력부의 주파수 스펙트럼을 나타낸 도면

도 4는 도 2의 채널 신호 출력부를 등가적으로 나타낸 구성 블럭도

도 5는 본 발명에 따른 디지탈 VSB 복조 장치의 다른 실시예를 나타낸 구성 블럭도

도 6은 도 5의 채널 신호 출력부를 등가적으로 나타낸 구성 블럭도

도 7은 본 발명에 따른 디지탈 VSB 복조 장치의 또다른 실시예를 나타낸 구성 블럭도

도 8은 본 발명에 따른 심볼 클럭의 주파수 차를 없애기 위한 구성 블럭도

도 9는 본 발명에 따른 반송파 복구부의 상세 블럭도

도면의 주요부분에 대한 부호의 설명

200 : 아날로그 처리부201 : 튜너

202 : SAW 필터203 : AGC 증폭기

204 : 믹서205 : 로우패스필터

206 : 버퍼 증폭기220 : 디지탈 처리부

207 : A/D 컨버터208 : 역회전부

209 : 제 1 믹서210 : 제 2 믹서

211 : 데시메이터212 : DS 동기 복구부

213 : 타이밍 복구부214 : AGC

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 디지탈 VSB 복조 장치의 구성 블럭도이다.

도 2를 보면, 제 1 IF 신호를 제 1 IF 신호보다 더 낮은 제 2 IF 신호로 변환하는 아날로그 처리부(200)와 상기 아날로그 처리부(200)의 출력을 디지탈로 변환 및 복조하는 디지탈 처리부(220)로 구성된다.

상기 아날로그 처리부(200)는 안테나를 통해 입력되는 RF 신호중 일정 주파수 대역만을 선택하고 46.69MHz의 제 1 중간 주파수로 변환하는 튜너(201), 상기 튜너(201)를 통해 출력되는 제 1 중간 주파수를 필터링하는 SAW 필터(202), 상기 SAW 필터(202)를 거쳐 46.69MHz의 제 1 중간 주파수가 출력되면 이를 증폭하는 증폭기(203), 상기 증폭된 제 1 중간 주파수를 소정 주파수(cos (ωct))와 곱하여 입력되는 제 1 중간 주파수보다 더 낮은 제 2 중간 주파수 즉,

가 되도록 하는 믹서(204), 상기 믹서(204)에서 출력되는 제 2 중간 주파수를 로우패스필터링하는 LPF(205), 및 상기 LPF(205)의 출력을 증폭하는 버퍼 증폭기(206)를 포함하여 구성된다.

상기 디지탈 처리부(220)는 상기 아날로그 처리부(200)의 버퍼 증폭기(206)의 출력을 심볼 주파수의 2배로 A/D 샘플링하는 A/D변환기(207), 상기 A/D 변환기(207)의 출력에 cos n·π/2, sin n·π/2를 곱하여 기저대역의 I, Q 채널 디지탈 신호로 복조하고, I 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 채널 신호 출력부(217), 상기 채널 신호 출력부(217)에서 출력되는 I 채널 디지탈 신호를 이용하여 데이타 세그먼트(Data Segment ; DS)마다 존재하는 동기를 복구하는 DS 동기 복구부(212), DS 동기 복구부(212)에서 복구된 DS 동기를 이용하여 A/D 컨버터(207)의 A/D 클럭(A/D clk)으로 사용할 타이밍을 복구하는 타이밍 복구부(213), 상기 복구된 DS 동기를 이용하여 전송 채널상의 신호 열화를 보상하는 FS 동기 복구부(215), 상기 A/D 컨버터(207)의 출력과 DS 동기 복구부(212)의 출력을 이용하여 수신 신호를 일정한 진폭 레벨로 유지시키는 AGC(214), 및 상기 I, Q 채널 디지탈 신호를 이용하여 반송파(Carrier)를 복구하는 반송파 복구부(216)를 포함하여 구성된다.

상기 채널 신호 출력부(217)는 상기 A/D변환기(207)의 출력에

을 곱하여 기저대역의 I 채널 디지탈 신호를 출력하는 제 1 믹서(209), 상기 A/D 변환기(207)의 출력에

을 곱하여 기저대역의 Q 채널 디지탈 신호를 출력하는 제 2 믹서(210), 상기 제 1 믹서(209)에서 출력되는 I 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 데시메이터(211)로 구성된다.

미언급된 역회전부(208)는 반송파 복구를 디지탈 영역에서 가능하게 한다.

또한, 상기 역회전부(208)는 아날로그 영역에서 VCO를 구성하여 동작하게 하여도 동작이 가능하다.

이와같이 구성된 본 발명에서 튜너(201)는 안테나를 통해 입력되는 RF 신호중 사용자가 선택한 일정 주파수 대역만을 선택한 후 46.69MHz의 제 1 중간 주파수로 변환하여 SAW 필터(202)로 출력한다.

이때, HDTV 방송 신호는 46.69MHz의 중간 주파수로부터 6MHz의 대역내에 모든 정보가 존재하므로 SAW 필터(202)에서는 튜너(201)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한다.

상기 SAW 필터(202)의 출력은 AGC 증폭기(203)에서 소정의 이득으로 증폭된 후 믹서(204)로 출력된다.

이때, 디지탈 영역에서 VSB 복조를 하기 위해서는 튜너(201)에서 변환된 제 1 중간 주파수보다 더 낮은 주파수의 중간 주파수로 변환하여야 한다.

즉, 46.69MHz를 그대로 A/D 컨버터(207)에서 A/D 샘플링하는 경우 필요한 클럭 신호의 주파수는 여러 요소를 고려할 때 186.76MHz(46.69MHz * 4)이어야 하는데, 이것을 구현하기 위해서는 하드웨어적으로 부담이 너무 크다.

따라서, 믹서(204)에서는 상기 AGC 증폭기(203)의 출력에 cos (ωct)를 곱하여 제 2 중간 주파수를 출력하는데, 믹서(204)의 출력이 π/2 즉, 두 주파수의 차가 5.38MHz가 되도록 한다.

그리고, 상기 믹서(204)의 출력은 LPF(205)를 통해 한쪽 측파대의 일부가 제거된 후 버퍼 증폭기(206)에서 증폭되어 A/D 컨버터(207)로 입력된다.

상기 A/D 컨버터(207)는 심볼 주파수의 2배의 주파수로 상기 버퍼 증폭기(206)에서 출력되는 제 2 아날로그 중간 주파수를 디지탈 중간 주파수로 변환하고, 이때의 주파수 스펙트럼이 도 3a에서와 같이 나타난다.

상기 디지탈로 변환된 중간 주파수는 채널 신호 출력부(217)의 제 1, 제 2 믹서(209,210)에서 복조가 수행되어 기저대역(baseband)으로 변환된다.

즉, 상기 제 1 믹서(209)는 A/D 컨버터(207)에서 출력되는 디지탈 중간 주파수에 cos n*π/2를 곱하여 기저대역의 I 채널 디지탈 신호를 출력하고, 제 2 믹서(210)는 A/D 컨버터(207)에서 출력되는 디지탈 중간 주파수에 sin n*π/2를 곱하여 기저대역의 Q 채널 디지탈 신호를 출력한다.

따라서, 제 1 믹서(209)에는 cos π/2, cos π, cos 3π/2, cos 2π가 주기적으로 반복되어 곱해지므로 결국 1,0,-1,0가 주기적으로 발생되어 곱해지며, 제 2 믹서(210)에는 sin π/2, sin π, sin 3π/2, sin 2π가 주기적으로 반복되어 곱해지므로 결국 0,1,0,-1이 주기적으로 발생되어 곱해지는 것과 같다.

이때, 도 3b에서 보는바와 같이 '0' 주파수 근처의 스펙트럼은 복조과정에 의하여 ωc=0으로 천이된 양쪽 스펙트럼의 합으로 나타난다.

만일, 왜곡이 전혀 없다고 가정하면 그 합으로 이루어진 스펙트럼은 원래의 스펙트럼과 똑같은 형태로 나타난다.

즉, VSB 신호를 심볼 주파수로 A/D 변환한 신호에 2개 건너 하나씩 0을 채워넣은 경우와 주파수 스펙트럼이 일치한다.

따라서, 데시메이터(211)에서 하나 건너 하나씩 존재하는 0을 제거하면 실제로 기존의 방식의 심볼 출력값들과 동일해진다.

그러므로 DS 동기 복구부(212)와 타이밍 복구부(213)는 기존과 동일하게 수행할 수 있다.

즉, 상기 DS 동기 복구부(212)는 상기 데시메이터(211)에서 하나건너 하나씩 데시메이션된 I 채널 신호로부터 DS 동기를 검출하고, 타이밍 복구부(213)는 DS 동기 복구부(212)에서 검출된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍 복원을 수행한다.

이렇게하면, 실제로 제 1, 제 2 믹서(209,210)의 경우 곱셈이 전혀 필요하지 않으므로 채널 선택 출력부(217)를 도 4와 같이 등가적으로 설계할 수 있다.

도 4를 보면, 2배의 심볼 주파수(2Fs)를 입력받아 0,1,2,3을 주기적으로 발생시키는 타이밍 발생기(401), 상기 타이밍 발생기(401)의 출력에 따라 입력 신호(2Fs)를 I,Q 각각의 채널 신호로 분리하는 선택부(402), 심볼 주파수(Fs)에 따라 상기 선택부(402)에서 출력되는 I 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시키는 플립플롭(403)으로 구성된다.

이와같이 구성된 도 4의 타이밍 발생기(401)는 2배의 심볼 주파수(2Fs)에 동기시켜 0,1,2,3을 주기적으로 선택부(402)로 발생시킨다.

상기 선택부(402)는 상기 타이밍 발생부(401)에서 제공되는 0,1,2,3 신호에 따라 입력신호(2Fs)를 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 각각 분리한다.

이때, 입력으로 들어오는 신호를 A라고 하면, I 출력단을 통해 A,0,-A,0의 신호가, Q 출력단을 통해 0,A,0,-A 신호가 주기적으로 발생한다.

상기 I 채널 디지탈 신호의 경우 사이에 있는 0을 제거하면 기존 방식의 데이타와 동일함을 알 수 있다.

따라서, 플립플롭(403)은 상기 선택부(402)의 I 출력단을 통해 출력되는 I 채널 디지탈 신호를 입력받아 하나 건너 하나씩 존재하는 신호를 래치시킴에 의해 DS 동기 복구부(212)에서 필요한 데이타를 발생시킨다.

이때, 상기 타이밍 복구부(213)는 DS 동기마다 존재하는 동기 신호의 대칭성을 이용하여 수행되므로 DS 동기 복구부(212)에서 DS 동기 신호를 검출하지 않으면 타이밍 정보를 복원할 수 없고, 타이밍 정보는 다시 A/D 컨버터(207)의 클럭으로 제공되므로 타이밍 정보를 복원하지 않으면 DS 동기 신호의 검출이 쉽지않는 악순환을 초래하게된다.

즉, 도 2는 타이밍 정보의 복원에 필요한 정보를 데이타의 값에 의존하는 방법을 채택함으로 인하여 초기 타이밍 정보가 복원되지 않았을때는 부정확한 데이타 값으로 인해 동기 시간이 오래 걸리거나 동기가 불가능할 수 있다.

이를 해결한 것이 도 5로서, 시스템의 초기 동작시 DS 신호에 의존하지 않고 타이밍 정보를 추출한다.

즉, 심볼 사이의 값을 동일 위상 신호가 아닌 이상 위상 신호로부터 필터 처리를 통하여 구한다. 그리고, 이 값을 가지고 시스템의 초기 구동시 어얼리 레이트나 가드너 방식을 통하여 송수신 기간의 심볼 클럭의 주파수 차를 맞춘 후 DS마다 존재하는 동기 신호의 대칭성을 이용하여 타이밍 정보를 복원한다.

도 5를 보면, 아날로그 처리부는 도 2와 동일하므로 도시를 생략하고, 디지탈 처리부만을 도시하였다.

따라서, 디지탈 처리부는 심볼 주파수의 2배의 주파수로 아날로그 처리부에서 출력되는 제 2 아날로그 중간 주파수를 디지탈 중간 주파수로 변환하는 A/D 컨버터(501), 상기 A/D 컨버터(501)의 출력에 복조를 수행하여 기저대역의 I,Q 채널 디지탈 신호로 변환하고 Q 채널의 디지탈 신호를 힐버트 변환하는 채널 신호 출력부(513), 상기 채널 신호 출력부(513)에서 출력되는 I 채널 디지탈 신호를 이용하여 DS마다 존재하는 동기를 복구하는 DS 동기 복구부(508), 초기에는 I 채널 디지탈 신호와 힐버트 변환된 Q 채널 디지탈 신호를 이용하고 그 이후에는 DS 동기 복구부(508)에서 복구된 DS 동기를 이용하여 A/D 클럭(A/D clk)으로 사용할 타이밍을 복구하는 타이밍 복구부(509), 상기 복구된 DS 동기를 이용하여 전송 채널상의 신호 열화를 보상하는 FS 동기 복구부(511), 상기 A/D 컨버터(501)의 출력과 DS 동기 복구부(508)의 출력을 이용하여 수신 신호를 일정한 진폭 레벨로 유지시키는 AGC(510), 및 상기 I, Q 채널 디지탈 신호를 이용하여 반송파를 복구하는 반송파 복구부(512)를 포함하여 구성된다.

상기 채널 신호 출력부(513)는 상기 A/D 변환기(501)의 출력에

을 곱하여 기저대역의 I 채널 디지탈 신호(Io)로 복조하는 제 1 믹서(502), 상기 제 1 믹서(502)에서 출력되는 Io 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 제 1 데시메이터(504), 상기 제 1 데시메이터(504)의 출력을 소정시간 지연시켜 I와 Q 신호를 시간적으로 정렬시키는 지연기(506), 상기 A/D 변환기(207)의 출력에

을 곱하여 기저대역의 Q 채널 디지탈 신호(Qo)로 복조하는 제 2 믹서(503), 상기 제 2 믹서(503)에서 출력되는 Qo 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 제 2 데시메이터(505), 및 상기 제 2 데시메이터(505)의 출력을 힐버트(Hilbert) 변환하는 힐버트 필터(507)로 구성된다.

이와같이 구성된 도 5는 도 2에서와 같이 제 1, 제 2 믹서(502,503)에서 2배의 심볼 주파수(2Fs)로 A/D 변환된 신호에 cos n*π/2와 sin n*π/2를 각각 곱하여 I 채널 디지탈 신호와 Q 채널 디지탈 신호를 복조하므로 I 쪽에 곱하는 값들은 1,0,-1,0을 반복하고, Q쪽에 곱하는 값들은 0,1,0,-1을 반복하게 되어 곱셈 과정이 필요없게 된다.

따라서, 도 5는 도 6과 같이 등가적으로 구성할 수 있다.

도 6을 보면, 심볼 주파수의 2배의 주파수(2Fs)를 입력받아 0,1,2,3을 주기적으로 발생하는 타이밍 발생기(606), 상기 타이밍 발생기(606)의 출력에 따라 입력신호(2Fs)로부터 I, Q 채널 디지탈 신호를 각각 분리하는 선택부(601), 상기 선택부(601)에서 출력되는 I 채널 디지탈 신호에서 하나 건너 하나씩 존재하는 신호를 래치하여 하나건너 하나씩 존재하는 0을 제거하는 제 1 플립플롭(602), 상기 선택부(601)에서 출력되는 Q 채널 디지탈 신호에서 하나 건너 하나씩 존재하는 신호를 래치하여 그 사이에 존재하는 0을 제거하는 제 2 플립플롭(603), 상기 제 1 플립플롭(602)의 출력을 소정시간 지연시키는 지연기(604), 및 상기 제 2 플립플롭(603)의 출력을 힐버트 변환하는 힐버트 필터(605)로 구성된다.

이와같이 구성된 도 5 및 도 6을 보면, 타이밍 발생기(606)는 2배의 심볼 주파수(2Fs)에 동기시켜 0,1,2,3을 주기적으로 선택부(601)로 발생시킨다.

상기 선택부(601)는 상기 타이밍 발생기(606)에서 제공되는 0,1,2,3 신호에 따라 입력신호(2Fs)를 Io 채널 디지탈 신호와 Qo 채널 디지탈 신호로 각각 분리한다.

상기 I 채널 디지탈 신호와 Q 채널 디지탈 신호의 경우 사이에 있는 0을 제거하면 기존 방식의 데이타와 동일함을 알 수 있다.

따라서, 제 1 플립플롭(602)은 상기 선택부(601)의 I 출력단을 통해 출력되는 Io 채널 디지탈 신호를 입력받아 하나 건너 하나씩 존재하는 신호를 제 1 클럭(Fs1)에 래치시킴에 의해 사이에 있는 0을 제거한다.

그리고, 제 2 플립플롭(603)은 상기 선택부(601)의 Q 출력단을 통해 출력되는 Qo 채널 디지탈 신호를 입력받아 하나 건너 하나씩 존재하는 신호를 제 2 클럭(Fs2)에 래치시킴에 의해 사이에 있는 0을 제거한다.

이때, 하나 건너 하나씩 존재하는 0의 위치는 I와 Q 신호의 각각의 경우에 2Fs(심볼 주파수의 2배의 주파수의 클럭)로 보았을때 한 클럭의 차이가 있으므로 제 1, 제 2 플립플롭(602,603)에 입력되는 클럭이 제 1 클럭(Fs1), 제 2 클럭(Fs2)으로 달라지게 된다.

즉, 제 1 클럭(Fs1)은 제 2 클럭(Fs2)을 2Fs 클럭으로 한 주기 지연시킨 클럭이다.

상기 제 2 플립플롭(603)의 출력은 힐버트 필터(605)에서 힐버트 변환을 수행하는 필터 처리를 수행하여 심볼 주기 사이의 데이타를 복원한다.

여기서, 제 2 플립플롭(603)의 출력이 힐버트 필터(605)를 통과하면 90°위상차를 갖고 출력된다.

이때, Qo 채널 디지탈 신호는 Io 채널 디지탈 신호에 대해 90°위상차를 갖고 있는데, 이 Qo 채널 디지탈 신호가 다시 힐버트 필터(605)를 통과하면 Io 채널 디지탈 신호와 180°위상차를 갖게 된다.

따라서, 상기 힐버트 필터(605)에서 출력되는 Q 채널 디지탈 신호는 결국, -I 채널 디지탈 신호와 같으므로 심볼 사이의 값을 동일 위상 신호가 아닌 이상 위상 신호로부터 구한다.

이때, 지연기(604)는 상기 힐버트 필터(605)의 처리시간만큼 상기 제 1 플립플롭(602)의 출력을 지연시켜 I 채널 디지탈 신호와 Q 채널 디지탈 신호를 시간적으로 정렬시킨다.

타이밍 복구부(509)는 시스템의 초기 구동시 상기 지연기(604)에서 출력되는 I 채널 디지탈 신호와 힐버트 필터(605)에서 출력되는 Q(= -I) 채널 디지탈 신호를 입력받아 어얼리 레이트나 가드너 방식으로 송수신 기간의 심볼 클럭의 주파수 차를 맞춘다.

즉, DS 동기를 복구하기전에 타이밍을 복구하기 시작하므로 타이밍 복구와 DS 동기 검출과의 사이에 발생할 수 있는 불안정성이 존재하지 않는다.

그 이후에는 DS 동기 복구부(508)에서 복구되는 DS마다 존재하는 동기 신호의 대칭성을 이용하여 타이밍 정보를 복원한다.

도 7은 도 6의 다른 실시예로서, 도 6의 힐버트 필터(605)가 시스템 초기에만 사용되고 그 이후에는 사용되지 않으므로 그 이후에는 다른 기능으로 사용될 수 있도록 하여 시스템 성능을 높이가 위함이다.

즉, 디지탈 필터는 계수만 바꾸면 다른 필터의 기능도 수행하므로 시스템 초기 구동시에는 힐버트 필터로 동작시켜 심볼 주기 사이의 데이타를 복원하는 역할을 수행하고, 그 이후에는 파형 정형 필터로 동작시켜 시스템의 성능을 향상시킨다.

이를 위해 제 1 또는 제 2 플립플롭(702,703)의 출력을 필터(706)로 선택 출력하는 제 1 멀티플렉서(704)와 지연기(705) 또는 필터(706)의 출력을 I 출력단으로 선택 출력하는 제 2 멀티플렉서(707)가 더 구비된다.

상기 필터(706)는 계수를 변환하여 시스템 초기 구동시에는 힐버트 필터로 동작시키고, 초기 구동이 끝난 후 즉, 어느 정도 타이밍 주파수를 맞춘후에는 채널 정형 필터, 레이즈드 코사인 필터와 같은 나이퀴스트 필터로 동작시킨다.

즉, 시스템 초기 구동시 예컨대, 처음 시스템의 클럭 주파수 차가 있는 경우에는 상기 제 1 멀티플렉서(704)는 I2 출력단을 통해서는 제 1 플립플롭(702)에서 출력되는 I1 채널 디지탈 신호를 출력하고 Q2 출력단을 통해서는 제 2 플립플롭(703)에서 출력되는 Q1 채널 디지탈 신호를 선택 출력한다.

이때, 상기 필터(706)는 힐버트 필터로 동작되어 상기 제 1 멀티플렉서(704)의 Q2 출력단을 통해 입력되는 Q1 채널 디지탈 신호를 힐버트 변환하여 심볼 주기 사이의 데이타를 복원한 후 제 2 멀티플렉서(707)로 출력하고, 지연기(705)는 상기 필터(706)의 처리시간만큼 I1 채널 디지탈 신호를 지연시킨 후 제 2 멀티플렉서(707)로 출력한다.

상기 제 2 멀티플렉서(707)는 DS 동기 및 타이밍 복구를 위해 I 출력단을 통해서는 지연기(705)에서 출력되는 I3 채널 디지탈 신호를 출력하고, Q 출력단을 통해서는 필터(706)에서 출력되는 Q3 채널 디지탈 신호를 출력한다.

이렇게하여 어느정도 타이밍 주파수의 차이가 없어지는 경우에는 제 1 멀티플렉서(704)의 선택 신호(S)가 반전되어 제 1 지연기(702)에서 출력되는 I1 채널 디지탈 신호가 Q2 출력단을 통해서 필터(706)로 입력된다.

이때, 상기 필터(706)는 나이퀴스트 필터의 계수를 다운로드하여 I1 채널 디지탈 신호를 파형 정형한 후 제 2 멀티플렉서(707)로 출력한다.

상기 제 2 멀티플렉서(707)의 선택 신호(S)도 반전되어 제 2 멀티플렉서(707)는 DS 동기 및 타이밍 복구를 위해 필터(706)의 출력을 I 출력단을 통해 출력한다.

이와같이 시스템의 초기 구동시에는 필터(706)를 힐버트 변환에 사용하여 심볼 주기 사이의 데이타를 복원하는 역할을 수행하고, 그 이후에는 파형 정형 필터로 사용하여 시스템의 성능을 향상시킨다.

이는 필터(706)가 디지탈 필터이므로 계수만 바꾸면 필터의 특성이 변하는 것을 이용한 것이다.

한편, 심볼 클럭의 주파수 차가 발생하는 이유는 수신기에서 사용하는 VCXO의 특성이 온도와 에이징, 제조시 중심 주파수의 이동등에 의해서 변동되기 때문이다. 그러나, 긴 시간 간격이 아닌 짧은 시간 간격으로 보면 VCXO의 특성 차이는 크지 않다.

이때, VCXO는 입력 전압값에 비례하는 출력 주파수를 발생하므로 시스템이 동작중 각 채널의 VCXO의 입력 전압값 또는 이에 해당하는 디지탈 값을 메모리에 기록해둠으로써 다음에 그 채널을 다시 선택할 경우에는 그 값을 다운로드 받으면 주파수의 차이를 어느정도 근접시킨다.

이렇게 함으로써, 세그먼트 동기 신호의 검출과 이를 통한 타이밍 정보의 검출이 용이해진다.

도 8은 이를 위한 구성 블럭도로서, 입력 데이타로부터 타이밍 오차(Te)를 발생시키는 위상 검출기(801), 상기 위상 검출기(801)의 출력(Te) 또는 저장부(705)에 저장된 값을 다운로드받아 필터링하는 루프 필터(802), 상기 루프 필터(802)의 출력을 아날로그 신호로 변환하는 변환부(803), 상기 변환부(803)의 출력에 따라 발진 주파수를 변화시켜 상기 위상 검출기(801)로 출력하는 VCO(804), 상기 루프 필터(802)의 출력을 저장하거나 상기 루프필터(802)에 저장된 값을 다운로드시키는 저장부(805), 및 상기 저장부(805)의 읽기 및 쓰기를 제어하는 마이콤(806)으로 구성된다.

이때, 상기 변환부(803)는 반드시 D/A 변환기일 필요는 없으며, 펄스폭 변조(Pulse Width Modulation ; PWM), 챠지 펌프등 다양한 구성이 가능하며, 중요한 것은 디지탈 신호를 아날로그 신호로 변환하는 동작만 수행하면 된다.

이와같이 구성된 도 8은, 시스템의 초기 구동시에는 마이콤(806)의 제어에 의해 저장부(805)에 저장된 값이 루프 필터(802)로 다운로드된다.

상기 루프 필터(802)의 저장부(805)에 저장된 값을 다운로드받아 필터링하고, 변환부(803)는 루프 필터(802)의 출력을 아날로그 값으로 변환하여 VCO(804)로 출력한다.

한편, 다운 로드가 끝난 후에는 루프 필터(802)는 위상 검출기(801)의 출력(Te)을 선택하여 필터링하고, 변환부(803)는 상기 루프 필터(802)의 출력을 아날로그 값으로 변환하여 VCO(804)로 출력한다.

이때, 상기 위상 검출기(801)는 입력 데이타(Din)와 VCO(804)의 출력의 위상을 비교하여 타이밍 오차 정보(Te)를 상기 루프 필터(802)로 발생시킨다.

그리고, 마이콤(806)의 제어에 의해 저장부(805)는 루프 필터(803)의 출력을 저장한다.

도 9는 디지탈 반송파 복구부의 상세 블럭도로서, 본 출원인에 의해 출원된 바 있다.

즉, I 채널 디지탈 신호와 Q 채널 디지탈 신호는 각각 제 1, 제 2 무한 임펄스 응답 필터(Infinite Impulse Response Filter ; IIR 필터)(901,902)로 입력되어 디지탈 데이타의 NTSC 인접 채널의 영향이 제거되고 자체 위상 특성에 대한 영향으로 인한 효과가 제거된다.

그리고, 상기 제 1 IIR 필터(901)의 출력은 리미터(903)에서 리미팅된 후 지연기(904)로 입력된다.

상기 지연기(904)는 리미터(903)에서 리미팅된 제 1 IIR 필터(901) 출력의 주파수대 위상 특성을 선형적으로 변화시킨다.

부호 변환기(905)는 상기 제 2 IIR 필터(902)에서 출력되는 Q 채널 디지탈 신호의 부호를 바꾼 후 상기 지연기(904)의 출력을 선택 신호로 하여 부호가 반전된 Q 채널 디지탈 신호 또는 부호가 반전되지 않은 Q 채널 디지탈 신호를 디지탈 루프 필터(806)로 선택 출력한다.

상기 디지탈 루프 필터(906)는 부호 변환기(905)를 통해 입력되는 디지탈 신호의 주파수 및 위상을 제어하여 주파수 및 위상이 복구된 반송파를 D/A 변환기(907)로 출력한다.

상기 D/A 변환기(907)는 주파수 및 위상이 복구된 반송파를 아날로그 값으로 변환하여 NCO 또는 VCO를 제어한다.

즉, 안테나를 통해 수신되는 복수개의 RF 신호들중 튜너를 통해 선택된 하나의 반송파의 주파수와 위상을 복구하고 이렇게 복구된 반송는 튜너에 입력되는 RF 신호를 기저대역의 신호로 만들기 위한 루프제어신호로서 사용된다.

이상에서와 같이 본 발명에 따른 디지탈 VSB 복조 장치에 의하면, 중간 주파수를 π/2로 낮추고 A/D 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, 디지탈 영역에서 VSB 신호의 복조를 수행할 수 있게되므로 반송파의 위상차를 정확히 90°유지할 수 있어 복조 성능을 향상시키고 집적화 및 ASIC 설계가 용이해진다.

또한, 심볼 사이의 값을 동일 위상 신호가 아닌 이상 위상 신호로부터 힐버트 필터 처리를 통하여 구한 후 이 값을 가지고 시스템의 초기 구동시 송수신 기간의 심볼 클럭의 주파수 차를 맞춘 후에 DS 마다 존재하는 동기 신호의 대칭성을 이용하여 타이밍 정보를 복구함으로써, 정확한 타이밍 정보의 복구 및 DS 동기를 검출할 수 있다.

또한, 필터의 계수를 바꿈에 의해 시스템의 초기 구동시에는 상기 필터를 힐버트 변환에 사용하여 심볼 주기 사이의 데이타를 복원하도록 하고, 그 이후에는 상기 필터를 나이퀴스트 필터로 사용하여 I 채널 디지탈 신호를 파형 정형시켜 시스템의 성능을 향상시킨다.

Claims

입력되는 제 1 중간 주파수(IF) 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 입력되는 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 π/2로 변환하는 저주파 IF 신호 출력부와,

상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지탈 신호로 변환하는 아날로그/디지탈 변환기와,

상기 아날로그/디지탈 변환기의 출력에 cos π/2, sin π/2를 곱하여 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 복조한 후 I 채널 디지탈 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션하는 채널 신호 출력부와,

상기 채널 신호 출력부에서 출력되는 I 채널 디지탈 신호를 이용하여 데이타 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와,

상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부를 포함하여 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 1 항에 있어서, 상기 채널 신호 출력부는

상기 아날로그/디지탈 변환기의 출력에
(n은 정수)을 곱하여 기저대역의 I 채널 디지탈 신호로 복조하는 제 1 믹서와,

상기 아날로그/디지탈 변환기의 출력에
(n은 정수)을 곱하여 기저대역의 Q 채널 디지탈 신호로 복조하는 제 2 믹서와,

상기 제 1 믹서에서 출력되는 I 채널 디지탈 신호에서 하나건너 하나씩 존재하는 0을 제거한 후 상기 DS 동기 복구부로 출력하는 데시메이터로 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 1 항에 있어서, 상기 채널 신호 출력부는

입력되는 2배의 심볼 주파수에 동기시켜 0,1,2,3을 주기적으로 발생시키는 타이밍 발생부와,

상기 타이밍 발생부의 출력에 따라 입력 신호를 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 분리하는 선택부와,

심볼 주파수에 따라 상기 선택부에서 출력되는 I 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시켜 그 사이에 존재하는 0을 제거한 후 DS 동기 복구부로 출력하는 플립플롭으로 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
입력되는 제 1 중간 주파수(IF) 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 입력되는 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 π/2로 변환하는 저주파 IF 신호 출력부와,

상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지탈 신호로 변환하는 아날로그/디지탈 변환기와,

상기 아날로그/디지탈 변환기의 출력에 cos π/2, sin π/2를 곱하여 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 복조한 후 Q 채널 디지탈 신호를 필터링하여 심볼 사이의 값을 이상 위상 신호로부터 복원하는 채널 신호 출력부와,

시스템 초기에는 I 채널 디지탈 신호와 필터링에 의해 복원된 심볼 사이의 값을 이용하여 송수신 기간의 심볼 클럭의 주파수 차를 맞춘 후에 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와,

상기 채널 신호 출력부에서 출력되는 I 채널 디지탈 신호를 이용하여 데이타 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부를 포함하여 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 4 항에 있어서, 상기 채널 신호 출력부는

상기 아날로그/디지탈 변환기의 출력에
(n은 정수)을 곱하여 기저대역의 I 채널 디지탈 신호로 복조하는 제 1 믹서와,

상기 아날로그/디지탈 변환기의 출력에
(n은 정수)을 곱하여 기저대역의 Q 채널 디지탈 신호로 복조하는 제 2 믹서와,

상기 제 1 믹서에서 출력되는 I 채널 디지탈 신호에서 하나건너 하나씩 존재하는 0을 제거하는 제 1 데시메이터와,

상기 제 1 데시메이터의 출력을 소정시간 지연시킨 후 타이밍 복구부와 DS 동기 복구부로 출력하는 지연기와,

상기 제 2 믹서에서 출력되는 Q 채널 디지탈 신호에서 하나건너 하나씩 존재하는 0을 제거하는 제 2 데시메이터와,

상기 제 2 데시메이터의 출력을 힐버트 변환하여 심볼 사이의 값을 복원한 후 타이밍 복구부로 출력하는 힐버트 필터로 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 4 항에 있어서, 상기 채널 신호 출력부는

입력되는 2배의 심볼 주파수 클럭에 동기시켜 0,1,2,3을 주기적으로 발생시키는 타이밍 발생부와,

상기 타이밍 발생부의 출력에 따라 입력 신호를 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 분리하는 선택부와,

제 1 심볼 주파수 클럭에 따라 상기 선택부에서 출력되는 I 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시켜 신호 사이마다 존재하는 0을 제거하는 제 1 플립플롭과,

상기 제 1 플립플롭의 출력을 소정시간 지연시킨 후 상기 타이밍 복구부와 DS 동기 복구부로 출력하는 지연기와,

제 2 심볼 주파수 클럭에 따라 상기 선택부에서 출력되는 Q 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시켜 신호 사이마다 존재하는 0을 제거하는 제 2 플립플롭과,

상기 제 2 플립플롭의 출력을 힐버트 변환하여 심볼 사이의 값을 복원한 후 타이밍 복구부로 출력하는 힐버트 필터로 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 6 항에 있어서,

상기 복조된 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호에 하나 건너 하나씩 존재하는 0의 위치는 I와 Q 채널 디지탈 신호의 각각의 경우에 심볼 주파수의 2배의 주파수의 클럭으로 보았을때 한 클럭의 차이가 있음을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 6 항에 있어서, 상기 제 1 심볼 주파수 클럭은

제 2 심볼 주파수 클럭을 2배의 심볼 주파수 클럭으로 한 주기 지연시킨 클럭임을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 4 항에 있어서, 상기 채널 신호 출력부는

입력되는 2배의 심볼 주파수 클럭에 동기시켜 0,1,2,3을 주기적으로 발생시키는 타이밍 발생부와,

상기 타이밍 발생부의 출력에 따라 입력 신호를 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호로 분리하는 선택부와,

제 1 심볼 주파수 클럭에 따라 상기 선택부에서 출력되는 I 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시켜 신호 사이마다 존재하는 0을 제거하는 제 1 플립플롭과,

제 2 심볼 주파수 클럭에 따라 상기 선택부에서 출력되는 Q 채널 신호에서 하나 건너 하나씩 존재하는 신호를 래치시켜 신호 사이마다 존재하는 0을 제거하는 제 2 플립플롭과,

절환 신호에 따라 시스템 초기에는 상기 제 2 플립플롭의 Q 채널 디지탈 신호를 선택 출력하고, 그 이후에는 제 1 플립플롭의 I 채널 디지탈 신호를 선택 출력하는 제 1 멀티플렉서와,

상기 제 1 플립플롭의 출력을 소정시간 지연시키는 지연기와,

상기 제 1 멀티플렉서를 통해 제 2 플립플롭의 Q 채널 디지탈 신호가 입력되는 시스템 초기에는 힐버트 필터로 동작하고 그 이후 제 1 플립플롭의 I 채널 디지탈 신호가 입력되면 파형 정형 필터로 동작하는 디지탈 필터와,

절환 신호에 따라 시스템 초기에는 상기 지연기에서 출력되는 I 채널 디지탈 신호를 선택 출력하고, 그 이후에는 필터에서 파형 정형된 I 채널 디지탈 신호를 선택 출력하는 제 2 멀티플렉서로 구성됨을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 9 항에 있어서,

상기 복조된 기저대역의 I 채널 디지탈 신호와 Q 채널 디지탈 신호에 하나 건너 하나씩 존재하는 0의 위치는 I와 Q 채널 디지탈 신호의 각각의 경우에 심볼 주파수의 2배의 주파수의 클럭으로 보았을때 한 클럭의 차이가 있음을 특징으로 하는 디지탈 잔류측파대 복조장치.
제 9 항에 있어서, 상기 제 1 심볼 주파수 클럭은

제 2 심볼 주파수 클럭을 2배의 심볼 주파수 클럭으로 한 주기 지연시킨 클럭임을 특징으로 하는 디지탈 잔류측파대 복조장치.