JP3511008B2 - ２次リードフレームを利用するｉｃ積層体 - Google Patents

２次リードフレームを利用するｉｃ積層体

Info

Publication number
JP3511008B2
JP3511008B2 JP2000553982A JP2000553982A JP3511008B2 JP 3511008 B2 JP3511008 B2 JP 3511008B2 JP 2000553982 A JP2000553982 A JP 2000553982A JP 2000553982 A JP2000553982 A JP 2000553982A JP 3511008 B2 JP3511008 B2 JP 3511008B2
Authority
JP
Japan
Prior art keywords
stack
leads
chip
leadframe
tsop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000553982A
Other languages
English (en)
Other versions
JP2003521806A (ja
Inventor
エイド，フロイド
Original Assignee
アービン・センサーズ・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アービン・センサーズ・コーポレイション filed Critical アービン・センサーズ・コーポレイション
Publication of JP2003521806A publication Critical patent/JP2003521806A/ja
Application granted granted Critical
Publication of JP3511008B2 publication Critical patent/JP3511008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明は、ＩＣ（半導体集積回路）チ
ップを含む層を積重ね、これによって高密度の電子回路
を獲得することに関する。一般的には、この発明の目的
は、妥当なコストと高回路密度を組合せることである。
この発明の独特の局面は、これが、ＴＳＯＰ（シン・ス
モール・アウトライン・パッケージ）中の市場で入手可
能なＩＣを積重ねる非常に低コストの方法を提供する一
方で、積層体の上層から基底へいくつかの非共通Ｉ／Ｏ
（入力／出力）信号の独立の経路付けを可能とすること
である。コスト削減は、比較的低コストのリードフレー
ムと、予めパッケージされかつ予めテストされた既製の
ＩＣを積重ねる能力とを利用することによって達成され
る。
【０００２】先行技術の開示のほとんどは、複数のパッ
ケージされていないＩＣチップを積重ねる方法を記載す
る。オグチ（Oguchi）らの特許番号第５，３３２，９２
２号と、ミヤノ（Miyano）らの特許番号第５，４４０，
１７１号と、チョイ（Choi）らの特許番号第５，６７
７，５６９号とは、単一のパッケージ内にＩＣチップを
積重ねる方法を開示する。ジェオン（Jeong）らの特許
番号第５，７４４，８２７号は、積重ね可能であるが、
既製のパッケージされたＩＣの使用を可能とはしない新
しいタイプのカスタムチップパッケージングを開示す
る。バーンズ（Burns）の特許番号第５，４８４，９５
９号は、各ＴＳＯＰの上および下に装着された複数のリ
ードフレームと、垂直母線相互接続のシステムとを必要
とするが、垂直に相互接続するリードの数の拡大を都合
よく可能としない、ＴＳＯＰパッケージの積重ねの方法
を示す。
【０００３】
【発明の概要】この出願は、垂直方向に電気的に相互接
続され、ＰＣＢ（プリント回路基板）上に装着するのに
好適であるＩＣの積層体を開示する。この出願はさら
に、標準のＴＳＯＰパッケージで始まりかつリードフレ
ーム相互接続を用いて積重ねられたＩＣを含むパッケー
ジを製造するための方法を開示する。
【０００４】リードフレームは、適切なジオメトリで配
置され標準のＴＳＯＰのリードと接触する導体を含む、
所望の相互接続のための適切なジオメトリからなる導体
を製造するためにエッチングされる金属箔からなる。金
属箔は、処理中に、エッチングされた導体をその適切な
ジオメトリに保持し、かつ、寸法的に規定されたガイド
を設けてＴＳＯＰと箔を製造のため整列させる機能を果
たすエッチングされていない金属からなる縁またはタイ
バーを含むが、このタイバーは、その機能を終えた後に
その後の処理ステップにおいてトリミングして除去され
る。リードフレームは、ＴＳＯＰのリードがリードフレ
ーム上のその対応する導体とはんだづけで接触するよう
に、ＴＳＯＰに接合される。リードフレームは、初めに
接着剤を用いてＴＳＯＰに接合されてから、その後に高
温はんだづけされてもよく、または、依然として整列状
態に保持されている一方で高温はんだづけですぐに接合
されてもよい。もしはんだづけがプロセス中のこの段階
でなされるならば、はんだは、プロセスにおいて後に用
いられるはんだよりもより高い融解温度を有しているべ
きである。次に、リードフレームはトリミングされ、そ
の突出した導体は、下方向に形成され、このため各導体
は、次の下のリードフレーム上の対応する導体とはんだ
づけの重ね継手を形成するようになる。予めテストされ
たＴＳＯＰが通常利用されるため、テストは普通不要で
あるが、必要とされるいかなる特別なテストがＴＳＯＰ
に対して、または、ＴＳＯＰ／リードフレームアセンブ
リが積重ねられるより前にＴＳＯＰ／リードフレームア
センブリに対して行なわれてもよい。いくつかのリード
フレーム／ＴＳＯＰアセンブリが次に積重ねられ、接着
剤を用いてまず接合されてから、後に高温はんだづけさ
れてもよく、または、依然として整列状態に保持される
一方で高温はんだづけによってすぐに接合されてもよ
い。
【０００５】導体のジオメトリをリードフレームに配置
することによってＴＳＯＰ接続を異なったリードフレー
ム重ね継手位置に転移するための能力と、より細かいピ
ッチを備えるリードフレームのリードを製造するための
能力と、リードフレーム／ＴＳＯＰアセンブリの４隅す
べてにリードフレーム導体を延在させるための能力と
は、より高い入力／出力（Ｉ／Ｏ）数を可能とし、積重
ねられたＩＣの必要を満たす。
【０００６】
【詳細な説明】この発明は、形成されたリードフレーム
を用いて垂直方向に電気的および機械的に相互接続され
るＩＣの積層体からなる。積層体のエンドユーザは、Ｐ
ＣＢなどの基板にこれを接続するであろう。ＩＣの垂直
配置は、基板上の等価の数のＩＣの従来の水平配置と比
較して、かなりの基板面積を節約するであろう。
【０００７】典型的な実施例では、積層体内の各層は、
図１ａおよび図１ｂに示すような既製の市場で入手可能
なＴＳＯＰ１からなり、ＴＳＯＰは、図２ａおよび図２
ｂに示すような金属リードフレーム２と組合され、金属
リードフレームは、ＴＳＯＰの底面側に接着的に結合さ
れかつＴＳＯＰのリード３にはんだづけされる。リード
フレームは、任意で、接着剤なしにはんだ接続のみを用
いてＴＳＯＰに結合されてもよい。リードフレームは、
任意で、形成された金属構造体、層をなした複合構造
体、またはエッチングされた金属箔の代わりに非金属の
導電構造体であってもよい。リードフレームの目的は、
２つの面を有する： １） ある場合には、リードフレーム２は、積層体内の
上部ＴＳＯＰのリードが同じピン名を有する下部ＴＳＯ
Ｐのリードと接続可能であるように、ＴＳＯＰリードの
延長部としての役割を果たす。
【０００８】２） 他の場合には、リードフレーム２
は、形成後にこれらが異なった場所のダミーのリードと
接続し積層体の基底に非共通信号を独立して与えること
が可能であるように、選択されたＴＳＯＰリード（たと
えば、リードフレーム端子４を備えるリードＡ４）を再
経路付けする。
【０００９】副次的な利益として、リードフレーム２
は、積層体中のＴＳＯＰ間に挟持されるとき、熱伝播体
および放熱体としての役割を果たし、ＴＳＯＰから熱を
除去するであろう。現在記載される実施例では、リード
フレームをＴＳＯＰに付与しこれらのアセンブリを積重
ねるためのアセンブリプロセスは、以下のステップから
なる： １） 図２ａおよび図２ｂに示すようなリードフレーム
を作る。
【００１０】２） ＴＳＯＰ本体の底面側にエポキシま
たは他の種類の接着剤５を塗布する。
【００１１】３） 適切な取付具を用いて、リードフレ
ームをＴＳＯＰ本体に整列させ接着剤を硬化してＴＳＯ
Ｐ本体１の底部にリードフレーム２を固定する（図３参
照）。
【００１２】４） リードフレームからタイバー６をト
リミングし（図４ａおよび図４ｂ参照）、積重ねられた
とき、リードフレームのリードが、積層体中の下部ＴＳ
ＯＰのリードフレームとの重ね継手を形成するように、
ＴＳＯＰリード３の外側に下方向７にリードを形成する
（図５ａ、図５ｂおよび図５ｃ参照）。代替的に、リリ
ードフレームのリードは、積重ねに好適である「Ｃ」構
成（図６参照）のような、いかなる他の構成に形成され
てもよい。積層体中の底部ＴＳＯＰの底部に装着される
リードフレームの場合には、リードは、積層体が基板に
はんだづけされたとき応力を緩和するような構成（たと
えば、ガル翼、Ｊ−リード）などの、いかなる構成に形
成されてもよい。さらに、底部リードフレームは２つの
ＴＳＯＰの間に挟持されないので、任意のポリイミド層
が底部ＴＳＯＰに接着的に結合され、ＴＳＯＰ本体への
リード装着を強化してもよい。
【００１３】５） 積層体中の最上部ＴＳＯＰ以外の、
積重ねられるべき各ＴＳＯＰの上表面にエポキシまたは
他の種類の接着剤を塗布する。
【００１４】６） 適切な取付具を用いて、ＴＳＯＰを
装着されたリードフレームと整列させ、接着剤を硬化し
て積層体中の各ＴＳＯＰを固定する。任意で、リードフ
レームは、整列固定される間に高温はんだでＴＳＯＰに
接合され、接着剤を不要としてもよい。
【００１５】７） リードを有する積層体の各端を溶融
はんだポット内に浸漬する。これは、ＴＳＯＰリードを
リードフレームにはんだづけし、かつリードフレームの
各リードを、積層体中のその下のＴＳＯＰのリードフレ
ームのリードにはんだづけする（図５ａ、図５ｂおよび
図５ｃ参照）。浸漬するために用いられるはんだは、ユ
ーザが積層体を基板にはんだづけするときにそのように
形成されたはんだ接合がリフローしないように、高い融
解温度を有しているべきである。もしＴＳＯＰがはんだ
づけによってリードフレーム２に先に接合されていたな
らば、その作業のために用いられるはんだは、リードフ
レームの積層体が浸漬によって接合されるときそのはん
だ接合がリフローしないように、さらにより高い融解温
度を有しているべきである。
【００１６】代替の実施例では、リードフレーム２は、
所望の導体をエッチングし、次にＰＣＢ誘電体の周辺を
エッチ除去してリードフレームの外側のリードを露出す
ることによってＰＣＢから作られる。この代替の実施例
では、残余のＰＣＢ誘電体は、リード導体を適切な配向
に保持し、したがって先の実施例の縁またはタイバー６
の代わりとなる。
【００１７】この発明について独特であることは、これ
がＩＣメモリなどの、ＴＳＯＰパッケージ中の市場で入
手可能なＩＣを積重ねる非常に低コストの方法を提供す
ることである。これはまた、上層のＴＳＯＰから積層体
の基底へ下層のＴＳＯＰ信号から独立して、チップイネ
ーブルなどのいくつかの非共通入力／出力信号および／
またはデータラインを経路付けすることを可能にする。
図５は、積層体中の各ＴＳＯＰのリード「Ａ」が積層体
の基底において異なったリードへ独立して降ろされてい
る場合を示す。この例では、図５ａおよび図５ｃに「Ａ
４」と示される第４のＴＳＯＰのリード「Ａ」は、積層
体の基底においてリード「Ａ４」に引出され（図５ｂ参
照）、第３のＴＳＯＰ９のリード「Ａ」（図５ｃに「Ａ
３」と示される）は、積層体の基底においてリード「Ａ
３」に引出される（図５ｂ参照）、などである。リード
「Ａ」がＩＣメモリＴＳＯＰの別個のチップイネーブル
ピンであるならば、積層体のエンドユーザは、積層体中
の各ＩＣメモリＴＳＯＰを独立してアドレスすることが
可能である。同様に、下２つのメモリＩＣ ＴＳＯＰか
らのデータラインを積層体の側面に経路付けすることが
可能であり、その一方で上２つのＴＳＯＰからのデータ
ラインを積層体の端面に経路付けすることが可能であ
る。一例として、これは、積層体のメモリビット幅を個
別のＴＳＯＰのものの２倍にすることが可能である。
【００１８】図５ａから図５ｃは、はんだづけ構成で積
層体中にリードを配置する方法として重ね継手１１を例
示するが、図６は、「Ｃ」リード構成１２を利用しては
んだづけ構成で積層体中にリードを配置する代替の実施
例を例示する。図６の左側は、はんだなしのリード１２
を示し、図６の右側は、はんだ１４ではんだ浸漬後のリ
ードを示す。
【００１９】前の説明から、この出願に開示される装置
および方法は、明細書の導入部分に要約される重要な機
能的利益を提供することが明らかであろう。
【００２０】前掲の特許請求の範囲は、開示される具体
的実施例を含むだけでなく、ここに説明される発明の概
念を含み先行技術によって許容される最大の幅および包
括性を備えるものと意図される。 ［図面の簡単な説明］
【図１】 標準のＴＳＯＰの図であって、ａはその部分
的底面図であり、ｂはその端面図である。
【図２】 典型的なリードフレームの図であって、ａは
その部分的底面図であり、ｂはその端面図である。
【図３】 トリミングまたは形成する前のＴＳＯＰ／リ
ードフレームアセンブリの図であって、ａはその部分的
底面図であり、ｂはその端面図である。
【図４】 トリミングおよび形成後のＴＳＯＰ／リード
フレームアセンブリの図であって、ａはその部分的底面
図であり、ｂはその端面図である。
【図５】 別個のＴＳＯＰの選択されたピンの信号経路
を積層体の底部に別個に経路付けするための能力を例示
する、ＴＳＯＰ／リードフレームアセンブリの積層体の
図であって、ａはその上面図であり、ｂはその端面図で
あり、ｃはその側面図である。
【図６】 「Ｃ」リードを備えるＴＳＯＰ／リードフレ
ームアセンブリの積層体の端面図である。
フロントページの続き (56)参考文献 特開 平９−260568（ＪＰ，Ａ) 特開 平７−86499（ＪＰ，Ａ) 特開 平８−70079（ＪＰ，Ａ) 米国特許5484959（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/10 H01L 25/11 H01L 25/18 H01L 23/50

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ被覆層の積層体であって、複
    数個の層は各々、 （ａ） 少なくとも１つのＩＣチップ、チップを被包す
    る材料、チップ上のＩ／Ｏ端子および、別個のＩ／Ｏ端
    子からチップ被包材料を超えて延在する別個の電気的リ
    ードを含むパッケージを含み、前記リードの端はパッケ
    ージの基底に向けて下向きに曲げられ、さらに、 （ｂ） パッケージの底部に固定される２次の別個に形
    成される導電性リードフレームを含み、前記リードフレ
    ームは、複数個の独立の電気リードを与えこれにＩＣチ
    ップからの別個のリードがはんだづけされ、前記リード
    フレームは、すべてが次の下の層に向けて下向きに曲げ
    られ前記次の下の層の２次リードフレームから延在する
    アームにはんだによって固定される複数個の外向きに延
    在するアームを有する、ＩＣチップ被覆層の積層体。
  2. 【請求項２】 はんだ接続される電気リードのいくつか
    は、積層体中の層のすべてを電気的に相互接続し、他の
    そのようなリードは、積層体中の層のいくつかにのみ電
    気的に接続し、さらに他のそのようなリードは、積層体
    中の単一の層にのみ電気的に接続する、請求項１に記載
    のＩＣチップ被覆層の積層体。
  3. 【請求項３】 チップを含むパッケージの各々は、既製
    のＴＳＯＰパッケージである、請求項１に記載のＩＣチ
    ップ被覆層の積層体。
  4. 【請求項４】 ２つ以上のそのような層を含む、請求項
    １に記載のＩＣチップ被覆層の積層体。
  5. 【請求項５】 ２次リードフレームは、ａ）同じ層上の
    パッケージリードから積層体のいずれかの側面上の周辺
    場所に信号を送るいくつかの端子と、ｂ）積層体の基底
    に信号をバス接続する目的を果たす他の端子とを含み、
    この信号は同じ層上のパッケージリードから入らない、
    請求項１に記載のＩＣチップ被覆層の積層体。
  6. 【請求項６】 ２次リードフレームの下向きに曲げられ
    たアームは、積層体の少なくとも３つの側面上にバス接
    続を与える、請求項１に記載のＩＣチップ被覆層の積層
    体。
  7. 【請求項７】 各２次リードフレームは、誘電性材料か
    ら形成されるリード支持層を有する、請求項１に記載の
    ＩＣチップ被覆層の積層体。
  8. 【請求項８】 誘電性材料から形成される層は可撓性で
    ある、請求項７に記載のＩＣチップ被覆層の積層体。
  9. 【請求項９】 各２次リードフレームは、２次リードフ
    レームがそのＩＣチップを含むパッケージに固定される
    まで別個のリードを定位置に保持するための周辺タイバ
    ーを有する、請求項１に記載のＩＣチップ被覆層の積層
    体。
JP2000553982A 1998-06-10 1999-06-10 ２次リードフレームを利用するｉｃ積層体 Expired - Fee Related JP3511008B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/095,415 1998-06-10
US09/095,415 US6028352A (en) 1997-06-13 1998-06-10 IC stack utilizing secondary leadframes
PCT/US1999/013173 WO1999065062A2 (en) 1998-06-10 1999-06-10 Ic stack utilizing secondary leadframes

Publications (2)

Publication Number Publication Date
JP2003521806A JP2003521806A (ja) 2003-07-15
JP3511008B2 true JP3511008B2 (ja) 2004-03-29

Family

ID=22251900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000553982A Expired - Fee Related JP3511008B2 (ja) 1998-06-10 1999-06-10 ２次リードフレームを利用するｉｃ積層体

Country Status (5)

Country Link
US (1) US6028352A (ja)
EP (1) EP1097467B1 (ja)
JP (1) JP3511008B2 (ja)
DE (1) DE69933873D1 (ja)
WO (1) WO1999065062A2 (ja)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
IL143962A0 (en) * 1999-01-08 2002-04-21 Emisphere Tech Inc Polymeric delivery agents and delivery agent compounds
KR100333388B1 (ko) 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
JP4051531B2 (ja) * 1999-07-22 2008-02-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2797348B1 (fr) * 1999-08-02 2001-10-19 Cit Alcatel Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu
US6572387B2 (en) * 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
DE10006445C2 (de) 2000-02-14 2002-03-28 Infineon Technologies Ag Zwischenrahmen für einen Gehäuserahmen von Halbleiterchips
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
KR100897314B1 (ko) * 2001-03-14 2009-05-14 레가시 일렉트로닉스, 인크. 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6734370B2 (en) * 2001-09-07 2004-05-11 Irvine Sensors Corporation Multilayer modules with flexible substrates
US6717061B2 (en) 2001-09-07 2004-04-06 Irvine Sensors Corporation Stacking of multilayer modules
US6560109B2 (en) 2001-09-07 2003-05-06 Irvine Sensors Corporation Stack of multilayer modules with heat-focusing metal layer
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
EP1472730A4 (en) * 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6958533B2 (en) * 2002-01-22 2005-10-25 Honeywell International Inc. High density 3-D integrated circuit package
US6690088B2 (en) 2002-01-31 2004-02-10 Macintyre Donald M. Integrated circuit package stacking structure
US7242082B2 (en) 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
JP2003347508A (ja) * 2002-05-28 2003-12-05 Mitsubishi Electric Corp 積層型の電子部品
US20040252474A1 (en) * 2002-11-25 2004-12-16 Kwanghak Lee Integrated circuit stack with lead frames
US20040108583A1 (en) * 2002-12-05 2004-06-10 Roeters Glen E. Thin scale outline package stack
US7132734B2 (en) 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
JP2005051143A (ja) 2003-07-31 2005-02-24 Nec Toshiba Space Systems Ltd スタックメモリ及びその製造方法
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US6933209B2 (en) * 2003-12-24 2005-08-23 Super Talent Electronics Inc. Stacking memory chips using flat lead-frame with breakaway insertion pins and pin-to-pin bridges
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7760513B2 (en) * 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060050492A1 (en) * 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7606040B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7289327B2 (en) * 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7606050B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7193300B2 (en) * 2004-09-13 2007-03-20 Honeywell International Inc. Plastic leadframe and compliant fastener
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US7709943B2 (en) 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US20060250780A1 (en) * 2005-05-06 2006-11-09 Staktek Group L.P. System component interposer
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7990727B1 (en) 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7714426B1 (en) 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US20090166820A1 (en) * 2007-12-27 2009-07-02 Hem Takiar Tsop leadframe strip of multiply encapsulated packages
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
CN102157501B (zh) * 2011-03-23 2013-01-09 南通富士通微电子股份有限公司 三维系统级封装结构
US8575739B2 (en) 2011-05-06 2013-11-05 Sandisk Technologies Inc. Col-based semiconductor package including electrical connections through a single layer leadframe
JP2013219213A (ja) 2012-04-10 2013-10-24 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US9647363B2 (en) * 2014-09-19 2017-05-09 Intel Corporation Techniques and configurations to control movement and position of surface mounted electrical devices
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5394608A (en) * 1992-04-08 1995-03-07 Hitachi Maxwell, Ltd. Laminated semiconductor device and fabricating method thereof
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
KR0148082B1 (ko) * 1995-08-16 1998-08-01 김광호 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
TW338180B (en) * 1996-03-29 1998-08-11 Mitsubishi Electric Corp Semiconductor and its manufacturing method
US5744842A (en) * 1996-08-15 1998-04-28 Industrial Technology Research Institute Area-efficient VDD-to-VSS ESD protection circuit

Also Published As

Publication number Publication date
US6028352A (en) 2000-02-22
JP2003521806A (ja) 2003-07-15
EP1097467A1 (en) 2001-05-09
WO1999065062A9 (en) 2000-09-08
DE69933873D1 (de) 2006-12-14
WO1999065062A2 (en) 1999-12-16
WO1999065062A3 (en) 2003-07-03
EP1097467A4 (en) 2002-02-06
EP1097467B1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP3511008B2 (ja) ２次リードフレームを利用するｉｃ積層体
US6014316A (en) IC stack utilizing BGA contacts
US6323060B1 (en) Stackable flex circuit IC package and method of making same
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US6473308B2 (en) Stackable chip package with flex carrier
US6195268B1 (en) Stacking layers containing enclosed IC chips
US5849608A (en) Semiconductor chip package
JPS6290953A (ja) 樹脂封止型半導体装置
JPH0550134B2 (ja)
JP3059097B2 (ja) 電子回路盤とその製造方法
JP2004235606A (ja) キャノピー型キャリアを有する電子モジュール
US6380624B1 (en) Stacked integrated circuit structure
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
US5706172A (en) Stacked semiconductor package having supporting bars and a socket therefor
JPH0563138A (ja) 半導体集積回路装置
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JP2722451B2 (ja) 半導体装置
JPS58178544A (ja) リ−ドフレ−ム
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3251810B2 (ja) 集積回路装置の実装方法
JP4819398B2 (ja) 電子モジュール
JPH0653628A (ja) 表面実装素子を取り付けた回路基板
JPH0547999A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040105

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees