JP3461283B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP3461283B2 JP3461283B2 JP06991198A JP6991198A JP3461283B2 JP 3461283 B2 JP3461283 B2 JP 3461283B2 JP 06991198 A JP06991198 A JP 06991198A JP 6991198 A JP6991198 A JP 6991198A JP 3461283 B2 JP3461283 B2 JP 3461283B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- contact
- gate
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 166
- 239000000758 substrate Substances 0.000 claims description 67
- 239000010408 film Substances 0.000 claims description 37
- 229920003023 plastic Polymers 0.000 claims description 37
- 239000004033 plastic Substances 0.000 claims description 28
- 229920000642 polymer Polymers 0.000 claims description 21
- 238000007789 sealing Methods 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 16
- 229920001940 conductive polymer Polymers 0.000 claims description 11
- 230000009477 glass transition Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 4
- 229920000767 polyaniline Polymers 0.000 claims description 3
- -1 polyphenylene vinylene Polymers 0.000 claims description 3
- 229920000553 poly(phenylenevinylene) Polymers 0.000 claims description 2
- 238000000034 method Methods 0.000 description 43
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 15
- 229910000077 silane Inorganic materials 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000007789 gas Substances 0.000 description 12
- 239000008367 deionised water Substances 0.000 description 11
- 229910021641 deionized water Inorganic materials 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229920004142 LEXAN™ Polymers 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004079 vitrinite Substances 0.000 description 3
- 239000004418 Lexan Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- WKBPZYKAUNRMKP-UHFFFAOYSA-N 1-[2-(2,4-dichlorophenyl)pentyl]1,2,4-triazole Chemical compound C=1C=C(Cl)C=C(Cl)C=1C(CCC)CN1C=NC=N1 WKBPZYKAUNRMKP-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229920013683 Celanese Polymers 0.000 description 1
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 1
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910000096 monohydride Inorganic materials 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、特に、イ
メージ用の情報ディスプレイおよび感光アレイのような
広範囲の電子機器に用いられる薄膜トランジスタに関す
る。また、本発明は、特に、プラスチック基板上に作製
され、従って、従来のガラス基板上に作製されるディス
プレイよりもフレキシブルで、より軽量で、かつより大
きい衝撃耐性を有するディスプレイを提供する。
メージ用の情報ディスプレイおよび感光アレイのような
広範囲の電子機器に用いられる薄膜トランジスタに関す
る。また、本発明は、特に、プラスチック基板上に作製
され、従って、従来のガラス基板上に作製されるディス
プレイよりもフレキシブルで、より軽量で、かつより大
きい衝撃耐性を有するディスプレイを提供する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、イメー
ジ用の情報ディスプレイおよび感光アレイのような広範
囲の多くの電子機器の応用に用いられている。ディスプ
レイおよびイメージ・アレイにおいて、ＴＦＴはスイッ
チとして用いられている。最も一般的な応用は、アクテ
ィブ・マトリックスの液晶ディスプレイ（ＡＭＬＣＤ）
であり、これは、ラップトップ・コンピュータにおける
好適なディスプレイである。このようなディスプレイで
は、表示要素のアレイは、水平および垂直のバスバーを
経由してＴＦＴと相互接続することができる。例えば、
このようなディスプレイにおける複数のＴＦＴの一列の
ゲートは、水平バスバーに接続されるが、ソースは、垂
直バスバーに接続される。電圧が所定の水平バスバーお
よび所定の垂直バスバーに供給されると、特定のＴＦＴ
を形成するゲートのソースおよびドレインが付勢され
る。液晶ディスプレイの場合は、付勢されたトランジス
タに対応する液晶の部分が透明になり、ディスプレイの
背部の光源からの光を通過させることができる。
ジ用の情報ディスプレイおよび感光アレイのような広範
囲の多くの電子機器の応用に用いられている。ディスプ
レイおよびイメージ・アレイにおいて、ＴＦＴはスイッ
チとして用いられている。最も一般的な応用は、アクテ
ィブ・マトリックスの液晶ディスプレイ（ＡＭＬＣＤ）
であり、これは、ラップトップ・コンピュータにおける
好適なディスプレイである。このようなディスプレイで
は、表示要素のアレイは、水平および垂直のバスバーを
経由してＴＦＴと相互接続することができる。例えば、
このようなディスプレイにおける複数のＴＦＴの一列の
ゲートは、水平バスバーに接続されるが、ソースは、垂
直バスバーに接続される。電圧が所定の水平バスバーお
よび所定の垂直バスバーに供給されると、特定のＴＦＴ
を形成するゲートのソースおよびドレインが付勢され
る。液晶ディスプレイの場合は、付勢されたトランジス
タに対応する液晶の部分が透明になり、ディスプレイの
背部の光源からの光を通過させることができる。
【０００３】また特に、アクティブ・マトリックス・デ
ィスプレイでは、ＴＦＴは電流をオンおよびオフに切り
替える。オンのときは、電流は、ディスプレイの個々の
画素に関連するキャパシタを所望の電圧まで充電するよ
うに流れる。オフのときは、キャパシタは絶縁され、選
択された電荷は、画素が次にアドレスされるときまで残
る。電圧レベルは、画素に関連する液晶を透過する光の
量を決定する（すなわち、グレイ・レベルを決定す
る）。光イメージ・アレイ（センサー）では、ＴＦＴは
また電流をオンおよびオフに切り替える。オフのとき
は、電荷は感光ダイオードからキャパシタの上に集まる
（光の量が多いほど電荷が多い）。ＴＦＴがオンのとき
は、集められた電荷は、アドレス指定回路に読み取られ
る。電荷量は、強度（すなわちグレイ・レベル）を決定
する。イメージ・アレイの他の構成では、ＴＦＴは、感
光抵抗をアドレスするのに用いられる。ＴＦＴを用いた
化学的センサーも提案されている。
ィスプレイでは、ＴＦＴは電流をオンおよびオフに切り
替える。オンのときは、電流は、ディスプレイの個々の
画素に関連するキャパシタを所望の電圧まで充電するよ
うに流れる。オフのときは、キャパシタは絶縁され、選
択された電荷は、画素が次にアドレスされるときまで残
る。電圧レベルは、画素に関連する液晶を透過する光の
量を決定する（すなわち、グレイ・レベルを決定す
る）。光イメージ・アレイ（センサー）では、ＴＦＴは
また電流をオンおよびオフに切り替える。オフのとき
は、電荷は感光ダイオードからキャパシタの上に集まる
（光の量が多いほど電荷が多い）。ＴＦＴがオンのとき
は、集められた電荷は、アドレス指定回路に読み取られ
る。電荷量は、強度（すなわちグレイ・レベル）を決定
する。イメージ・アレイの他の構成では、ＴＦＴは、感
光抵抗をアドレスするのに用いられる。ＴＦＴを用いた
化学的センサーも提案されている。
【０００４】二種類の一般的なＴＦＴ構造を図１および
図２に示す。図１では、ＴＦＴ１０は、“エッチング・
ストッパー”構造を有し、ガラスプレート１２上に作製
される。ゲート金属１４は、ゲート誘電体２０を横切る
ゲート電圧を供給する。電流は、コンタクト層２６を通
って、ソース電極１６とドレイン電極１８との間のチャ
ネル層（アモルファスまたは多結晶シリコン）２２内を
流れる。パッシべーティング絶縁体２４は、ソース電極
１６およびドレイン電極１８を分離し、大気による劣化
を防止する。
図２に示す。図１では、ＴＦＴ１０は、“エッチング・
ストッパー”構造を有し、ガラスプレート１２上に作製
される。ゲート金属１４は、ゲート誘電体２０を横切る
ゲート電圧を供給する。電流は、コンタクト層２６を通
って、ソース電極１６とドレイン電極１８との間のチャ
ネル層（アモルファスまたは多結晶シリコン）２２内を
流れる。パッシべーティング絶縁体２４は、ソース電極
１６およびドレイン電極１８を分離し、大気による劣化
を防止する。
【０００５】図２では、ＴＦＴ３０は、“バック・チャ
ネル・カット”構造を有し、ガラスプレート３２上に作
製される。ゲート金属３４は、ゲート誘電体４０を横切
るゲート電圧を供給する。電流は、コンタクト層４６を
通って、ソース電極３６とドレイン電極３８との間のチ
ャネル層（アモルファスまたは多結晶シリコン）４２内
を流れる。パッシベーティング絶縁体４４は、ソース電
極３６およびドレイン電極３８を分離し、大気による劣
化を防止する。
ネル・カット”構造を有し、ガラスプレート３２上に作
製される。ゲート金属３４は、ゲート誘電体４０を横切
るゲート電圧を供給する。電流は、コンタクト層４６を
通って、ソース電極３６とドレイン電極３８との間のチ
ャネル層（アモルファスまたは多結晶シリコン）４２内
を流れる。パッシベーティング絶縁体４４は、ソース電
極３６およびドレイン電極３８を分離し、大気による劣
化を防止する。
【０００６】従来、上述したディスプレイおよびホトセ
ンサーは、ガラス基板上に作製され、約２５０〜４００
℃の処理温度が必要とされた。例えば、チッ化Ｓｉ層２
０，２４，４０，４４、およびａ−Ｓｉ：Ｈ層２２，４
２は、典型的には、プラズマ励起化学的気相成長法（Ｐ
ＥＣＶＤ）によって付着され、その付着温度は、典型的
には、ＰＥＣＶＤ工程の際には２５０℃を超える。ガラ
ス基板を用いていたため、比較的重くてもろい平坦な情
報システムしか実現することができなかった。ディスプ
レイは、重量がより軽く、より大きい衝撃（破壊）耐性
があり、よりフレキシブルに作製されると有益である。
湾曲したディスプレイは、使用者の頭上にディスプレイ
・デバイスを置かないで、使用者に“バーチャル・リア
リティ”環境を経験をさせることを可能にし、湾曲した
ホトセンサーは、センサーアレイを動かさないで一度に
多くの方向からデジタル・イメージを検出することを可
能にする。衝撃耐性があり軽量のディスプレイは、ラッ
プトップ・コンピュータおよびパーソナル・ナビゲーシ
ョン・システムのような真にポータブルな情報製品にと
って重要なデバイスである。
ンサーは、ガラス基板上に作製され、約２５０〜４００
℃の処理温度が必要とされた。例えば、チッ化Ｓｉ層２
０，２４，４０，４４、およびａ−Ｓｉ：Ｈ層２２，４
２は、典型的には、プラズマ励起化学的気相成長法（Ｐ
ＥＣＶＤ）によって付着され、その付着温度は、典型的
には、ＰＥＣＶＤ工程の際には２５０℃を超える。ガラ
ス基板を用いていたため、比較的重くてもろい平坦な情
報システムしか実現することができなかった。ディスプ
レイは、重量がより軽く、より大きい衝撃（破壊）耐性
があり、よりフレキシブルに作製されると有益である。
湾曲したディスプレイは、使用者の頭上にディスプレイ
・デバイスを置かないで、使用者に“バーチャル・リア
リティ”環境を経験をさせることを可能にし、湾曲した
ホトセンサーは、センサーアレイを動かさないで一度に
多くの方向からデジタル・イメージを検出することを可
能にする。衝撃耐性があり軽量のディスプレイは、ラッ
プトップ・コンピュータおよびパーソナル・ナビゲーシ
ョン・システムのような真にポータブルな情報製品にと
って重要なデバイスである。
【０００７】より大きなガラスシートは、アクティブ・
マトリックスの液晶ディスプレイ（ＡＭＬＣＤ）の製造
に取り入れられ、一度に数個のディスプレイを製造する
ことによって１つのデイスプレイのコストを低減する。
ＡＭＬＣＤを製造するコストは、薄いプラスチック基板
であると著しく低くなり、連続ロールツーロール製造方
法を用いることができる。
マトリックスの液晶ディスプレイ（ＡＭＬＣＤ）の製造
に取り入れられ、一度に数個のディスプレイを製造する
ことによって１つのデイスプレイのコストを低減する。
ＡＭＬＣＤを製造するコストは、薄いプラスチック基板
であると著しく低くなり、連続ロールツーロール製造方
法を用いることができる。
【０００８】プラスチック基板上におけるＴＦＴの製造
は、次の問題を解決することを必要とする。市販の透明
プラスチックは、半導体デバイスを製造するのに用いら
れる多くの標準的な化学薬品によって、溶解，軟化，ま
たは浸食される。従って、プラスチック基板は、強酸
（フッ化水素を含む），強塩基，および炭化水素溶媒に
対して耐性がなければならない。安価な透明プラスチッ
クは、ＴＦＴ製造の標準処理温度で軟化するか分解す
る。その温度は、典型的には２５０〜３５０℃である。
全てのプラスチックは、典型的には、ガラスの１０倍の
熱膨張係数（ＣＴＥ）を有するので、プラスチック上に
作製される多層ＴＦＴ構造は、標準処理温度で、基板の
熱膨張によってはがれる傾向にある。
は、次の問題を解決することを必要とする。市販の透明
プラスチックは、半導体デバイスを製造するのに用いら
れる多くの標準的な化学薬品によって、溶解，軟化，ま
たは浸食される。従って、プラスチック基板は、強酸
（フッ化水素を含む），強塩基，および炭化水素溶媒に
対して耐性がなければならない。安価な透明プラスチッ
クは、ＴＦＴ製造の標準処理温度で軟化するか分解す
る。その温度は、典型的には２５０〜３５０℃である。
全てのプラスチックは、典型的には、ガラスの１０倍の
熱膨張係数（ＣＴＥ）を有するので、プラスチック上に
作製される多層ＴＦＴ構造は、標準処理温度で、基板の
熱膨張によってはがれる傾向にある。
【０００９】これらの問題の解決は、これまで進まなか
った。本発明は、上記問題の解決を与え、プラスチック
基板上の３つの例示的なＴＦＴ構造を開示する。
った。本発明は、上記問題の解決を与え、プラスチック
基板上の３つの例示的なＴＦＴ構造を開示する。
【００１０】
【発明が解決しようとする課題】本発明の目的は、プラ
スチック基板上に作製され、従来のガラス基板上に作製
されるディスプレイよりもフレキシブルで、より軽量
で、かつより大きい衝撃耐性を有するディスプレイを提
供することにある。
スチック基板上に作製され、従来のガラス基板上に作製
されるディスプレイよりもフレキシブルで、より軽量
で、かつより大きい衝撃耐性を有するディスプレイを提
供することにある。
【００１１】
【課題を解決するための手段】本発明は、基板と、前記
基板を被覆する透明なポリマー封止膜と、前記ポリマー
封止膜上のゲート電極と、前記ポリマー封止膜の一部お
よび前記ゲート電極を覆うゲート絶縁体層と、前記ゲー
ト絶縁体層上の半導体チャネル層と、前記ゲート電極上
部の前記チャネル層上に配置された絶縁性封止層と、前
記チャネル層上面、および前記絶縁性封止層の少なくと
も側面と接触するコンタクト層と、前記絶縁性封止層に
より分離された前記コンタクト層上に設けられたソース
電極およびドレイン電極とを備え、前記基板が１２０〜
２００℃のガラス転移温度を有する透明なプラスチック
であることを特徴とする薄膜トランジスタである。
基板を被覆する透明なポリマー封止膜と、前記ポリマー
封止膜上のゲート電極と、前記ポリマー封止膜の一部お
よび前記ゲート電極を覆うゲート絶縁体層と、前記ゲー
ト絶縁体層上の半導体チャネル層と、前記ゲート電極上
部の前記チャネル層上に配置された絶縁性封止層と、前
記チャネル層上面、および前記絶縁性封止層の少なくと
も側面と接触するコンタクト層と、前記絶縁性封止層に
より分離された前記コンタクト層上に設けられたソース
電極およびドレイン電極とを備え、前記基板が１２０〜
２００℃のガラス転移温度を有する透明なプラスチック
であることを特徴とする薄膜トランジスタである。
【００１２】さらに、本発明は以下の２つの態様を有す
る。その一つは、基板と、前記基板を被覆する透明なポ
リマー封止膜と、前記ポリマー封止膜上のゲート電極
と、前記ポリマー封止膜の一部および前記ゲート電極を
覆うゲート絶縁体層と、前記ゲート絶縁体層上の半導体
チャネル層と、前記チャネル層の上に配置され、２つの
部分からなるように不連続のコンタクト層と、前記コン
タクト層の前記２つの部分の一方と接触するソース電極
と、前記コンタクト層の前記２つの部分の他方と接触す
るドレイン電極と、前記ソース電極、前記ドレイン電
極、前記チャネル層、前記コンタクト層の各々の少なく
とも一部と接触する絶縁性封止層とを備え、前記基板が
１２０℃〜２００℃のガラス転移温度を有する透明なプ
ラスチックであることを特徴とする薄膜トランジスタで
ある。他の一つは、基板と、前記基板を被覆する透明な
ポリマー封止膜と、前記ポリマー封止膜上の導電性ゲー
ト層と、前記ゲート層上の保護層と、前記ポリマー封止
膜の一部、前記導電性ゲート層の側面、および前記保護
層を覆うゲート絶縁体層と、前記ゲート絶縁体層上の半
導体チャネル層と、前記チャネル層の上に配置され、２
つの開口を有する絶縁性封止層と、前記開口の各々にお
いて、開口の中と前記絶縁性封止層の上部の一部の上と
に配置され、前記開口の壁を被覆し前記チャネル層に接
触する薄いコンタクト層と、前記開口の一方の中に付着
され、前記コンタクト層と接触する導電性ポリマーより
なるソース電極と、前記開口の他方の中に付着され、前
記コンタクト層と接触する導電性ポリマーよりなるドレ
イン電極とを備え、前記基板が透明なプラスチックであ
ることを特徴とする薄膜トランジスタである。
る。その一つは、基板と、前記基板を被覆する透明なポ
リマー封止膜と、前記ポリマー封止膜上のゲート電極
と、前記ポリマー封止膜の一部および前記ゲート電極を
覆うゲート絶縁体層と、前記ゲート絶縁体層上の半導体
チャネル層と、前記チャネル層の上に配置され、２つの
部分からなるように不連続のコンタクト層と、前記コン
タクト層の前記２つの部分の一方と接触するソース電極
と、前記コンタクト層の前記２つの部分の他方と接触す
るドレイン電極と、前記ソース電極、前記ドレイン電
極、前記チャネル層、前記コンタクト層の各々の少なく
とも一部と接触する絶縁性封止層とを備え、前記基板が
１２０℃〜２００℃のガラス転移温度を有する透明なプ
ラスチックであることを特徴とする薄膜トランジスタで
ある。他の一つは、基板と、前記基板を被覆する透明な
ポリマー封止膜と、前記ポリマー封止膜上の導電性ゲー
ト層と、前記ゲート層上の保護層と、前記ポリマー封止
膜の一部、前記導電性ゲート層の側面、および前記保護
層を覆うゲート絶縁体層と、前記ゲート絶縁体層上の半
導体チャネル層と、前記チャネル層の上に配置され、２
つの開口を有する絶縁性封止層と、前記開口の各々にお
いて、開口の中と前記絶縁性封止層の上部の一部の上と
に配置され、前記開口の壁を被覆し前記チャネル層に接
触する薄いコンタクト層と、前記開口の一方の中に付着
され、前記コンタクト層と接触する導電性ポリマーより
なるソース電極と、前記開口の他方の中に付着され、前
記コンタクト層と接触する導電性ポリマーよりなるドレ
イン電極とを備え、前記基板が透明なプラスチックであ
ることを特徴とする薄膜トランジスタである。
【００１３】
【発明の実施の形態】本発明によって、プラスチック基
板上にＴＦＴ構造を作製することが可能となった。図３
は、プラスチック基板５２上に作製されたインバーティ
ッド・スタガード“エッチング・ストッパー”ＴＦＴ構
造５０を示す。プラスチックを保護するのは、基板５２
の上部，底部，側部を被覆するアモルファス封止膜５４
である。基板５２用の適切なプラスチックは、GE Plast
ics より市販されているLEXAN（登録商標）のようなポ
リカーボネート、およびHoechst Celaneseより市販され
ているTOPAS （商標）またはBF Goodrich より市販され
ているZeonex（登録商標）のような環状オレフィン共重
合体である。このような透明プラスチック（すなわち、
可視光スペクト全域で９０％以上の透過率を有する）
は、約１２０〜２００℃のガラス転移温度（Ｔg ）を有
する。また、融点を有するこれらの材料（例えば、半液
晶プラスチック）にとって、融点は、ガラス転移温度よ
りも高い。いずれの場合でも、これらの温度は、通常の
ホウケイ酸塩のウィンドウガラスのガラス転移温度（Ｔ
g ＝６００〜７００℃）に比較して低く、低いガラス転
移温度を有するプラスチックを使用できることは、本発
明の１つの革新点である。約２００℃を超えるガラス転
移温度を有することのできる不透明プラスチックも、本
発明において使用可能である。不透明プラスチックは、
また、例えば、特にホウケイ酸塩のウィンドウガラスに
比較して低いガラス転移温度を有することを特徴とす
る。
板上にＴＦＴ構造を作製することが可能となった。図３
は、プラスチック基板５２上に作製されたインバーティ
ッド・スタガード“エッチング・ストッパー”ＴＦＴ構
造５０を示す。プラスチックを保護するのは、基板５２
の上部，底部，側部を被覆するアモルファス封止膜５４
である。基板５２用の適切なプラスチックは、GE Plast
ics より市販されているLEXAN（登録商標）のようなポ
リカーボネート、およびHoechst Celaneseより市販され
ているTOPAS （商標）またはBF Goodrich より市販され
ているZeonex（登録商標）のような環状オレフィン共重
合体である。このような透明プラスチック（すなわち、
可視光スペクト全域で９０％以上の透過率を有する）
は、約１２０〜２００℃のガラス転移温度（Ｔg ）を有
する。また、融点を有するこれらの材料（例えば、半液
晶プラスチック）にとって、融点は、ガラス転移温度よ
りも高い。いずれの場合でも、これらの温度は、通常の
ホウケイ酸塩のウィンドウガラスのガラス転移温度（Ｔ
g ＝６００〜７００℃）に比較して低く、低いガラス転
移温度を有するプラスチックを使用できることは、本発
明の１つの革新点である。約２００℃を超えるガラス転
移温度を有することのできる不透明プラスチックも、本
発明において使用可能である。不透明プラスチックは、
また、例えば、特にホウケイ酸塩のウィンドウガラスに
比較して低いガラス転移温度を有することを特徴とす
る。
【００１４】封止膜５４は、次の特徴の全てを持たなけ
ればならない。封止膜は、電気的に絶縁性で、可視スペ
クトルにおいて透明（ＡＭＬＣＤのため）であり、強
酸，強塩基，溶媒を含む処理化学薬品による浸食に対し
て耐性があり、スクラッチに対して耐性があり、滑らか
でピン・ホールが無く、約１２５〜１５０℃への熱サイ
クルの際にプラスチック基板に良く接着しなければなら
ない。GE Siliconesより市販されている熱硬化性のSHC
1200 Hard Coatおよび紫外線硬化性のUVHC8558 Hard Co
atと、Metroline Industries,Inc. より市販されている
Vitrinite （商標）とが、上述した特徴を持っているこ
とが分かった。GE SiliconesのSHC 401 プライマーをHa
rd Coat の付着前に基板に与えるように使用すると、GE
SiliconesのHard Coat の最も良好な接着を与えること
も判明した。封止膜５４は、浸積またはスピン・コーテ
ィング（GE SiliconesのHard Coat ）によって、または
真空コーティング（Vitrinite ）によって設けることが
できる。
ればならない。封止膜は、電気的に絶縁性で、可視スペ
クトルにおいて透明（ＡＭＬＣＤのため）であり、強
酸，強塩基，溶媒を含む処理化学薬品による浸食に対し
て耐性があり、スクラッチに対して耐性があり、滑らか
でピン・ホールが無く、約１２５〜１５０℃への熱サイ
クルの際にプラスチック基板に良く接着しなければなら
ない。GE Siliconesより市販されている熱硬化性のSHC
1200 Hard Coatおよび紫外線硬化性のUVHC8558 Hard Co
atと、Metroline Industries,Inc. より市販されている
Vitrinite （商標）とが、上述した特徴を持っているこ
とが分かった。GE SiliconesのSHC 401 プライマーをHa
rd Coat の付着前に基板に与えるように使用すると、GE
SiliconesのHard Coat の最も良好な接着を与えること
も判明した。封止膜５４は、浸積またはスピン・コーテ
ィング（GE SiliconesのHard Coat ）によって、または
真空コーティング（Vitrinite ）によって設けることが
できる。
【００１５】図３では、ゲート金属層（ゲート電極）５
６が付着され、パターニングされている。ゲート電極形
成のための許容できる金属は、Ｃｒ，Ｔａ，Ｍｏ，Ｗ，
Ｃｕ，およびそれらの合金であり、現在一般には、Ｃｒ
が好適である。Ｃｒ／Ｍ／Ｃｒ（Ｍは、前述したリスト
から選択される金属である。）の層構造（３層）も使用
でき、クロム被覆アルミニウムの３層構造（Ｃｒ／Ａｌ
／Ｃｒ）も使用可能である。また、Ｔｉ／Ｍ／Ｔｉの３
層も使用できる。ゲート金属５６を含む封止膜５４を有
する基板５２は、反応器内で層５８，６０，６２を連続
して付着される。層５８は、ゲート誘電体（絶縁体層）
であり、好適には、アモルファスチッ化Ｓｉであり、以
下に説明する本発明の好適なチッ化ＳｉのＰＥＣＶＤ法
によって約１２５℃以上で付着される。層６０は、半導
体チャネル層であり、ここでは水素化アモルファスＳｉ
（ａ−Ｓｉ：Ｈ）が、以下に説明する本発明の好適なａ
−Ｓｉ：ＨのＰＥＣＶＤ法によって１２５℃以上で付着
される。
６が付着され、パターニングされている。ゲート電極形
成のための許容できる金属は、Ｃｒ，Ｔａ，Ｍｏ，Ｗ，
Ｃｕ，およびそれらの合金であり、現在一般には、Ｃｒ
が好適である。Ｃｒ／Ｍ／Ｃｒ（Ｍは、前述したリスト
から選択される金属である。）の層構造（３層）も使用
でき、クロム被覆アルミニウムの３層構造（Ｃｒ／Ａｌ
／Ｃｒ）も使用可能である。また、Ｔｉ／Ｍ／Ｔｉの３
層も使用できる。ゲート金属５６を含む封止膜５４を有
する基板５２は、反応器内で層５８，６０，６２を連続
して付着される。層５８は、ゲート誘電体（絶縁体層）
であり、好適には、アモルファスチッ化Ｓｉであり、以
下に説明する本発明の好適なチッ化ＳｉのＰＥＣＶＤ法
によって約１２５℃以上で付着される。層６０は、半導
体チャネル層であり、ここでは水素化アモルファスＳｉ
（ａ−Ｓｉ：Ｈ）が、以下に説明する本発明の好適なａ
−Ｓｉ：ＨのＰＥＣＶＤ法によって１２５℃以上で付着
される。
【００１６】層６２は、アモルファスチッ化Ｓｉの絶縁
性封止層であり、層５８を形成するのに用いられた同じ
ＰＥＣＶＤ法によって付着することができる。次に、層
６２が、リソグラフィでパターニングされる。次に、コ
ンタクト層６４が付着される。コンタクト層６４はｎ型
半導体であり、好適にはリンでドープされたａ−Ｓｉ：
Ｈであり、ＰＥＣＶＤのような適切な方法によって作製
される。代替的には、層６４は、マグネシウムまたはイ
ットリウムのような低い仕事関数の金属とすることがで
きる。層６６は、アルミニウム，クロム，またはタンタ
ルのような金属の薄膜配線であり、蒸着またはスパッタ
リングによって付着される。次に、層６４および６６
は、リソグラフィでパターニングされる。パッシベーシ
ョン層（図示せず）を、デバイス５０の上部の上に付加
することができる。
性封止層であり、層５８を形成するのに用いられた同じ
ＰＥＣＶＤ法によって付着することができる。次に、層
６２が、リソグラフィでパターニングされる。次に、コ
ンタクト層６４が付着される。コンタクト層６４はｎ型
半導体であり、好適にはリンでドープされたａ−Ｓｉ：
Ｈであり、ＰＥＣＶＤのような適切な方法によって作製
される。代替的には、層６４は、マグネシウムまたはイ
ットリウムのような低い仕事関数の金属とすることがで
きる。層６６は、アルミニウム，クロム，またはタンタ
ルのような金属の薄膜配線であり、蒸着またはスパッタ
リングによって付着される。次に、層６４および６６
は、リソグラフィでパターニングされる。パッシベーシ
ョン層（図示せず）を、デバイス５０の上部の上に付加
することができる。
【００１７】第２の構造７０であるバック・チャネル・
カットＴＦＴが、図４に示される。層７２，７４，７
６，７８，８０，８４，８６は、それぞれ上述したデバ
イス５０の層５２，５４，５６，５８，６０，６６と同
じ材料で、かつ同じ方法によって作製できる。層８２
は、絶縁性封止層であり、層８４および８６が付着され
リソグラフィでパターニングされた後に、付着されパタ
ーニングされて、層８６を露出する。パッシベーション
層（図示せず）を、デバイス７０の上部に付着すること
ができる。
カットＴＦＴが、図４に示される。層７２，７４，７
６，７８，８０，８４，８６は、それぞれ上述したデバ
イス５０の層５２，５４，５６，５８，６０，６６と同
じ材料で、かつ同じ方法によって作製できる。層８２
は、絶縁性封止層であり、層８４および８６が付着され
リソグラフィでパターニングされた後に、付着されパタ
ーニングされて、層８６を露出する。パッシベーション
層（図示せず）を、デバイス７０の上部に付着すること
ができる。
【００１８】図５は、透明プラスチック基板９２上に作
製された導電性ポリマー電極を有するインバーティッド
・スタガード“エッチング・ストッパー”ＴＦＴ９０を
示す。プラスチックを保護するものは、アモルファス封
止膜９４であり、これは上面および底面と側面とを被覆
する。
製された導電性ポリマー電極を有するインバーティッド
・スタガード“エッチング・ストッパー”ＴＦＴ９０を
示す。プラスチックを保護するものは、アモルファス封
止膜９４であり、これは上面および底面と側面とを被覆
する。
【００１９】図５では、ゲート層（ゲート電極）９６
は、導電性ポリマーである。層９６の適切な導電性ポリ
マーのゲート材料の例は、ポリアニリン，ポリアセチレ
ン，およびポリフェニレンビニレンである。ポリマーゲ
ート層９６は、処理の際に層９８により保護される。こ
の保護層として好適な材料は、約１０００Ω・ｃｍ以下
の抵抗率を有するドープされたｎ型のａ−Ｓｉ：Ｈ、ま
たは薄いクロム層である。層９８は、薄く導電性があり
機械的強度がなければならない。層９４，９６，９８を
有する基板９２は、適切な反応器に入れられ、層１０
０，１０２，１０４が続いて付着される。層１００は、
ゲート誘電体、好適には、アモルファスチッ化Ｓｉであ
り、層５８を作製するのに用いられたのと同じ方法によ
って約１２５℃で付着される。層１０２は、ａ−Ｓｉ：
Ｈチャネル層であり、層６０を形成するのに用いられた
同じ方法によって約１２５℃で付着される。
は、導電性ポリマーである。層９６の適切な導電性ポリ
マーのゲート材料の例は、ポリアニリン，ポリアセチレ
ン，およびポリフェニレンビニレンである。ポリマーゲ
ート層９６は、処理の際に層９８により保護される。こ
の保護層として好適な材料は、約１０００Ω・ｃｍ以下
の抵抗率を有するドープされたｎ型のａ−Ｓｉ：Ｈ、ま
たは薄いクロム層である。層９８は、薄く導電性があり
機械的強度がなければならない。層９４，９６，９８を
有する基板９２は、適切な反応器に入れられ、層１０
０，１０２，１０４が続いて付着される。層１００は、
ゲート誘電体、好適には、アモルファスチッ化Ｓｉであ
り、層５８を作製するのに用いられたのと同じ方法によ
って約１２５℃で付着される。層１０２は、ａ−Ｓｉ：
Ｈチャネル層であり、層６０を形成するのに用いられた
同じ方法によって約１２５℃で付着される。
【００２０】層１０４は、アモルファスチッ化Ｓｉより
なる絶縁性封止層であり、層１００を形成するのに用い
られた同じＰＥＣＶＤ法によって付着される。次に、層
１０４が、リソグラフィでパターニングされる。次に、
コンタクト層１０６が付着される。層１０６は、ｎ型半
導体であり、好適には、リンでドープされたａ−Ｓｉ：
Ｈであり、ＰＥＣＶＤ法のような適切な付着方法によっ
て作製される。代替的には、層１０６は、マグネシウム
およびイットリウムのような低い仕事関数の金属とする
ことができる。ソース電極およびドレイン電極として働
く層１０８は、導電性ポリマーであり、スピン・オン・
コーティングまたはディップ・コーティングによる付
着、およびこれに続くポリマー中の溶媒の蒸発によって
形成される。次に、層１０６および１０８が、リソグラ
フィでパターニングされる。
なる絶縁性封止層であり、層１００を形成するのに用い
られた同じＰＥＣＶＤ法によって付着される。次に、層
１０４が、リソグラフィでパターニングされる。次に、
コンタクト層１０６が付着される。層１０６は、ｎ型半
導体であり、好適には、リンでドープされたａ−Ｓｉ：
Ｈであり、ＰＥＣＶＤ法のような適切な付着方法によっ
て作製される。代替的には、層１０６は、マグネシウム
およびイットリウムのような低い仕事関数の金属とする
ことができる。ソース電極およびドレイン電極として働
く層１０８は、導電性ポリマーであり、スピン・オン・
コーティングまたはディップ・コーティングによる付
着、およびこれに続くポリマー中の溶媒の蒸発によって
形成される。次に、層１０６および１０８が、リソグラ
フィでパターニングされる。
【００２１】図３，４，５における誘電体層は、それぞ
れ、５８および６２，７８および８２，１００および１
０４と符号が付けられている。これらの膜は、絶縁性で
あり、約１×１０-8Ａ／ｃｍ2 未満の漏れ電流密度と５
ＭＶ／ｃｍより大きいブレークダウン電界の特性を持た
なければならない。さらに、これらの膜は、１５０℃未
満、好適には約１２５℃以下の処理温度で付着されなけ
ればならない。一つの適切なプロセスは、以下に説明す
る本発明の低温チッ化Ｓｉ・ＰＥＣＶＤ法である。
れ、５８および６２，７８および８２，１００および１
０４と符号が付けられている。これらの膜は、絶縁性で
あり、約１×１０-8Ａ／ｃｍ2 未満の漏れ電流密度と５
ＭＶ／ｃｍより大きいブレークダウン電界の特性を持た
なければならない。さらに、これらの膜は、１５０℃未
満、好適には約１２５℃以下の処理温度で付着されなけ
ればならない。一つの適切なプロセスは、以下に説明す
る本発明の低温チッ化Ｓｉ・ＰＥＣＶＤ法である。
【００２２】図３，４，５のアモルファスＳｉ層は、そ
れぞれ、６０，８０，１０２と符号が付けられている。
これらの膜は、１０16／ｃｍ3 以下のミッド・ギャップ
欠陥密度を有する半導体でなければならない。さらに、
これらの膜は、１５０℃未満、好適には約１２５℃以下
のプロセス温度で付着されなければならない。１つの適
切な方法は、以下に説明する特殊な低温ａ−Ｓｉ：Ｈの
ＰＥＣＶＤ法である。
れぞれ、６０，８０，１０２と符号が付けられている。
これらの膜は、１０16／ｃｍ3 以下のミッド・ギャップ
欠陥密度を有する半導体でなければならない。さらに、
これらの膜は、１５０℃未満、好適には約１２５℃以下
のプロセス温度で付着されなければならない。１つの適
切な方法は、以下に説明する特殊な低温ａ−Ｓｉ：Ｈの
ＰＥＣＶＤ法である。
【００２３】誘電体層５８，６２，７８，８２，１０
０，および１０４を付着する新規なプラズマ励起化学的
気相成長（ＰＥＣＶＤ）プロセスは、次のチッ化Ｓｉプ
ロセスである。誘電体は、アモルファスＳｉ，Ｎ，Ｈの
アロイとすることができる。好適な方法は、１２５℃の
温度の反応器内で、０．１〜１Ｔｏｒｒの範囲の圧力
（最適圧力は０．６Ｔｏｒｒ）のガス混合物内に、パタ
ーニングされたゲート層を有するプラスチック基板を配
置することである。ガス混合物は、ヘリウム，窒素，ア
ンモニア，およびシランを含み、全ガス流量は、約５０
０〜２０００ｓｃｃｍであり、最適には、約８７５ｓｃ
ｃｍである。ヘリウム／シランの流量比は、約２０／１
〜１００／１，好適には約６０／１であり、窒素／シラ
ンの流量比は、約１５／１〜２５／１，好適には約２０
／１であり、また、アンモニア／シランの流量比は、約
１．２／１〜２／１，好適には、約１．５／１である。
好適なＲＦ電力／面積は、約０．０５ワット／ｃｍ2 で
あり、０．０３〜０．１ワット／ｃｍ2 の範囲とするこ
とができる。２，６７０Åの厚さのチッ化Ｓｉの誘電体
膜を有するアルミニウムゲート・キャパシタ構造（ここ
では、Ａｌ／チッ化Ｓｉ／Ａｌ）は、この方法を用いて
作製された。これらのキャパシタは、６．４ＭＶ／ｃｍ
のブレークダウン電界と、１．１ＭＶ／ｃｍの電界で６
×１０-9Ａ／ｃｍ2 の漏れ電流を示した。図６は、これ
らのキャパシタに対する、漏れ電流曲線１２０と、６．
４ＭＶ／ｃｍの電界における電流ブレークダウン曲線１
２２とを示す。これらのデータは、この新規な低温ＰＥ
ＣＶＤ法が、異なるガス混合物と他の処理パラメータを
用いるより高温のＰＥＣＶＤ法によって作製されるチッ
化ケイ素に等しい誘電体特性を有するチッ化Ｓｉを付着
することができることを示している。
０，および１０４を付着する新規なプラズマ励起化学的
気相成長（ＰＥＣＶＤ）プロセスは、次のチッ化Ｓｉプ
ロセスである。誘電体は、アモルファスＳｉ，Ｎ，Ｈの
アロイとすることができる。好適な方法は、１２５℃の
温度の反応器内で、０．１〜１Ｔｏｒｒの範囲の圧力
（最適圧力は０．６Ｔｏｒｒ）のガス混合物内に、パタ
ーニングされたゲート層を有するプラスチック基板を配
置することである。ガス混合物は、ヘリウム，窒素，ア
ンモニア，およびシランを含み、全ガス流量は、約５０
０〜２０００ｓｃｃｍであり、最適には、約８７５ｓｃ
ｃｍである。ヘリウム／シランの流量比は、約２０／１
〜１００／１，好適には約６０／１であり、窒素／シラ
ンの流量比は、約１５／１〜２５／１，好適には約２０
／１であり、また、アンモニア／シランの流量比は、約
１．２／１〜２／１，好適には、約１．５／１である。
好適なＲＦ電力／面積は、約０．０５ワット／ｃｍ2 で
あり、０．０３〜０．１ワット／ｃｍ2 の範囲とするこ
とができる。２，６７０Åの厚さのチッ化Ｓｉの誘電体
膜を有するアルミニウムゲート・キャパシタ構造（ここ
では、Ａｌ／チッ化Ｓｉ／Ａｌ）は、この方法を用いて
作製された。これらのキャパシタは、６．４ＭＶ／ｃｍ
のブレークダウン電界と、１．１ＭＶ／ｃｍの電界で６
×１０-9Ａ／ｃｍ2 の漏れ電流を示した。図６は、これ
らのキャパシタに対する、漏れ電流曲線１２０と、６．
４ＭＶ／ｃｍの電界における電流ブレークダウン曲線１
２２とを示す。これらのデータは、この新規な低温ＰＥ
ＣＶＤ法が、異なるガス混合物と他の処理パラメータを
用いるより高温のＰＥＣＶＤ法によって作製されるチッ
化ケイ素に等しい誘電体特性を有するチッ化Ｓｉを付着
することができることを示している。
【００２４】ａ−Ｓｉ：Ｈチャネル層６０，８０，１０
２を付着する新規なＰＥＣＶＤ法は、次の通りである。
好適な方法は、１２５℃の温度の反応器内で、０．５〜
１．５Ｔｏｒｒの範囲の圧力（最適圧力は１．０Ｔｏｒ
ｒ）のガス混合物内にプラスチック基板を配置すること
である。ガス混合物は、ヘリウム，水素，およびシラン
を含み、全ガス流量は、約３００〜５００ｓｃｃｍの範
囲であり、好適には約３５０ｓｃｃｍである。Ｈｅ／シ
ランの流量比は、約１０／１〜５０／１であり、好適に
は２０／１である。水素／シランの流量比は、約３／１
〜８／１で、好適には７／１である。好適なＲＦ電力／
面積は、約０．０３ワット／ｃｍ2 であり、０．０２〜
０．０５ワット／ｃｍ2 の範囲とすることができる。そ
の結果、ａ−Ｓｉ：Ｈ層は、１．８５ｅＶの光学的ギャ
ップ、３．８６の屈折率、赤外線吸収分光器によって特
徴付けられるモノハイドライド結合のみによる２０％の
水素の含有量を示し、また、１００，０００より大きい
光伝導率／暗伝導率の比を示した。これらの測定値は、
共に、数箇月の間不変であった。図７は、水素／シラン
の流量比に対してプロットされた光伝導率／暗伝導率の
比を示している。光伝導率は、約０．１ワット／ｃｍ2
の光流束量で測定された。暗伝導率は、光密性（光遮断
性）金属ボックスの内部で測定された。１３０で示され
たデータは、好適な水素／シランの流量比を示してい
る。１３２で示された破線は、Ｈｅを用いない（すなわ
ち、水素のみ）場合の光伝導率／暗伝導率の比を示す。
１３４で示されたデータ点は、水素を用いない（Ｈｅの
み）場合の光伝導率／暗伝導率の比を示す。これらのデ
ータは、この新規な低温ＰＥＣＶＤ法が、他のガス混合
物および他の処理パラメータを用いる高温ＰＥＣＶＤ法
によって作製されたものと等しい半導体特性を有するａ
−Ｓｉ：Ｈ層を付着することができることを示してい
る。
２を付着する新規なＰＥＣＶＤ法は、次の通りである。
好適な方法は、１２５℃の温度の反応器内で、０．５〜
１．５Ｔｏｒｒの範囲の圧力（最適圧力は１．０Ｔｏｒ
ｒ）のガス混合物内にプラスチック基板を配置すること
である。ガス混合物は、ヘリウム，水素，およびシラン
を含み、全ガス流量は、約３００〜５００ｓｃｃｍの範
囲であり、好適には約３５０ｓｃｃｍである。Ｈｅ／シ
ランの流量比は、約１０／１〜５０／１であり、好適に
は２０／１である。水素／シランの流量比は、約３／１
〜８／１で、好適には７／１である。好適なＲＦ電力／
面積は、約０．０３ワット／ｃｍ2 であり、０．０２〜
０．０５ワット／ｃｍ2 の範囲とすることができる。そ
の結果、ａ−Ｓｉ：Ｈ層は、１．８５ｅＶの光学的ギャ
ップ、３．８６の屈折率、赤外線吸収分光器によって特
徴付けられるモノハイドライド結合のみによる２０％の
水素の含有量を示し、また、１００，０００より大きい
光伝導率／暗伝導率の比を示した。これらの測定値は、
共に、数箇月の間不変であった。図７は、水素／シラン
の流量比に対してプロットされた光伝導率／暗伝導率の
比を示している。光伝導率は、約０．１ワット／ｃｍ2
の光流束量で測定された。暗伝導率は、光密性（光遮断
性）金属ボックスの内部で測定された。１３０で示され
たデータは、好適な水素／シランの流量比を示してい
る。１３２で示された破線は、Ｈｅを用いない（すなわ
ち、水素のみ）場合の光伝導率／暗伝導率の比を示す。
１３４で示されたデータ点は、水素を用いない（Ｈｅの
み）場合の光伝導率／暗伝導率の比を示す。これらのデ
ータは、この新規な低温ＰＥＣＶＤ法が、他のガス混合
物および他の処理パラメータを用いる高温ＰＥＣＶＤ法
によって作製されたものと等しい半導体特性を有するａ
−Ｓｉ：Ｈ層を付着することができることを示してい
る。
【００２５】前述した新規な低温ＰＥＣＶＤ法の説明に
おいて、基板という用語は、ポリマー封止膜５４で被覆
された基板５２のようなプラスチック基板を意味する
が、基板は、必ずしもプラスチックに限定する必要はな
いことが分かるであろう。また、この方法は、ゲート電
極５６およびゲート誘電体５８が、封止膜５２で被覆さ
れた基板５２上に既に形成されたような他の基板に適用
できることが分かる。上述のＰＥＣＶＤ法は、それ自体
本発明の一部を構成するものではない。すなわち、この
新規な方法は、Glow-Discharge Hydrogenated Amorphou
s Silicon(K.Tanaka,ed.),Kluwer Academic Publishers
のChapter2（Deposition Process and Growth Mechani
sm)のMatsuda およびHaraによって説明されたような従
来のＰＥＣＶＤプロセス装置で行うことができる。
おいて、基板という用語は、ポリマー封止膜５４で被覆
された基板５２のようなプラスチック基板を意味する
が、基板は、必ずしもプラスチックに限定する必要はな
いことが分かるであろう。また、この方法は、ゲート電
極５６およびゲート誘電体５８が、封止膜５２で被覆さ
れた基板５２上に既に形成されたような他の基板に適用
できることが分かる。上述のＰＥＣＶＤ法は、それ自体
本発明の一部を構成するものではない。すなわち、この
新規な方法は、Glow-Discharge Hydrogenated Amorphou
s Silicon(K.Tanaka,ed.),Kluwer Academic Publishers
のChapter2（Deposition Process and Growth Mechani
sm)のMatsuda およびHaraによって説明されたような従
来のＰＥＣＶＤプロセス装置で行うことができる。
【００２６】また、上述した新規な低温ＰＥＣＶＤ法
は、プラスチックまたは他の基板上に他のデバイスを作
製するのに用いることができる。例えば、アクティブ・
マトリックス・ディスプレイは、ＴＦＴの代わりに各々
の画素に薄膜金属／絶縁体／金属のダイオードを用いる
ことができる。本発明のチッ化ＳｉのＰＥＣＶＤ法は、
このような絶縁体層を作成するのに用いることができ
る。ホトセンサーアレイの一実施例では、電極／ａ−Ｓ
ｉ：Ｈ／電極の感光抵抗が用いられる。本発明のａ−Ｓ
ｉ：ＨのＰＥＣＶＤ法は、ａ−Ｓｉ：Ｈ層を作成するの
に用いることができる。
は、プラスチックまたは他の基板上に他のデバイスを作
製するのに用いることができる。例えば、アクティブ・
マトリックス・ディスプレイは、ＴＦＴの代わりに各々
の画素に薄膜金属／絶縁体／金属のダイオードを用いる
ことができる。本発明のチッ化ＳｉのＰＥＣＶＤ法は、
このような絶縁体層を作成するのに用いることができ
る。ホトセンサーアレイの一実施例では、電極／ａ−Ｓ
ｉ：Ｈ／電極の感光抵抗が用いられる。本発明のａ−Ｓ
ｉ：ＨのＰＥＣＶＤ法は、ａ−Ｓｉ：Ｈ層を作成するの
に用いることができる。
【００２７】誘電体層５８，６２，７８，８２，１０
０，および１０４を付着する他の方法は、McCormick ら
の“An Amorphous Silicon Thin Film Transistor Fabr
icatedat 125℃ by DC Reactive Magnetron Sputterin
g" のAppl.Phys.Lett.70(2),1997 年１月13日，226 〜2
27 頁に記載されているように、Ｓｉターゲットと、約
１２５℃におけるアルゴン，窒素，水素の適切な圧力と
を用いる反応性マグネトロン・スパッタリングである。
なお、この文献の内容は、本願明細書の内容に含まれ
る。アモルファスＳｉ層６０，８０，および１０２の付
着の他の方法は、前述したAppl.Phys.Lett. の技術文献
に記載されたような反応性マグネトロン・スパッタリン
グである。
０，および１０４を付着する他の方法は、McCormick ら
の“An Amorphous Silicon Thin Film Transistor Fabr
icatedat 125℃ by DC Reactive Magnetron Sputterin
g" のAppl.Phys.Lett.70(2),1997 年１月13日，226 〜2
27 頁に記載されているように、Ｓｉターゲットと、約
１２５℃におけるアルゴン，窒素，水素の適切な圧力と
を用いる反応性マグネトロン・スパッタリングである。
なお、この文献の内容は、本願明細書の内容に含まれ
る。アモルファスＳｉ層６０，８０，および１０２の付
着の他の方法は、前述したAppl.Phys.Lett. の技術文献
に記載されたような反応性マグネトロン・スパッタリン
グである。
【００２８】本発明は、さらに、次の実施例によって説
明されるが、これは、本発明の一例であり、本発明を限
定するものではない。
明されるが、これは、本発明の一例であり、本発明を限
定するものではない。
【００２９】
【実施例１】ＧＥ Ｐｌａｓｔｉｃｓより市販されてい
るＬｅｘａｎ ポリカーボネート基板（０．７５ｍｍの
厚さ）が、Ｍｅｔｒｏｌｉｎｅ Ｉｎｄｕｓｔｒｉｅ
ｓ，Ｉｎｃ．より市販されているＶｉｔｒｉｎｉｔｅ
（商標）コーティングで被覆された。被覆された基板
は、５ｃｍ×５ｃｍ平方に切断され、炉で１２０℃で１
時間ベークされ、プラズマ反応器内に配置され、０．４
Ｔｏｒｒの圧力、０．３６Ｗ／ｃｍ２の電力密度で２０
分間アルゴンプラズマに暴露され、Ｖｉｔｒｉｎｉｔｅ
コーティングへの接着を改善した。次に、被覆された基
板は、真空チャンバ内に配置され、ゲート金属層５６
が、蒸着によって３つの連続層として付着された。この
例では（次の例でも同じであるが）、ゲート金属層５６
は、ＴＦＴサイズと同様の幅の金属ラインのように見え
る図３のデバイスの場合のようにパターニングされず、
基板全体にわたる“ブランケット”層であった。これ
は、電気的なデータに影響を及ぼすものではないが、処
理をより簡単にする。この例では、２００オングストロ
ームの厚さのクロム層（接着層）が付着された。次に、
６００オングストロームの厚さのアルミニウム層（導電
層）が付着された。最後に、２００オングストロームの
厚さのクロム層（接着層）が付着された。
るＬｅｘａｎ ポリカーボネート基板（０．７５ｍｍの
厚さ）が、Ｍｅｔｒｏｌｉｎｅ Ｉｎｄｕｓｔｒｉｅ
ｓ，Ｉｎｃ．より市販されているＶｉｔｒｉｎｉｔｅ
（商標）コーティングで被覆された。被覆された基板
は、５ｃｍ×５ｃｍ平方に切断され、炉で１２０℃で１
時間ベークされ、プラズマ反応器内に配置され、０．４
Ｔｏｒｒの圧力、０．３６Ｗ／ｃｍ２の電力密度で２０
分間アルゴンプラズマに暴露され、Ｖｉｔｒｉｎｉｔｅ
コーティングへの接着を改善した。次に、被覆された基
板は、真空チャンバ内に配置され、ゲート金属層５６
が、蒸着によって３つの連続層として付着された。この
例では（次の例でも同じであるが）、ゲート金属層５６
は、ＴＦＴサイズと同様の幅の金属ラインのように見え
る図３のデバイスの場合のようにパターニングされず、
基板全体にわたる“ブランケット”層であった。これ
は、電気的なデータに影響を及ぼすものではないが、処
理をより簡単にする。この例では、２００オングストロ
ームの厚さのクロム層（接着層）が付着された。次に、
６００オングストロームの厚さのアルミニウム層（導電
層）が付着された。最後に、２００オングストロームの
厚さのクロム層（接着層）が付着された。
【００３０】ゲート金属を有する基板は、プラズマ化学
的気相成長反応器内に配置され、１２５℃に加熱され、
層５８，６０，６２は、大気に暴露しないで連続して付
着された。ゲート誘電体５８は、０．０３６Ｗ／ｃｍ２
のＲＦ電力密度、および１３．６ＭＨｚの周波数を用い
て、０．６Ｔｏｒｒの圧力で２５分間付着され、その結
果、約３０００オングストローム厚さの膜が形成され
た。ガスおよび流量は、シラン（１０ｓｃｃｍ）、アン
モニア（１５ｓｃｃｍ）、窒素（２５０ｓｃｃｍ）、お
よびヘリウム（６００ｓｃｃｍ）であった。反応器は、
排気され、ａ−Ｓｉ：Ｈ層６０は、０．０２６Ｗ／ｃｍ
２の電力密度を用いて、１．０Ｔｏｒｒの圧力で１５分
間付着され、その結果、約７５０オングストローム厚さ
の膜が形成された。ガスおよび流量は、シラン（２０ｓ
ｃｃｍ）、水素（１４０ｓｃｃｍ）、ヘリウム（２００
ｓｃｃｍ）であった。図７は、ａ−Ｓｉ：Ｈ層を作成す
るのに、最良のＨ２／シランの流量比を７／１に選択す
ることが最適であることを示している。反応器は、排気
され、封止（エッチング・ストップ）チッ化Ｓｉ層６２
が、層５８について上述した同じ方法を用いて３３分間
付着され、その結果、約４，０００オングストローム厚
さの膜が形成された。試料は、反応器内で室温に冷却さ
れ、取り出された。第１のリソグラフィ工程は、ＴＦＴ
のソースおよびドレインのバイアをパターニングするよ
うに行われた。基板は、３，０００ｒｐｍで３０秒間ス
ピンさせることによって、ホトレジスト（Ｓｈｉｐｌｅ
ｙ １８１３）でスピン被覆された。次に、ホトレジス
ト（ＰＲ）は、炉で２０分間９０℃で硬化された。ＰＲ
は、Ｋａｒｌ Ｓｕｓｓ ＭＪＢ−３ Ａｌｉｇｎｅｒ
を用いてパターニングされた。露光時間は２０秒で、光
流束量は９．５ｍＷ／ｃｍ２であった。ＰＲは、Ｓｈｉ
ｐｌｅｙ ＭＦＰ−３２１現像剤で６０秒間現像され、
脱イオン水（ＤＷ）でリンスされ、炉で２０分間１２０
℃で十分に硬化された。次に、ソースおよびドレインの
バイアが、１％のフッ化水素酸（ＨＦ）内で６０秒間エ
ッチングされ、次に、基板は、ＤＷでリンスされ乾燥さ
れた。ＰＲは、０．１ワットおよび１０ｓｃｃｍの酸素
流を用いて、酸素プラズマ・アッシング・ツール内で９
分間除去された。
的気相成長反応器内に配置され、１２５℃に加熱され、
層５８，６０，６２は、大気に暴露しないで連続して付
着された。ゲート誘電体５８は、０．０３６Ｗ／ｃｍ２
のＲＦ電力密度、および１３．６ＭＨｚの周波数を用い
て、０．６Ｔｏｒｒの圧力で２５分間付着され、その結
果、約３０００オングストローム厚さの膜が形成され
た。ガスおよび流量は、シラン（１０ｓｃｃｍ）、アン
モニア（１５ｓｃｃｍ）、窒素（２５０ｓｃｃｍ）、お
よびヘリウム（６００ｓｃｃｍ）であった。反応器は、
排気され、ａ−Ｓｉ：Ｈ層６０は、０．０２６Ｗ／ｃｍ
２の電力密度を用いて、１．０Ｔｏｒｒの圧力で１５分
間付着され、その結果、約７５０オングストローム厚さ
の膜が形成された。ガスおよび流量は、シラン（２０ｓ
ｃｃｍ）、水素（１４０ｓｃｃｍ）、ヘリウム（２００
ｓｃｃｍ）であった。図７は、ａ−Ｓｉ：Ｈ層を作成す
るのに、最良のＨ２／シランの流量比を７／１に選択す
ることが最適であることを示している。反応器は、排気
され、封止（エッチング・ストップ）チッ化Ｓｉ層６２
が、層５８について上述した同じ方法を用いて３３分間
付着され、その結果、約４，０００オングストローム厚
さの膜が形成された。試料は、反応器内で室温に冷却さ
れ、取り出された。第１のリソグラフィ工程は、ＴＦＴ
のソースおよびドレインのバイアをパターニングするよ
うに行われた。基板は、３，０００ｒｐｍで３０秒間ス
ピンさせることによって、ホトレジスト（Ｓｈｉｐｌｅ
ｙ １８１３）でスピン被覆された。次に、ホトレジス
ト（ＰＲ）は、炉で２０分間９０℃で硬化された。ＰＲ
は、Ｋａｒｌ Ｓｕｓｓ ＭＪＢ−３ Ａｌｉｇｎｅｒ
を用いてパターニングされた。露光時間は２０秒で、光
流束量は９．５ｍＷ／ｃｍ２であった。ＰＲは、Ｓｈｉ
ｐｌｅｙ ＭＦＰ−３２１現像剤で６０秒間現像され、
脱イオン水（ＤＷ）でリンスされ、炉で２０分間１２０
℃で十分に硬化された。次に、ソースおよびドレインの
バイアが、１％のフッ化水素酸（ＨＦ）内で６０秒間エ
ッチングされ、次に、基板は、ＤＷでリンスされ乾燥さ
れた。ＰＲは、０．１ワットおよび１０ｓｃｃｍの酸素
流を用いて、酸素プラズマ・アッシング・ツール内で９
分間除去された。
【００３１】金属のソースおよびドレイン電極を付着す
る前に、層６０の露出された面は、０．１％のＨＦ内に
２０秒間基板を置くことによって洗浄にされた。表面
は、ドライ窒素吹きつけによって乾燥され、直ちに真空
チャンバ内に配置された。金属のソース層およびドレイ
ン層６４，６６は、蒸着によって付着された。最初に、
コンタクト層６４（１，０００オングストロームのマグ
ネシウム）が付着され、次に、電極層６６（１，５００
オングストロームのアルミニウム）が付着された。
る前に、層６０の露出された面は、０．１％のＨＦ内に
２０秒間基板を置くことによって洗浄にされた。表面
は、ドライ窒素吹きつけによって乾燥され、直ちに真空
チャンバ内に配置された。金属のソース層およびドレイ
ン層６４，６６は、蒸着によって付着された。最初に、
コンタクト層６４（１，０００オングストロームのマグ
ネシウム）が付着され、次に、電極層６６（１，５００
オングストロームのアルミニウム）が付着された。
【００３２】第２のリソグラフィ工程は、第１のリソグ
ラフィ工程と同じ手順を用いて、ＴＦＴのソースおよび
ドレイン電極をパターニングするように行われた。金属
層６４，６６は、Transene Co.(Rowley,MA.)より市販の
Aluminum Etchant Aで４５秒間３５℃でエッチングされ
た。ＰＲは、１００ワットおよび１０ｓｃｃｍの酸素流
を用いて９分間酸素プラズマで除去された。次に、基板
は、流れるＤＷで３０分間リンスされ、吹きつけ乾燥さ
れ、炉内で１２０℃で３０分間ベークされた。次に、完
成されたＴＦＴは、ドライ窒素の環境に保管された。
ラフィ工程と同じ手順を用いて、ＴＦＴのソースおよび
ドレイン電極をパターニングするように行われた。金属
層６４，６６は、Transene Co.(Rowley,MA.)より市販の
Aluminum Etchant Aで４５秒間３５℃でエッチングされ
た。ＰＲは、１００ワットおよび１０ｓｃｃｍの酸素流
を用いて９分間酸素プラズマで除去された。次に、基板
は、流れるＤＷで３０分間リンスされ、吹きつけ乾燥さ
れ、炉内で１２０℃で３０分間ベークされた。次に、完
成されたＴＦＴは、ドライ窒素の環境に保管された。
【００３３】電気的な特性は、光封止金属ボックスの内
部のプローブ・ステーション上の基板に対して、HP 414
5AのParameter Analizer を用いて測定された。典型的
な特性が、図８および図９に、幅／長さの比が７のＴＦ
Ｔについて示されている。図８は、１５，２０，２５Ｖ
のゲート電圧（それぞれ、曲線（ａ），（ｂ），および
（ｃ）に対応している）についてのドレイン電流（Ｉ
D ）対ドレイン−ソース電圧（ＶDS）のプロットであ
る。図９は、１Ｖおよび１０ＶのＶDSの対数スケールの
ドレイン電流（ＩD ）対ゲート電圧（ＶG ）のプロット
である。これらのデータにより、プラスチック上の本発
明のＴＦＴは、典型的なＴＦＴ特性を示し、電界効果移
動度は０．２〜０．３ｃｍ2 ／Ｖｓと推定される。
部のプローブ・ステーション上の基板に対して、HP 414
5AのParameter Analizer を用いて測定された。典型的
な特性が、図８および図９に、幅／長さの比が７のＴＦ
Ｔについて示されている。図８は、１５，２０，２５Ｖ
のゲート電圧（それぞれ、曲線（ａ），（ｂ），および
（ｃ）に対応している）についてのドレイン電流（Ｉ
D ）対ドレイン−ソース電圧（ＶDS）のプロットであ
る。図９は、１Ｖおよび１０ＶのＶDSの対数スケールの
ドレイン電流（ＩD ）対ゲート電圧（ＶG ）のプロット
である。これらのデータにより、プラスチック上の本発
明のＴＦＴは、典型的なＴＦＴ特性を示し、電界効果移
動度は０．２〜０．３ｃｍ2 ／Ｖｓと推定される。
【００３４】
【実施例２】GE Plastics より市販されているLexan ポ
リカーボネート基板（０．７５ｍｍの厚さ）が、５ｃｍ
×５ｃｍ平方に切断され、脱イオン水（ＤＷ）および石
けんで洗浄され、次に、ランニングＤＷでリンスされ
た。基板は、ＤＷでさらに３回超音波リンスされ、イソ
プロピルアルコールでリンスされ、炉内で１２０℃で１
時間ベークされた。清浄にされた基板は、GE Silicones
より市販のLHP100PM Primer （接着促進剤）に浸漬さ
れ、空気中で３０分間乾燥され、１２０℃で１時間ベー
クされた。次に、基板は、GE Siliconesより市販されて
いるSHC1200 Hardcoatに浸漬され、空気中で一晩中乾燥
され、１２０℃で１時間ベークされた。
リカーボネート基板（０．７５ｍｍの厚さ）が、５ｃｍ
×５ｃｍ平方に切断され、脱イオン水（ＤＷ）および石
けんで洗浄され、次に、ランニングＤＷでリンスされ
た。基板は、ＤＷでさらに３回超音波リンスされ、イソ
プロピルアルコールでリンスされ、炉内で１２０℃で１
時間ベークされた。清浄にされた基板は、GE Silicones
より市販のLHP100PM Primer （接着促進剤）に浸漬さ
れ、空気中で３０分間乾燥され、１２０℃で１時間ベー
クされた。次に、基板は、GE Siliconesより市販されて
いるSHC1200 Hardcoatに浸漬され、空気中で一晩中乾燥
され、１２０℃で１時間ベークされた。
【００３５】次に、被覆された基板が、真空チャンバ内
に配置され、ゲート金属５６が、蒸着によって付着され
た。まず、２００オングストロームのクロム（接着層）
が付着された。次に、６００オングストロームのアルミ
ニウム（導電用の）が付着された。最後に、２００オン
グストロームのクロム（接着層）が付着された。
に配置され、ゲート金属５６が、蒸着によって付着され
た。まず、２００オングストロームのクロム（接着層）
が付着された。次に、６００オングストロームのアルミ
ニウム（導電用の）が付着された。最後に、２００オン
グストロームのクロム（接着層）が付着された。
【００３６】ゲート金属を有する基板は、プラズマ化学
的気相成長反応器内に配置され、１２５℃まで加熱さ
れ、層５８，６０，および６２が大気に露出しないで連
続して付着された。ゲート誘電体５８は、０．０３６Ｗ
／ｃｍ２のＲＦ電力密度、および１３．６ＭＨｚの周波
数を用いて、０．６Ｔｏｒｒの圧力で２５分間付着さ
れ、その結果、約３，０００オングストローム厚さの膜
が形成された。ガスおよび流量は、シラン（１０ｓｃｃ
ｍ）、アンモニア（１５ｓｃｃｍ）、窒素（２５０ｓｃ
ｃｍ）、ヘリウム（６００ｓｃｃｍ）であった。
的気相成長反応器内に配置され、１２５℃まで加熱さ
れ、層５８，６０，および６２が大気に露出しないで連
続して付着された。ゲート誘電体５８は、０．０３６Ｗ
／ｃｍ２のＲＦ電力密度、および１３．６ＭＨｚの周波
数を用いて、０．６Ｔｏｒｒの圧力で２５分間付着さ
れ、その結果、約３，０００オングストローム厚さの膜
が形成された。ガスおよび流量は、シラン（１０ｓｃｃ
ｍ）、アンモニア（１５ｓｃｃｍ）、窒素（２５０ｓｃ
ｃｍ）、ヘリウム（６００ｓｃｃｍ）であった。
【００３７】反応器は、排気され、ａ−Ｓｉ：Ｈ層６０
が、０．０２６Ｗ／ｃｍ２の電力密度を用いて、１．０
Ｔｏｒｒの圧力で１５分間付着され、その結果、約７５
０オングストローム厚さの膜が形成された。ガスおよび
流量は、シラン（２０ｓｃｃｍ），水素（１４０ｓｃｃ
ｍ），およびヘリウム（２００ｓｃｃｍ）であった。
が、０．０２６Ｗ／ｃｍ２の電力密度を用いて、１．０
Ｔｏｒｒの圧力で１５分間付着され、その結果、約７５
０オングストローム厚さの膜が形成された。ガスおよび
流量は、シラン（２０ｓｃｃｍ），水素（１４０ｓｃｃ
ｍ），およびヘリウム（２００ｓｃｃｍ）であった。
【００３８】図７は、ａ−Ｓｉ：Ｈ層を作成するのに、
７／１の最良のＨ２／シランの比を選択することが最適
であることを示している。反応器は、排気され、封止
（エッチング・ストップ）チッ化Ｓｉ層６２が、層５８
について上述した同じ方法を用いて３３分間付着され、
その結果、約４，０００オングストローム厚さの膜が形
成された。次に、試料は、反応器内で室温に冷却され、
取り出された。
７／１の最良のＨ２／シランの比を選択することが最適
であることを示している。反応器は、排気され、封止
（エッチング・ストップ）チッ化Ｓｉ層６２が、層５８
について上述した同じ方法を用いて３３分間付着され、
その結果、約４，０００オングストローム厚さの膜が形
成された。次に、試料は、反応器内で室温に冷却され、
取り出された。
【００３９】第１のリソグラフィ工程は、ＴＦＴのソー
スおよびドレインのバイアをパターニングするように行
われた。基板は、３，０００ｒｐｍで３０秒間スピンさ
せることによって、ホトレジスト（Ghipley 1813）でス
ピン被覆され、次に、ホトレジスト（ＰＲ）は、炉で２
０分間９０℃で硬化された。ＰＲは、Karl Suss MJB-3
Aligner を用いてパターニングされた。露光時間は２０
秒で、光流束量は、９．５ｍＷ／ｃｍ2 であった。ＰＲ
は、Shipley MFP-321 現像剤で６０秒間現像され、ＤＷ
でリンスされ、炉で２０分間１２０℃で十分に硬化され
た。ソースおよびドレインのバイアが、１％のフッ化水
素酸（ＨＦ）で６０秒間エッチングされ、基板は、ＤＷ
でリンスされ乾燥された。ＰＲは、酸素プラズマ・アッ
シング・ツール内で、０．１ワットおよび１０ｓｃｃｍ
の酸素流を用いて、９分間除去された。
スおよびドレインのバイアをパターニングするように行
われた。基板は、３，０００ｒｐｍで３０秒間スピンさ
せることによって、ホトレジスト（Ghipley 1813）でス
ピン被覆され、次に、ホトレジスト（ＰＲ）は、炉で２
０分間９０℃で硬化された。ＰＲは、Karl Suss MJB-3
Aligner を用いてパターニングされた。露光時間は２０
秒で、光流束量は、９．５ｍＷ／ｃｍ2 であった。ＰＲ
は、Shipley MFP-321 現像剤で６０秒間現像され、ＤＷ
でリンスされ、炉で２０分間１２０℃で十分に硬化され
た。ソースおよびドレインのバイアが、１％のフッ化水
素酸（ＨＦ）で６０秒間エッチングされ、基板は、ＤＷ
でリンスされ乾燥された。ＰＲは、酸素プラズマ・アッ
シング・ツール内で、０．１ワットおよび１０ｓｃｃｍ
の酸素流を用いて、９分間除去された。
【００４０】金属のソースおよびドレイン電極の付着の
前に、基板は、０．１％ＨＦ内に２０秒間浸漬され、ド
ライ窒素吹きつけ乾燥され、直ちに真空チャンバ内に配
置された。金属のソース層およびドレイン層６４，６６
は、蒸着によって付着された。まず、コンタクト層６４
（１，０００オングストロームのマグネシウム）が付着
され、次に、電極層６６（１，５００オングストローム
のアルミニウム）が付着された。
前に、基板は、０．１％ＨＦ内に２０秒間浸漬され、ド
ライ窒素吹きつけ乾燥され、直ちに真空チャンバ内に配
置された。金属のソース層およびドレイン層６４，６６
は、蒸着によって付着された。まず、コンタクト層６４
（１，０００オングストロームのマグネシウム）が付着
され、次に、電極層６６（１，５００オングストローム
のアルミニウム）が付着された。
【００４１】第２のリソグラフィ工程は、第１のリソグ
ラフィ工程と同じ手順を用いて、ＴＦＴのソースおよび
ドレイン電極をパターニングするように行われた。金属
層６４および６６は、Transene Co.(Rowley,MA) より市
販されているAluminum Etchant Aで、３５℃で４５秒間
エッチングされた。ＰＲは、１００Ｗおよび１０ｓｃｃ
ｍの酸素流を用いて９分間酸素プラズマで除去された。
次に、基板は、流れるＤＷで３０分間リンスされ、吹き
つけ乾燥され、炉内で１２０℃で３０分間ベークされ
た。完成されたＴＦＴは、ドライ窒素環境に保管され
た。
ラフィ工程と同じ手順を用いて、ＴＦＴのソースおよび
ドレイン電極をパターニングするように行われた。金属
層６４および６６は、Transene Co.(Rowley,MA) より市
販されているAluminum Etchant Aで、３５℃で４５秒間
エッチングされた。ＰＲは、１００Ｗおよび１０ｓｃｃ
ｍの酸素流を用いて９分間酸素プラズマで除去された。
次に、基板は、流れるＤＷで３０分間リンスされ、吹き
つけ乾燥され、炉内で１２０℃で３０分間ベークされ
た。完成されたＴＦＴは、ドライ窒素環境に保管され
た。
【００４２】電気的特性は、第１の実施例で上述したよ
うに測定された。ＴＦＴ特性は、図８および図９のＴＦ
Ｔ特性と同じであった。
うに測定された。ＴＦＴ特性は、図８および図９のＴＦ
Ｔ特性と同じであった。
【００４３】本発明を、好適な実施例によって説明して
きたが、当業者によれば、他の形態を採用できることは
明らかである。例えば、他の材料を、既に記載した材料
に代えて使用または発展させることができ、異なるアセ
ンブリの技術および手順を用いることができる。従っ
て、本発明の範囲は、特許請求の範囲のみに限定される
ものではない。
きたが、当業者によれば、他の形態を採用できることは
明らかである。例えば、他の材料を、既に記載した材料
に代えて使用または発展させることができ、異なるアセ
ンブリの技術および手順を用いることができる。従っ
て、本発明の範囲は、特許請求の範囲のみに限定される
ものではない。
【図１】従来の“エッチング・ストッパー”ＴＦＴの断
面を示す図である。
面を示す図である。
【図２】従来の“バック・チャネル・カット”ＴＦＴの
断面を示す図である。
断面を示す図である。
【図３】本発明のＴＦＴの“エッチング・ストッパー”
ＴＦＴの断面を示す図である。
ＴＦＴの断面を示す図である。
【図４】本発明の“バック・チャネル・カット”ＴＦＴ
の断面を示す図である。
の断面を示す図である。
【図５】導電性ポリマー電極を有する本発明のインバー
ティド・スタガード“エッチング・ストッパー”ＴＦＴ
の断面を示す図である。
ティド・スタガード“エッチング・ストッパー”ＴＦＴ
の断面を示す図である。
【図６】２，６７０オングストローム厚さのチッ化Ｓｉ
層を有する０．０５３ｃｍ２のアルミニウムゲート・キ
ャパシタの電流対電圧のグラフである。
層を有する０．０５３ｃｍ２のアルミニウムゲート・キ
ャパシタの電流対電圧のグラフである。
【図７】ＰＥＣＶＤ反応器内のＨ２／ＳｉＨ４流量比に
対してプロットされたａ−Ｓｉ：Ｈ層の導電性比（明／
暗）のグラフである。
対してプロットされたａ−Ｓｉ：Ｈ層の導電性比（明／
暗）のグラフである。
【図８】図３のＴＦＴのゲート電圧の３つの値について
の電流（ＩＤ）対ドレイン−ソース電圧（ＶＤＳ）のグ
ラフである。
の電流（ＩＤ）対ドレイン−ソース電圧（ＶＤＳ）のグ
ラフである。
【図９】図３のＴＦＴの１Ｖ（曲線ａ）および１０Ｖ
（曲線ｂ）に等しいドレイン−ソース電圧（ＶＤＳ）に
ついて、対数スケールのドレイン電流（ＩＤ）対ゲート
電圧（ＶＧ）のグラフである。
（曲線ｂ）に等しいドレイン−ソース電圧（ＶＤＳ）に
ついて、対数スケールのドレイン電流（ＩＤ）対ゲート
電圧（ＶＧ）のグラフである。
フロントページの続き
(72)発明者 ステファン・マクコネル・ゲイツ
アメリカ合衆国 10562 ニューヨーク
州 オッシニング イニングウッド・ロ
ード 22
(56)参考文献 特開 平８−186267（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
Claims (6)
- 【請求項１】ａ）基板と、 ｂ）前記基板を被覆する透明なポリマー封止膜と、 ｃ）前記ポリマー封止膜上のゲート電極と、 ｄ）前記ポリマー封止膜の一部および前記ゲート電極を
覆うゲート絶縁体層と、 ｅ）前記ゲート絶縁体層上の半導体チャネル層と、 ｆ）前記ゲート電極上部の前記チャネル層上に配置され
た絶縁性封止層と、 ｇ）前記チャネル層上面、および前記絶縁性封止層の少
なくとも側面と接触するコンタクト層と、 ｈ）前記絶縁性封止層により分離された前記コンタクト
層上に設けられたソース電極およびドレイン電極と、 を備え、前記基板が１２０〜２００℃のガラス転移温度
を有する透明なプラスチックであることを特徴とする薄
膜トランジスタ。 - 【請求項２】ａ）基板と、 ｂ）前記基板を被覆する透明なポリマー封止膜と、 ｃ）前記ポリマー封止膜上のゲート電極と、 ｄ）前記ポリマー封止膜の一部および前記ゲート電極を
覆うゲート絶縁体層と、 ｅ）前記ゲート絶縁体層上の半導体チャネル層と、 ｆ）前記チャネル層の上に配置され、２つの部分からな
るように不連続のコンタクト層と、 ｇ）前記コンタクト層の前記２つの部分の一方と接触す
るソース電極と、 ｈ）前記コンタクト層の前記２つの部分の他方と接触す
るドレイン電極と、 ｉ）前記ソース電極、前記ドレイン電極、前記チャネル
層、前記コンタクト層の各々の少なくとも一部と接触す
る絶縁性封止層と、 を備え、前記基板が１２０℃〜２００℃のガラス転移温
度を有する透明なプラスチックであることを特徴とする
薄膜トランジスタ。 - 【請求項３】ａ）基板と、 ｂ）前記基板を被覆する透明なポリマー封止膜と、 ｃ）前記ポリマー封止膜上の導電性ゲート層と、 ｄ）前記ゲート層上の保護層と、 ｅ）前記ポリマー封止膜の一部、前記導電性ゲート層の
側面、および前記保護層を覆うゲート絶縁体層と、 ｆ）前記ゲート絶縁体層上の半導体チャネル層と、 ｇ）前記チャネル層の上に配置され、２つの開口を有す
る絶縁性封止層と、 ｈ）前記開口の各々において、開口の中と前記絶縁性封
止層の上部の一部の上とに配置され、前記開口の壁を被
覆し前記チャネル層に接触する薄いコンタクト層と、 ｉ）前記開口の一方の中に付着され、前記コンタクト層
と接触する導電性ポリマーよりなるソース電極と、 ｊ）前記開口の他方の中に付着され、前記コンタクト層
と接触する導電性ポリマーよりなるドレイン電極と、 を備え、前記基板が透明なプラスチックであることを特
徴とする薄膜トランジスタ。 - 【請求項４】前記プラスチックが、２００℃以下のガラ
ス転移温度を有することを特徴とする、請求項３に記載
の薄膜トランジスタ。 - 【請求項５】前記導電性ゲート層が導電性ポリマーより
なることを特徴とする、請求項３に記載の薄膜トランジ
スタ。 - 【請求項６】前記導電性ポリマーが、ポリアニリン、ポ
リアセチレン、およびポリフェニレンビニレンからなる
群から選択されたポリマーであることを特徴とする、請
求項４に記載の薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/823,844 US5796121A (en) | 1997-03-25 | 1997-03-25 | Thin film transistors fabricated on plastic substrates |
| US08/823844 | 1997-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270711A JPH10270711A (ja) | 1998-10-09 |
| JP3461283B2 true JP3461283B2 (ja) | 2003-10-27 |
Family
ID=25239887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06991198A Expired - Lifetime JP3461283B2 (ja) | 1997-03-25 | 1998-03-19 | 薄膜トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5796121A (ja) |
| JP (1) | JP3461283B2 (ja) |
| KR (1) | KR100286464B1 (ja) |
| TW (1) | TW351019B (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291837B1 (en) | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
| US6756324B1 (en) * | 1997-03-25 | 2004-06-29 | International Business Machines Corporation | Low temperature processes for making electronic device structures |
| US6372535B1 (en) * | 1998-02-02 | 2002-04-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| US6140668A (en) * | 1998-04-28 | 2000-10-31 | Xerox Corporation | Silicon structures having an absorption layer |
| US20020167500A1 (en) * | 1998-09-11 | 2002-11-14 | Visible Techknowledgy, Llc | Smart electronic label employing electronic ink |
| US6924781B1 (en) | 1998-09-11 | 2005-08-02 | Visible Tech-Knowledgy, Inc. | Smart electronic label employing electronic ink |
| JP2000269504A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
| US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
| US6686661B1 (en) * | 1999-10-15 | 2004-02-03 | Lg. Philips Lcd Co., Ltd. | Thin film transistor having a copper alloy wire |
| US6509217B1 (en) | 1999-10-22 | 2003-01-21 | Damoder Reddy | Inexpensive, reliable, planar RFID tag structure and method for making same |
| US6197663B1 (en) * | 1999-12-07 | 2001-03-06 | Lucent Technologies Inc. | Process for fabricating integrated circuit devices having thin film transistors |
| US6953947B2 (en) * | 1999-12-31 | 2005-10-11 | Lg Chem, Ltd. | Organic thin film transistor |
| US6500604B1 (en) * | 2000-01-03 | 2002-12-31 | International Business Machines Corporation | Method for patterning sensitive organic thin films |
| KR100662488B1 (ko) * | 2000-10-14 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법 |
| KR100586241B1 (ko) * | 2000-10-28 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 제조방법 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20030009824A (ko) * | 2001-07-24 | 2003-02-05 | (주)신종 | 박막소자 제조방법 |
| US6962756B2 (en) | 2001-11-02 | 2005-11-08 | Mitsubishi Gas Chemical Company, Inc. | Transparent electrically-conductive film and its use |
| WO2003046964A1 (en) * | 2001-11-21 | 2003-06-05 | Visible Tech-Knowledgy, Inc. | Active matrix thin film transistor array backplane |
| US6885032B2 (en) * | 2001-11-21 | 2005-04-26 | Visible Tech-Knowledgy, Inc. | Display assembly having flexible transistors on a flexible substrate |
| KR100485625B1 (ko) * | 2001-12-20 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100488955B1 (ko) * | 2002-01-15 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 어레이 및 그 제조 방법 |
| US7053967B2 (en) | 2002-05-23 | 2006-05-30 | Planar Systems, Inc. | Light sensitive display |
| AU2002336341A1 (en) * | 2002-02-20 | 2003-09-09 | Planar Systems, Inc. | Light sensitive display |
| US7009663B2 (en) | 2003-12-17 | 2006-03-07 | Planar Systems, Inc. | Integrated optical light sensitive active matrix liquid crystal display |
| WO2003075207A2 (en) * | 2002-03-01 | 2003-09-12 | Planar Systems, Inc. | Reflection resistant touch screens |
| US6885146B2 (en) | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| US6661024B1 (en) * | 2002-07-02 | 2003-12-09 | Motorola, Inc. | Integrated circuit including field effect transistor and method of manufacture |
| US6870181B2 (en) | 2002-07-02 | 2005-03-22 | Motorola, Inc. | Organic contact-enhancing layer for organic field effect transistors |
| DE10247817A1 (de) * | 2002-10-14 | 2004-04-22 | Infineon Technologies Ag | Polymertransistor-Anordnung, integrierte Schaltkreis-Anordnung und Verfahren zum Herstellen einer Polymertransistor-Anordnung |
| US7122487B2 (en) | 2002-11-14 | 2006-10-17 | Sharp Laboratories Of America, Inc. | Method for forming an oxide with improved oxygen bonding |
| US20040108504A1 (en) * | 2002-11-20 | 2004-06-10 | Charles Forbes | Active matrix thin film transistor array backplane |
| US20080084374A1 (en) | 2003-02-20 | 2008-04-10 | Planar Systems, Inc. | Light sensitive display |
| US7141348B2 (en) * | 2003-05-23 | 2006-11-28 | Intelleflex Corporation | Lamination and delamination technique for thin film processing |
| US6946178B2 (en) | 2003-05-23 | 2005-09-20 | James Sheats | Lamination and delamination technique for thin film processing |
| US20040235267A1 (en) * | 2003-05-23 | 2004-11-25 | James Sheats | Lamination and delamination technique for thin film processing |
| DE602004032172D1 (de) | 2003-09-03 | 2011-05-19 | Visible Tech Knowledgy Inc | Elektronisch aktualisierbares label und display |
| US20050134749A1 (en) * | 2003-12-19 | 2005-06-23 | Adiel Abileah | Reflection resistant display |
| KR100576719B1 (ko) * | 2003-12-24 | 2006-05-03 | 한국전자통신연구원 | 하부 게이트형 유기박막 트랜지스터의 제조방법 |
| JP2005303262A (ja) * | 2004-03-18 | 2005-10-27 | Sharp Corp | アクティブマトリクス基板、その製造装置、及び表示デバイス |
| US7773139B2 (en) | 2004-04-16 | 2010-08-10 | Apple Inc. | Image sensor with photosensitive thin film transistors |
| US7023231B2 (en) * | 2004-05-14 | 2006-04-04 | Solid State Measurements, Inc. | Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof |
| US20060045240A1 (en) * | 2004-08-31 | 2006-03-02 | Buchner Gregory C | Method and apparatus for delayed answering of telecommunications request |
| KR101058122B1 (ko) * | 2004-09-08 | 2011-08-24 | 삼성전자주식회사 | 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널 |
| US9953259B2 (en) | 2004-10-08 | 2018-04-24 | Thin Film Electronics, Asa | RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same |
| TWI249251B (en) * | 2004-11-22 | 2006-02-11 | Au Optronics Corp | Fabrication method of thin film transistor |
| KR101064773B1 (ko) * | 2004-12-09 | 2011-09-14 | 삼성전자주식회사 | 유기박막 트랜지스터의 제조방법 |
| KR100668408B1 (ko) * | 2004-12-09 | 2007-01-16 | 한국전자통신연구원 | 유기 전계효과 트랜지스터의 제조방법 |
| KR100695154B1 (ko) * | 2005-06-18 | 2007-03-14 | 삼성전자주식회사 | 실리콘 박막 트랜지스터 및 이의 제조방법 |
| US7563026B2 (en) * | 2005-09-08 | 2009-07-21 | Schick Technologies, Inc. | Flexible intra-oral x-ray imaging device |
| US7601567B2 (en) * | 2005-12-13 | 2009-10-13 | Samsung Mobile Display Co., Ltd. | Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor |
| KR20080017965A (ko) * | 2006-08-23 | 2008-02-27 | 삼성전자주식회사 | 가요성 표시 장치용 표시판의 제조 방법 |
| KR101479996B1 (ko) * | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
| WO2009151170A1 (en) * | 2008-06-13 | 2009-12-17 | Jda Technology Co., Ltd. | Vacuum channel transistor |
| KR101507967B1 (ko) * | 2008-09-23 | 2015-04-03 | 삼성디스플레이 주식회사 | 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법 |
| US9016585B2 (en) | 2008-11-25 | 2015-04-28 | Thin Film Electronics Asa | Printed antennas, methods of printing an antenna, and devices including the printed antenna |
| US8457013B2 (en) | 2009-01-13 | 2013-06-04 | Metrologic Instruments, Inc. | Wireless dual-function network device dynamically switching and reconfiguring from a wireless network router state of operation into a wireless network coordinator state of operation in a wireless communication network |
| US8234507B2 (en) | 2009-01-13 | 2012-07-31 | Metrologic Instruments, Inc. | Electronic-ink display device employing a power switching mechanism automatically responsive to predefined states of device configuration |
| US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
| US8928635B2 (en) | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
| US8638320B2 (en) | 2011-06-22 | 2014-01-28 | Apple Inc. | Stylus orientation detection |
| US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
| US9176604B2 (en) | 2012-07-27 | 2015-11-03 | Apple Inc. | Stylus device |
| US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
| US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
| US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
| US10845901B2 (en) | 2013-07-31 | 2020-11-24 | Apple Inc. | Touch controller architecture |
| US10067618B2 (en) | 2014-12-04 | 2018-09-04 | Apple Inc. | Coarse scan and targeted active mode scan for touch |
| JP6304445B2 (ja) * | 2015-03-16 | 2018-04-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105185835A (zh) * | 2015-07-30 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
| CN109410757A (zh) | 2017-08-15 | 2019-03-01 | 元太科技工业股份有限公司 | 挠性显示装置及其边框元件 |
| CN107946189B (zh) * | 2017-11-22 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5766664A (en) * | 1980-10-14 | 1982-04-22 | Ricoh Co Ltd | Photosensor |
| JPS5795661A (en) * | 1980-12-04 | 1982-06-14 | Seiko Epson Corp | Thin film semiconductor device |
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS5850572A (ja) * | 1981-09-22 | 1983-03-25 | 株式会社東芝 | デイスプレイ装置の製造方法 |
| JPS61135164A (ja) * | 1984-12-06 | 1986-06-23 | Canon Inc | 薄膜トランジスタ素子 |
| JPH0758793B2 (ja) * | 1984-12-19 | 1995-06-21 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JPS6234449U (ja) * | 1985-08-20 | 1987-02-28 | ||
| JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| JP2869893B2 (ja) * | 1989-11-07 | 1999-03-10 | カシオ計算機株式会社 | 半導体パネル |
| JP2976483B2 (ja) * | 1990-04-24 | 1999-11-10 | 日本電気株式会社 | 液晶表示素子用薄膜トランジスタの製造方法 |
| JPH04313273A (ja) * | 1991-04-10 | 1992-11-05 | Ricoh Co Ltd | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 |
| KR940008227B1 (ko) * | 1991-08-27 | 1994-09-08 | 주식회사 금성사 | 박막 트랜지스터 제조방법 |
| US5409851A (en) * | 1992-05-04 | 1995-04-25 | Goldstar Co., Ltd. | Method of making a thin film transistor |
| US5614731A (en) * | 1993-03-15 | 1997-03-25 | Kabushiki Kaisha Toshiba | Thin-film transistor element having a structure promoting reduction of light-induced leakage current |
| US5563424A (en) * | 1994-03-24 | 1996-10-08 | Uniax Corporation | Polymer grid triodes |
| US5574291A (en) * | 1994-12-09 | 1996-11-12 | Lucent Technologies Inc. | Article comprising a thin film transistor with low conductivity organic layer |
| JP2900229B2 (ja) * | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US5625199A (en) * | 1996-01-16 | 1997-04-29 | Lucent Technologies Inc. | Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors |
-
1997
- 1997-03-25 US US08/823,844 patent/US5796121A/en not_active Expired - Lifetime
- 1997-11-05 TW TW086116469A patent/TW351019B/zh not_active IP Right Cessation
- 1997-12-02 KR KR1019970065345A patent/KR100286464B1/ko not_active IP Right Cessation
-
1998
- 1998-03-19 JP JP06991198A patent/JP3461283B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270711A (ja) | 1998-10-09 |
| KR19980079508A (ko) | 1998-11-25 |
| TW351019B (en) | 1999-01-21 |
| KR100286464B1 (ko) | 2001-05-02 |
| US5796121A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461283B2 (ja) | 薄膜トランジスタ | |
| JP5142728B2 (ja) | 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法 | |
| US8760593B2 (en) | Thin film transistor and method for manufacturing thereof | |
| US5874745A (en) | Thin film transistor with carbonaceous gate dielectric | |
| US6887776B2 (en) | Methods to form metal lines using selective electrochemical deposition | |
| JP3191745B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| US6756324B1 (en) | Low temperature processes for making electronic device structures | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| US6387738B2 (en) | Method for manufacturing a thin film transistor | |
| JPH0887033A (ja) | アクティブマトリクス表示装置の製造方法 | |
| KR20150053078A (ko) | 어레이기판 및 이의 제조방법 | |
| CN101419944B (zh) | 平板显示器的制备方法 | |
| JPH10294468A (ja) | 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法 | |
| US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
| JP3416472B2 (ja) | 半導体素子 | |
| JP2001183639A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US20030186488A1 (en) | Method for manufacturing thin film transistor panel | |
| CN112271189A (zh) | 一种显示基板及其制作方法和显示装置 | |
| JP2004200304A (ja) | 有機半導体装置およびその製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPH0730119A (ja) | 液晶表示装置用薄膜トランジスタの製造方法 | |
| JPH0227768A (ja) | 薄膜トランジスタとその製造方法 | |
| CN114093889A (zh) | 阵列基板及制备方法和显示面板 | |
| JPH0728077A (ja) | 表示素子およびその製造方法 | |
| JPH01106470A (ja) | 薄膜トランジタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |