JP3416949B2 - 電子回路、半導体装置、電子機器および時計 - Google Patents

電子回路、半導体装置、電子機器および時計

Info

Publication number
JP3416949B2
JP3416949B2 JP53835898A JP53835898A JP3416949B2 JP 3416949 B2 JP3416949 B2 JP 3416949B2 JP 53835898 A JP53835898 A JP 53835898A JP 53835898 A JP53835898 A JP 53835898A JP 3416949 B2 JP3416949 B2 JP 3416949B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
constant
control transistor
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53835898A
Other languages
English (en)
Inventor
忠雄 門脇
佳樹 牧内
信二 中宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3416949B2 publication Critical patent/JP3416949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/10—Apparatus for producing preselected time intervals for use as timing standards using electric or electronic resonators
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/04—Temperature-compensating arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、電子回路、半導体装置、電子機器および時
計に関する。
［背景技術］ 従来より、定電圧を出力する定電圧発生回路と、前記
定電圧により駆動される水晶発振回路とを含んで構成さ
れる電子回路が知られている。このような電子回路は、
時計、電話、コンピュータ端末などに広く用いられてい
る。
特に、近年の電子機器の小型化に伴い、このような電
子回路は、小型で低消費電力型のICとして形成されるこ
とが多い。
しかし、ICとして形成さる電子回路は、定電圧発生回
路から出力される定電圧が、温度による影響を受けて変
動してしまうという問題がある。
特に、定電圧発生回路の出力する定電圧によって駆動
される水晶発振回路では、前記定電圧が変動すると、水
晶発振回路の発振周波数も変動してしまう。このため、
この水晶発振回路の発振周波数を元に、動作用の基準ク
ロックを生成している電子回路においては、正確な計時
動作を行うことができないという問題が生ずる。例え
ば、腕時計等を例に取ると、腕時計の使用環境は、低温
から高温にわたり広範囲に及んでいる。従って、従来の
電子回路をこのような腕時計に使用すると、定電圧発生
回路の出力する定電圧の電圧変動が、表示する時刻の誤
差となって現れてしまう。
また、定電圧発生回路から出力される定電圧の絶対値
は、これによって駆動される水晶発振回路の発振停止電
圧の絶対値より、常に大きな値に設定する必要がある。
発振停止電圧を下回ると、水晶発振回路が動作できなく
なるからである。
ところが、水晶発振回路の消費電力は、定電圧発生回
路から供給される定電圧の二乗に比例する。このため、
電子回路の消費電力を低減するという観点からは、定電
圧発生回路から出力される定電圧の値を、前記水晶発振
回路の発振停止電圧を上回るという条件を満たす範囲
で、できるだけ小さな値に設定することが必要となる。
このような電子回路を半導体回路として形成すると、
不純物の打ち込み誤差等の影響により、定電圧発生回路
から出力される定電圧の値や、水晶発振回路の発振停止
電圧の値も微妙に変動する。
しかし、従来の電子回路では、定電圧発生回路から出
力される定電圧の値を微調整することができなかったた
め、このような変動分のリスクを考慮して、前記定電圧
の値を、予想される発振停止電圧の値より十分余裕を持
って大きく設定する必要があった。このため、水晶発振
回路を必要以上に高い電圧で駆動してしまうこととな
り、この面からも電子回路の消費電力の低減を図ること
が難しいという問題があった。
本発明は、このような課題に鑑みて成されたものであ
り、その第１の目的は、定電圧発生回路から出力される
定電圧の値の、温度変化に伴う変動の少ない電子回路、
半導体装置、電子機器および時計を提供することにあ
る。
本発明の他の目的は、定電圧発生回路から出力される
定電圧の値を微調整することができる電子回路、半導体
装置、電子機器および時計を提供することにある。
［発明の開示］ 前記第１の目的を達成するため、本発明は、 定電圧を生成する定電圧発生回路を含む電子回路にお
いて、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成す
る第２の電圧生成回路と、 を含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記定電流が通電され、所定の電位を基準とした前記
基準電圧を出力する第１の電圧制御用トランジスタを用
いた回路とを含み、 前記定電流は、 前記第１の電圧制御用トランジスタの飽和動作領域の
値に設定されたことを特徴とする。
ここにおいて、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジス
タを用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直
列接続され前記定電流が供給されるとともに、前記差動
増幅器の出力により抵抗値が制御される出力用トランジ
スタと、 を含み、所定の電位を基準として、前記第２の電圧制御
用トランジスタを用いた回路の一端側から前記参照電圧
を出力し、他端側から前記定電圧を出力するように形成
され、 前記定電流は、 前記第２の電圧制御用トランジスタの飽和動作領域の
値に設定することが好ましい。
また、本発明は、 定電圧を生成する定電圧発生回路を含む電子回路にお
いて、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記定電圧と所定の相関をもつ参照電圧及び前記定電
圧を生成する第２の電圧生成回路と、 を含み、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジス
タを用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直
列接続され前記定電流が供給されるとともに、前記差動
増幅器の出力により抵抗値が制御される出力用トランジ
スタと、 を含み、所定の電位を基準として、前記第２の電圧制御
用トランジスタを用いた回路の一端側から前記参照電圧
を出力し、他端側から前記定電圧を出力するように形成
され、 前記定電流は、 前記第２の電圧制御用トランジスタの飽和動作領域の
値に設定されたことを特徴とする。
本発明のように、定電流源が供給される定電流の値
を、電圧制御用トランジスタの飽和動作領域の値に設定
することにより、電子回路が使用される環境に多少の温
度変化が発生し、定電流源から供給される定電流の値が
多少変動したとしても、電圧制御用トランジスタの両端
電圧の変動量は無視する程度の値となる。従って、第１
の電圧生成回路及び第２の電圧生成回路の少なくとも一
方から出力される基準電圧及び参照電圧の少なくとも一
方の値は、温度変化の影響を受けることなくほぼ一定の
値となり、この結果、定電圧発生回路は、常に一定の定
電圧を出力することができる。
このように、本発明の電子回路によれば、定電圧発生
回路から、周囲の温度が変化しても、その値の変動の少
ない定電圧を生成し出力することが可能となる。
特に、前記定電圧発生回路から出力される定電圧を、
水晶発振回路駆動用の電圧として用いることにより、周
囲の温度が変動しても発振回路から出力される発振周波
数を常に一定に保つことが可能となり、この結果、発振
回路の発振出力から正確な動作基準信号を生成すること
が可能となる。
ここにおいて、前記電圧制御用トランジスタとして
は、電界効果トランジスタを用いることが好ましい。さ
らに好ましくは、ゲートとドレインとを短絡した電界効
果トランジスタを用いることが好ましい。
また、前記他の目的を達成するため、本発明は、 定電圧を生成する定電圧発生回路を含む電子回路にお
いて、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成す
る第２の電圧生成回路と、 を含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記定電流が通電され、所定の電位を基準とした前記
基準電圧を出力する第１の電圧制御用トランジスタを用
いた回路とを含み、 前記第１の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中か
ら、いずれか１つのトランジスタを前記第１の電圧制御
用トランジスタとして選択使用するように形成されたこ
とを特徴とする。
ここにおいて、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジス
タを用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直
列接続され前記定電流が供給されるとともに、前記差動
増幅器の出力により抵抗値が制御される出力用トランジ
スタと、 を含み、前記第２の電圧制御用トランジスタを用いた回
路の一端側及び他端側から所定の電位を基準とした前記
参照電圧及び前記定電圧を出力するように形成され、 前記第２の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中か
ら、いずれか１つのトランジスタを前記第２の電圧制御
用トランジスタとして選択使用するように形成されるこ
とが好ましい。
また、本発明は、 定電圧を生成する定電圧発生回路を含む電子回路にお
いて、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記定電圧と所定の相関をもつ参照電圧及び前記定電
圧を生成する第２の電圧生成回路と、 を含み、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジス
タを用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直
列接続され前記定電流が供給されるとともに、前記差動
増幅器の出力により抵抗値が制御される出力用トランジ
スタと、 を含み、前記第２の電圧制御用トランジスタを用いた回
路の一端側及び他端側から所定の電位を基準とした前記
参照電圧及び前記定電圧を出力するように形成され、 前記第２の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中か
ら、いずれか１つのトランジスタを前記第２の電圧制御
用トランジスタとして選択使用するように形成されたこ
とを特徴とする。
本発明の電子回路は、電流増幅率が異なる複数のトラ
ンジスタの中から、任意のトランジスタを電圧制御用ト
ランジスタとして選択使用する。これにより、前記基準
電圧及び参照電圧の少なくとも一方の値を微調整し、電
圧生成回路から出力される定電圧の値を、微調整するこ
とが可能となる。
従って、本発明の定電圧発生回路から出力される定電
圧を、水晶発振回路の駆動用の電圧として用いることに
より、前記駆動用の電圧を、水晶発振回路の発振停止電
圧に合わせて必要最低限の値に微調整することができ
る。このため、電子回路、特に水晶発振回路を低消費電
力で安定して駆動することが可能となる。
特に、本発明によれば、電子回路の製造段階におい
て、水晶発振回路の発振停止電圧に応じた最適な定電圧
を出力するように形成することもできる。このような構
成を採用することにより、半導体装置の製造工程におい
て、定電圧発生回路の特性や、水晶発振回路の発振停止
電圧等に多少なばらつきが発生した場合でも、定電圧発
生回路から出力される定電圧の値を、前記発振停止電圧
より大きく、しかも必要最小限の値に微調整することが
できる。このように、本発明によれば、前述した微調整
を、電子回路の製造段階、より具体的にいえば半導体装
置の製造段階において行うことができるため、水晶発振
回路を安定して駆動でき、しかも消費電力の小さな電子
回路を具備した半導体装置を、歩留まりよく製造するこ
とが可能となる。
ここにおいて、前記トランジスタは、電界効果トラン
ジスタを用いることが好ましい。さらに好ましくは、ゲ
ートとドレインとが短絡された電界効果トランジスタを
用いることが好ましい。
本発明の電子回路は、 所定の定電圧を出力する定電圧発生回路と、 前記定電圧発生回路から供給される定電圧により発振
駆動される水晶発振回路を含み、 前記水晶発振回路の発振停止電圧と、前記定電圧発生
回路の出力する定電圧の温度特性を同じに設定したこと
を特徴とする。
従って、この定電圧発生回路から出力される定電圧
を、水晶発振回路の駆動用として用いることにより、水
晶発振回路を、より少ない消費電力で安定して駆動する
ことが可能な電子回路を実現することができる。
ここにおいて、前記定電圧発生回路は、 所定の定電流が供給され、出力する定電圧を制御する
ための基準電圧及び参照電圧の少なくとも一方を出力す
る少なくとも一つの電圧制御用トランジスタを含み、 前記定電流は、 前記電圧制御用トランジスタの動作保証温度範囲にお
ける電圧変動量の合計が、動作保証温度範囲における前
記発振停止電圧の変動量とほぼ同じとなるように、その
電流値が設定されることが好ましい。
このようにすることにより、水晶発振回路の使用環境
として要求される全温度範囲内において、定電圧発生回
路から出力される定電圧の値を、水晶発振回路の発振停
止電圧より少しだけ高い値に設定することができ、この
結果、どのような温度環境の下においても、水晶発振回
路を長期間安定してかつ低消費電力で駆動することが可
能となる。
また、前記定電流は、 前記第１及び第２の電圧制御用トランジスタの動作保
証温度範囲における電圧変動量が、動作保証温度範囲に
おける前記発振停止電圧の変動量の1/2となるように、
その電流値が設定されることが好ましい。
これにより、定電圧発生回路から出力される定電圧の
値は、発振回路が発振可能な最小電圧に設定される。こ
れにより、水晶発振回路を、長期間安定して、しかもよ
り低消費電力で駆動することができる。
また、前記定電圧の絶対値は、この定電圧が供給され
る発振回路の発振停止電圧の絶対値よりも大きな値に設
定することが好ましい。
また、定電圧発生回路に使用される定電流源は、負の
温度特性をもつ定電流を供給するように形成することが
好ましい。これにより、周囲の温度が上昇した場合に、
定電流の値が大きくなりすぎ、回路が破壊されるという
事態の発生を防止することができる。
また、本発明の半導体装置は、前述した電子回路を含
むことを特徴とする。
また、本発明の電子機器は、前述した電子回路または
半導体装置を含み、前記発振回路の発振出力から動作基
準信号を生成することを特徴とする。
また、本発明の時計は、前述した電子回路または半導
体装置を含み、前記発振回路の発振出力から時計基準信
号を形成することを特徴とする。
［図面の簡単な説明］ 図１は、本発明が適用された電子回路の好適な第１実
施例の説明図である。
図２は、前記第１実施例の電子回路に用いられる定電
圧発生回路の一例を示す説明図である。
図３は、前記定電圧発生回路に用いられる定電流源の
一例を示す説明図である。
図４は、定電流源から供給される定電流IDの温度特性
の説明図である。
図５は、定電流供給源から供給される定電流と、電圧
制御用トランジスタとして用いられるFETのゲート・ソ
ース間電圧VGSとの関係を示す説明図である。
図６は、定電圧発生回路から出力される定電圧V
regと、発振回路の発振停止電圧Vstoの温度特性の説明
図である。
図７は、定電圧Vregと発振停止電圧Vstoの温度特性が
同一である場合の説明図である。
図８は、図１に示す電子回路に用いられる定電圧発生
回路の変形例の説明図である。
図９は、本発明の電子回路に用いられる定電圧発生回
路の好適な第２実施例の説明図である。
図10は、第２実施例の定電圧発生回路に用いられる電
圧制御用トランジスタのゲート・ソース間電圧VGSと、
定電流IDとの関係を、各FETの電流増幅率をパラメータ
として表した特性図である。
図11は、異なる電流増幅率のFETを選択するための信
号を出力するための回路の説明図である。
図12Aは、発振回路のショート電流ISを測定する場合
の説明図であり、図12Bは測定されたショート電流ISと
発振停止電圧との関係を示す説明図である。
図13は、第１実施例とは別の手法を用いて定電圧Vreg
と発振停止電圧の温度特性を同一に設定するための手法
を示す説明図である。
図14は、本実施例の電子回路が用いられた時計回路の
説明図である。
図15は、時計回路の詳細な機能ブロック図である。
［発明を実施するための最良の形態］ 次に、本発明の好適な実施の形態を図面に基づき詳細
に説明する。
第一実施例 図１には、本発明が適用された電子回路の一例が示さ
れている。実施例の電子回路は、所定の定電圧Vregを信
号出力ライン200を介して出力する定電圧発生回路100
と、前記定電圧Vregにより発振駆動される水晶発振回路
10とを含んで構成される。
前記水晶発振回路10は、信号反転増幅器14と、フィー
ドバック回路とを含んで構成される。前記フィードバッ
ク回路は、水晶振動子12、抵抗20、位相補償用のコンデ
ンサCD、CGを含んで構成され、信号反転増幅器14のドレ
イン出力を、180度位相反転し信号反転増幅器14のゲー
トへフィードバック入力する。
前記信号反転増幅器14は、一対のＰ型電界効果トラン
ジスタ（以下PMOSFETと記す）16、Ｎ型電界効果トラン
ジスタ（以下NMOSFETと記す）18を含む。
そして、信号反転増幅器14は、それぞれ第１の電位側
と、これより低い電圧の第２の電位側に接続され、両電
位の電位の電位差により電力供給を受け駆動される。こ
こで、第１の電位は接地電位Vddに設定され、第２の電
位は負の定電圧Vregに設定されている。
以上の構成の水晶発振回路10は、信号反転増幅器14に
定電圧Vregが印加されると、前記信号反転増幅器14から
信号が出力され、この出力信号が180度位相反転されて
ゲートにフィードバック入力される。これにより、信号
反転増幅器14を構成するPMOSFET16、NMOSFET18が交互に
オンオフ駆動され、水晶発振回路10の発振出力が次第に
増加し、ついには水晶振動子12が安定した発振動作を行
うようになる。
これにより、この水晶発振回路10の出力端子11から
は、所定の周波数をもつ発振信号が出力されることにな
る。
このような水晶発振回路10を含む電子回路を、少ない
消費電力で駆動するためには、水晶発振回路10の駆動電
圧Vregの絶対値を、できるだけ小さく設定することが必
要となる。実験によれば、水晶発振回路10の消費電力
は、電源電圧Vregの絶対値の二乗に比例することが知ら
れている。
しかし、このような水晶発振回路10には、発振停止電
圧Vstoが存在し、前記電源電圧Vregの絶対値が、この発
振停止電圧Vstoの絶対値を下回ると、発振回路10の発振
動作が停止してしまう。
従って、定電圧発生回路10から供給される定電圧Vreg
は、この発振停止電圧Vstoの絶対値より大きいという次
式で示す条件を満足し、かつできるだけ小さな値に設定
することが必要となる。
|Vreg|≧|Vsto| …（１） これら定電圧発生回路100および水晶発振回路10を含
む電子回路は、半導体製造技術を用いて半導体装置とし
て形成されることが多い。従って、前記定電圧発生回路
100は、水晶発振回路10を安定して駆動でき、しかも水
晶発振回路10の安定発振時における消費電力をできるだ
け小さくする低電圧Vregを出力することが必要となる。
図２には、前記定電圧発生回路100の具体的な回路構
成が示されている。
実施例の定電圧発生回路100は、基準電圧Vref1を生成
する第１の電圧生成回路110と、前記基準電圧Vref1と所
定の相関を持つ定電圧Vregを出力ライン200から出力す
る第２の電圧生成回路130とを含む。そして、この定電
圧発生回路100は、第１の電位側と、これより低い第２
の電位側との間に接続され、両電位の電位差により電力
供給を受け駆動される。ここで、前記第１の電位は接地
電位Vddに設定され、第２の電位は所定の電源電圧Vssに
設定される。ここで、電源電圧ssは、その絶対値が、前
記定電圧Vregの絶対値より大きなものを用いる。
前記第１の電圧生成回路110は、図中矢印で示す低電
流IDを供給する第１の定電流源150−１と、この定電流
源150−１と直列に接続され、第１の電圧制御用トラン
ジスタとして機能するＰ型電界効果トランジスタ（以下
PMOSFETと記す）112とを含んで構成される。
前記電圧制御用FET112H、そのゲートとドレインとが
短絡されている。そして、このFET112のソースは、接地
電位Vdd側に接続され、ドレイン側は定電流源150−１を
介して電源Vss側に接続されると共に、基準電圧出力ラ
イン210に接続されている。
従って、この第１の電圧生成回路110では、定電流源1
50−１から定電流IDを流すことによって、FET112のソー
ス・ドレイン間に、このFET112の閾値電圧VTPに依存し
た電圧α|VTP|の電位差が発生する。従って、出力ライ
ン210には、接地電位Vddを基準とした次式で示す基準電
圧Vref1が出力されることになる。
Vref1＝α|VTP| …（２） 但し、VTPはFET112の閾値電圧、αは、所定の定数を
表す。
また、前記第２の電圧生成回路130は、接地電位Vddと
電源Vssとの間に直列接続された第２の定電流源150−２
と、第２の電圧制御用トランジスタとして機能するＮ型
電界効果トランジスタ（以下NMOSFETと記）132と、出力
用トランジスタとして機能するNMOSFET134とを含む。
前記定電流源150−２は、前記第１の定電流源150−１
と同一の定電流IDを供給するように形成されている。
前記FET132は、そのゲートとドレインとが短絡されて
いる。そして、このFET132のドレインは、第２の定電流
源150−２を介して接地電位Vdd側へ接続され、ソース側
は出力ライン200へ接続されている。
出力用トランジスタとして機能するFET134は、そのド
レイン側が出力ライン200へ接続され、そのソース側が
電源Vss側へ接続されている。
さらに、この第２の電圧生成回路130は、信号反転増
幅器140を含む。この信号反転増幅器140は、前記FET132
のドレイン側に接続された参照信号出力ライン220から
出力される参照信号Vref2を＋入力端子へ入力し、前記
基準電圧Vref1を−入力端子へ入力し、両電圧Vref2およ
びVref1を差動増幅し、その出力信号を前記出力用FET13
4のゲートへフィードバック入力する。
このような、信号反転増幅器140と、出力用FET134と
の働きにより、参照電圧出力ライン220の参照電圧Vref2
は、出力ライン210の基準電圧Vref1と同じ値になるよう
にフィードバック制御される。すなわち、電圧制御用FE
T132のドレイン電圧Vref2は、次式で示すようにα|VTP|
の値となる。
Vref2＝α|VTP| …（３） このとき、FET132には、第２の定電流源150−２から
供給される定電流IDが通電されているため、出力ライン
220と200との間には、FET132の閾値電圧VTNに依存した
電位差αVTNが発生する。
この結果、出力ライン200と、接地電位Vddとの間には
|VTP|＋VTNに依存した、次式に示す定電圧Vregが出力さ
れることになる。
Vreg＝α（|VTP|＋VTN） …（４） 但し、VTNはFET132の閾値電圧。
このようにして、実施例の定電圧発生回路100は、所
定の定電圧Vregを出力ライン200へ出力し、水晶発振回
路10を駆動することができる。
本実施例の定電圧発生回路100の特徴は、第1,第２の
定電流源150−1,150−２から供給される定電流IDの値
を、前記第１および第２の制御用トランジスタとして機
能するFET112,132の飽和動作領域の値に設定したことに
ある。これにより、定電圧発生回路100から出力される
定電圧Vregの値を、温度変化の影響の少ない良好なもの
とすることができる。
以下、そのための構成を具体的に説明する。
図３には、実施例の定電圧発生回路100に使用される
第1,第２の定電流源150−1,150−２の一例が示されてい
る。なお、両定電流源150−1,150−２の構成は同一であ
るので、ここでは定電流源150−２の構成を例に取り、
他の定電流源150−１の構成の説明は省略する。
実施例の定電流源150は、ディプリーションタイプのP
MOSFET152と、抵抗154とを含んで構成されている。
前記FET152は、そのゲートとソースとが短絡されてお
り、そのソース側が接地電位Vdd側に接続され、そのド
レイン側が抵抗154側に接続されている。
このように構成された定電流源150は、図４に示すよ
うに温度Ｔの変化に対して、負の温度特性を有するよう
に動作する。
ここにおいて、ta、tbは、定電圧発生回路100および
水晶発振回路10に要求される動作保証温度範囲の上限お
よび下限をそれぞれ表している。また、ΔＩは、この保
証範囲内で変動する定電流源150の電流変動幅を表して
いる。
本実施例において、前記第１および第２の定電流源15
0−1,150−２は、各FET152の製造工程において、ゲート
幅、ゲート長などのサイズや、不純物打ち込み濃度が同
一となるように、素子のレイアウトや、素子の製造条件
が設定されている。これにより、両定電流源150−1,150
−２は、図４に示すように、同一の負の温度特性をもつ
ように形成される。
図５には、前記第１および第２の電圧制御用トランジ
スタとして用いられるFET112,132のゲート・ソース間電
圧VGSと、通電される定電流IDとの関係が示されてい
る。
同図に示すように、これら各FET112,132は、供給され
る定電流IDの値が変化すると、ゲート・ソース間電圧
（すなわちα|VTP|の値またはα|VTN|の値）が変動す
る。
前記図３に示すように、各定電流源150から供給され
る定電流IDの値は、動作保証温度範囲内にて△Ｉだけ変
動する。従って、各FET112,132を、その閾値電圧Vth以
下の非飽和動作領域で動作させると、VGSの変化量は△V
1と大きな値となってしまう。
これに対して、定電流源150から供給されいる電流ID
の値を、FET112,132の飽和動作領域の値に設定すること
により、温度変化によって定電流IDの値が△Ｉ変動して
も、VGSの変動量ははるかに小さい△V2の値となる。
従って、本実施例の定電圧発生回路100では、各定電
流源150−1,150−２から供給される定電流IDを、各FET1
12,132の飽和動作領域の値に設定する。これにより、温
度変化による影響の少ない定電圧Vregを出力し、発振回
路10を安定して駆動することが可能となる。
なお、本実施例の定電圧発生回路100において使用す
る定電流源150は、図３に示す構成に限らず、必要に応
じて他の構成のものを用いてもよい。
本実施例の定電圧発生回路100からは、前述したよう
に温度変化の影響の少ない定電圧Vregが供給される。こ
のため、この定電圧Vregの絶対値を、前述した発振停止
電圧Vstoの絶対値より大きく、かつ必要最低限の大きさ
に設定しても、温度変化の影響により、定電圧Vregの絶
対値が発振停止電圧Vstoの絶対値を下回り、発振動作が
停止してしまうというような事態の発生を効果的に防止
することができる。
次に、前述した定電圧と、発振停止電圧との関係をよ
り具体的に説明する。
まず、発振回路10の発振停止電圧Vstoは次式で表され
る。
|Vsto|＝Ｋ（|Vthp|＋Vthn） …（５） 但し、Vthp,Vthnは、FET16,18の閾値電圧であり、Ｋ
は、0.8〜0.9の値をとる。
このように、発振停止電圧Vstoは、それぞれFET16,18
の各閾値電圧の和に比例した値として与えられる。従っ
て、この発振停止電圧Vstoはこれら各FET16,18の閾値電
圧の温度特性の影響を受ける。
また、前述したように、定電圧発生回路100から出力
される定電圧Vregも負の温度特性を有する。
従って、両電圧Vsto,Vregの温度特性を同一にするこ
とが、発振回路10を低電力で安定して駆動する上で重要
である。
本実施例の電子回路では、低電圧発生回路100から供
給される定電圧Vregの温度特性を、発振回路10の発振停
止電圧Vstoの温度特性と同一にすることもできる。以下
その構成を詳述する。
図６には、定電圧Vregと発振停止電圧Vstoの温度特性
が異なる場合の一例が示されている。同図において横軸
は温度、縦軸は電圧をそれぞれ表す。
このような温度特性のもとでは、前記（１）式の条件
を確保するために、動作保証温度の上限値taにおいて、
Vreg＞Vstoの条件を満足しなければならない。
しかし、このような条件設定を行うと、保証範囲で温
度が最も低いtbにおいて、定電圧Vregの絶対値が、発振
停止電圧Vstoに比べ必要以上に大きくなってしまう。こ
の結果、発振回路10が電力を無駄に消費するという問題
が生ずる。
これに対し、本実施例の回路では、図７に示すよう
に、定電圧Vregと、発振停止電圧Vstoとが同一の温度特
性を示すよう形成できるため、回路を、低消費電力で駆
動することが可能となる。
すなわち、実施例の水晶発振回路10は、信号反転増幅
器14を構成する各FET16,18が、飽和動作領域で動作を行
うように形成されている。このために、前記各FET16,18
のゲート・ソース間電圧VGSは、図５に示すようにFET11
2、132の飽和動作領域での特性と同様な特性を示すこと
になる。
すなわち、前記（４），（５）式に示す定電圧Vreg、
発振停止電圧Vstoを求める式において、各係数α、Ｋの
温度係数をほぼ等しい値とすることができる。この結
果、図７に示すように、定電圧Vregと、発振停止電圧V
stoは、同一の負の温度係数をもつものとなる。
ここにおいて、前記各FET16,18,112,132は、それぞれ
同一のサイズのトランジスタとして形成することが望ま
しい。
以上説明したように、本実施例によれば、定電圧発生
回路100の各電圧制御用トランジスタ112,132を、飽和動
作領域の定電流IDで駆動させることにより、定電圧発生
回路100から安定した定電圧Vregを出力することができ
る。
これに加えて、本実施例によれば、発振回路10の信号
反転増幅器14を構成する各FET16,18を、飽和動作領域で
駆動するように構成することにより、発振停止電圧Vsto
の温度特性と、定電圧発生回路100の出力する定電圧V
regの温度特性と同一のものとすることができる。
これにより図７に示すように、回路の動作保証温度範
囲全域において、定電圧Vregの値を前記（１）式を満足
する最低限の値に設定することができ、この結果、全動
作保証温度領域において、発振回路10を必要最低限の電
圧で良好に駆動することが可能となる。
変形例 次に、第１実施例の変形例を説明する。
前記実施例では、定電圧発生回路100を、２つの定電
流源150−1,150−２を用いて形成する場合を例により説
明したが、この発明はこれに限らず、例えば定電圧発生
回路100を図８に示すように構成してもよい。
この定電圧発生回路100において、第２の電圧生成回
路130は、信号反転増幅器140と、この信号反転増幅器14
0の出力をそのまま参照電圧Vfer2としてその−端子へフ
ィードバック入力するライン220とを含んで構成され
る。そして、信号反転増幅器140の出力電圧が、そのま
ま出力ライン200から定電圧Vregとして出力される。
従って、出力ライン200から出力される定電圧Vregの
値は、信号反転増幅器140の＋端子に入力される基準電
圧Vref1の値と同一の値となる。
この基準電圧を生成するために、第１の電圧生成回路
110は、基準電位Vdd側とライン210との間に、複数の電
圧制御用トランジスタを直列接続している。ここでは、
PMOSFET112と、NMOSFET114とを用いている。これら各FE
T112,114は、それぞれゲートとドレインとが短絡されて
いる。さらに、これら各FET112,114は、それぞれのドレ
イン端子が接続されている。
以上の構成とすることにより、第１の電圧生成回路11
0からは、基準電圧として次式の電圧が出力される。
Vref1＝α（|VTP|＋VTN） …（６） 従って、定電圧発生回路100からは、前記第１実施例
と同一の値をもつ定電圧Vregが出力されることになる。
このとき、図８に示す回路においても、各FET112,114
に供給される定電流IDは、これら各FET112,114の飽和動
作領域の値に設定されている。これにより、前記実施例
と同様の作用効果を奏することができる。
第２実施例 図９には、本発明が適用された定電圧発生回路100の
第２実施例が示されている。なお前記実施例と対応する
部材には同一号を付しその説明は省略する。
実施例の定電圧発生回路100の第１の特徴は、前記第
１の電圧制御用トランジスタとして、電流増幅率βが異
なる複数のトランジスタを用意し、これら複数のトラン
ジスタの中からいずれか１つのトランジスタを前記第１
の電圧制御用トランジスタ112として選択使用する構成
を採用したことにある。
本実施例の他の特徴は、前記第２の電圧制御用トラン
ジスタ132として、それぞれ電流増幅率βが異なる複数
のトランジスタを用意し、これら各トランジスタの中か
らいずれか１つのトランジスタを前記第２の電圧制御用
トランジスタ132として選択使用する構成を採用したこ
とにある。
これにより、前記第１および第２の電圧制御用トラン
ジスタ112,132として、最適な電流増幅率を組み合わせ
のトランジスタを選択することができる。このため、前
記（４）式に基づき出力される定電圧の値を、よりきめ
細かに微調整することが可能となる。すなわち、定電圧
Vregの値を、前記（１）式を満足する範囲で、できるだ
けその絶対値の小さな値に設定することができ、これに
より回路全体の消費電力をより低減することが可能とな
る。
以下にその構成を詳細に説明する。
実施例の定電圧発生回路100は、電流増幅率β1,β2,
β３がそれぞれ異なる複数のPMOSFET112−1,112−2,112
−３を含んだ第１のFET群160と、前記第１のFET群160の
中から任意のFET112を使用可能に選択する複数のスイッ
チング用FET164−1,164−2,164−３を含む第１の選択回
路162とを有する。
前記第１のFET群160を構成する各FET112は、そのゲー
トおよびドレインが短絡され、そのドレイン側が定電流
源150−１にそれぞれ接続されている。
また、前記スイッチング用のFET164−1,164−2,164−
３は、それぞれ対応するFET112−1,112−2,112−３と接
地電位Vddとの間に直列に接続されている。そして、こ
れら各FET164−1,164−2,164−３は、そのゲートに印加
される選択信号SELにより、いずれか１つがオンされ、
これと対応するFET112を、選択使用可能に設定する。
ここで、前記各FET112−1,112−2,112−３の、各電流
増幅率βは、次式を満足するように設定されている。
β１＜β２＜β３ …（７） 図10には、前記各FET112−1,112−2,112−３のゲート
・ソース間電圧VGSと、通電される電流IDとの関係が示
されている。
同図に示すように、同一の電流IDを通電する場合に
は、電流増幅率βの大きなFETほど、そのゲート・ソー
ス間電圧VGSが小さくなる。ここで、FET112のゲート・
ソース間電圧VGSは、次式で表される。
VGS＝αVTP …（８） このゲート・ソース間電圧は、前記（４）式から明ら
かなように、定電圧Vregの値の一部となる。
従って、選択回路160を用いて、所望の電流増幅率β
のFET112を選択することにより、定電圧発生回路100か
ら出力される定電圧Vregの値を微調整することができ
る。
また、前記第２のFET群170は、電流増幅率β11,β12,
β13がそれぞれ異なる複数のNMOSFET132−1,132−2,132
−３を含んで構成される。各FET132−1,132−2,132−３
は、そのゲートとドレインが短絡され、そのドレイン側
が第２の定電流源150−２と接続されている。
また、前記第２の選択回路172は、複数のスイッチン
グ用FET172−1,172−2,172−３を含んで構成され、各FE
T172−1,172−2,172−３は、対応するFET132−1,132−
2,132−３のソースと、出力ライン200との間に接続され
ている。
前記複数のFET132−1,132−2,132−３は、前記第１の
FET群160と同様に、同一の定電流IDが通電された場合に
は、電流増幅率βの大きいものほどそのゲート・ソース
間電圧VGSが小さくなる。ここで、前記各FET132−１、1
32−２、132−３の各電流増幅律βは、次式で示すよう
に設定されている。
β11＞β12＞β13 …（９） 従って、選択信号SEL11〜SEL13を用いて、いずれか１
つのスイッチング用のFET172をオンすることにより、こ
れと対応するFET132が第２の電圧制御用トランジスタと
して機能するように設定される。
このとき、選択されたFET132のゲート・ソース間電圧
は、次式で与えられる。
VGS＝αVTN …（10） 従って、第２の選択回路172を用いて、所望の電流増
幅率βのFET132を選択することにより、前記（４）式か
らも明らかなように、出力される定電圧Vregの値を微調
整することができる。
特に、本実施例の定電圧発生回路100は、第１のFET群
160および第２のFET群170から、それぞれ所望の電流増
幅率βをもつトランジスタを第１および第２の電圧制御
用トランジスタ112,132として選択できるため、これら
トランジスタ112,132の電流増幅率の組み合わせによ
り、出力される定電圧Vregの値をよりきめ細やかに微調
整することができる。
すなわち、前記（４）式から明らかなように、電流増
幅率βの小さなFET112,132を選択するほど、出力される
定電圧Vregの絶対値は大きくなり、電流増幅率βの大き
なFET112,132を選択するほど、出力される定電圧Vregの
絶対値が小さくなるように、定電圧Vregの値を微調整す
ることができる。
ここにおいて、各FET112−1,112−2,112−3,132−1,1
32−2,132−３は、電流増幅率βに応じて、ゲート幅、
ゲート長をそれぞれ変えて素子のレイアウトの設計を行
い、この設計されたレイアウトに基づいて製造される。
本実施例においては、電流増幅率β１とβ２の差、お
よびβ２とβ３の差がそれぞれ２〜５倍程度に設定され
ている。さらに、電流増幅率β11とβ12の差、β12とβ
13の差も、２〜５倍程度に設定されている。
また、上述したように、本実施例の回路は、電流増幅
率βの異なる複数のトランジスタから任意のトランジス
タを選択し、これを第1,第２の電圧制御用トランジスタ
112,132として使用する構成を採用する。これより、閾
値電圧の異なる複数のトランジスタを複数用意し、この
中から所望のトランジスタを選択して第1,第２の電圧制
御用トランジスタとして使用する回路に比べ、出力する
定電圧Vregの値をよりきめ細かに微調整することができ
る。
すなわち、FETの閾値電圧の調整は、半導体のプロセ
ス上0.1ボルト程度が限界となる。
これに対して、FETの電流増幅率βは、FETのゲート幅
Ｗ、ゲート長ＬのW/Lのサイズを変更することによっ
て、任意の値に設定することができる。
従って、本実施例のように電流増幅率βの異なる複数
のFETを用意しておき、この中から所望の電流増幅率β
のFETを、電圧制御用FETとして用いることにより、出力
される定電圧Vregの値をよりきめ細やかに微調整可能で
あることが理解される。
なお、図９に示す実施例では、第１の電圧制御用FET1
12と、第２の電圧制御用FET132を、それぞれ電流増幅率
の異なる複数のトランジスタの中から選択する場合を例
にとり説明したが、本発明はこれに限らず、いずれか一
方の電圧制御用FETのみを、電流増幅率と異なる複数の
トランジスタの中から選択するような構成を採用しても
よい。例えば、第１のFET群160または第２のFET群170の
いずれか一方を用意し、FET112,132のいずれか一方のみ
を、電流増幅率の異なる複数のトランジスタの中から選
択使用可能に形成してもよい。
また、本実施例の定電圧発生回路100において、第１
および第２の定電流源150−1,150−２は、それぞれ対応
する電圧制御用FET112,132の飽和動作領域の範囲の値
に、供給する定電流IDの値を設定するように構成されて
いる。これにより、前記第１実施例の作用効果に加え、
前述した第２実施例の作用効果をも奏することができる
ため、前記第１実施例よりさらにきめ細やかに出力電圧
Vregの値を調整し、回路全体の低消費電力化を図ること
が可能となる。
また、この第２実施例の特徴的な構成は、図８に示す
定電圧発生回路100にも適用することができる。この場
合には、前記FET112を、第１のFET群160の中から選択使
用するように構成し、前記FET114を、前記第２のFET群1
70の中から選択使用する構成を採用すればよい。このよ
うにすることによっても、出力される定電圧Vregの値
を、第２実施例と同様にきめ細やかに微調整することが
できる。
選択信号SELの生成方法 次に、選択信号の生成方法について詳細に説明する。
図11には、前記選択信号SELを生成するための回路が
示されており、この回路は、前記各選択信号SEL1,2…SE
L13に対応して複数設けられている。ここで、説明を簡
単にするために、３つの選択信号SEL1〜３に対応して設
けられた３個の単位回路U1,U2,U3のみを図示し、その他
の説明は省略する。なお、これら各単位回路Ｕの構成は
基本的には同一であるので、同一符号を付しその説明は
省略する。
この単位回路Ｕは、対応するパッドＰを有し、このパ
ッドＰはフューズｆを介して接地電位Vdd側に接続され
ると共に、抵抗R10を介して電源電位Vss側に接続されて
いる。そして、パッドＰの電位は、信号反転増幅器308,
309を介して、選択信号SELとして対応するFETのゲート
へ入力される。
このとき、対応するFET164を、オン状態に制御するた
めの選択信号を出力するためには、パッドＰに高電圧の
電位を印加しフューズｆを切断し、その後この電位をオ
フする。これにより、パッドＰの電位は、接地電位Vdd
から、Vss側に切り替わるため、この単位回路Ｕからは
出力される選択信号は対応するFET164をオン制御するよ
うに機能することになる。
図12Aには、発振回路10の信号反転増幅器14に流れる
ショート電流Isの測定方法が示され、図12Bには、発振
停止電圧Vstoとショート電流Isとの関係が示されてい
る。
図12Aに示すように、FET16,18の共通ゲートと共通ド
レインをショートさせた状態で、信号反転増幅器14に、
接地電位Vddと定電圧発生回路100から出力される電圧V
regを印加する。そして、このとき流れるVdd−Vreg間の
電流を、ショート電流Isとして測定する。
定電圧発生回路100から出力される定電圧Vregの絶対
値の値は、発振停止電圧Vstoの絶対値より大きく、かつ
できるだけ小さな値と設定する必要があることは前述し
た。
従って、異なるトランジスタ112および132の組み合わ
せを順次選択し、このときに流れるショート電流Isと、
ライン200から出力される電圧の値を測定する。そし
て、信号反転増幅器14を構成するFET16の電圧がオン電
流以上の値となるようなショート電流Isが供給でき、し
かもこの状態で発振回路10が発振状態を維持することが
確認された電圧Vregを検出する。そして、この定電圧V
regを供給するための、FET112および132の組み合わせを
特定する。
そして、このような特定が終了した後、対応する単位
回路Ｕのフューズｆを切断し、特定されたFETが前記第
１の電圧制御用トランジスタ112,第２の電圧制御用トラ
ンジスタ132として使用されるように設定すればよい。
このようなショート電流Isの測定や、使用するFET11
2,132の選択は、ICの検査工程において、水晶振動子12
が基板へ装着される前に行われる。そして、前述した処
理は、図示しないテスト回路および前記テスト回路とを
接続されたテスト用パッドＰを使用して行われる。
このようなICのテストは、ウエハ状態で行う。それぞ
れのICチップ内に設けられたテスト回路およびテスト用
パッドを使用して、それぞれのICチップについて前記シ
ョート電流の測定および出力ライン200の電圧測定が行
われる。このとき前記テストは、信号反転増幅器14およ
び定電圧発生回路100のみをアクティブとし、他の素子
は非アクティブ状態にして行われる。
このようにすることにより、ICの製造段階において、
発振回路10の発振停止電圧の絶対値以上の値で、かつ必
要最低限の値をもつ定電圧Vregを出力する定電圧発生回
路100を形成することができる。これにより、半導体装
置の歩留まりを向上させることができる。
他の実施例 なお、前記各実施例では、定電流源150−1,150−２か
ら供給する定電流IDの値を、電圧制御用トランジスタと
して機能するFET112,132の飽和動作領域の値に設定する
ことにより、図７に示すように、定電圧Vregと発振停止
電圧Vstoの温度特性を同一にする場合を例に取り説明し
た。
本発明はこれに限らず、これ以外にも、次のような手
法を採用してVregとVstoの温度特性を同一にすることも
できる。
例えば、図２に示す定電圧発生回路100を例に取る
と、この定電圧発生回路100から出力される定電圧Vreg
の値は、前記（４）式で与えられる。
さらに、前記（８）、（10）式から、この定電圧Vreg
の値は、各電圧制御用FET112,132の各ゲート・ソース間
電圧VGSの値の和として与えられることが理解される。
従って、図７に示す、動作保証温度範囲内における、
これら各FET112,132のゲート・ソース間電圧の変動量△
VGSの和（ΔVreg）が、この動作保証温度範囲内におけ
る発振停止電圧Vstoの変動量△Vstoと一致するように設
定すれば、VregとVstoの温度係数を図７に示すように同
一とすることが可能となる。
図13には、前記各電圧制御用FET112,132の、ゲート・
ソース間電圧VGSと、供給される定電流IDとの関係が示
されている。各定電流源150−1,150−２から供給される
定電流IDは、前述した動作保証温度範囲内において△Ｉ
だけ変動する。従って、この△Ｉの変動量に対応して、
各FET112,132のゲート・ソース間電圧の変動量△VGSの
値を、前記発振停止電圧の変動量△Vstoの1/2となるよ
うに設定すればよい。すなわち、動作保証温度範囲内に
おける各FET112,132のゲート・ソース間電圧の変動量△
VGSの値が、次式を満足するように定電流IDの値を設定
することにより、定電圧発生回路100からは発振停止電
圧と同一の温度特性をもつ定電圧Vregを出力することが
可能となる。
△VGS＝（1/2）｜△Vsto| …（11） ＜適用例＞ 図14には、本発明が適用された腕時計に用いられる電
子回路の一例が示されている。
この腕時計は、図示しない発電機構を内蔵している。
使用者が腕時計を装着し腕を動かすと、発電機構の回転
錘が回転し、そのときの運動エネルギーにより発電ロー
タが高速回転され、発電ステータ側に設けられた発電コ
イル400から交流電圧が出力される。
この交流電圧が、ダイオード404で整流され、二次電
池402を充電する。この二次電池402は、昇圧回路406お
よび補助コンデンサ408と共に主電源を構成する。
二次電池402の電圧が低くて時計の駆動電圧に満たな
いときは、昇圧回路406により二次電池402の電圧を時計
駆動可能な高電圧に変換し、補助コンデンサ408に蓄電
する。そして、この補助コンデンサ408の電圧を電源と
して時計回路440が動作する。
この時計回路440は、前記いずれかの実施例に記載さ
れた発振回路10および定電圧発生回路100を含む半導体
装置として構成されている。この半導体装置は、端子を
介して接続された水晶振動子12を用いて、予め設定され
た発振周波数、ここで32768Hzの周波数の発振出力を生
成し、この発振出力を分周し、一秒ごとに極性の異なる
駆動パルスを出力する。この駆動パルスは、時計回路44
0に接続されたステップモータの駆動コイル422へ入力さ
れる。これにより、図示しないステップモータは、駆動
パルスが通電されるごとにロータを回転駆動し、図示し
ない時計の秒針、分針、時針を駆動し、時刻を表示板に
アナログ表示することになる。
ここで、本実施例の時計回路440は、前述した主電源
から供給される電圧Vssにより駆動される電源電圧回路
部420と、この電源電圧からこの値よりも低い所定の一
定電圧Vregを生成する定電圧発生回路100と、この定電
圧Vregにより駆動される定電圧動作回路部410とを含ん
で構成される 図15には、前記時計回路440のより詳細な機能ブロッ
ク図が示されている。
定電圧動作回路部410は、外部接続された水晶振動子1
2を一部に含んで構成された水晶発振回路10と、波形整
形回路409と、高周波分周回路411とを含んで構成され
る。
前記電源電圧回路部420は、レベルシフタ412と、中低
周波分周回路414と、その他の回路416とを含んで構成さ
れる。なお、本実施例の時計回路440では、前記電源電
圧回路部420と、定電圧発生回路100とは、主電源から供
給される電圧により駆動される電源電圧動作回路部430
を構成している。
前記水晶発振回路10は、水晶振動子12を用いて基準周
波数fs＝32768Hzの正弦波出力を波形整形ゲート409に出
力する。
前記波形整形回路409は、この正弦波出力を矩形波に
整形した後、高周波分周回路411へ出力する。
前記高周波分周回路411は、基準周波数32768Hzを2048
Hzまで分周し、その分周出力をレベルシフタ412を介し
て中低周波数分周回路414へ出力する。
前記中低周波数分周回路414は、2048Hzまで分周され
た信号を、さらに1Hzまで分周し、その他の回路416へ入
力する。
前記その他の回路416は、1Hzの分周信号に同期してコ
イルを通電駆動するドライバ回路を含んで構成され、こ
の1Hzの分周信号に同期して時計用駆動用ステップモー
タを駆動する。
本実施例の時計回路において、主電源から供給される
電源電圧Vssにより回路全体が駆動される電源電圧動作
回路部430以外に、これにより低い定電圧Vregで駆動さ
れる定電圧動作回路部410を設けたのは以下の理由によ
る。
すなわち、このような時計回路では、長期間安定した
動作を確保するために、その消費電力を低減することが
必要となる。
通常、回路の消費電力は、信号の周波数、回路の容量
に比例し、さらに供給電源電圧の二乗に比例して増大す
る。
ここで、時計回路に着目してみると、回路全体の消費
電力を低減するためには、回路各部に供給する電源電圧
を低い値、例えばVregに設定すれば良い。この定電圧発
生回路100は、前記水晶発振回路10の発振動作を補償す
る範囲で最小の定電圧Vregを形成することができる。
次に、信号周波数に着目してみると、時計回路は、信
号周波数が高い水晶発振回路10、波形整形回路409、高
周波分周回路411と、それ以外の回路420とに大別するこ
とができる。この信号の周波数は、前述したように回路
の消費電力と比例関係がある。
そこで、本実施例の定電圧発生回路100は、主電源か
ら供給される電源電圧Vssから、それより低い定電圧Vre
gを生成し、これを高周波信号を扱う回路部410へと供給
している。このように、前記高周波信号を扱う回路410
に対して供給する駆動電圧を低くすることにより、定電
圧発生回路100の負担をさほど増加させることなく、時
計回路全体の消費電力を効果的に低減することができ
る。
以上述べたように、本実施例の時計回路およびこれを
含む電子回路は、前記実施例のいずれかに記載の水晶発
振回路10、それと接続された定電圧発生回路100を含ん
でいる。このために、製造ばらつきによらず、信号反転
増幅器の動作マージンを確保しつつ、最小の定電圧を前
記水晶発振回路10に供給するこができるため、電子回
路、時計回路の低消費電力化が図れる。従って、前述し
たような、携帯用の電子機器または時計において、発振
動作を安定して行なうことができるだけでなく、使用電
池の長寿命化を図ることができ、携帯用電子機器または
時計の使い勝手を向上することができる。
また、前記した理由により、銀電池が内蔵された時計
または携帯用電子機器においても、製造上のMOSFETのば
らつきが生じても、動作マージンが確保できる。更に、
リチウムイオンにより構成される２次電池を電源とした
充電式腕時計においても、製造上のMOSFETのばらつきが
生じても、動作マージンが確保できると共に、充電時間
を短縮化することが可能となる。
フロントページの続き (56)参考文献 特開 平９−18231（ＪＰ，Ａ) 特開 平６−67744（ＪＰ，Ａ) 特開 平８−305453（ＪＰ，Ａ) 特開 平９−49858（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/56 G04C 10/00 G04G 1/00 G05F 3/24 H03B 5/04

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成する
    第２の電圧生成回路とを含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記定電流が通電され、所定の電位を基準とした前記基
    準電圧を出力する第１の電圧制御用トランジスタを用い
    た回路とを含み、 前記定電流は、 前記第１の電圧制御用トランジスタの飽和動作領域の値
    に設定され、 かつ前記第１の電圧制御用トランジスタの動作保証温度
    範囲における前記基準電圧の変動量が、動作保証温度範
    囲における前記水晶発振回路の発振停止電圧の変動量と
    ほぼ同じとなるように、その電流値が設定されているこ
    とを特徴とする電子回路。
  2. 【請求項２】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記定電圧と所定の相関をもつ参照電圧及び前記定電圧
    を生成する第２の電圧生成回路とを含み、 前記第２の電圧生成回路は、 前記基準電圧と前記参照電圧とを差動増幅する差動増幅
    器と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジスタ
    を用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直列
    接続され前記定電流が供給されるとともに、 前記差動増幅器の出力により抵抗値が制御される出力用
    トランジスタとを含み、 所定の電位を基準として、前記第２の電圧制御用トラン
    ジスタを用いた回路の一端側から前記参照電圧を出力
    し、他端側から前記定電圧を出力するように形成され、 前記定電流は、前記第２の電圧制御用トランジスタの飽
    和動作領域の値に設定され、 かつ前記第２の電圧制御用トランジスタの動作保証温度
    範囲における前記参照電圧の変動量が、動作保証温度範
    囲における前記水晶発振回路の発振停止電圧の変動量と
    ほぼ同じとなるように、その電流値が設定されているこ
    とを特徴とする電子回路。
  3. 【請求項３】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成する
    第２の電圧生成回路とを含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記第１の定電流が通電され、所定の電位を基準とした
    前記基準電圧を出力する第１の電圧制御用トランジスタ
    を用いた回路とを含み、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
    と、 定電流を供給する第２の定電流源と、 前記第２の定電流が供給される第２の電圧制御用トラン
    ジスタを用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直列
    接続され前記第２の定電流が供給されるとともに、前記
    差動増幅器の出力により抵抗値が制御される出力用トラ
    ンジスタとを含み、 所定の電位を基準として、前記第２の電圧制御用トラン
    ジスタを用いた回路の一端側から前記参照電圧を出力
    し、他端側から前記定電圧を出力するように形成され、 前記第１の定電流は、 前記第１の電圧制御用トランジスタの飽和動作領域の値
    に設定され、 前記第２の定電流は、 前記第２の電圧制御用トランジスタの飽和動作領域の値
    に設定され、 前記第１の電圧制御用トランジスタの動作保証温度範囲
    における前記基準電圧の変動量と、 前記第２の電圧制御用トランジスタの動作保証温度範囲
    における前記参照電圧の変動量の合計が、 動作保証温度範囲における前記水晶発振回路の発振停止
    電圧の変動量とほぼ同じとなるように、前記第１及び第
    ２の定電流値が設定されていることを特徴とする電子回
    路。
  4. 【請求項４】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成する
    第２の電圧生成回路とを含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記定電流が通電され、所定の電位を基準とした前記基
    準電圧を出力する第１の電圧制御用トランジスタを用い
    た回路とを含み、 前記第１の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中から、
    前記第１の電圧制御用トランジスタの動作保証温度範囲
    における前記基準電圧の変動量が、動作保証温度範囲に
    おける前記水晶発振回路の発振停止電圧の変動量とほぼ
    同じとなるトランジスタが、前記第１の電圧制御用トラ
    ンジスタとして選択使用されることを特徴とする電子回
    路。
  5. 【請求項５】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記定電圧と所定の相関をもつ参照電圧及び前記定電圧
    を生成する第２の電圧生成回路とを含み、 前記第２の電圧生成回路は、 前記基準電圧と前記参照電圧とを差動増幅する差動増幅
    器と、 定電流を供給する第２の定電流源と、 前記定電流が供給される第２の電圧制御用トランジスタ
    を用いた回路と、 前記第２の電圧制御用トランジスタを用いた回路と直列
    接続され前記定電流が供給されるとともに、 前記差動増幅器の出力により抵抗値が制御される出力用
    トランジスタとを含み、 所定の電位を基準として、前記第２の電圧制御用トラン
    ジスタを用いた回路の一端側から前記参照電圧を出力
    し、他端側から前記定電圧を出力するように形成され、 前記第２の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中から、
    前記第２の電圧制御用トランジスタの動作保証温度範囲
    における前記参照電圧の変動量が、動作保証温度範囲に
    おける前記水晶発振回路の発振停止電圧の変動量とほぼ
    同じとなるトランジスタが、前記第２の電圧制御用トラ
    ンジスタとして選択使用されることを特徴とする電子回
    路。
  6. 【請求項６】所定の定電圧を生成する定電圧発生回路
    と、 前記定電圧発生回路から供給される定電圧により発振駆
    動される水晶発振回路を含む電子回路において、 前記定電圧発生回路は、 基準電圧を生成する第１の電圧生成回路と、 前記基準電圧と所定の相関をもつ前記定電圧を生成する
    第２の電圧生成回路とを含み、 前記第１の電圧生成回路は、 定電流を供給する第１の定電流源と、 前記第１の定電流が通電され、所定の電位を基準とした
    前記基準電圧を出力する第１の電圧制御用トランジスタ
    を用いた回路とを含み、 前記第２の電圧生成回路は、 前記基準電圧と参照電圧とを差動増幅する差動増幅器
    と、 定電流を供給する第２の定電流源と、 前記第２の定電流が供給される第２の電圧制御用トラン
    ジスタを用いた回路と、前記第２の電圧制御用トランジ
    スタを用いた回路と直列接続され前記第２の定電流が供
    給されるとともに、前記差動増幅器の出力により抵抗値
    が制御される出力用トランジスタとを含み、 所定の電位を基準として、前記第２の電圧制御用トラン
    ジスタを用いた回路の一端側から前記参照電圧を出力
    し、他端側から前記定電圧を出力するように形成され、 前記第１の電圧制御用トランジスタは、 電流増幅率が夫々異なる第１の複数のトランジスタの中
    から選択し、 また前記第２の電圧制御用トランジスタは、 電流増幅率が夫々異なる第２の複数のトランジスタの中
    から選択し、 選択した前記第１の電圧制御用トランジスタの動作保証
    温度範囲における前記基準電圧の変動量と選択した前記
    第２の電圧制御用トランジスタの動作保証温度範囲にお
    ける前記参照電圧の変動量の合計が、動作保証温度範囲
    における前記水晶発振回路の発振停止電圧の変動量とほ
    ぼ同じとなることを特徴とする電子回路。
  7. 【請求項７】請求項１、３のいずれかにおいて、 前記第１の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中から、
    いずれか１つのトランジスタを前記第１の電圧制御用ト
    ランジスタとして選択使用するように形成されることを
    特徴とする電子回路。
  8. 【請求項８】請求項２、３、請求項３に従属する請求項
    ７のいずれかにおいて、 前記第２の電圧制御用トランジスタは、 電流増幅率が夫々異なる複数のトランジスタの中から、
    いずれか１つのトランジスタを前記第２の電圧制御用ト
    ランジスタとして選択使用するように形成されることを
    特徴とする電子回路。
  9. 【請求項９】請求項３、６、請求項３に従属する請求項
    ７、請求項３に従属する請求項８、請求項３に従属する
    請求項７に従属する請求項８のいずれかにおいて、 前記第１の定電流源及び前記第２の定電流源は、 同一の製造条件で形成されたものであることを特徴とす
    る電子回路。
  10. 【請求項１０】請求項３、６、請求項３に従属する請求
    項７、請求項３に従属する請求項８、請求項３に従属す
    る請求項７に従属する請求項８、請求項９のいずれかに
    おいて、 前記第１の電圧制御トランジスタの動作保証温度範囲に
    おける前記基準電圧の変動量と前記第２の電圧制御トラ
    ンジスタの動作保証温度範囲における前記参照電圧の変
    動量は、動作保証温度範囲における前記発振停止電圧の
    変動量の1/2となることを特徴とする電子回路。
  11. 【請求項１１】請求項１〜10のいずれかにおいて、 前記定電圧の絶対値は、この定電圧が供給される発振回
    路の発振停止電圧の絶対値よりも大きいことを特徴とす
    る電子回路。
  12. 【請求項１２】請求項１〜11のいずれかの電子回路を含
    むことを特徴とする半導体装置。
  13. 【請求項１３】請求項１〜11のいずれかの電子回路又は
    請求項12の半導体装置を含み、前記発振回路の発振出力
    から動作基準信号を生成することを特徴とする電子機
    器。
  14. 【請求項１４】請求項１〜11のいずれかの電子回路又は
    請求項12の半導体装置を含み、前記発振回路の発振出力
    から時計基準信号を形成することを特徴とする時計。
JP53835898A 1997-03-04 1998-03-03 電子回路、半導体装置、電子機器および時計 Expired - Fee Related JP3416949B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-65502 1997-03-04
JP6550297 1997-03-04
PCT/JP1998/000866 WO1998039693A1 (fr) 1997-03-04 1998-03-03 Circuit electronique, dispositif a semiconducteur, materiel electronique et horloge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001035697A Division JP4164622B2 (ja) 1997-03-04 2001-02-13 電子回路、半導体装置、電子機器および時計

Publications (1)

Publication Number Publication Date
JP3416949B2 true JP3416949B2 (ja) 2003-06-16

Family

ID=13288926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53835898A Expired - Fee Related JP3416949B2 (ja) 1997-03-04 1998-03-03 電子回路、半導体装置、電子機器および時計

Country Status (6)

Country Link
US (3) US6288600B1 (ja)
EP (2) EP0915409B1 (ja)
JP (1) JP3416949B2 (ja)
CN (1) CN1184546C (ja)
DE (2) DE69841691D1 (ja)
WO (1) WO1998039693A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478996B2 (ja) 1999-06-01 2003-12-15 Ｎｅｃエレクトロニクス株式会社 低振幅ドライバ回路及びこれを含む半導体装置
EP1328060B1 (en) * 2000-09-26 2012-05-23 Seiko Epson Corporation Oscillation circuit, electronic circuit, and semiconductor device, clock, and electronic apparatus which comprise these circuits
JP4445780B2 (ja) * 2004-03-02 2010-04-07 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
JP4524688B2 (ja) 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
JP5061677B2 (ja) * 2007-03-23 2012-10-31 セイコーエプソン株式会社 発振装置、半導体装置、電子機器および時計
JP5066969B2 (ja) * 2007-03-26 2012-11-07 セイコーエプソン株式会社 発振装置、半導体装置、電子機器、時計及び振動子発振回路
JP5112753B2 (ja) * 2007-06-08 2013-01-09 セイコーインスツル株式会社 チャージポンプ回路
US7834683B2 (en) * 2008-05-30 2010-11-16 Nanya Technology Corp. Method to reduce variation in CMOS delay
JP2012160775A (ja) * 2011-01-28 2012-08-23 Seiko Epson Corp 発振停止検出回路、半導体装置、時計および電子機器
US9156740B2 (en) * 2011-05-03 2015-10-13 Innovalight, Inc. Ceramic boron-containing doping paste and methods therefor
JP5788755B2 (ja) * 2011-09-30 2015-10-07 セイコーインスツル株式会社 発振装置
JP5939852B2 (ja) * 2012-03-22 2016-06-22 エスアイアイ・セミコンダクタ株式会社 アナログ電子時計
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP5321715B2 (ja) * 2012-06-14 2013-10-23 セイコーエプソン株式会社 発振装置、半導体装置、電子機器および時計
JP5327362B2 (ja) * 2012-06-15 2013-10-30 セイコーエプソン株式会社 発振装置、半導体装置、電子機器、時計、及び、振動子発振回路
JP6416650B2 (ja) * 2015-02-06 2018-10-31 エイブリック株式会社 定電圧回路及び発振装置
US10700644B1 (en) * 2018-12-06 2020-06-30 Arm Limited Circuits and methods for providing a trimmable reference impedance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로
JPH067744A (ja) 1992-02-26 1994-01-18 Yoshitaka Koishi 空気振動発生方法とその装置
JPH0667744A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 定電圧回路
FR2718273B1 (fr) * 1994-03-31 1996-05-24 Sgs Thomson Microelectronics Mémoire intégrée avec circuit de maintien de la tension de colonne.
JPH08305453A (ja) * 1995-05-11 1996-11-22 Toshiba Microelectron Corp 基準電圧発生回路
JPH0918231A (ja) * 1995-07-03 1997-01-17 Seiko Epson Corp 定電圧回路
KR100320672B1 (ko) * 1995-12-30 2002-05-13 김덕중 스위칭 제어 집적회로
EP0793343B1 (en) * 1996-02-29 2001-07-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Current limitation programmable circuit for smart power actuators
KR100266650B1 (ko) * 1997-12-27 2000-09-15 김영환 반도체 소자의 내부전압 발생회로

Also Published As

Publication number Publication date
EP1681608A3 (en) 2009-03-04
US20010052809A1 (en) 2001-12-20
EP1681608B1 (en) 2010-05-26
DE69834701D1 (de) 2006-07-06
WO1998039693A1 (fr) 1998-09-11
EP0915409A4 (en) 2000-05-10
DE69841691D1 (de) 2010-07-08
EP1681608A2 (en) 2006-07-19
EP0915409A1 (en) 1999-05-12
EP0915409B1 (en) 2006-05-31
CN1224516A (zh) 1999-07-28
DE69834701T2 (de) 2007-03-08
CN1184546C (zh) 2005-01-12
US6288600B1 (en) 2001-09-11
US20010043106A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
JP3416949B2 (ja) 電子回路、半導体装置、電子機器および時計
EP0905877B1 (en) Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
US7042299B2 (en) Crystal oscillation circuit
US6686792B2 (en) Electronic circuit, semiconductor device, electronic equipment, and timepiece
US10528011B2 (en) Oscillation device and timepiece with temperature compensation function
JPS6242283B2 (ja)
US6727769B2 (en) Crystal oscillator circuit using CMOSFETs
US3959744A (en) CMOS oscillator having bias circuit outside oscillator feedback loop
US4112670A (en) Electronic timepiece
JP4164622B2 (ja) 電子回路、半導体装置、電子機器および時計
JPS586606A (ja) 低電力基準パルス発生回路
JP3365292B2 (ja) 発振回路、電子回路、半導体装置、電子機器および時計
GB2084421A (en) Oscillator Circuit With Low Current Consumption
JP2001313529A (ja) 発振回路、定電圧発生回路、半導体装置、及びこれらを具備した携帯用電子機器および時計
TWI591459B (zh) Analog electronic clock
JP3539110B2 (ja) 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計
JP6536449B2 (ja) 定電流回路、温度センサーおよび温度補償機能付き時計
US4433920A (en) Electronic timepiece having improved primary frequency divider response characteristics
JP3644247B2 (ja) 定電圧制御回路、半導体装置、及びこれらを具備した携帯用電子機器
JP2001298326A (ja) 発振回路、電子回路、半導体装置、電子機器および時計
JP2000349621A (ja) 発振回路、半導体装置および電子機器
JPH0628516B2 (ja) 高周波振動電圧を直流電流に変換するコンバータ
JP2021096077A (ja) 電子時計
JPH10206568A (ja) 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計
JPS6269230A (ja) 抵抗分圧回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees