JP3346038B2 - アクティブマトリックス液晶表示素子 - Google Patents
アクティブマトリックス液晶表示素子Info
- Publication number
- JP3346038B2 JP3346038B2 JP18514794A JP18514794A JP3346038B2 JP 3346038 B2 JP3346038 B2 JP 3346038B2 JP 18514794 A JP18514794 A JP 18514794A JP 18514794 A JP18514794 A JP 18514794A JP 3346038 B2 JP3346038 B2 JP 3346038B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- matrix liquid
- crystal display
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】この発明はアクティブマトリック
ス液晶表示素子に関する。
ス液晶表示素子に関する。
【０００２】
【従来の技術】アクティブマトリックス液晶表示素子に
は、各画素ごとに設けられたスイッチング素子としての
薄膜トランジスタの近傍に、画素容量部およびこの画素
容量部の不足容量分を補うための補助容量部を備えたも
のがある。
は、各画素ごとに設けられたスイッチング素子としての
薄膜トランジスタの近傍に、画素容量部およびこの画素
容量部の不足容量分を補うための補助容量部を備えたも
のがある。
【０００３】図３は従来のこのようなアクティブマトリ
ックス液晶表示素子の一例の一部を示したものである。
このアクティブマトリックス液晶表示素子はガラス基板
１を備えている。ガラス基板１の上面の所定の個所には
薄膜トランジスタ１６のゲート電極２が形成されてい
る。ゲート絶縁膜２はＣｒからなっている。ガラス基板
１の上面の他の所定の個所にはＩＴＯからなる補助容量
用電極３が形成されている。ゲート電極２および補助容
量用電極３を含むガラス基板１の全上面には窒化シリコ
ンからなるゲート絶縁膜４が形成されている。ゲート電
極２上のゲート絶縁膜４の上面には真性なアモルファス
シリコンからなる半導体薄膜５が形成されている。半導
体薄膜５の上面の両側およびその各近傍にはｎ型不純物
が注入されたアモルファスシリコン膜からなるコンタク
ト層６、７が形成されている。コンタクト層６、７の各
上面にはＣｒからなるドレイン電極８およびソース電極
９が形成されている。補助容量用電極３およびその周囲
の所定の領域に対応する部分のゲート絶縁膜４の上面に
はＩＴＯからなる画素電極１０が形成されている。画素
電極１０はソース電極９と接続されている。
ックス液晶表示素子の一例の一部を示したものである。
このアクティブマトリックス液晶表示素子はガラス基板
１を備えている。ガラス基板１の上面の所定の個所には
薄膜トランジスタ１６のゲート電極２が形成されてい
る。ゲート絶縁膜２はＣｒからなっている。ガラス基板
１の上面の他の所定の個所にはＩＴＯからなる補助容量
用電極３が形成されている。ゲート電極２および補助容
量用電極３を含むガラス基板１の全上面には窒化シリコ
ンからなるゲート絶縁膜４が形成されている。ゲート電
極２上のゲート絶縁膜４の上面には真性なアモルファス
シリコンからなる半導体薄膜５が形成されている。半導
体薄膜５の上面の両側およびその各近傍にはｎ型不純物
が注入されたアモルファスシリコン膜からなるコンタク
ト層６、７が形成されている。コンタクト層６、７の各
上面にはＣｒからなるドレイン電極８およびソース電極
９が形成されている。補助容量用電極３およびその周囲
の所定の領域に対応する部分のゲート絶縁膜４の上面に
はＩＴＯからなる画素電極１０が形成されている。画素
電極１０はソース電極９と接続されている。
【０００４】そして、補助容量用電極３、画素電極１０
およびその間のゲート絶縁膜４により、補助容量部が構
成されている。また、図示していないが、画素電極１
０、この画素電極１０と対向して設けられた対向電極お
よびその間の液晶により、画素容量部が構成されてい
る。
およびその間のゲート絶縁膜４により、補助容量部が構
成されている。また、図示していないが、画素電極１
０、この画素電極１０と対向して設けられた対向電極お
よびその間の液晶により、画素容量部が構成されてい
る。
【０００５】ところで、従来のこのようなアクティブマ
トリックス液晶表示素子では、ゲート絶縁膜４が窒化シ
リコンからなる単層であるので、層間ショート欠陥が生
じやすいという問題があった。そこで、層間ショート欠
陥が生じにくいようにしたアクティブマトリックス液晶
表示素子も開発されている（図４参照）。このアクティ
ブマトリックス液晶表示素子では、ゲート電極２および
補助容量用電極３をＡｌ−Ｔｉによって形成し、その各
表面を陽極酸化することにより、その各表面をＡｌ−Ｔ
ｉ−Ｏｘからなる陽極酸化膜１１、１２で被覆した構造
となっている。この場合、陽極酸化膜１１、１２がゲー
ト絶縁膜として機能するので、層間ショート欠陥が生じ
にくいようにすることができる。
トリックス液晶表示素子では、ゲート絶縁膜４が窒化シ
リコンからなる単層であるので、層間ショート欠陥が生
じやすいという問題があった。そこで、層間ショート欠
陥が生じにくいようにしたアクティブマトリックス液晶
表示素子も開発されている（図４参照）。このアクティ
ブマトリックス液晶表示素子では、ゲート電極２および
補助容量用電極３をＡｌ−Ｔｉによって形成し、その各
表面を陽極酸化することにより、その各表面をＡｌ−Ｔ
ｉ−Ｏｘからなる陽極酸化膜１１、１２で被覆した構造
となっている。この場合、陽極酸化膜１１、１２がゲー
ト絶縁膜として機能するので、層間ショート欠陥が生じ
にくいようにすることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
このようなアクティブマトリックス液晶表示素子では、
補助容量用電極３の材料であるＡｌ−Ｔｉが不透明な導
電材料であるので、画素の開口率が低下するという問題
があった。この発明の目的は、層間ショート欠陥が生じ
にくく、且つ画素の開口率が低下しないようにすること
のできるアクティブマトリックス液晶表示素子を提供す
ることにある。
このようなアクティブマトリックス液晶表示素子では、
補助容量用電極３の材料であるＡｌ−Ｔｉが不透明な導
電材料であるので、画素の開口率が低下するという問題
があった。この発明の目的は、層間ショート欠陥が生じ
にくく、且つ画素の開口率が低下しないようにすること
のできるアクティブマトリックス液晶表示素子を提供す
ることにある。
【０００７】
【課題を解決するための手段】この発明は、各画素ごと
に設けられたスイッチング素子としての薄膜トランジス
タの近傍に画素電極および補助容量用電極が設けられた
アクティブマトリックス液晶表示素子において、前記補
助容量用電極を透明な導電材料で形成し、且つ該補助容
量用電極の全体を透明な陽極酸化膜で被覆するととも
に、前記薄膜トランジスタのゲート電極を陽極酸化膜で
被覆し、前記画素電極は、前記補助容量用電極の前記陽
極酸化膜及び前記薄膜トランジスタの前記陽極酸化膜に
対してゲート絶縁膜を介して重ならない部分を有するも
のである。
に設けられたスイッチング素子としての薄膜トランジス
タの近傍に画素電極および補助容量用電極が設けられた
アクティブマトリックス液晶表示素子において、前記補
助容量用電極を透明な導電材料で形成し、且つ該補助容
量用電極の全体を透明な陽極酸化膜で被覆するととも
に、前記薄膜トランジスタのゲート電極を陽極酸化膜で
被覆し、前記画素電極は、前記補助容量用電極の前記陽
極酸化膜及び前記薄膜トランジスタの前記陽極酸化膜に
対してゲート絶縁膜を介して重ならない部分を有するも
のである。
【０００８】
【作用】この発明によれば、補助容量用電極およびゲー
ト電極を共に陽極酸化膜で被覆しているので、陽極酸化
膜がゲート絶縁膜として機能することにより、層間ショ
ート欠陥が生じにくいようにすることができ、また補助
容量用電極を透明な導電材料で形成するとともに、該補
助容量用電極を透明な陽極酸化膜で被覆しているので、
画素の開口率が低下しないようにすることができる。
ト電極を共に陽極酸化膜で被覆しているので、陽極酸化
膜がゲート絶縁膜として機能することにより、層間ショ
ート欠陥が生じにくいようにすることができ、また補助
容量用電極を透明な導電材料で形成するとともに、該補
助容量用電極を透明な陽極酸化膜で被覆しているので、
画素の開口率が低下しないようにすることができる。
【０００９】
【実施例】図１はこの発明の一実施例におけるアクティ
ブマトリックス液晶表示素子の要部を示したものであ
る。この図において、図４と同一名称部分には同一の符
号を付す。このアクティブマトリックス液晶表示素子に
おいて、下側のガラス基板１にはマトリックス状に形成
された各画素電極１０およびそれらに接続された薄膜ト
ランジスタ１６が配置されている。薄膜トランジスタ１
６は、下側のガラス基板１上面の所定位置に形成された
Ｃｒからなるゲート電極２と、その表面を覆うＡｌ−Ｔ
ｉ−Ｏｘからなる陽極酸化膜１１と、この陽極酸化膜１
１上に堆積されたゲート絶縁膜４と、このゲート絶縁膜
４上にパターニングされた真性なアモルファスシリコン
からなる半導体薄膜５と、この半導体薄膜５の上面の両
側およびその各近傍に形成された、ｎ形不純物が注入さ
れたアモルファスシリコン膜からなるコンタクト層７、
８と、これらコンタクト層７、８の各上面にそれぞれ形
成されたドレイン電極８、ソース電極９とから構成され
ている。画素電極１０は、下側のガラス基板１上面の他
の所定位置に形成された補助容量用電極３およびその表
面を覆うＡｌ−Ｔｉ−Ｏｘからなる陽極酸化膜１２の上
方にゲート絶縁膜４を介して配置されている。一方、上
側のガラス基板１３の下面には、下側のガラス基板１の
画素電極１０に対向した対向電極１４が配置されてい
る。そして、ガラス基板１、１３は図示しないシール材
により互いに接合され、ガラス基板１、１３とシール材
とに囲まれた領域に液晶１５が封入されている。
ブマトリックス液晶表示素子の要部を示したものであ
る。この図において、図４と同一名称部分には同一の符
号を付す。このアクティブマトリックス液晶表示素子に
おいて、下側のガラス基板１にはマトリックス状に形成
された各画素電極１０およびそれらに接続された薄膜ト
ランジスタ１６が配置されている。薄膜トランジスタ１
６は、下側のガラス基板１上面の所定位置に形成された
Ｃｒからなるゲート電極２と、その表面を覆うＡｌ−Ｔ
ｉ−Ｏｘからなる陽極酸化膜１１と、この陽極酸化膜１
１上に堆積されたゲート絶縁膜４と、このゲート絶縁膜
４上にパターニングされた真性なアモルファスシリコン
からなる半導体薄膜５と、この半導体薄膜５の上面の両
側およびその各近傍に形成された、ｎ形不純物が注入さ
れたアモルファスシリコン膜からなるコンタクト層７、
８と、これらコンタクト層７、８の各上面にそれぞれ形
成されたドレイン電極８、ソース電極９とから構成され
ている。画素電極１０は、下側のガラス基板１上面の他
の所定位置に形成された補助容量用電極３およびその表
面を覆うＡｌ−Ｔｉ−Ｏｘからなる陽極酸化膜１２の上
方にゲート絶縁膜４を介して配置されている。一方、上
側のガラス基板１３の下面には、下側のガラス基板１の
画素電極１０に対向した対向電極１４が配置されてい
る。そして、ガラス基板１、１３は図示しないシール材
により互いに接合され、ガラス基板１、１３とシール材
とに囲まれた領域に液晶１５が封入されている。
【００１０】次に、このアクティブマトリックス液晶表
示素子において陽極酸化膜１１、１２を形成するまでの
製造方法について図２を参照しながら説明する。まず、
図２（Ａ）に示すように、ガラス基板１の上面の所定の
個所にＩＴＯからなる透明な補助容量用電極３を膜厚１
０００Å程度に形成する。次に、図２（Ｂ）に示すよう
に、ガラス基板１の上面の他の所定の個所にＣｒからな
るゲート電極２を膜厚１０００Å程度に形成する。次
に、図２（Ｃ）に示すように、ゲート電極２および補助
容量用電極３の各表面にＡｌ−Ｔｉからなる陽極酸化膜
形成用膜１１ａ、１２ａを形成する。陽極酸化膜形成用
膜１１ａ、１２ａの膜厚は２０００〜３０００Å程度と
し、一例として２３００Å程度とする。この場合、ゲー
ト電極２および補助容量用電極３の各側面に形成された
陽極酸化膜形成用膜１１ａ、１２ａの厚さｔは膜厚とほ
ぼ同じ値となる。次に、陽極酸化膜形成用膜１１ａ、１
２ａがすべて陽極酸化されるまで陽極酸化し、図２
（Ｄ）に示すように、ゲート電極２および補助容量用電
極３の各表面を覆うようにＡｌ−Ｔｉ−Ｏｘからなる透
明な陽極酸化膜１１、１２を形成する。この場合、陽極
酸化膜１１、１２の膜厚は、陽極酸化により増大し、２
８００Å程度となる。かくして、陽極酸化膜１１、１２
が形成される。
示素子において陽極酸化膜１１、１２を形成するまでの
製造方法について図２を参照しながら説明する。まず、
図２（Ａ）に示すように、ガラス基板１の上面の所定の
個所にＩＴＯからなる透明な補助容量用電極３を膜厚１
０００Å程度に形成する。次に、図２（Ｂ）に示すよう
に、ガラス基板１の上面の他の所定の個所にＣｒからな
るゲート電極２を膜厚１０００Å程度に形成する。次
に、図２（Ｃ）に示すように、ゲート電極２および補助
容量用電極３の各表面にＡｌ−Ｔｉからなる陽極酸化膜
形成用膜１１ａ、１２ａを形成する。陽極酸化膜形成用
膜１１ａ、１２ａの膜厚は２０００〜３０００Å程度と
し、一例として２３００Å程度とする。この場合、ゲー
ト電極２および補助容量用電極３の各側面に形成された
陽極酸化膜形成用膜１１ａ、１２ａの厚さｔは膜厚とほ
ぼ同じ値となる。次に、陽極酸化膜形成用膜１１ａ、１
２ａがすべて陽極酸化されるまで陽極酸化し、図２
（Ｄ）に示すように、ゲート電極２および補助容量用電
極３の各表面を覆うようにＡｌ−Ｔｉ−Ｏｘからなる透
明な陽極酸化膜１１、１２を形成する。この場合、陽極
酸化膜１１、１２の膜厚は、陽極酸化により増大し、２
８００Å程度となる。かくして、陽極酸化膜１１、１２
が形成される。
【００１１】このように、このアクティブマトリックス
液晶表示素子では、ゲート電極２および補助容量用電極
３を共に陽極酸化膜１１、１２で被覆しているので、陽
極酸化膜１１、１２がゲート絶縁膜として機能すること
により、層間ショート欠陥が生じにくいようにすること
ができ、また補助容量用電極２を透明な導電材料である
ＩＴＯによって形成するとともに、該補助容量用電極２
を透明なＡｌ−Ｔｉ−Ｏｘからなる陽極酸化膜１２で被
覆しているので、画素の開口率が低下しないようにする
ことができる。
液晶表示素子では、ゲート電極２および補助容量用電極
３を共に陽極酸化膜１１、１２で被覆しているので、陽
極酸化膜１１、１２がゲート絶縁膜として機能すること
により、層間ショート欠陥が生じにくいようにすること
ができ、また補助容量用電極２を透明な導電材料である
ＩＴＯによって形成するとともに、該補助容量用電極２
を透明なＡｌ−Ｔｉ−Ｏｘからなる陽極酸化膜１２で被
覆しているので、画素の開口率が低下しないようにする
ことができる。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、補助容量用電極およびゲート電極を共に陽極酸化膜
で被覆しているので、陽極酸化膜がゲート絶縁膜として
機能することにより、層間ショート欠陥が生じにくいよ
うにすることができる。また、補助容量用電極を透明な
導電材料で形成するとともに、該補助容量用電極を透明
な陽極酸化膜で被覆しているので、画素の開口率が低下
しないようにすることができる。
ば、補助容量用電極およびゲート電極を共に陽極酸化膜
で被覆しているので、陽極酸化膜がゲート絶縁膜として
機能することにより、層間ショート欠陥が生じにくいよ
うにすることができる。また、補助容量用電極を透明な
導電材料で形成するとともに、該補助容量用電極を透明
な陽極酸化膜で被覆しているので、画素の開口率が低下
しないようにすることができる。
【図１】この発明の一実施例におけるアクティブマトリ
ックス液晶表示素子の要部を示す断面図。
ックス液晶表示素子の要部を示す断面図。
【図２】（Ａ）〜（Ｄ）はそれぞれ図１に示すアクティ
ブマトリックス液晶表示素子において陽極酸化膜を形成
するまでの各製造工程を示す断面図。
ブマトリックス液晶表示素子において陽極酸化膜を形成
するまでの各製造工程を示す断面図。
【図３】従来のアクティブマトリックス液晶表示素子の
一例の一部を示す断面図。
一例の一部を示す断面図。
【図４】従来のアクティブマトリックス液晶表示素子の
他の例の一部を示す断面図。
他の例の一部を示す断面図。
２ ゲート電極 ３ 補助容量用電極 １１、１２ 陽極酸化膜 １０ 画素電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1343 H01L 29/78
Claims (3)
- 【請求項１】 各画素ごとに設けられたスイッチング素
子としての薄膜トランジスタの近傍に画素電極および補
助容量用電極が設けられたアクティブマトリックス液晶
表示素子において、前記補助容量用電極を透明な導電材
料で形成し、且つ該補助容量用電極の全体を透明な陽極
酸化膜で被覆するとともに、前記薄膜トランジスタのゲ
ート電極を陽極酸化膜で被覆し、前記画素電極は、前記
補助容量用電極の前記陽極酸化膜及び前記薄膜トランジ
スタの前記陽極酸化膜に対してゲート絶縁膜を介して重
ならない部分を有することを特徴とするアクティブマト
リックス液晶表示素子。 - 【請求項２】 請求項１記載の発明において、前記ゲー
ト電極を被覆した前記陽極酸化膜は前記補助容量用電極
を被覆した前記陽極酸化膜と同一の材料からなることを
特徴とするアクティブマトリックス液晶表示素子。 - 【請求項３】 請求項２記載の発明において、前記補助
容量用電極はＩＴＯからなり、前記ゲート電極はＣｒか
らなり、前記両陽極酸化膜はＡｌ−Ｔｉ−Ｏｘからなる
ことを特徴とするアクティブマトリックス液晶表示素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18514794A JP3346038B2 (ja) | 1994-07-15 | 1994-07-15 | アクティブマトリックス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18514794A JP3346038B2 (ja) | 1994-07-15 | 1994-07-15 | アクティブマトリックス液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829804A JPH0829804A (ja) | 1996-02-02 |
| JP3346038B2 true JP3346038B2 (ja) | 2002-11-18 |
Family
ID=16165692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18514794A Expired - Fee Related JP3346038B2 (ja) | 1994-07-15 | 1994-07-15 | アクティブマトリックス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346038B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336887B1 (ko) * | 1998-08-24 | 2003-06-02 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR100672623B1 (ko) * | 2000-08-30 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
-
1994
- 1994-07-15 JP JP18514794A patent/JP3346038B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0829804A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US5054887A (en) | Active matrix type liquid crystal display | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP4402197B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3926879B2 (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
| JP2001188252A (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JP3346038B2 (ja) | アクティブマトリックス液晶表示素子 | |
| JPH06160901A (ja) | 液晶表示装置 | |
| JP4747911B2 (ja) | 液晶パネル用アレイ基板および液晶パネルならびにこれらの製造方法 | |
| JPH06148681A (ja) | 液晶表示装置 | |
| JP3059783B2 (ja) | 液晶表示装置 | |
| JP2000171827A (ja) | 液晶表示パネル | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |