JP3190624B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JP3190624B2 JP3190624B2 JP27007998A JP27007998A JP3190624B2 JP 3190624 B2 JP3190624 B2 JP 3190624B2 JP 27007998 A JP27007998 A JP 27007998A JP 27007998 A JP27007998 A JP 27007998A JP 3190624 B2 JP3190624 B2 JP 3190624B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- region
- diffusion region
- driver
- drivers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 69
- 239000004020 conductor Substances 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000009434 installation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は大容量ダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）のような半導体メ
モリに関する。特に、本発明はスペース有効利用レイア
ウトを有する半導体メモリに関する。このスペース有効
利用レイアウトを有する半導体メモリはメモリ内に配置
される増幅器ドライバを有し、接点の数が低減されてい
る。
ランダムアクセスメモリ（ＤＲＡＭ）のような半導体メ
モリに関する。特に、本発明はスペース有効利用レイア
ウトを有する半導体メモリに関する。このスペース有効
利用レイアウトを有する半導体メモリはメモリ内に配置
される増幅器ドライバを有し、接点の数が低減されてい
る。
【０００２】
【従来の技術】大容量メモリは大抵の場合メモリセルア
レイの間にセンス増幅器バンクを有する。このセンス増
幅器バンクはチップの表面のスペースを占有する。より
大容量のメモリチップに対する要求が高まるにつれて、
利用可能な表面面積をできるだけ有効に維持して利用す
ることがますます重要になった。メモリチップは複数の
行及び列状に配置される。例えば、列のサイズの低減は
チップサイズに大きな影響を及ぼしうる。
レイの間にセンス増幅器バンクを有する。このセンス増
幅器バンクはチップの表面のスペースを占有する。より
大容量のメモリチップに対する要求が高まるにつれて、
利用可能な表面面積をできるだけ有効に維持して利用す
ることがますます重要になった。メモリチップは複数の
行及び列状に配置される。例えば、列のサイズの低減は
チップサイズに大きな影響を及ぼしうる。
【０００３】図１を参照すると、典型的なメモリアレイ
１０が図示されている。センス増幅器バンク１２はメモ
リセル１８の列１６毎に複数のセンス増幅器１４を含ん
でいる。メモリセル１８の各列１６は一対のコンプリメ
ンタリビットライン２０を有する。動作中にはセンス増
幅器１４はコンプリメンタリビットライン対の間の差電
圧を「センシング」する。この差電圧をセンシングする
間に、センス増幅器１４はこの差電圧を増幅してこの対
のうちの一方のラインにビットラインハイ電圧にし、他
方のビットラインを接地する。ラインは必要に応じてハ
イ（high）（ビットラインハイ）に駆動されるか又はロ
ウ(low)（接地）に駆動される。これによって、その列
の中のメモリセルは必要に応じてハイビット又はロウビ
ットを格納する。領域２２は３つのセンス増幅器１４及
びメモリセルのないスティッチ領域（stitch region）
２３の部分を含んでいる。さらにセグメント化されたワ
ードライン構造において、ローカルワードラインドライ
バが相応の空き領域に配置される。
１０が図示されている。センス増幅器バンク１２はメモ
リセル１８の列１６毎に複数のセンス増幅器１４を含ん
でいる。メモリセル１８の各列１６は一対のコンプリメ
ンタリビットライン２０を有する。動作中にはセンス増
幅器１４はコンプリメンタリビットライン対の間の差電
圧を「センシング」する。この差電圧をセンシングする
間に、センス増幅器１４はこの差電圧を増幅してこの対
のうちの一方のラインにビットラインハイ電圧にし、他
方のビットラインを接地する。ラインは必要に応じてハ
イ（high）（ビットラインハイ）に駆動されるか又はロ
ウ(low)（接地）に駆動される。これによって、その列
の中のメモリセルは必要に応じてハイビット又はロウビ
ットを格納する。領域２２は３つのセンス増幅器１４及
びメモリセルのないスティッチ領域（stitch region）
２３の部分を含んでいる。さらにセグメント化されたワ
ードライン構造において、ローカルワードラインドライ
バが相応の空き領域に配置される。
【０００４】図２を参照すると、センス増幅器１４は通
常はセンス増幅器１４の２つの分割された半分を駆動す
るために使用される大きなトランジスタを有する。セン
ス増幅器１４の２つの半分はＰ増幅器２４及びＮ増幅器
２６である。スティッチ領域２３は一般的に列１６に隣
接して配置され、さらにスティッチ領域２３は列１６と
同一の基本的配向を有する。スティッチ領域２３は断続
的なスペースであり、ビットライン２０を持たず、それ
ゆえ必要なコンポーネントを配置するのに利用されるス
ペースを作り出す。絶縁トランジスタを含む多重回路の
ための領域はＭＵＸ領域２８及び３０に配置される。等
化トランジスタを含むビットラインイコライザ回路はＥ
Ｑ領域３２及び３４に配置される。１つのＥＱがＭＵＸ
領域２８と３０との間に配置されるならば、ＥＱ領域３
２及び３４は共有される。これらＭＵＸ及びＥＱ領域は
センス増幅器バンク１２の端部に割り当てられる（図
１）。
常はセンス増幅器１４の２つの分割された半分を駆動す
るために使用される大きなトランジスタを有する。セン
ス増幅器１４の２つの半分はＰ増幅器２４及びＮ増幅器
２６である。スティッチ領域２３は一般的に列１６に隣
接して配置され、さらにスティッチ領域２３は列１６と
同一の基本的配向を有する。スティッチ領域２３は断続
的なスペースであり、ビットライン２０を持たず、それ
ゆえ必要なコンポーネントを配置するのに利用されるス
ペースを作り出す。絶縁トランジスタを含む多重回路の
ための領域はＭＵＸ領域２８及び３０に配置される。等
化トランジスタを含むビットラインイコライザ回路はＥ
Ｑ領域３２及び３４に配置される。１つのＥＱがＭＵＸ
領域２８と３０との間に配置されるならば、ＥＱ領域３
２及び３４は共有される。これらＭＵＸ及びＥＱ領域は
センス増幅器バンク１２の端部に割り当てられる（図
１）。
【０００５】Ｐ増幅器２４はＰ増幅器領域３６に配置さ
れ、Ｎ増幅器２６はＮ増幅器領域３８に配置される。ス
ティッチ領域２３に配置されるトランジスタはＰＳＥＴ
トランジスタドライバ４０及びＮＳＥＴトランジスタド
ライバ４２を有する。これらは前述したように、センス
増幅器１４はＮ増幅器３８及びＰ増幅器３６を有する。
Ｎ増幅器３８はＮＳＥＴドライバ４２により駆動される
信号ＮＳＥＴによって制御され、Ｐ型増幅器３６はＰＳ
ＥＴドライバ４０により駆動される信号ＰＳＥＴによっ
て制御される（すなわち、ＮＳＥＴドライバ及びＰＳＥ
Ｔドライバはそれぞれ単に「Ｎ型増幅器を設定（“se
t”）するドライバ（トランジスタ）」及び「Ｐ型増幅
器を設定（“set”）するドライバ（トランジスタ）」
を表している。）。ＰＳＥＴドライバ４０及びＮＳＥＴ
ドライバ４２は通常は場合により複数のＰ増幅器又はＮ
増幅器を駆動するのに使用される。ＰＳＥＴドライバ４
０及びＮＳＥＴドライバ４２の共通設置位置はスティッ
チ２３の内部である。というのも、このような設置のた
めに利用可能なスペースがあるからである。しかし、要
求が多くなるにつれて、このスペースはこれらのデバイ
スの設置に対して不十分になってくる。さらにＰＳＥＴ
ドライバ４０はＮウェルの上に設置することが必要なの
だが、ＮＳＥＴドライバ４２はＰウェルの上に設置する
ことが必要である。これによってさらにＰＳＥＴドライ
バ４０をスティッチ領域２３内部のＰ増幅器領域２４に
隣接する領域に設置することが制限され、ＮＳＥＴドラ
イバ４２をＮ増幅器領域２６に隣接して設置することが
制限され、ＥＱ領域３２、３４又はＭＵＸ２８、３０を
スティッチ領域２３の内部に設置することが制限され
る。
れ、Ｎ増幅器２６はＮ増幅器領域３８に配置される。ス
ティッチ領域２３に配置されるトランジスタはＰＳＥＴ
トランジスタドライバ４０及びＮＳＥＴトランジスタド
ライバ４２を有する。これらは前述したように、センス
増幅器１４はＮ増幅器３８及びＰ増幅器３６を有する。
Ｎ増幅器３８はＮＳＥＴドライバ４２により駆動される
信号ＮＳＥＴによって制御され、Ｐ型増幅器３６はＰＳ
ＥＴドライバ４０により駆動される信号ＰＳＥＴによっ
て制御される（すなわち、ＮＳＥＴドライバ及びＰＳＥ
Ｔドライバはそれぞれ単に「Ｎ型増幅器を設定（“se
t”）するドライバ（トランジスタ）」及び「Ｐ型増幅
器を設定（“set”）するドライバ（トランジスタ）」
を表している。）。ＰＳＥＴドライバ４０及びＮＳＥＴ
ドライバ４２は通常は場合により複数のＰ増幅器又はＮ
増幅器を駆動するのに使用される。ＰＳＥＴドライバ４
０及びＮＳＥＴドライバ４２の共通設置位置はスティッ
チ２３の内部である。というのも、このような設置のた
めに利用可能なスペースがあるからである。しかし、要
求が多くなるにつれて、このスペースはこれらのデバイ
スの設置に対して不十分になってくる。さらにＰＳＥＴ
ドライバ４０はＮウェルの上に設置することが必要なの
だが、ＮＳＥＴドライバ４２はＰウェルの上に設置する
ことが必要である。これによってさらにＰＳＥＴドライ
バ４０をスティッチ領域２３内部のＰ増幅器領域２４に
隣接する領域に設置することが制限され、ＮＳＥＴドラ
イバ４２をＮ増幅器領域２６に隣接して設置することが
制限され、ＥＱ領域３２、３４又はＭＵＸ２８、３０を
スティッチ領域２３の内部に設置することが制限され
る。
【０００６】ＰＳＥＴドライバ４０及びＮＳＥＴドライ
バ４２をより良好に構成配置するために、それぞれ領域
２４及び２６内部にＰＳＥＴドライバ４０及びＮＳＥＴ
ドライバ４２の部分を設置することができれば有利であ
る。ドライバ４０及び４２をそれぞれの増幅器領域内に
有することは、ＲＣ時間遅延を小さくする。しかし、こ
のような配置によってＰＳＥＴドライバ４０及びＮＳＥ
Ｔドライバ４２のソース、ゲート、ドレインに必要な接
点のためにビットラインをリルート（reroute）しなく
てはならなくなる。
バ４２をより良好に構成配置するために、それぞれ領域
２４及び２６内部にＰＳＥＴドライバ４０及びＮＳＥＴ
ドライバ４２の部分を設置することができれば有利であ
る。ドライバ４０及び４２をそれぞれの増幅器領域内に
有することは、ＲＣ時間遅延を小さくする。しかし、こ
のような配置によってＰＳＥＴドライバ４０及びＮＳＥ
Ｔドライバ４２のソース、ゲート、ドレインに必要な接
点のためにビットラインをリルート（reroute）しなく
てはならなくなる。
【０００７】図３を参照すると、ビットライン２０の経
路は接点４６、４８、５０を迂回して配置されている。
接点４６及び５０は、ビットライン２０が配置される層
である層Ｍ０を貫いて活性領域ＡＡに向かって下方に延
在している。メタルライン５４及び５６はＮＳＥＴドラ
イバ４２のソース５８及びドレイン６０を接続するのに
使用されている。Ｎ増幅器２６は概略的に図示されてい
る。ＮＳＥＴドライバ４２の接点４８もビットライン２
０は回避しなくてはならない。ビットライン２０のリル
ーティングによって利用可能なチップ面積は減少し、チ
ップレイアウトのスペース有効利用ができない。これは
チップサイズ低減要求と衝突する。
路は接点４６、４８、５０を迂回して配置されている。
接点４６及び５０は、ビットライン２０が配置される層
である層Ｍ０を貫いて活性領域ＡＡに向かって下方に延
在している。メタルライン５４及び５６はＮＳＥＴドラ
イバ４２のソース５８及びドレイン６０を接続するのに
使用されている。Ｎ増幅器２６は概略的に図示されてい
る。ＮＳＥＴドライバ４２の接点４８もビットライン２
０は回避しなくてはならない。ビットライン２０のリル
ーティングによって利用可能なチップ面積は減少し、チ
ップレイアウトのスペース有効利用ができない。これは
チップサイズ低減要求と衝突する。
【０００８】図４を参照すると、ビットライン２０の経
路は接点４６´、４８´、５０´を迂回して配置されて
いる。接点４６´及び５０´はビットライン２０が配置
される層である層Ｍ０を貫いて活性領域ＡＡに向かって
下方に延在している。メタルライン５４´及び５６´は
ＰＳＥＴドライバ４０´のソース５８´及びドレイン６
０´を接続するのに使用されている。Ｐ増幅器２４は概
略的に図示されている。ＰＳＥＴドライバ４０´の接点
４８´もビットライン２０は回避しなくてはならない。
ビットライン２０のリルーティングによって利用可能な
チップ面積は減少し、チップレイアウトのスペース有効
利用ができない。これはチップサイズ低減要求と衝突す
る。
路は接点４６´、４８´、５０´を迂回して配置されて
いる。接点４６´及び５０´はビットライン２０が配置
される層である層Ｍ０を貫いて活性領域ＡＡに向かって
下方に延在している。メタルライン５４´及び５６´は
ＰＳＥＴドライバ４０´のソース５８´及びドレイン６
０´を接続するのに使用されている。Ｐ増幅器２４は概
略的に図示されている。ＰＳＥＴドライバ４０´の接点
４８´もビットライン２０は回避しなくてはならない。
ビットライン２０のリルーティングによって利用可能な
チップ面積は減少し、チップレイアウトのスペース有効
利用ができない。これはチップサイズ低減要求と衝突す
る。
【０００９】
【発明が解決しようとする課題】それゆえ、本発明の課
題は、チップの全サイズに影響を与えうるビットライン
のリルーティングをする必要なしに、ＲＣ時間遅延を低
減するためにセンス増幅器ドライバをそれぞれのセンス
増幅器領域内部に設置することである。
題は、チップの全サイズに影響を与えうるビットライン
のリルーティングをする必要なしに、ＲＣ時間遅延を低
減するためにセンス増幅器ドライバをそれぞれのセンス
増幅器領域内部に設置することである。
【００１０】
【課題を解決するための手段】上記課題は、センス増幅
器のバンクが行に対して平行に長さを有する第１の一般
的に矩形の領域に配置され、バンクの前記各センス増幅
器は割り当てられた列のセンス増幅器領域に配置され、
各センス増幅器領域は増幅器領域を含み、複数の増幅器
は複数のドライバによって駆動され、複数の増幅器の各
々はコンプリメンタリビットライン対の間に配置され、
さらに複数の増幅器の各々は増幅器領域内に位置決めさ
れ、複数のドライバは列方向に対して横断方向に延在す
る第１の拡散領域を共有し、第１の拡散領域及び第２の
拡散領域は増幅器領域内に配置され、ドライバの各々は
ゲート導体に接続されたゲートを有し、第１の接点は第
１のグローバルメタルラインを共有された第１の拡散領
域に接続するためのものであり、第２の接点は第２のグ
ローバルメタルラインを第２の拡散領域に接続するため
のものであり、第３の接点は第３のグローバルメタルラ
インをゲート導体に接続するためのものであり、これに
より、センス増幅器バンクの接点の数が低減されること
によって解決される。
器のバンクが行に対して平行に長さを有する第１の一般
的に矩形の領域に配置され、バンクの前記各センス増幅
器は割り当てられた列のセンス増幅器領域に配置され、
各センス増幅器領域は増幅器領域を含み、複数の増幅器
は複数のドライバによって駆動され、複数の増幅器の各
々はコンプリメンタリビットライン対の間に配置され、
さらに複数の増幅器の各々は増幅器領域内に位置決めさ
れ、複数のドライバは列方向に対して横断方向に延在す
る第１の拡散領域を共有し、第１の拡散領域及び第２の
拡散領域は増幅器領域内に配置され、ドライバの各々は
ゲート導体に接続されたゲートを有し、第１の接点は第
１のグローバルメタルラインを共有された第１の拡散領
域に接続するためのものであり、第２の接点は第２のグ
ローバルメタルラインを第２の拡散領域に接続するため
のものであり、第３の接点は第３のグローバルメタルラ
インをゲート導体に接続するためのものであり、これに
より、センス増幅器バンクの接点の数が低減されること
によって解決される。
【００１１】
【発明の実施の形態】本発明の開示はスペース有効利用
レイアウトを有する半導体メモリを含む。半導体メモリ
チップは行列状に配置される複数のメモリセルを有す
る。半導体メモリ、例えばダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）はセンス増幅器のバンクを有し、
このセンス増幅器のバンクが行に対して平行に長さを有
する第１の一般的に矩形の領域に配置され、バンクの各
センス増幅器は割り当てられた列の相応するセンス増幅
器領域に配置される。複数の増幅器は少なくとも１つの
ドライバによって駆動され、複数の増幅器の各々はコン
プリメンタリビットライン対の間に配置され、さらに割
り当てられた列のセンス増幅器領域内に位置決めされ
る。少なくとも１つのドライバは、列方向に対して横断
方向に延在する少なくとも１つの拡散領域を少なくとも
１つの他のドライバと共有し、この結果センス増幅器バ
ンクの接点の数は最小化される。
レイアウトを有する半導体メモリを含む。半導体メモリ
チップは行列状に配置される複数のメモリセルを有す
る。半導体メモリ、例えばダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）はセンス増幅器のバンクを有し、
このセンス増幅器のバンクが行に対して平行に長さを有
する第１の一般的に矩形の領域に配置され、バンクの各
センス増幅器は割り当てられた列の相応するセンス増幅
器領域に配置される。複数の増幅器は少なくとも１つの
ドライバによって駆動され、複数の増幅器の各々はコン
プリメンタリビットライン対の間に配置され、さらに割
り当てられた列のセンス増幅器領域内に位置決めされ
る。少なくとも１つのドライバは、列方向に対して横断
方向に延在する少なくとも１つの拡散領域を少なくとも
１つの他のドライバと共有し、この結果センス増幅器バ
ンクの接点の数は最小化される。
【００１２】１つの実施形態によれば、少なくとも１つ
のドライバは列に対して垂直方向に延在する拡散領域及
びゲート領域を有する。この少なくとも１つのドライバ
は第１の部分と第２の部分に分割され、この第１の部分
はスティッチ領域か又はローカルワードラインドライバ
により作られる空き領域に配置され、この第２の部分は
センス増幅器領域に配置される。さらに、この第２の部
分はビットラインのコンプリメンタリ対の間でセグメン
ト化され、ＭＤＱスイッチはセグメント化された部分の
間のセンス増幅器領域に配置される。
のドライバは列に対して垂直方向に延在する拡散領域及
びゲート領域を有する。この少なくとも１つのドライバ
は第１の部分と第２の部分に分割され、この第１の部分
はスティッチ領域か又はローカルワードラインドライバ
により作られる空き領域に配置され、この第２の部分は
センス増幅器領域に配置される。さらに、この第２の部
分はビットラインのコンプリメンタリ対の間でセグメン
ト化され、ＭＤＱスイッチはセグメント化された部分の
間のセンス増幅器領域に配置される。
【００１３】各センス増幅器領域は複数のドライバによ
り駆動される複数の増幅器を有する増幅器領域を含む。
複数の増幅器の各々はコンプリメンタリビットラインの
対の間に配置され、さらに増幅器領域内に位置決めされ
る。複数のドライバは第１の拡散領域及び第２の拡散領
域を共有できる。この第１の拡散領域及び第２の拡散領
域は増幅器領域内に位置決めされ、各ドライバはローカ
ルゲートコネクションラインに接続されたゲートを有す
る。第１の接点は第１のグローバルメタルラインを第１
の共有された拡散領域に接続する。第２の接点は第２の
グローバルメタルラインを第２の共有された拡散領域に
接続する。第３の接点は第３のグローバルメタルライン
をローカルゲートコネクションラインに接続し、この結
果センス増幅器バンクの接点の数は最小化される。もし
例えばゲート導体が十分低い抵抗を有しているならば、
グローバルメタルラインのうちの幾つかは必要なく、グ
ローバルメタルライン及び相応の接点は除去してもよ
い。
り駆動される複数の増幅器を有する増幅器領域を含む。
複数の増幅器の各々はコンプリメンタリビットラインの
対の間に配置され、さらに増幅器領域内に位置決めされ
る。複数のドライバは第１の拡散領域及び第２の拡散領
域を共有できる。この第１の拡散領域及び第２の拡散領
域は増幅器領域内に位置決めされ、各ドライバはローカ
ルゲートコネクションラインに接続されたゲートを有す
る。第１の接点は第１のグローバルメタルラインを第１
の共有された拡散領域に接続する。第２の接点は第２の
グローバルメタルラインを第２の共有された拡散領域に
接続する。第３の接点は第３のグローバルメタルライン
をローカルゲートコネクションラインに接続し、この結
果センス増幅器バンクの接点の数は最小化される。もし
例えばゲート導体が十分低い抵抗を有しているならば、
グローバルメタルラインのうちの幾つかは必要なく、グ
ローバルメタルライン及び相応の接点は除去してもよ
い。
【００１４】接点の数を少なくすることによって、ビッ
トラインのリルーティングの量は低減され、これにより
半導体メモリのサイズが低減される。さらに第１の接
点、第２の接点及び第３の接点はビットラインの間に適
合するように設計され、リルーティングする必要が除去
される。
トラインのリルーティングの量は低減され、これにより
半導体メモリのサイズが低減される。さらに第１の接
点、第２の接点及び第３の接点はビットラインの間に適
合するように設計され、リルーティングする必要が除去
される。
【００１５】増幅器領域はＮ増幅器及びＰ増幅器を各コ
ンプリメンタリビットライン対の間に有する。複数のド
ライバは、それゆえ増幅器領域内のＰ増幅器領域に配置
されるＰＳＥＴドライバか、又は増幅器領域内のＮ増幅
器領域に配置されるＮＳＥＴドライバである。
ンプリメンタリビットライン対の間に有する。複数のド
ライバは、それゆえ増幅器領域内のＰ増幅器領域に配置
されるＰＳＥＴドライバか、又は増幅器領域内のＮ増幅
器領域に配置されるＮＳＥＴドライバである。
【００１６】半導体メモリは、それぞれ第１の共有され
た拡散領域、第２の共有された拡散領域及びローカルゲ
ートコネクションラインの真上に配置される第１のグロ
ーバルメタルライン、第２のグローバルメタルライン及
びグローバルゲートコネクションを有する。複数の増幅
器トランジスタは増幅器領域に配置され、トランジスタ
は第１の拡散領域をドライバと共有し、これにより半導
体メモリレイアウトに必要なスペースが低減され、増幅
器領域にドライバを配置することが容易になる。
た拡散領域、第２の共有された拡散領域及びローカルゲ
ートコネクションラインの真上に配置される第１のグロ
ーバルメタルライン、第２のグローバルメタルライン及
びグローバルゲートコネクションを有する。複数の増幅
器トランジスタは増幅器領域に配置され、トランジスタ
は第１の拡散領域をドライバと共有し、これにより半導
体メモリレイアウトに必要なスペースが低減され、増幅
器領域にドライバを配置することが容易になる。
【００１７】
【実施例】本発明の有利な実施例を次に図面を参照しつ
つ詳しく説明する。
つ詳しく説明する。
【００１８】ダイナミックＲＡＭ（ＤＲＡＭ）、シンク
ロナスＤＲＡＭ（ＳＤＲＡＭ）又は組み合わされたＤＲ
ＡＭ論理チップ（埋め込み型（embedded）ＤＲＡＭ）の
ようなランダムアクセスメモリは多くのセンス増幅器バ
ンクを有する。チップのサイズを低減しつつチップ上の
フィーチャ（feature）の密度を高めたいという絶え間
ない欲求がテクノロジをチップレイアウト面積の有効利
用の方向に押し進める。矩形のスティッチ領域は大抵の
場合大きなＰＳＥＴ及びＮＳＥＴドライバを構成するた
めに使用される。時間遅延を小さくしてより大きなサイ
ズのドライバを構成するために、ＰＳＥＴドライバ及び
ＮＳＥＴドライバの全て又は部分をレイアウト領域の他
の部分の中に分散することができれば有利である。しか
し、これらドライバをセンス増幅器領域内に配置するこ
とはドライバのソース、ドレイン及びゲートへの接点を
迂回してビットラインをルーティングすることを要求す
る。ビットラインメタル層Ｍ０を通過する接点の数を低
減することによって、ＰＳＥＴ及びＮＳＥＴドライバは
センス増幅器領域内に配置され、接点を迂回するビット
ラインルーティングを可能にするか又は接点を迂回する
リルーティングの量を低減する。この結果より有効なレ
イアウトができる。
ロナスＤＲＡＭ（ＳＤＲＡＭ）又は組み合わされたＤＲ
ＡＭ論理チップ（埋め込み型（embedded）ＤＲＡＭ）の
ようなランダムアクセスメモリは多くのセンス増幅器バ
ンクを有する。チップのサイズを低減しつつチップ上の
フィーチャ（feature）の密度を高めたいという絶え間
ない欲求がテクノロジをチップレイアウト面積の有効利
用の方向に押し進める。矩形のスティッチ領域は大抵の
場合大きなＰＳＥＴ及びＮＳＥＴドライバを構成するた
めに使用される。時間遅延を小さくしてより大きなサイ
ズのドライバを構成するために、ＰＳＥＴドライバ及び
ＮＳＥＴドライバの全て又は部分をレイアウト領域の他
の部分の中に分散することができれば有利である。しか
し、これらドライバをセンス増幅器領域内に配置するこ
とはドライバのソース、ドレイン及びゲートへの接点を
迂回してビットラインをルーティングすることを要求す
る。ビットラインメタル層Ｍ０を通過する接点の数を低
減することによって、ＰＳＥＴ及びＮＳＥＴドライバは
センス増幅器領域内に配置され、接点を迂回するビット
ラインルーティングを可能にするか又は接点を迂回する
リルーティングの量を低減する。この結果より有効なレ
イアウトができる。
【００１９】図５を参照すると、従来技術のセンス増幅
器１４の概略的な回路図が示されている。ビットライン
２０は列１６の輪郭を描いており、この列１６の中にセ
ンス増幅器１４が配置されている。ＰＳＥＴドライバ４
０及びＮＳＥＴドライバ４２は列１６の外側に図示され
ており、例えば行デコーダ（図示せず）の中に配置され
ている。イコライザ回路３２及び３４も同様に図示され
ている。ＭＵＸ領域２８及び３０のＭＵＸ絶縁スイッチ
も図示されている。Ｎ増幅器領域２６は２つのＮ型トラ
ンジスタ２６ａ及び２６ｂを含む。Ｎ型トランジスタ２
６ａ及び２６ｂは接続されており、一方のトランジスタ
のソースは他方のトランジスタのドレインにノードＮ１
で接続されている。ＮＳＥＴドライバ４２のドレインは
同様にＮ１に接続されている。Ｐ増幅器領域２４は２つ
のＰ型トランジスタ２４ａ及び２４ｂを含む。Ｐ型トラ
ンジスタ２４ａ及び２４ｂは接続されており、一方のト
ランジスタのソースは他方のトランジスタのドレインに
ノードＮ２で接続されている。ＰＳＥＴドライバ４０の
ドレインは同様にＮ２に接続されている。ＮＳＥＴドラ
イバ４２及びＰＳＥＴドライバ４０はセンス増幅器１４
の境界線の外側に配置されている。議論のためにただ１
つの列を示したが、ＮＳＥＴドライバ及びＰＳＥＴドラ
イバはしばしば複数のセンス増幅器を駆動する。例え
ば、これらドライバは５１２個のセンス増幅器を駆動で
きる。
器１４の概略的な回路図が示されている。ビットライン
２０は列１６の輪郭を描いており、この列１６の中にセ
ンス増幅器１４が配置されている。ＰＳＥＴドライバ４
０及びＮＳＥＴドライバ４２は列１６の外側に図示され
ており、例えば行デコーダ（図示せず）の中に配置され
ている。イコライザ回路３２及び３４も同様に図示され
ている。ＭＵＸ領域２８及び３０のＭＵＸ絶縁スイッチ
も図示されている。Ｎ増幅器領域２６は２つのＮ型トラ
ンジスタ２６ａ及び２６ｂを含む。Ｎ型トランジスタ２
６ａ及び２６ｂは接続されており、一方のトランジスタ
のソースは他方のトランジスタのドレインにノードＮ１
で接続されている。ＮＳＥＴドライバ４２のドレインは
同様にＮ１に接続されている。Ｐ増幅器領域２４は２つ
のＰ型トランジスタ２４ａ及び２４ｂを含む。Ｐ型トラ
ンジスタ２４ａ及び２４ｂは接続されており、一方のト
ランジスタのソースは他方のトランジスタのドレインに
ノードＮ２で接続されている。ＰＳＥＴドライバ４０の
ドレインは同様にＮ２に接続されている。ＮＳＥＴドラ
イバ４２及びＰＳＥＴドライバ４０はセンス増幅器１４
の境界線の外側に配置されている。議論のためにただ１
つの列を示したが、ＮＳＥＴドライバ及びＰＳＥＴドラ
イバはしばしば複数のセンス増幅器を駆動する。例え
ば、これらドライバは５１２個のセンス増幅器を駆動で
きる。
【００２０】図６を参照すると、センス増幅器領域に移
動されたＰＳＥＴドライバ１４０及びＮＳＥＴドライバ
１４２を有するセンス増幅器１１４の概略図が図示され
ている。ビットライン１２０は列１１６の輪郭を描いて
おり、この列１１６の中にセンス増幅器１１４が配置さ
れている。ＰＳＥＴドライバ１４０及びＮＳＥＴドライ
バ１４２はそれらの相応する増幅器領域の内側に図示さ
れている。例えば、ＮＳＥＴドライバ１４２はＮ増幅器
領域１２６内に配置され、ＰＳＥＴドライバ１４０はＰ
増幅器領域１２４内に配置されている。イコライザ回路
１３２及び１３４がＭＵＸ領域１２８及び１３０のＭＵ
Ｘ絶縁スイッチと同様に図示されている。Ｎ増幅器領域
１２６は２つのＮ型トランジスタ１２６ａ及び１２６ｂ
ならびにＮＳＥＴドライバ１４２を含んでいる。Ｎ型ト
ランジスタ１２６ａ及び１２６ｂは接続され、一方のト
ランジスタのソースが他方のトランジスタのドレインに
ノードＮ３で接続されている。ＮＳＥＴドライバのドレ
インもＮ３に接続されている。Ｐ増幅器領域１２４は２
つのＰ型トランジスタ１２４ａ及び１２４ｂならびにＰ
ＳＥＴドライバ１４０を含んでいる。Ｐ型トランジスタ
１２４ａ及び１２４ｂは接続され、一方のトランジスタ
のソースが他方のトランジスタのドレインにノードＮ４
で接続されている。ＰＳＥＴドライバ１４０のドレイン
もＮ４に接続されている。両方のＮＳＥＴドライバ１４
２及びＰＳＥＴドライバ１４０はセンス増幅器１１４の
境界線の内側に配置されている。このようにして、ＲＣ
遅延はドライバと増幅器との間の距離を小さくすること
によって低減される。
動されたＰＳＥＴドライバ１４０及びＮＳＥＴドライバ
１４２を有するセンス増幅器１１４の概略図が図示され
ている。ビットライン１２０は列１１６の輪郭を描いて
おり、この列１１６の中にセンス増幅器１１４が配置さ
れている。ＰＳＥＴドライバ１４０及びＮＳＥＴドライ
バ１４２はそれらの相応する増幅器領域の内側に図示さ
れている。例えば、ＮＳＥＴドライバ１４２はＮ増幅器
領域１２６内に配置され、ＰＳＥＴドライバ１４０はＰ
増幅器領域１２４内に配置されている。イコライザ回路
１３２及び１３４がＭＵＸ領域１２８及び１３０のＭＵ
Ｘ絶縁スイッチと同様に図示されている。Ｎ増幅器領域
１２６は２つのＮ型トランジスタ１２６ａ及び１２６ｂ
ならびにＮＳＥＴドライバ１４２を含んでいる。Ｎ型ト
ランジスタ１２６ａ及び１２６ｂは接続され、一方のト
ランジスタのソースが他方のトランジスタのドレインに
ノードＮ３で接続されている。ＮＳＥＴドライバのドレ
インもＮ３に接続されている。Ｐ増幅器領域１２４は２
つのＰ型トランジスタ１２４ａ及び１２４ｂならびにＰ
ＳＥＴドライバ１４０を含んでいる。Ｐ型トランジスタ
１２４ａ及び１２４ｂは接続され、一方のトランジスタ
のソースが他方のトランジスタのドレインにノードＮ４
で接続されている。ＰＳＥＴドライバ１４０のドレイン
もＮ４に接続されている。両方のＮＳＥＴドライバ１４
２及びＰＳＥＴドライバ１４０はセンス増幅器１１４の
境界線の内側に配置されている。このようにして、ＲＣ
遅延はドライバと増幅器との間の距離を小さくすること
によって低減される。
【００２１】センス増幅器領域の中にドライバ１４０及
び１４２を配置する利点を実現するためには、前述の図
４に図示されているようなソース、ゲート及びドレイン
接点迂回してビットラインをリルーティングする問題を
述べる必要がある。この問題はビットライン１２０がバ
イパスしなくてはならない接点の数の低減において述べ
られる。
び１４２を配置する利点を実現するためには、前述の図
４に図示されているようなソース、ゲート及びドレイン
接点迂回してビットラインをリルーティングする問題を
述べる必要がある。この問題はビットライン１２０がバ
イパスしなくてはならない接点の数の低減において述べ
られる。
【００２２】図７を参照すると、概略的な回路図が本開
示の発明を示している。接点１４６、１４８及び１５０
が図３の接点４６、４８及び５０に代わって使用され
る。複数の従来技術のセンス増幅器接点４６、４８及び
５０が接点１４６、１４８及び１５０によって置き換え
られるため、接点の総数が大幅に低減される。Ｎ増幅器
１２６はビットライン１２０の間に配置されたＮ増幅器
トランジスタ１２６ａ及び１２６ｂを有する。第１の拡
散領域１５４はＮＳＥＴドライバ１４２によって共有さ
れている。複数のＮＳＥＴドライバ１４２は領域１５４
に接続される。この領域１５４は例えばこの領域１５４
に接続している全てのＮＳＥＴドライバ１４２にとって
はドレインである。第１の拡散領域１５４は活性領域
（ＡＡ）内に配置されている。ＡＡはチップレイアウト
における最も下位のレベルを表している。その上のレベ
ルはゲート導体（ＧＣ）、その上のレベルはＭ０、その
上のレベルはＭ１等々である。ビットライン１２０はレ
ベルＭ０にあり、このレベルＭ０はＡＡの上にあり、そ
れゆえ領域１５４の上にある。第２の拡散領域１５６も
レベルＡＡの上にある。複数のＮＳＥＴドライバ１４２
は領域１５６に接続され、この領域１５６は例えばこの
領域１５６に接続された全てのＮＳＥＴドライバ１４２
にとってはソースである。
示の発明を示している。接点１４６、１４８及び１５０
が図３の接点４６、４８及び５０に代わって使用され
る。複数の従来技術のセンス増幅器接点４６、４８及び
５０が接点１４６、１４８及び１５０によって置き換え
られるため、接点の総数が大幅に低減される。Ｎ増幅器
１２６はビットライン１２０の間に配置されたＮ増幅器
トランジスタ１２６ａ及び１２６ｂを有する。第１の拡
散領域１５４はＮＳＥＴドライバ１４２によって共有さ
れている。複数のＮＳＥＴドライバ１４２は領域１５４
に接続される。この領域１５４は例えばこの領域１５４
に接続している全てのＮＳＥＴドライバ１４２にとって
はドレインである。第１の拡散領域１５４は活性領域
（ＡＡ）内に配置されている。ＡＡはチップレイアウト
における最も下位のレベルを表している。その上のレベ
ルはゲート導体（ＧＣ）、その上のレベルはＭ０、その
上のレベルはＭ１等々である。ビットライン１２０はレ
ベルＭ０にあり、このレベルＭ０はＡＡの上にあり、そ
れゆえ領域１５４の上にある。第２の拡散領域１５６も
レベルＡＡの上にある。複数のＮＳＥＴドライバ１４２
は領域１５６に接続され、この領域１５６は例えばこの
領域１５６に接続された全てのＮＳＥＴドライバ１４２
にとってはソースである。
【００２３】領域１５４は接点１４６によってより高い
レベル、例えばＭ１に配置されたグローバルメタルライ
ン１５２に接続されている。接点１４６はこの単一の接
点１４６を介してＮＳＥＴドライバ１４２の複数のソー
スを接続する。もしＮＳＥＴドライバ１４２が拡散領域
１５４をＮ増幅器１２６とＮ３で共有するならばグロー
バルメタルライン１５２は必要ない。これは各センス増
幅器列毎に１つの接点、例えば図３の接点４６を有する
以前必要とされた複数の接点の代わりとなる。接点１４
６は多くの従来技術の接点、例えば５１２個の接点の代
わりになる。接点１４６はコネクション１６８がグロー
バルメタルライン１５２へのコネクションになる際に使
用されるレイアウト領域を表す。１つの実施形態では、
グローバルメタルライン１５２は領域１５４の真上にあ
る。図９を参照。
レベル、例えばＭ１に配置されたグローバルメタルライ
ン１５２に接続されている。接点１４６はこの単一の接
点１４６を介してＮＳＥＴドライバ１４２の複数のソー
スを接続する。もしＮＳＥＴドライバ１４２が拡散領域
１５４をＮ増幅器１２６とＮ３で共有するならばグロー
バルメタルライン１５２は必要ない。これは各センス増
幅器列毎に１つの接点、例えば図３の接点４６を有する
以前必要とされた複数の接点の代わりとなる。接点１４
６は多くの従来技術の接点、例えば５１２個の接点の代
わりになる。接点１４６はコネクション１６８がグロー
バルメタルライン１５２へのコネクションになる際に使
用されるレイアウト領域を表す。１つの実施形態では、
グローバルメタルライン１５２は領域１５４の真上にあ
る。図９を参照。
【００２４】接点１５０はこの接点１５０を介してＮＳ
ＥＴドライバ１４２の複数のソースを接続する。これは
各トランジスタソース毎に１つの接点、例えば図３の接
点５０を有する以前必要とされた複数の接点の代わりと
なる。接点１５０は多くの従来技術の接点、例えば５１
２個の接点の代わりになる。接点１５０はグローバルメ
タルライン１６０を領域１５６に接続する。接点１５０
はコネクション１６４によって表され、このコネクショ
ン１６４はグローバルグラウンドメタルライン（global
ground metal line）１６０へのコネクションを作る。
１つの実施形態では、グローバルグラウンドメタルライ
ン１６０は領域１５６の真上にある。
ＥＴドライバ１４２の複数のソースを接続する。これは
各トランジスタソース毎に１つの接点、例えば図３の接
点５０を有する以前必要とされた複数の接点の代わりと
なる。接点１５０は多くの従来技術の接点、例えば５１
２個の接点の代わりになる。接点１５０はグローバルメ
タルライン１６０を領域１５６に接続する。接点１５０
はコネクション１６４によって表され、このコネクショ
ン１６４はグローバルグラウンドメタルライン（global
ground metal line）１６０へのコネクションを作る。
１つの実施形態では、グローバルグラウンドメタルライ
ン１６０は領域１５６の真上にある。
【００２５】接点１４８はこの接点１４８を介してＮＳ
ＥＴドライバ１４２の複数のゲートを接続する。これは
各トランジスタゲート毎に１つの接点、例えば図３の接
点４８を有する以前必要とされた複数の接点の代わりと
なる。接点１４８は多くの従来技術の接点、例えば５１
２個の接点の代わりとなる。接点１４８はゲート導体１
５８をグローバルゲートコネクションメタルライン１６
２に接続する。１つの実施形態では、ゲート導体１５８
だけで複数のＮＳＥＴドライバ１４２のゲートを接続す
るのに十分であり、よってグローバルゲートコネクショ
ンメタルライン１６２の必要性は無くなり、これにより
さらに接点の数を低減することができる。図９を参照。
ゲート導体１５８の抵抗が十分に小さければグローバル
ゲートコネクションメタルライン１６２を省いてもよ
い。接点１４８はコネクション１６６がグローバルゲー
トコネクションメタルライン１６０へのコネクションと
なる際に使用されるレイアウト領域を表す。１つの実施
形態では、グローバルゲートコネクションメタルライン
１６０はゲート導体１５８の真上にある。図９を参照。
他の実施形態では、ゲート導体１５８は列に対して垂直
方向に配向され、多くのデバイス、例えば延在するドラ
イバデバイスによって共有される。
ＥＴドライバ１４２の複数のゲートを接続する。これは
各トランジスタゲート毎に１つの接点、例えば図３の接
点４８を有する以前必要とされた複数の接点の代わりと
なる。接点１４８は多くの従来技術の接点、例えば５１
２個の接点の代わりとなる。接点１４８はゲート導体１
５８をグローバルゲートコネクションメタルライン１６
２に接続する。１つの実施形態では、ゲート導体１５８
だけで複数のＮＳＥＴドライバ１４２のゲートを接続す
るのに十分であり、よってグローバルゲートコネクショ
ンメタルライン１６２の必要性は無くなり、これにより
さらに接点の数を低減することができる。図９を参照。
ゲート導体１５８の抵抗が十分に小さければグローバル
ゲートコネクションメタルライン１６２を省いてもよ
い。接点１４８はコネクション１６６がグローバルゲー
トコネクションメタルライン１６０へのコネクションと
なる際に使用されるレイアウト領域を表す。１つの実施
形態では、グローバルゲートコネクションメタルライン
１６０はゲート導体１５８の真上にある。図９を参照。
他の実施形態では、ゲート導体１５８は列に対して垂直
方向に配向され、多くのデバイス、例えば延在するドラ
イバデバイスによって共有される。
【００２６】図８を参照すると、Ｐ増幅器１２４はビッ
トライン１２０の間に配置されたＰ増幅器トランジスタ
１２４ａ及び１２４ｂを有する。第１の拡散領域１７２
はＰＳＥＴドライバ１４０によって共有されている。複
数のＰＳＥＴドライバ１４０は領域１７２に接続され、
この領域１７２は例えばこの領域１７２に接続された全
てのＰＳＥＴドライバ１４０にとってのドレインであ
る。第１の拡散領域１７２は活性領域（ＡＡ）内に配置
されている。ＡＡはチップレイアウトの最も下位のレベ
ルを表す。その上のレベルはゲート導体レベル（ＧＣ）
であり、その上のレベルはＭ０、その上のレベルはＭ１
等々である。ビットライン１２０はレベルＭ０にあり、
このレベルＭ０はレベルＡＡの上にあり、それゆえ領域
１７２の上にある。第２の拡散領域１７４もレベルＡＡ
内に配置される。複数のＰＳＥＴドライバ１４０は領域
１７４に接続され、この領域１７４は例えばこの領域１
７４に接続された全てのＰＳＥＴドライバ１４０にとっ
てのソースである。
トライン１２０の間に配置されたＰ増幅器トランジスタ
１２４ａ及び１２４ｂを有する。第１の拡散領域１７２
はＰＳＥＴドライバ１４０によって共有されている。複
数のＰＳＥＴドライバ１４０は領域１７２に接続され、
この領域１７２は例えばこの領域１７２に接続された全
てのＰＳＥＴドライバ１４０にとってのドレインであ
る。第１の拡散領域１７２は活性領域（ＡＡ）内に配置
されている。ＡＡはチップレイアウトの最も下位のレベ
ルを表す。その上のレベルはゲート導体レベル（ＧＣ）
であり、その上のレベルはＭ０、その上のレベルはＭ１
等々である。ビットライン１２０はレベルＭ０にあり、
このレベルＭ０はレベルＡＡの上にあり、それゆえ領域
１７２の上にある。第２の拡散領域１７４もレベルＡＡ
内に配置される。複数のＰＳＥＴドライバ１４０は領域
１７４に接続され、この領域１７４は例えばこの領域１
７４に接続された全てのＰＳＥＴドライバ１４０にとっ
てのソースである。
【００２７】領域１７２は接点１８２によってより高い
レベル例えばＭ１に配置されたグローバルメタルライン
１７０に接続されている。ＰＳＥＴドライバ１４０が拡
散領域１７２をＰ増幅器１２４とＮ４で共有するならば
グローバルメタルライン１７０は必要ない。接点１８２
はこの単一の接点１８２を介してＰＳＥＴドライバ１４
０の複数のドレインを接続する。これはセンス増幅器列
毎に１つの接点、例えば図４の接点４６´を有する以前
必要とされた複数の接点の代わりとなる。接点１８２は
多くの従来技術の接点、例えば５１２個の接点の代わり
となる。接点１８２はコネクション１８８がグローバル
メタルライン１７０へのコネクションとなる際に使用さ
れるレイアウト領域を表す。１つの実施形態では、グロ
ーバルメタルライン１７０は領域１７２の真上にある。
図１０を参照。
レベル例えばＭ１に配置されたグローバルメタルライン
１７０に接続されている。ＰＳＥＴドライバ１４０が拡
散領域１７２をＰ増幅器１２４とＮ４で共有するならば
グローバルメタルライン１７０は必要ない。接点１８２
はこの単一の接点１８２を介してＰＳＥＴドライバ１４
０の複数のドレインを接続する。これはセンス増幅器列
毎に１つの接点、例えば図４の接点４６´を有する以前
必要とされた複数の接点の代わりとなる。接点１８２は
多くの従来技術の接点、例えば５１２個の接点の代わり
となる。接点１８２はコネクション１８８がグローバル
メタルライン１７０へのコネクションとなる際に使用さ
れるレイアウト領域を表す。１つの実施形態では、グロ
ーバルメタルライン１７０は領域１７２の真上にある。
図１０を参照。
【００２８】接点１８４はこの接点１８４を介してＰＳ
ＥＴドライバ１４０の複数のソースを接続する。これは
トランジスタソース毎に１つの接点、例えば図４の接点
５０´を有する以前必要とされた複数の接点の代わりと
なる。接点１８４は多くの従来技術の接点、例えば５１
２個の接点の代わりとなる。接点１８４はグローバルグ
ラウンドメタルライン１７８を領域１７４に接続する。
接点１８４は、コネクション１９０がグローバルビット
ラインハイメタルライン（global bit line high metal
line）１７８へのコネクションとなる際に使用されるレ
イアウト領域を表す。１つの実施形態では、グローバル
ビットラインハイメタルライン１７８は領域１７４の真
上にある。図１０を参照。
ＥＴドライバ１４０の複数のソースを接続する。これは
トランジスタソース毎に１つの接点、例えば図４の接点
５０´を有する以前必要とされた複数の接点の代わりと
なる。接点１８４は多くの従来技術の接点、例えば５１
２個の接点の代わりとなる。接点１８４はグローバルグ
ラウンドメタルライン１７８を領域１７４に接続する。
接点１８４は、コネクション１９０がグローバルビット
ラインハイメタルライン（global bit line high metal
line）１７８へのコネクションとなる際に使用されるレ
イアウト領域を表す。１つの実施形態では、グローバル
ビットラインハイメタルライン１７８は領域１７４の真
上にある。図１０を参照。
【００２９】接点１８６はこの接点１８６を介してＰＳ
ＥＴドライバ１４０の複数のゲートを接続する。これ
は、トランジスタゲート毎に１つの接点、例えば図４の
接点４８´を有する以前必要とされた複数の接点の代わ
りとなる。接点１８６はローカルゲートコネクションラ
イン１７６をグローバルゲートコネクションメタルライ
ン１８０に接続する。１つの実施形態では、ゲート導体
１７６だけで複数のＰＳＥＴドライバ１４０のゲートを
接続するのに十分であり、よってグローバルゲートコネ
クションメタルライン１８０の必要性は無くなり、これ
によりさらに接点の数を低減することができる。図１０
を参照。ゲート導体１７６の抵抗が十分にちいさけれ
ば、グローバルゲートコネクションメタルライン１８０
を省いてもよい。接点１８６は、コネクション１９２が
グローバルゲートコネクションメタルライン１７８への
コネクションとなる際に使用されるレイアウト領域を表
す。１つの実施形態では、グローバルゲートコネクショ
ンメタルライン１７８はゲート導体１７６の真上にあ
る。図１０を参照。他の実施形態では、ゲート導体１７
６は列に対して垂直方向に配向され、多くのデバイス、
例えば延在するドライバデバイスによって共有される。
ＥＴドライバ１４０の複数のゲートを接続する。これ
は、トランジスタゲート毎に１つの接点、例えば図４の
接点４８´を有する以前必要とされた複数の接点の代わ
りとなる。接点１８６はローカルゲートコネクションラ
イン１７６をグローバルゲートコネクションメタルライ
ン１８０に接続する。１つの実施形態では、ゲート導体
１７６だけで複数のＰＳＥＴドライバ１４０のゲートを
接続するのに十分であり、よってグローバルゲートコネ
クションメタルライン１８０の必要性は無くなり、これ
によりさらに接点の数を低減することができる。図１０
を参照。ゲート導体１７６の抵抗が十分にちいさけれ
ば、グローバルゲートコネクションメタルライン１８０
を省いてもよい。接点１８６は、コネクション１９２が
グローバルゲートコネクションメタルライン１７８への
コネクションとなる際に使用されるレイアウト領域を表
す。１つの実施形態では、グローバルゲートコネクショ
ンメタルライン１７８はゲート導体１７６の真上にあ
る。図１０を参照。他の実施形態では、ゲート導体１７
６は列に対して垂直方向に配向され、多くのデバイス、
例えば延在するドライバデバイスによって共有される。
【００３０】図７及び図８に図示されているように、接
点１４６、１４８、１５０、１８２、１８４及び１８６
はＰＳＥＴドライバ１４０及びＮＳＥＴドライバ１４２
を配置するために必要な接点の数を大いに低減する。接
点の数が低減されるので、接点領域を迂回するビットラ
インリルーティングは低減されるか又はビットラインリ
ルーティングを可能する。最終的には、チップのより有
効なスペース有効利用レイアウトが提供される。１つの
実施形態では、接点が形成され、接点１４６、１４８、
１５０、１８２、１８４、１８６はビットライン１２０
の間に適合し、これによりビットライン１２０の主要な
リルーティングは必要ない。
点１４６、１４８、１５０、１８２、１８４及び１８６
はＰＳＥＴドライバ１４０及びＮＳＥＴドライバ１４２
を配置するために必要な接点の数を大いに低減する。接
点の数が低減されるので、接点領域を迂回するビットラ
インリルーティングは低減されるか又はビットラインリ
ルーティングを可能する。最終的には、チップのより有
効なスペース有効利用レイアウトが提供される。１つの
実施形態では、接点が形成され、接点１４６、１４８、
１５０、１８２、１８４、１８６はビットライン１２０
の間に適合し、これによりビットライン１２０の主要な
リルーティングは必要ない。
【００３１】図９を参照すると、ＮＳＥＴドライバ１４
２の拡散領域１５６の真上に配置されたグローバルメタ
ルライン１６０を有する実施例の断面図が図示されてい
る。接点１５０はグローバルメタルライン１６０を拡散
領域１５６に接続する。ＮＳＥＴドライバ１４２は拡散
領域１５４及び拡散領域１５６との間に配置されたゲー
ト導体１５８を有する。１つの実施形態では、拡散領域
１５４はより有効に利用可能領域を使用するために拡散
領域１５６に対して横断方向に、有利には垂直方向に延
在する。複数のＮＳＥＴドライバ１４２が拡散領域１５
６を共有してもよい。他の実施形態では、拡散領域１５
６はＮ増幅器１２６と共有される。図９はセンス増幅器
バンク１２のＮ増幅器領域３８（図２参照）の断面図で
あり、メタルライン１５２及び１６２と接点１４６及び
１４８とが省略されている。Ｐウェル２００はＮ増幅器
領域３８（図２）に配置される。拡散領域１５４及び拡
散領域１５６はＮドープされる。１つの実施形態では、
拡散領域１５４はＮ増幅器トランジスタ１２６ａ又は１
２６ｂによって使用され、これにより拡散領域１５４は
例えばＮ増幅器トランジスタ１２６ａ及び１２６ｂ及び
ＮＳＥＴドライバ１４２によって共有されうる。これに
よりさらに接点の数が低減され、センス増幅器領域の上
のグローバルメタルラインの数が低減される。
２の拡散領域１５６の真上に配置されたグローバルメタ
ルライン１６０を有する実施例の断面図が図示されてい
る。接点１５０はグローバルメタルライン１６０を拡散
領域１５６に接続する。ＮＳＥＴドライバ１４２は拡散
領域１５４及び拡散領域１５６との間に配置されたゲー
ト導体１５８を有する。１つの実施形態では、拡散領域
１５４はより有効に利用可能領域を使用するために拡散
領域１５６に対して横断方向に、有利には垂直方向に延
在する。複数のＮＳＥＴドライバ１４２が拡散領域１５
６を共有してもよい。他の実施形態では、拡散領域１５
６はＮ増幅器１２６と共有される。図９はセンス増幅器
バンク１２のＮ増幅器領域３８（図２参照）の断面図で
あり、メタルライン１５２及び１６２と接点１４６及び
１４８とが省略されている。Ｐウェル２００はＮ増幅器
領域３８（図２）に配置される。拡散領域１５４及び拡
散領域１５６はＮドープされる。１つの実施形態では、
拡散領域１５４はＮ増幅器トランジスタ１２６ａ又は１
２６ｂによって使用され、これにより拡散領域１５４は
例えばＮ増幅器トランジスタ１２６ａ及び１２６ｂ及び
ＮＳＥＴドライバ１４２によって共有されうる。これに
よりさらに接点の数が低減され、センス増幅器領域の上
のグローバルメタルラインの数が低減される。
【００３２】拡散領域１５４及び１５６を有するＰウェ
ル２００はレベルＡＡに配置される。ゲート導体１５８
はＧＣに配置される。ビットライン１２０はＧＣとＭ１
との間のレベルＭ０（図示せず）に配置される。グロー
バルメタルライン１６０はレベルＭ１、Ｍ２等々に存在
する。
ル２００はレベルＡＡに配置される。ゲート導体１５８
はＧＣに配置される。ビットライン１２０はＧＣとＭ１
との間のレベルＭ０（図示せず）に配置される。グロー
バルメタルライン１６０はレベルＭ１、Ｍ２等々に存在
する。
【００３３】図１０を参照すると、ＰＳＥＴドライバ１
４０の拡散領域１７４の真上に配置されたグローバルメ
タルライン１７８を有する実施例の断面図が図示されて
いる。接点１８４はグローバルメタルライン１７８を拡
散領域１７４に接続する。ＰＳＥＴドライバ１４０は拡
散領域１７２と拡散領域１７４との間に配置されたゲー
ト導体１７６を有する。１つの実施形態では、拡散領域
１７４はより有効に利用可能スペースを使用するために
拡散領域１７２に対して横断方向に、有利には垂直方向
に延在する。複数のＰＳＥＴドライバ１４０が拡散領域
１７４を共有してもよい。他の実施形態では、拡散領域
１７４はＰ増幅器１２６と共有される。
４０の拡散領域１７４の真上に配置されたグローバルメ
タルライン１７８を有する実施例の断面図が図示されて
いる。接点１８４はグローバルメタルライン１７８を拡
散領域１７４に接続する。ＰＳＥＴドライバ１４０は拡
散領域１７２と拡散領域１７４との間に配置されたゲー
ト導体１７６を有する。１つの実施形態では、拡散領域
１７４はより有効に利用可能スペースを使用するために
拡散領域１７２に対して横断方向に、有利には垂直方向
に延在する。複数のＰＳＥＴドライバ１４０が拡散領域
１７４を共有してもよい。他の実施形態では、拡散領域
１７４はＰ増幅器１２６と共有される。
【００３４】図１０はセンス増幅器バンク１２のＰ増幅
器領域３６（図２参照）の断面図であり、グローバルメ
タルライン１７０及び１８０と接点１８２及び１８６と
が省略されている。Ｎウェル２１０はＰ増幅器領域３６
（図２）に配置される。拡散領域１７２及び拡散領域１
７４はＰドープされている。１つの実施形態では、拡散
領域１７２はＰ増幅器トランジスタ１２４ａ又は１２４
ｂによって使用され、これにより拡散領域１７２は、例
えばＰ増幅器トランジスタ１２４ａ及び１２４ｂ及びＰ
ＳＥＴドライバ１４０によって共有されうる。これによ
りさらに接点の数が低減され、センス増幅器領域の上の
グローバルメタルラインの数が低減される。
器領域３６（図２参照）の断面図であり、グローバルメ
タルライン１７０及び１８０と接点１８２及び１８６と
が省略されている。Ｎウェル２１０はＰ増幅器領域３６
（図２）に配置される。拡散領域１７２及び拡散領域１
７４はＰドープされている。１つの実施形態では、拡散
領域１７２はＰ増幅器トランジスタ１２４ａ又は１２４
ｂによって使用され、これにより拡散領域１７２は、例
えばＰ増幅器トランジスタ１２４ａ及び１２４ｂ及びＰ
ＳＥＴドライバ１４０によって共有されうる。これによ
りさらに接点の数が低減され、センス増幅器領域の上の
グローバルメタルラインの数が低減される。
【００３５】拡散領域１７２及び１７４を有するＮウェ
ル２１０はレベルＡＡに配置される。ゲート導体１７６
はＧＣに配置される。ビットライン１２０はＧＣとＭ１
との間のレベルＭ０（図示せず）に配置される。グロー
バルメタルライン１７８はレベルＭ１、Ｍ２等々に存在
する。
ル２１０はレベルＡＡに配置される。ゲート導体１７６
はＧＣに配置される。ビットライン１２０はＧＣとＭ１
との間のレベルＭ０（図示せず）に配置される。グロー
バルメタルライン１７８はレベルＭ１、Ｍ２等々に存在
する。
【００３６】図１１を参照すると、ドライバ２２２がセ
ンス増幅器バンクに分散配置されている。ドライバ２２
２は例えばＮＳＥＴドライバ又はＰＳＥＴドライバであ
る。ドライバの第１の部分２２２ａはスティッチ領域２
２８又はローカルワードラインドライバのために作られ
た空きスペースに配置される。第２の部分２２２ｂは増
幅器領域２２４、使用されるドライバに依って例えばＮ
増幅器領域又はＰ増幅器領域に配置される。第２の部分
２２２ｂはセグメント化された部分を有してもよい。Ｎ
ＳＥＴドライバか又はＰＳＥＴドライバのセグメント化
された部分の間の領域２２６はマスタデータライン（Ｍ
ＤＱ）スイッチ２３０又はＭＤＱスイッチの部分によっ
て占有されている。ＭＤＱスイッチ２３０は適当な論理
回路を含んでおり、この論理回路はどのアレイを選択す
べきかを決定するアドレスバッファからの行アドレスを
受信する。ＭＤＱスイッチは論文“A 286mm2 256Mb DRA
Mwith X32 Both-Ends DQ”by Watanabe et al. printed
in IEEE Journal of Solid-State Circuits, Vol.31 N
o.4, April 1996 に説明されている。Watanabe etalを
ここで参考文献に挙げておく。ＭＤＱスイッチをセグメ
ント化された部分の間に配置するのは便利で有利であ
る。
ンス増幅器バンクに分散配置されている。ドライバ２２
２は例えばＮＳＥＴドライバ又はＰＳＥＴドライバであ
る。ドライバの第１の部分２２２ａはスティッチ領域２
２８又はローカルワードラインドライバのために作られ
た空きスペースに配置される。第２の部分２２２ｂは増
幅器領域２２４、使用されるドライバに依って例えばＮ
増幅器領域又はＰ増幅器領域に配置される。第２の部分
２２２ｂはセグメント化された部分を有してもよい。Ｎ
ＳＥＴドライバか又はＰＳＥＴドライバのセグメント化
された部分の間の領域２２６はマスタデータライン（Ｍ
ＤＱ）スイッチ２３０又はＭＤＱスイッチの部分によっ
て占有されている。ＭＤＱスイッチ２３０は適当な論理
回路を含んでおり、この論理回路はどのアレイを選択す
べきかを決定するアドレスバッファからの行アドレスを
受信する。ＭＤＱスイッチは論文“A 286mm2 256Mb DRA
Mwith X32 Both-Ends DQ”by Watanabe et al. printed
in IEEE Journal of Solid-State Circuits, Vol.31 N
o.4, April 1996 に説明されている。Watanabe etalを
ここで参考文献に挙げておく。ＭＤＱスイッチをセグメ
ント化された部分の間に配置するのは便利で有利であ
る。
【００３７】この開示において記述された実施形態は上
述のスティッチワードラインアーキテクチャ以外のレイ
アウトアーキテクチャに適用可能である。例えば、本発
明はセグメント化されたワードラインレイアウトアーキ
テクチャに適用できる。さらに、ここで示された矩形状
領域の他にも様々な形状の拡散領域も考えられる。
述のスティッチワードラインアーキテクチャ以外のレイ
アウトアーキテクチャに適用可能である。例えば、本発
明はセグメント化されたワードラインレイアウトアーキ
テクチャに適用できる。さらに、ここで示された矩形状
領域の他にも様々な形状の拡散領域も考えられる。
【００３８】スペース有効利用レイアウトを有する半導
体メモリチップの実施形態を記述したが、これは例であ
り、この例には限定されない。当業者にとっては上記の
示唆に基づいて修正や変更を行うことができることを注
記しておく。それゆえ、請求項に記載された本発明の範
囲及び精神においてここに開示された本発明の特定の実
施形態に変更を加えることが許されると理解されたい。
体メモリチップの実施形態を記述したが、これは例であ
り、この例には限定されない。当業者にとっては上記の
示唆に基づいて修正や変更を行うことができることを注
記しておく。それゆえ、請求項に記載された本発明の範
囲及び精神においてここに開示された本発明の特定の実
施形態に変更を加えることが許されると理解されたい。
【図１】従来技術の半導体メモリのセンス増幅器バンク
レイアウトの概略図である。
レイアウトの概略図である。
【図２】スティッチ領域及びセンス増幅器バンクの２、
３列を示す図１の従来技術の領域２２の概略図である。
３列を示す図１の従来技術の領域２２の概略図である。
【図３】従来技術の各ＮＳＥＴドライバの各ソース、ド
レイン及びゲートの接点を有するＮ増幅器領域に配置さ
れたＮ増幅器及びＮＳＥＴドライバそしてリルーティン
グされたビットラインを示す概略図である。
レイン及びゲートの接点を有するＮ増幅器領域に配置さ
れたＮ増幅器及びＮＳＥＴドライバそしてリルーティン
グされたビットラインを示す概略図である。
【図４】従来技術の各ＰＳＥＴドライバの各ソース、ド
レイン及びゲートの接点を有するＰ増幅器領域に配置さ
れたＰ増幅器及びＰＳＥＴドライバそしてリルーティン
グされたビットラインを示す概略図である。
レイン及びゲートの接点を有するＰ増幅器領域に配置さ
れたＰ増幅器及びＰＳＥＴドライバそしてリルーティン
グされたビットラインを示す概略図である。
【図５】従来技術のセンス増幅器の増幅器領域の外側に
ＰＳＥＴドライバ及びＮＳＥＴドライバを有するセンス
増幅器回路を示す列の概略図である。
ＰＳＥＴドライバ及びＮＳＥＴドライバを有するセンス
増幅器回路を示す列の概略図である。
【図６】センス増幅器の増幅器領域の内側にＰＳＥＴド
ライバ及びＮＳＥＴドライバを有するセンス増幅器回路
を示す列の概略図である。
ライバ及びＮＳＥＴドライバを有するセンス増幅器回路
を示す列の概略図である。
【図７】複数のＮＳＥＴドライバをグローバルメタルラ
インに接続するための接点が減少したＮ増幅器領域及び
リルーティングが最小化されたビットラインを示す概略
図。
インに接続するための接点が減少したＮ増幅器領域及び
リルーティングが最小化されたビットラインを示す概略
図。
【図８】複数のＰＳＥＴドライバをグローバルメタルラ
インに接続するための接点が減少したＰ増幅器領域及び
リルーティングが最小化されたビットラインを示す概略
図。
インに接続するための接点が減少したＰ増幅器領域及び
リルーティングが最小化されたビットラインを示す概略
図。
【図９】ＮＳＥＴドライバとＮ増幅器との間で共有され
る拡散領域を示すビットラインのコンプリメンタリ対に
平行する、このビットラインのコンプリメンタリ対の間
のＮ増幅器領域の断面図である。
る拡散領域を示すビットラインのコンプリメンタリ対に
平行する、このビットラインのコンプリメンタリ対の間
のＮ増幅器領域の断面図である。
【図１０】ＰＳＥＴドライバとＰ増幅器との間で共有さ
れる拡散領域を示すビットラインのコンプリメンタリ対
に平行する、このビットラインのコンプリメンタリ対の
間のＰ増幅器領域の断面図である。
れる拡散領域を示すビットラインのコンプリメンタリ対
に平行する、このビットラインのコンプリメンタリ対の
間のＰ増幅器領域の断面図である。
【図１１】増幅器領域に分散されたドライバ及びドライ
バのセグメントの間に分散されたＭＤＱスイッチを示す
センス増幅器バンクの平面図である。
バのセグメントの間に分散されたＭＤＱスイッチを示す
センス増幅器バンクの平面図である。
１０ メモリアレイ １２ センス増幅器バンク １４ センス増幅器 １６ 列 １８ スティッチ領域 ２０ コンプリメンタリビットライン ２３ メモリセル ２４ Ｐ増幅器領域 ２６ Ｎ増幅器領域 ２８ ＭＵＸ領域 ３０ ＭＵＸ領域 ３２ ＥＱ領域 ３４ ＥＱ領域 ３６ Ｐ増幅器領域 ３８ Ｎ増幅器領域 ４０，４０´ ＰＳＥＴトランジスタドライバ ４２ ＮＳＥＴトランジスタドライバ ４６，４６´ 接点 ４８，４８´ 接点 ５０，５０´ 接点 ５４，５４´ メタルライン ５６，５６´ メタルライン ５８，５８´ ソース ６０，６０´ ドレイン １１４ センス増幅器 １２４ Ｐ増幅器領域 １２６ Ｎ増幅器領域 １２８ ＭＵＸ領域 １３０ ＭＵＸ領域 １３２ ＥＱ領域 １３４ ＥＱ領域 １３６ Ｐ増幅器領域 １３８ Ｎ増幅器領域 １４０ ＰＳＥＴトランジスタドライバ １４２ ＮＳＥＴトランジスタドライバ １４６ 接点 １４８ 接点 １５０ 接点 １５４ 拡散領域 １５６ 拡散領域 １５８ ゲート導体 １６０ グローバルメタルライン １６２ グローバルゲートコネクションメタルライン １６４ コネクション １６６ コネクション １６８ コネクション １７０ グローバルメタルライン １７２ 第１の拡散領域 １７４ 第２の拡散領域 １７６ ゲート導体 １７８ グローバルメタルライン １８０ グローバルメタルライン １８２ 接点 １８４ 接点 １８６ 接点 １９０ コネクション １９２ コネクション ２００ Ｐウェル ２１０ Ｎウェル ２２２ ドライバ ２２４ 増幅器領域 ２２６ 領域 ２２８ スティッチ領域 ２３０ ＭＤＱスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲルハルト ミュラー アメリカ合衆国 ニューヨーク ワッピ ンガース フォールズ タウン ヴュー ドライヴ 168 (72)発明者 桐畑 外志昭 アメリカ合衆国 ニューヨーク ワッピ ンガース フォールズ タウン ヴュー ドライヴ 341 (56)参考文献 特開 平６−162779（ＪＰ，Ａ) 特開 平８−138378（ＪＰ，Ａ) 特開 平９−82089（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 G11C 11/401 H01L 21/8242
Claims (13)
- 【請求項１】 行列状に配置される複数のメモリセルを
有する半導体メモリにおいて、 センス増幅器のバンクが前記行に対して平行に長さを有
する第１の一般的に矩形の領域に配置され、前記バンク
の前記各センス増幅器は割り当てられた列のセンス増幅
器領域に配置され、 各センス増幅器領域は増幅器領域を含み、 複数の増幅器は複数のドライバによって駆動され、前記
複数の増幅器の各々はコンプリメンタリビットライン対
の間に配置され、さらに前記複数の増幅器の各々は前記
増幅器領域内に位置決めされ、 前記複数のドライバは列方向に対して横断方向に延在す
る第１の拡散領域を共有し、該第１の拡散領域及び第２
の拡散領域は前記増幅器領域内に配置され、前記ドライ
バの各々はゲート導体に接続されたゲートを有し、 第１の接点は第１のグローバルメタルラインを共有され
た前記第１の拡散領域に接続するためのものであり、第
２の接点は第２のグローバルメタルラインを前記第２の
拡散領域に接続するためのものであり、第３の接点は第
３のグローバルメタルラインを前記ゲート導体に接続す
るためのものであり、これによりセンス増幅器バンクの
接点の数が低減される、行列状に配置される複数のメモ
リセルを有する半導体メモリ。 - 【請求項２】 増幅器領域はＮ増幅器及びＰ増幅器を各
コンプリメンタリビットライン対の間に有する、請求項
１記載の半導体メモリ。 - 【請求項３】 複数のドライバは、増幅器領域内のＰ増
幅器領域に配置されるＰＳＥＴドライバである、請求項
１記載の半導体メモリ。 - 【請求項４】 複数のドライバは、増幅器領域内のＮ増
幅器領域に配置されるＮＳＥＴドライバである、請求項
１記載の半導体メモリ。 - 【請求項５】 第１のグローバルメタルライン、第２の
グローバルメタルライン及びグローバルゲートコネクシ
ョンはそれぞれ第１の共有された拡散領域、第２の共有
された拡散領域及びゲート導体の真上に配置される、請
求項７記載の半導体メモリ。 - 【請求項６】 増幅器領域に配置される複数の増幅器ト
ランジスタを有し、該増幅器トランジスタは第１の拡散
領域をドライバと共有する、請求項１記載の半導体メモ
リ。 - 【請求項７】 共有される第２の拡散領域は、増幅器ト
ランジスタとの共通のノードに接続され、これにより第
２の接点及び第２のグローバルメタルラインが除去され
る、請求項６記載の半導体メモリ。 - 【請求項８】 ゲート導体の抵抗は十分に低いので第３
の接点及び第３のグローバルメタルラインが除去され
る、請求項１記載の半導体メモリ。 - 【請求項９】 行列状に配置される複数のメモリセルを
有する半導体メモリにおいて、 センス増幅器のバンクが前記行に対して平行に長さを有
する第１の一般的に矩形の領域に配置され、前記バンク
の前記各センス増幅器は割り当てられた列のセンス増幅
器領域に配置され、 各センス増幅器領域はコンプリメンタリビットライン対
の間に配置されたＮ増幅器領域及びＰ増幅器領域を含
み、 Ｎ増幅器は前記Ｎ増幅器領域に配置され、Ｐ増幅器は前
記Ｐ増幅器領域に配置され、前記Ｎ増幅器は前記Ｎ増幅
器領域に配置されたＮＳＥＴドライバによって駆動さ
れ、前記Ｐ増幅器は前記Ｐ増幅器領域に配置されたＰＳ
ＥＴドライバによって駆動され、 該ＰＳＥＴドライバは列方向に対して横断方向に延在す
る第１の拡散領域を複数のＰＳＥＴドライバと共有し、
前記第１の拡散領域及び第２の拡散領域は前記Ｐ増幅器
領域内に配置されており、前記ＰＳＥＴドライバの各々
はゲート導体に接続されたゲートを有し、 第１の接点は第１のグローバルメタルラインを共有され
た前記第１の拡散領域に接続するためのものであり、第
２の接点は第２のグローバルメタルラインを共有された
前記第２の拡散領域に接続するためのものであり、第３
の接点は第３のグローバルメタルラインを前記ゲート導
体に接続するためのものであり、これによりセンス増幅
器バンクの接点の数が低減される、行列状に配置される
複数のメモリセルを有する半導体メモリ。 - 【請求項１０】 第１のグローバルメタルライン、第２
のグローバルメタルライン及びグローバルゲートコネク
ションはそれぞれ第１の共有された拡散領域、第２の共
有された拡散領域及びゲート導体の真上に配置される、
請求項９記載の半導体メモリ。 - 【請求項１１】 Ｐ増幅器領域に配置された複数のＰ増
幅器トランジスタを有し、該トランジスタは第１の拡散
領域をＰＳＥＴドライバと共有する、請求項９記載の半
導体メモリ。 - 【請求項１２】 ＮＳＥＴドライバは第１の拡散領域及
び第２の拡散領域を複数のＮＳＥＴドライバと共有し、
前記第１の拡散領域及び第２の拡散領域はＮ増幅器領域
内に配置されており、前記ＮＳＥＴドライバの各々はロ
ーカルゲートコネクションラインに接続されたゲートを
有する、請求項９記載の半導体メモリ。 - 【請求項１３】 Ｎ増幅器領域に配置された複数のＮ増
幅器トランジスタを有し、該トランジスタは第１の拡散
領域をＮＳＥＴドライバと共有する、請求項１２記載の
半導体メモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/938,074 US5831912A (en) | 1997-09-26 | 1997-09-26 | Semiconductor memory having space-efficient layout |
| US938074 | 1997-09-26 | ||
| US08/938074 | 1997-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163296A JPH11163296A (ja) | 1999-06-18 |
| JP3190624B2 true JP3190624B2 (ja) | 2001-07-23 |
Family
ID=25470830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27007998A Expired - Fee Related JP3190624B2 (ja) | 1997-09-26 | 1998-09-24 | 半導体メモリ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5831912A (ja) |
| EP (1) | EP0905703B1 (ja) |
| JP (1) | JP3190624B2 (ja) |
| KR (1) | KR100285370B1 (ja) |
| CN (1) | CN1135563C (ja) |
| DE (1) | DE69831294T2 (ja) |
| TW (1) | TW406402B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909388A (en) * | 1998-03-31 | 1999-06-01 | Siemens Aktiengesellschaft | Dynamic random access memory circuit and methods therefor |
| DE19907922C1 (de) * | 1999-02-24 | 2000-09-28 | Siemens Ag | Leseverstärkeranordnung mit gemeinsamen durchgehendem Diffusionsgebiet der Leseverstärker-Transistoren |
| KR100352766B1 (ko) * | 2000-03-07 | 2002-09-16 | 삼성전자 주식회사 | 반도체 메모리 디바이스에서 컬럼 경로 레이아웃 구조 및방법 |
| US6567289B1 (en) | 2000-08-23 | 2003-05-20 | Advanced Micro Devices, Inc. | Physical memory layout with various sized memory sectors |
| US6707729B2 (en) * | 2002-02-15 | 2004-03-16 | Micron Technology, Inc. | Physically alternating sense amplifier activation |
| JP2003347431A (ja) | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 半導体記憶装置 |
| CN100372025C (zh) * | 2003-02-18 | 2008-02-27 | 义隆电子股份有限公司 | 存储器的高速感测电路及方法 |
| US7365385B2 (en) * | 2004-08-30 | 2008-04-29 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| JP2009059735A (ja) | 2007-08-29 | 2009-03-19 | Elpida Memory Inc | 半導体記憶装置 |
| KR101461624B1 (ko) | 2008-04-21 | 2014-11-21 | 삼성전자주식회사 | 데이터의 고속 리드아웃을 위한 이미지 센서 |
| KR102311512B1 (ko) * | 2015-08-21 | 2021-10-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US10032486B2 (en) * | 2016-11-28 | 2018-07-24 | Toshiba Memory Corporation | Semiconductor memory device |
| US12002504B2 (en) * | 2021-12-28 | 2024-06-04 | Micron Technology, Inc. | Isolation of local lines of sense amplifiers |
| TWI822049B (zh) * | 2022-05-19 | 2023-11-11 | 大陸商北京集創北方科技股份有限公司 | 靜態隨機存取記憶體的佈局結構、電子電路、記憶裝置、以及資訊處理裝置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2938493B2 (ja) * | 1990-01-29 | 1999-08-23 | 沖電気工業株式会社 | 半導体記憶装置 |
| US5280450A (en) * | 1990-05-14 | 1994-01-18 | Hitachi, Ltd. | High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance |
| JP3129336B2 (ja) * | 1991-12-09 | 2001-01-29 | 沖電気工業株式会社 | 半導体記憶装置 |
| JP3549602B2 (ja) * | 1995-01-12 | 2004-08-04 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
1997
- 1997-09-26 US US08/938,074 patent/US5831912A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 TW TW087113982A patent/TW406402B/zh not_active IP Right Cessation
- 1998-09-16 EP EP98307513A patent/EP0905703B1/en not_active Expired - Lifetime
- 1998-09-16 DE DE69831294T patent/DE69831294T2/de not_active Expired - Lifetime
- 1998-09-24 KR KR1019980039562A patent/KR100285370B1/ko not_active IP Right Cessation
- 1998-09-24 JP JP27007998A patent/JP3190624B2/ja not_active Expired - Fee Related
- 1998-09-25 CN CNB981207227A patent/CN1135563C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100285370B1 (ko) | 2001-04-02 |
| CN1135563C (zh) | 2004-01-21 |
| DE69831294D1 (de) | 2005-09-29 |
| CN1218262A (zh) | 1999-06-02 |
| US5831912A (en) | 1998-11-03 |
| EP0905703A3 (en) | 1999-10-06 |
| JPH11163296A (ja) | 1999-06-18 |
| TW406402B (en) | 2000-09-21 |
| KR19990030080A (ko) | 1999-04-26 |
| EP0905703A2 (en) | 1999-03-31 |
| EP0905703B1 (en) | 2005-08-24 |
| DE69831294T2 (de) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100574242B1 (ko) | 계층형칼럼선택라인구조를갖는공간효율적반도체메모리 | |
| EP1081711B1 (en) | Dynamic type memory | |
| JP3202580B2 (ja) | 半導体メモリ装置 | |
| JP3190624B2 (ja) | 半導体メモリ | |
| US5097440A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| JPH02166690A (ja) | 半導体記憶装置 | |
| KR100639001B1 (ko) | 반도체 기억장치 | |
| RU2170955C2 (ru) | Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин | |
| KR980011441A (ko) | 반도체 기억 장치 | |
| JP2004508654A (ja) | 隠れリフレッシュをサポートするデュアルポートセルを有する半導体メモリ | |
| US6859384B2 (en) | Semiconductor memory device having two-transistor, one-capacitor type memory cells of high data holding characteristic | |
| JP2000182370A (ja) | 半導体記憶装置 | |
| US6307768B1 (en) | Bitline twist with equalizer function | |
| US5184321A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| US6400626B1 (en) | Memory devices | |
| KR100657683B1 (ko) | 공간효율적mdq스위치배치 | |
| US6768143B1 (en) | Structure and method of making three finger folded field effect transistors having shared junctions | |
| US4511997A (en) | Semiconductor memory device | |
| JPH041957B2 (ja) | ||
| JP3856596B2 (ja) | 半導体記憶装置 | |
| JP4570356B2 (ja) | オープンディジットアレイ用のセンスアンプおよびアーキテクチャ | |
| KR100569565B1 (ko) | 분할 비트라인 구동장치 | |
| KR100328374B1 (ko) | 반도체메모리및그구동방법 | |
| KR100395876B1 (ko) | 디램 장치의 접지 전압 공급 라인 구조 | |
| JPH11145426A (ja) | Ｄｒａｍ及びそのメモリセルアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000404 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |