TW406402B - Semiconductor memory having space-efficient layout - Google Patents
Semiconductor memory having space-efficient layout Download PDFInfo
- Publication number
- TW406402B TW406402B TW087113982A TW87113982A TW406402B TW 406402 B TW406402 B TW 406402B TW 087113982 A TW087113982 A TW 087113982A TW 87113982 A TW87113982 A TW 87113982A TW 406402 B TW406402 B TW 406402B
- Authority
- TW
- Taiwan
- Prior art keywords
- amplifier
- area
- driver
- region
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 71
- 230000000295 complement effect Effects 0.000 claims abstract description 16
- 230000015654 memory Effects 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 18
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 230000000875 corresponding effect Effects 0.000 claims description 4
- 241001669679 Eleotris Species 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 241000985704 Collinsia heterophylla Species 0.000 description 1
- 101001006776 Homo sapiens Kinesin-like protein KIFC1 Proteins 0.000 description 1
- 241000764238 Isis Species 0.000 description 1
- 102100027942 Kinesin-like protein KIFC1 Human genes 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
40640-^ "7 經濟部中央標隼局員工消費合作社印製 五、發明説明( 1 ) 1 I 發 明 背 景 - 1 1 發 明 領 並 1 本 發 明 關 於 一 種 半 導 體 it 記 億 體 » 如 大 容 量 之 動 態 隨 1 傲 存 取 記 億 體 (D RAMs), 尤其是- -種具備有效佈局空間之 fV 請 1 | 半 導 體 記 億 體 , 在 該 記 億 體 之 中 , 具 有 許 多 減 少 接 點 數 先 閱 1 I 讀 1 | 目 之 放 大 器 驅 動 器 〇 背 面 1 | 之 1 相 關 說 明 注 | 意 I 大 容 量 記 億 體 通 常 包 含 位 在 記 億 體 〇» 単 胞 陣 列 之 間 的 事 項 1 I 再 1 | 測 放 大 器 排 9 此 感 測 放 大 器 排 % 佔 用 晶 片 表 面 之 空 間 導 1 對 較 本 '裝 於 高 容 量 記 億 體 晶 Η 有 效 表 面 積 的 保 留 已 變 得 愈 頁 1 來 愈 重 要 I 而 且 還 要 儘 可 能 有 效 的 使 用 > 記 億 體 晶 片 '1 排 列 成 許 多 列 和 行 例 如 5 行 尺 寸 的 縮 減 對 晶 片 尺 寸 1 | 造 成 很 大 影 響 〇 1 1 參 考 第 1 圖 > 其 圖 示 典 型 的 記 億 體 陣 列 1 0 9 對 於 記 億 11 1 體 DO 早 胞 18的 行 1 6 威 測 放 大 器 排 1 2含 有 許 多 測 放 大 器 I 14 5 每 個 記 億 體 C3CI 単 胞 18的 行 16都 包 含 __- 對 互 補 位 元 線 20 1 1 9 在 操 作 時 感 m 放 大 器 1 4 "威測" 互 補 位 元 線 對 20 之 1 I 間 的 電 壓 差 , 在 i£ 測 電 壓 差 期 間 > 測 放 大 器 1 4放 大 電 線 1 壓 差 , 使 位 元 線 對 其 中 之 一 位 元 線 為 高 電 壓 位 元 線 而 1 1 另 一 位 元 線 則 接 地 9 任 何 一 條 位 元 線 都 可 以 為 驅 動 高 電 1 I 壓 (高電壓位元線) 或 低 電 壓 此 允 許 記 億 體 早 胞 可 以 儲 1 1 存 高 電 壓 或 低 電 壓 位 元 在 行 裡 面 區 域 2 2 顯 示 其 包 含 3 1 1 個 m 放 大 器 1 4和 -‘ 部 分 沒 有 記 憶 體 〇〇 早 胞 位 在 其 中 之 點 1 I 區 域 2 3 還 有 在 區 段 字 元 線 結 構 中 i 區 域 字 元 線 驅 動 區 1 1 可 以 放 置 在 對 應 的 白 由 -3 區 之 中 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) i i 經濟部中央標準局員工消費合作社印装 Λ7 ___ _40640^ b? ____ 五、發明説明()) 參考第2函,感测放大器Η通常包含用以驅動兩値分 隔的半個威測放大器1 4之大電晶體’這兩値半個感測放 大器14包含一 P型放大器24和一 N型放大器26,一般而 言,點區域2 3偽鄰著行1 6行進,且和行1 6有相同的基本 方向,點區域23為斷績性空間,沒有位元線20,因此所直 支的空間可便於放置必要的組件,用於含有絶緣電晶體 之多工電路的區域偽位在ΜϋΧ區域28和30之中’含有等化 電晶體之位元線等化器電路係位在E Q區域3 2和3 4之中’ 若有一E Q位在M U X區域2 8和3 0之間,則E Q區域3 2和3 4可以 共用,MUX和EQ區域都朝向感測放大器排12的终端配置 (第1圖)。 P型放大器24係位在P型放大器區域36之中,而N型 放大器26則位在N型放大器區域38之中,位在該點區域 23中之該電晶體包含。PSET電晶體(PSET)驅動器40和一 NSET電晶體(NSET)驅動器42,如上所述,威潮放大器14 包含一 N型放大器38和一 P型放大器36,N型放大器26 像由NSET驅動器42驅動之訊號HSET控制,P型放大器24 刖由PSET驅動器40驅動之訊號PSET控制,可能的話,PSET 40和NSET42驅動器通常可以驅動許多p型放大器或N型 放大器,PSET驅動器40和NSET驅動器42相當的大,PSET 驅動器40和NSET驅動器42之共安置位置像在點區域2 3之 中,其係因為此種空間安置有用,但是,當需求增加時 ,這些元件的安置空間就會變得不夠,此外,當NSET8 動需要安置在P型井之上時,PSET_動器需要安置在料 本紙張尺度適用中國國家標準(CNS ) A4规栘(210X297公犮) — ,^衣 訂 .. Ί線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 Λ7__406402 b?_________ 五、發明説明(令) 型井之上,此限制PSET驅動器40要安置到在點區域23中 之P型放大器區域24的相鄰區域,及限#NSET驅動器42 要安置到在點區域23中之N型放大器區域26,EQ區域32 和3 4或Μ ϋ X區域2 8和3 0的相鄰區域。 此有利於能夠分別放置部分的”£1驅動器4〇和“〇驅 動器42在區域24和26之中,使其更有益於容納PSET驅動 器40和NSET驅動器42,在它們各放大器區域之中具有驅 動器40和42時,會減少RC時間延遲,但是,此種安置方 式會因需要接觸到PSET驅動器40和NSET驅動器42的源極 ,閘極和汲極而造成位元線的路線變更。 參考第3画,其顯示位元線2G圍繞接點46 ,48和50之行 經路線,接點46和50通過該層有位元線20位在其中之層 M0,向下延伸到工作區AA,使用金靨線54和56用以連接 NSET驅動器42之源極58和汲極60,圖中所示為N型放大 器26,NSET驅動器42之接點48也必須避開位元線20 ’位 元線20的路徑變更會減少晶片的可用面積,減少晶片佈 局的有效空間,而直接牴觸到減少晶片尺寸的希望。 參考第4圖,其顯示位元線20圍繞接點46',48'和50' ,接點4 6 '和5 0,透過層Μ 0向下延伸到工作區A A,其中該 層偽位在位元線20之中,金屬線54'和561偽用以連接 PSET驅動器40'的源極58'和汲搔60’,其中該圖之圖示為 P型放大器24, PSET驅動器40之接點48_也必須避開位元 線20,此外,位元線20的路線變更會減少可用的晶片面 積,降低晶Μ佈局的有效空間,直接與減少晶片尺寸的 -5 - — I— I n I. ΙΊ 11 I I 11 訂"""I I-^. - , . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公t ) A7 ______________40B4Q^ B7__ 五、發明説明(4 ) 希望相牴觸。 因此,在它們的各感拥(放大器區域中,必須存放威測 放大器驅動器,使不用明顯變更位元線路徑而減少RC時 間延遲,此會影繼到晶片整個的尺寸。 發明槪沭 本發明包含一種具有有效空間佈局,之半導體記億體, 該半導體記億體晶片具有許多排列成列和行之記億體單 胞,對於在庫排列在相關行之感測放大器區域中的各感 潮放大器,一半導體記憶體,如動態隨機存取記億體 (DRAH),包含一排列在長度平行於該列之第一大致矩形 區中的感測放大器排,許多放大器至少由一個驅動器驅 動,這許多放大器中的每一個都排列在一對互補的位元 線之間,且位在該感測放大器區域之中,該至少一個的 驅動器至少共同一個擴散區域,該擴散區域橫向延伸到 至少具有一個其他驅動器的行方向,使得能最小化一些 感測放大器排的接點。 根據一實施例,該至少一個的驅動器具有一擴散區和 一垂直行旋轉之閘極,該至少一値的驅動器可分成第一 部分和第二部分,該第一部分係放置在點區域或在由局 部字元線驅動器産生之自由空間中,而該第二部分則放 置在感測放大器區域之中,此外,該第二部分可在該對 互補的位元線之間分割,而MDQ開關可放置在分割部分之 間的感測放大器區域中。 毎一値感測放大器都包含一具有許多由許多驅動器驅 本紙张尺度通州中阄阐家標率(CNS ) Α4規格(210X297公釐) ----------'^^------丁 - i It I_I (誚先閱讀背面之注意事項再"、KT本頁) 40640^ Λ7 B? 經濟部中央標隼局員工消費合作社印製 五、發明説明( 厂 ) 1 I 動 之 放 大 器 的 放 大 器 區 域 9 m 許 多 的 放 大 器 中 的 每 一 値 1 1 都 排 列 在 一 對 互 補 的 位 元 線 之 間 , 且 位 在 該 放 大 器 區 域 1 1 之 中 該 許 多 的 驅 動 器 可 以 共 用 第 一 擴 散 區 和 第 二 擴 散 請 1 I 區 > 第 一 擴 散 區 和 第 一 擴 散 區 都 位 在 該 放 大 器 區 域 之 中 先 閱 if 1 1 而 每 一 個 驅 動 器 的 閘 極 都 是 連 接 到 區 域 閘 極 連 接 線 t f IS 1 | 之 1 第 —*· 接 點 傜 將 第 — 球 形 金 屬 線 連 接 到 第 一 共 用 擴 散 區 域 意 1 I J 而 第 二 接 點 則 是 將 第 二 球 形 金 屬 線 連 接 到 第 二 共 用 擴 事 項 1 I 再 I 散 區 域 9 第 三 接 點 傺 將 第 三 球 形 金 鼷 線 連 接 到 區 域 閘 極 填 ir 1 -裝 連 接 線 使 得 可 以 最 少 化 感 測 放 大 器 排 的 接 點 數 y 例 如 9 h 本 若 閘 搔 導 體 的 電 阻 夠 低 > 有 球 形 金 腸 線 可 能 就 不 需 要 1 I 了 > 所 以 可 以 減 少 球 形 閛 搔 金 颶 連 接 線 和 對 應 的 接 點 〇 1 藉 由 減 少 接 點 數 就 可 以 減 少 位 元 線 變 更 路 徑 數 » 因 1 I 而 可 以 減 少 半 導 體 記 億 體 的 尺 寸 此 外 可 以 建 構 第 一 1 -訂 接 點 J 第 二 接 點 和 第 三 接 點 之 尺 寸 9 安 置 在 位 元 線 之 間 1 預 防 位 元 線 變 更 路 徑 時 之 所 需 〇 I 在 各 對 互 補 的 位 元 線 之 間 » 該 放 大 器 區 域 都 包 含 一 N 1 1 型 放 大 器 和 一 P 型 放 大 器 9 因 此 許 多 驅 動 器 可 以 為 位 1 1 在 放 大 器 區 域 中 之 Ρ 型 放 大 器 的 PSET % 動 器 9 或 位 在 放 j I 大 器 區 域 中 之 N 型 放 大 器 的 NEST 驅 動 器 〇 1 1 該 半 導 體 記 憶 體 可 包 含 第 一 球 形 金 屬 線 , 第 二 球 形 金 1 I 屬 線 5 及 直 接 分 別 位 在 第 一 共 用 擴 散 區 域 3 第 二 共 用 擴 1 I 散 is 域 和 區 域 閛 極 連 接 線 之 上 球 形 蘭 極 連 接 線 , 許 多 的 1 1 放 大 器 電 晶 體 可 以 排 列 在 放 大 器 區 域 之 中 9 這 些 電 晶 體 1 I 與 驅 動 器 共 用 第 一 擴 散 區 域 因 此 可 以 減 少 半 m 體 記 億 1 體 佈 局 所 需 之 空 間 ) 且 -7 使 其 更 m -驅 動 器 放 置 在 放 大 器 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公浼) 五、發明説明(& ) 明 。說 中屋 之簡 4Q640£ 其 中文 下 於 例 施 實 佳 較 述 詳 圖 各 面 後 考 參 將 明 發域立本 區d 知 習 的 局 佈 排 器 大 放 測 0 之 體 億 記 體 導 半 於 用圖禮面 1 平 :第術 中 技 行 干 若 和 域 區 點 之 中 排 器 大 放圖 測面 感平 在術 圖技 1知 第習 為之 J 2 _ 2 2域 第區 的 經濟部中央標準局員工消費合作社印裝 第3圖為N型放大器和位在具有各NSET驅動器之各源 極,汲極和閘極所用之接點的N型放大器區域中之N S E T 驅動器,及變更路徑之位元線的習知技術簡圖; 第4圖為N型放大器和位在具有各PSET驅動器之各源 極,汲極和閘極所用之接點的P型放大器區域中之P S E T 驅動器,及變更路徑之位元線的習知技術簡圖; 第5圖為在慼測放大器的放大器區域外部,具有P S E T 驅動器和NSET驅動器之感測放大器電路之行的習知技術 簡圖; 第6圖為在感測放大器的放大器區域内部,具有PSET 驅動器和N S E T驅動器之烕測放大器電路之行的習知技術 簡圖; 第7圖為具有用以連接許多NSET驅動器到球形金屬線 且數量已減少之接點的N型放大器區域,和變更路徑已 最少化之位元線的簡圖; 第8圖為具有用以連接許多PSET驅動器到球形金屬線 * 8 - --------:——裝------訂------.A - - - ' (請先閱讀背而之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4坭格< 210X297公釐) 40640^ Μ Β7 經濟部中央標隼局員工消費合作社印製 . 五、發明説明( 7 ) 1 1 且 數 量 已 減 少 之 接 點 的 P 型 放 大 器 區 域 1 和 變 更 路 徑 已 1 1 最 少 化 之 位 元 線 的 簡 圖 » 1 | 第 9 圖 為 取 平 行 且 介 於 互 補 位 元 線 對 之 間 之 N 型 放 大 ,— 請 1 | 器 區 域 的 横 截 面 圖 9 其 中 位 元 線 圖 示 分 配 在 N S E 1 驅 動 器 閱 1 I 讀 1 | 和 N 型 放 大 器 之 間 的 擴 散 區 域 > 背 1 之 1 第 1 0 圖 為 取 平 行 且 介 於 互 補 位 元 線 對 之 間 之 P 犁 放 大 注 1 I 器 區 域 的 橫 截 面 圔 > 其 中 位 元 線 圖 示 分 配 在 P S ET 驅 動 器 事 項 1 I 再 I 和 P 型 放 大 器 之 間 的 擴 散 區 域 ; 以 及 1 第 為 本 .裝 1 1 圖 圖 不 分 佈 在 放 大 器 域 中 之 驅 動 器 和 分 佈 在 頁 1 驅 動 器 區 段 之 間 的 MD 0開關之感潮放大器排之平面圖。 1 發 明 詳 湘 說 明 - 1 I 隨 機 存 取 記 億 體 (RAM )晶K, 如動態RAM S ( DRAM S ) j 同 1 1 步 DR AM s ( S D RAMs)或合併式D RAM邏輯晶Η ( 埋 入 式 DRAM S)含有 -訂 1 很 多 感 測 放 大 器 排 » 當 向 晶 片 佈 局 面 積 有 效 使 用 之 方 向 I 9 增 加 晶 Η 力 技 術 上 之 特 擻 密 度 時 持 績 希 望 減 少 晶 Η 1 1 之 尺 十 > 矩 形 的 點 區 域 通 常 是 用 來 容 納 大 的 PS ET和 NS ET 1 1 晒 * 動 器 9 為 了 減 少 時 間 延 遲 及 容 納 更 大 尺 寸 的 驅 動 器 Λ 在 佈 局 面 積 的 其 他 部 分 之 中 > 能 方 便 地 分 佈 所 有 的 或 部 1 1 分 的 P S ET 驅 動 器 和 N S E T 驅 動 器 f 但 是 在 測 放 大 器 區 1 I 域 中 的 這 驅 動 器 安 置 需 要 位 元 線 行 進 圍 繞 驅 動 器 源 極 1 I f 汲 極 和 閘 極 的 接 點 j 藉 由 減 少 通 過 位 元 線 金 靨 層 M0 之 1 1 接 點 的 數 百 9 可 以 將 P S ET和 N S ET 驅 動 器 放 置 在 感 測 放 大 1 I 器 區 域 之 中 , 且 致 使 位 兀 線 行 進 或 減 少 變 更 圍 繞 接 點 路 1 1 徑 之 數 百 j 此 使 佈 局 -9 更 為 有 效 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ 297公楚) 406402 Λ7 B? ______ 五、發明説明(^ ) 參考第5圖,其圖示習知技術之感測放大器14,位元 線20表示排列在感測放大器14中之行16, PSET驅動器40 和N S E T驅動器4 2在行1 6的外部,而且,例如,放置成解 碼器列(未顯示),圖中也圖示等效化電路32和34,及在 M U X區域2 8和3 0中的M U X隔離開關,N型放大器區域2 6包 含二値Ν型電晶體2 6 a和2 6 b,Ν型電,0¾體2 6 a和2 6 b之連 接方式為:其中之一的源極和另一的汲極連接在節點N1 ,而NSET驅動器42之汲極也建接到Nl,P型放大器區域24 包含二籂P型電晶體24a和24b, P型電晶體24a和24b之 連接方式為:其中之一的源極和另一的汲極連接在節點 N 2 , P S E T驅動器4 0之汲極也連接到N 2 , N S E T驅動器4 2和 PSET驅動器4Q兩者都位在感測放大器14邊界的外部,雖 然為了討論,只圖示一行,但是NSET驅動器和PSET驅動 器常驅動許多感測放大器,例如,該驅動器可以驅動512 値感測放大器。 參考第6围,其圖示一將PSET驅動器140和NSET驅動器 1 4 2移入感測放大器區域之臧測放大器1 1 4 ,位元線1 2 0表 示排列在感澳I放大器114中之行116, PSET驅動器140和 NSET驅動器142偽在其對應放大器區域之内部,例如, NSET驅動器142係位在N型放大器區域126之中,而PSET 驅動器1 4 0則位在P型放大器區域1 2 4之中,圖中也圖示 等化器電路132和134,及在MUX區域128和130中之MUX隔 離開關,N型放大器區域126包含二餡N型電晶體126 a和 126b,及NSET驅動器142,N型電晶體126a和126b之連接 -1 0 - 本紙張尺度適用中國國家標準(CNS ) Λ4现格(210X297公浼) ---------裝------訂------^ - . - . (請先閱讀背而之注意事項再填寫本頁) . 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消f合作社印製 40640k Λ7 — B? 五、發明説明(9 ) 方式為:其中之一的源極和另一的汲極連接在節點N 3, NSET驅動器之汲極也連接到N3,P型放大器區域124包含 二個P型電晶體1 2 4 a和1 2 4 b,及P S E T驅動器1 4 G , P型電 晶體1 2 4 a和1 2 4 b之連接方式為:其中之一的源極和另一 的汲極連接在節點N 4 , P S E T驅動器1 4 (]之汲極也連接到N 4 ,N S E T驅動器1 4 2和P S E T驅動器1 4 0兩者都位在感测放大 器114邊界的内部,在此情形下,可以藉由減少驅動器和 放大器之間的距離,而減少R C延遲。 為了荑現將驅動器1 4 0和1 4 2放入感測放大器區域中之 優點,如前第4 _所示,需要提出位元線在源極,閘極 和汲極接點處變更路徑之問題,此提出之在位元線1 2 0中 減少接點數的問題必須迴避。 參考第7圖,其為本發明所掲示之簡圖,接點146 ,148 和150偽用以取代第3圖之接點,46, 48和50,因為許多 習知技術之_測放大器接點4 6 , 4 8和5 G都由接點1 4 6 , 1 4 8 和1 5 0取代,所以可以顯箸減少接點的總數,小型放大器 1 2 6具有排列在位元線1 2 0之間的N型放大器電晶體1 2 6 a 和126b,第一擴散區域154由NSET驅動器142共用,例如 ,對所有連接到該處的NSET驅動器142而言,許多的NSET 驅動器1 4 2可以連接到汲極之區域1 5 4 ,第一擴散區域1 5 4 係位在工作區(AA)之中,其中AA表示晶片佈局中的最低 準位,下一値上面的準位為閘極導體(GC), M0,再下一 個為Ml,等等,位元線120傜在通過準位AA上的準位M0之 上,因此通過區域154之上,第二擴散區域156也位在準 -1 1 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X29?公犮) -I I I - I I I n - n - n _ _ T _ _ n ------ - I A 03 'v'°〆 (請先閱讀背面之注意事項再填寫本頁) 40640^ hi B7 五、發明説明() 位A A之上,例如,對所有連接到那裡的N S E T驅動器1 4 2而 言,許多的N S Ε Τ驅動器1 4 2可以連接到源極之區域1 5 6。 區域1 5 4可以藉由接點1 4 6連接到位在較高準位,如Μ 1 ,之上的球形金屬線1 5 2,接點1 4 6透過單一接點1 4 6連接 許多NSET驅動器142的源極,若NSET驅動器142在Ν3分享 具有N型放大器126之擴散區域154, >就不需要球形金屬 線1 5 2,對於各感測放大器行,此會取代前面技術所需之 一接點的接點,如第3圖之接點4 6 ,接點1 4 6可以取代許 多習知技術之接點,如5 1 2個接點,當連接線1 6 8連接到 球形金屬線152時,接點146表示使用之佈局區,在實施 例中,球形金屬線1 5 2直接位在區域1 5 4之上,如第9圖 所示。 接點1 5 0穿透連接許多N S E T驅動器1 4 2的源極,對於各 電晶體源極而言,此取代前面技術所需之一接點的接點 ,如第3 _之接點50,接點150可以取代許多習知技術之 接點,如5 1 2锢接點,接點1 5 0連接一球形接地金颶線1 6 0 到區域1 5 6,接點1 5 0表示將連接線1 6 4接到球形接地金屬 線160,在實施例中,球形接地金屬線160直接位在區域 156之上,如第9圖所示。 接點148穿透連接許多NSET驅動器142之閘極,對於各 電晶體閘極而言,此取代前面技術所需之接點的接點, 如第3圖之接點48,接點148可以取代許多習知技術的接 點,如5 1 2個接點,接點1 4 8連接閘極導體1 5 8到球形閘掻 連接金颶線162,在實施例中,閘極導體158要足以連接 -1 2- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X29?公#_ ) ---------种衣------、1τ------A - . - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印繁 Λ7 40640^ B? 五、發明説明(u ) 許多N S E T驅動器1 4 2的閘極,才能預備球形閘極連接金屬 線162所需,因此可以減少接點的數目,如第9圖所示, 若閘極導體1 5 8的電阻夠低,則可以忽略球形閘極連接金 腸線1 6 2 ,當連接線1 6 6接到球形閘極連接金屬線1 6 0時, 接點1 4 8表示使用之佈局面積,在實施例中,球形閘極連 接金屬線1 6 傜直接位在閘極導體1 5 8之上,如第9圖所 示,在另一實施例中,閘極導體1 5 8之方向垂直行,且由 許多元件共用,如旋轉驅動元件。 參考第8圖,Ρ型放大器1 2 4具有排列在位元線1 2 0之 間的Ρ型放大器電晶體1 2 4 &和1 2 4 b ,第一擴散區域1 7 2像 由PSET驅動器140分配,例如,對於所有連接的PSET驅動 器1 4 2而言,許多的P S E T驅動器1 4 0可以連接到汲極之區 域172,第一擴散區域172偽位在工作區(AA)之中,其中 A A表示晶Η佈局的最低準位,下一個上面的準位為閘極 導體準位(GC),Μ0,再下一個為Ml,等等,位元線120偽 在通過準位AA上的準位M0之上,因此會通過區域172之上 ,第二擴散區域174也是位在準位A A之中,例如,對於所 有連接到那裡的PSET驅動器174而言,許多的PSET驅動器 1 4 0可以連接到源極之區域1 7 4。 區域1 7 2可以藉由接點1 8 2連接到位在較高準位,如Μ 1 ,之上的球形金鼷線17G,若PSET驅動器140在“與卩型 放大器124共用擴散區域172,就不需要球形金屬線170, 接點1 8 2透過單一接點1 8 2連接許多P S E T驅動器1 4 0的汲極 ,對於各臧測放大器行而言,此會取代前面技術所需之 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公浼) ---------1·*^------丁-------A 、vs- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 406405 A7 B7 五、發明説明(a ) 一接點的接點,如第4圖之接點4 6 ’,接點1 8 2可取代許 多習知技術之接點,如5 1 2個接點,當連接線1 8 8連接到 球形金屬線1 7 Q時,接點1 8 2表示使用之佈局區,在實施 例中,球形金屬線1 7 0直接位在區域1 7 2之上,如第9圖 所示。 接點1 8 4穿透連接許多P S E T驅動器1.4 (]的源極,對於各 電晶體源極而言,此取代先前技術所需某一接點的接點 ,如第4圖之接點5 0',接點1 8 4可以取代許多習知技術 之接點,如5 1 2値接點,接點1 8 4係將球形接地金羼線1 7 8 連接到區域1 7 4,當連接線1 9 0連接到球形位元線高金屬 線1 7 8時,接點1 8 4表示使用之佈局區域,在實施例中, 球形位元線高金屬線1 7 8傜直接位在區域1 7 4之上,如第 9圖所示。 接點1 8 6穿透連接許多P S E T驅動器1 4 0之閘極,對於各 電晶體閘極而言,此取代習知技術所需之某一接點的接 點,如第4圖之接點4 8 接點1 8 6可以取代習知技術的 接點,如5 1 2値接點,接點1 8 6傺將區域閘極連接線1 7 6連 接到球狀連接金屬線1 8 0 ,在實施例中,閘極導體1 7 6可 足以連接許多P S E T驅動器1 4 0的閘極,因此可以避免進一 步減少接點數之球狀閘極連接金羼線1 8 0的需求,如第1 0 圖所示,若閘極導體1 7 6的電阻夠低,刖可以忽略球狀閘 極連接金鼷線1 8 0 ,當連接線1 9 2連接到球狀閘極連接金 屬線178時,接點186表示使用之佈局區域,在本實施例 中,球狀閘極連接金屬線1 7 8傷直接位在閘極導體1 7 6之 -1 4 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公锬) --------——裝------訂------i (請先閱讀背面之注意事項再填寫本頁) ' 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 40640^ A7 B7 五、發明説明(d ) 上,如第9圖所示,在另一實施例中,閘極導體176之方 向俗垂直於行,且由許多元件,如施轉的驅動元件共用 〇 如第7及8圖所示,在威測放大器1 1 4中,接點1 4 6 , 1 4 8 ,150 ,182,184和186顯著減少需要安置PSET驅動器140和 N S E T驅動器1 4 2之接點數,因為接點數減少,所以在接點 區域附近變一更路徑之位元線會減少,或使位元線可變 更路徑,結果,可以提供晶Η更多的有效佈局空間,在 本實施例中,形成之接點係要使接點1 4 6,1 4 8 , 1 5 0 , 1 8 2, 184和186安置在位元線120之間,因此並不需要大幅變更 位元線1 2 0之路徑。 參考第9圖,其為球狀金屬線1 6 0直接排列在N S Ε Τ驅動 器142之擴散區域156上的實施例橫截面圖,接點15Q僳將 球狀金屬線1 6 0連接到擴散區域1 5 6,N S Ε Τ驅動器1 4 2具有 排列在擴散區域1 5 4和擴散區域1 5 6之間的閘極導體1 5 2 , 在本實施例中,為了更有效使用有利的空間,擴散區域 154橫向延升,最好垂直,到擴散區域156,許多的NSET 驅動器142可共享擴散區域156,在另一實施例中,擴散 區域156與Ν型放大器126共用。 第9圖為具有金靨線152和162,且省略接點146和148 之感測放大器排12(參見第2圓)的Ν型放大器區域38之 橫截面圖,Ρ型井200俗位在Ν型放大器區域38之中(第2 圖),擴散區域154和擴散區域156為Ν型摻雜,在本實施 例中,傜使用擴散區域154當作Ν型放大器電晶體126a或 -1 5- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公麓) I H I I I n - - i I— - I I - n T n _ I I ----- 、va/· (請先閱讀背面之注意事項再填寫本頁) Λ7 B? 40640^ i、發明説明(α ) 126b,例如,因此允許藉由N型放大器電晶體126a和126b 及NSET驅動器142分配擴散區域154,此會使接點數更為 減少,旦減少在威測放大器區域之上的球狀金鼷線數。 具有擴散區域1 5 4和1 5 6之P型井2 0 0傜位在準位A A之上 ,閘極導體1 5 8刖位在G C之中,位元線1 2 0俗位在介於G C 和Μ 1之準位Μ 0 (未顯示)上,球狀金屬,線1 6 0可以在準位Μ 1 ,M2等之上。 參考第10圖,其為具有直接排列在PSET驅動器140之擴 散區域174上的球狀金屬線178之實施例的横截面圔,接 點]84係將球狀金羼線178連接到擴散區域174,PSET驅動 器1 4 0具有排列在擴散區域1 7 2和擴散區域1 7 4之間的閘極 胃_ 1 7 6,在本實施例中,為了更有效地使用可用的空間 ,擴散區域174横向延伸,最好垂直延伸到擴散區域172 ,許多的P S Ε Τ驅動器1 4 0可以分配擴散區域1 7 4,在另外 的實施例中,擴散區域174傜由Ρ型放大器126共用。 第1 Q圖為具有球狀金屬線1 7 0和1 8 0 ,且省略接點1 8 2和 18 6之感測放大器排12的Ρ型放大器區域36之横截面圖 (參見第2圖),Ν型井偽位在Ρ型放大器區域36之中(第 2圖),擴散區域172和擴散區域174為Ρ型摻雜,在本實 施例中,擴散區域172偽由Ν型放大器電晶體124a或124b 使用,因此允許,例如,由P型放大器電晶體124a和124b ISIPSET驅動器i4Q分配擴散區域】72,此會進一步減少接 點數,·&可以減少在感测放大器區域上之球狀金鼴線數。 具有癀散區域172和174之N型井210係位在準位AA之上 -1 6 - 本紙張尺度適用中國國家榡準(CNS)八4賴(2似297讀) n I n In I n n - It _ n n---丁— ------ . : i _______ ,..J--y*--·三'--I- - w (請先間讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 經濟部中央標準局員工消费合作社印裴 40640^ λ7 Β7 ---—---------------------------- 五、發明説明(π ) ,閘榷導醱176則在GC之上,位元線120傜位在GC和Ml之 間的準位Μ 0 (未顯示)之上,球狀金鼷線1 7 8可以在準位Μ 1 ,M2等等之上。 參考第1 1圖,驅動器2 2 2分佈在威測放大器排之中,例 如,驅動器222可以為NSET驅動器或PSET驅動器,驅動器 的第一部分222a傜位在點區域228或産生用於區域字元線 驅動器之自由空間中,而第二部分則位在放大器區域224 之中,如N型放大器區域或P型放大器區域,此取決於 使用之驅動器,第二部分222b可為分段部分,在PSET, 動器或NSET驅動器之分段部分間的區域226可以由主資料 線(MDQ)開關230或部分的MDQ開闋佔用,MDQ開關230包含 適當的邏輯電路,其自位址緩衝器接收列位址,以決定 陣列的選澤,M D Q開關由W a t a n a b e等人説明在名稱為” A 2 8 6 mm 2 256Mb DRAM with X 3 2 Both-Ends DQ”之文章中 ,此篇文章刊在1996年4月的IEEE Journal of Solid-state Circuits 的第 31期 ,第 4 卷, 此處將 Watanabe 等 人之文章納入參考,而將MDQ開關放置在分段部分之間既 方便又有利 此處所掲露説明之實施例可以應用到與前述之點字元 線結構不同的佈局結構,例如,本發明可以應用到分段 式字元線佈局結構,此外,此處除了說明矩形區域之外 ,還打算敘述各種不同形狀之擴散區域。 已説明具有空間有效佈局之半導體記憶體晶片的實施 例(其中傜打算圖示說明,但並不侷限於說明之圖式), -1 7 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公犮) 裝------訂------- I ' ^ (請先閱讀背面之注意事項再填寫本頁) 五、發明説明( 40640; Λ7 B7 作明 巧發 技本 的成 中造 術會 技變 此一一改 β fl 用是 利的 以瞭 可明 ,該 術應 技, 之此 述因 上’ 照變 按改 : 和 意正 注修 界 所 圍 範 利 專 請 申 之 錄 附 在 仍 但 例 施 。 實中 殊神 特精 的和 圍 範 説 號 符 考 參 4 排 對 列器器胞線 陣大大單元 體放放體位 億測測億補域區 記感is記互區點 器器 -IEU lag 0 s s _ 澧 晶晶 域電電 (請先閱讀背面之注意事項再填寫本頁) .裝.
'1T 行 器器域 大大區 放放UX 型型彳 經濟部中央標準局員工消費合作杜印裂
域 區 Q E A 1C > C 域域 區區 器器 大大 放放 型型 晶 電 型 小 點 接 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公免) 經濟部中央標準局員工消費合作社印裝 Λ7 B7五、發明説明(、7 ) 5 2,5 4,5 6 .....金屬線 5 8.....源極 〇〇.....汲極 6 2.....閘極 24a , 24b.....P型電晶體 40 1.....PSET驅動器 46 ' , 48 ' , 50 '.....接點 52 ' , 54 ' , 56 '.....金屬線 5 8'.....源極 6 0’.....汲極 6 2'.....閘極 1 14.....感測放大器 124.....P型放大器區域 1 2 4 a , 1 2 4 b.....P型電晶體 126.....N型放大器區域 1 2 6 a , 1 2 6 b.....N型電晶體 1 2 8,1 3 0 .....ΜϋΧ 區域 1 3 2 , 1 3 4 .....等化器電路 1 16.....行 12 0.....位元線 140.....PSET驅動器 142.....NSET驅動器 1 4 6,1 4 8,1 5 0 .....接點 15 2.....金屬線 -1 9 - 40640£ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公梦) 40640^ Λ7 五、發明説明(j ) 154.....第一擴散區域 156.....第二擴散區域 158.....閘極導體 160.....球狀接地金屬線 162.....球狀閘極連接金鼷線 1 6 4,1 6 6 , 1 6 8 .....連接線 170.....球狀金屬線 172.....第一擴散區域 174.....第二擴散區域 176.....閛極導體 17 8.....球狀接地金屬線 180.....球狀閘極連接金屬線 1 8 2,1 8 4,1 8 6 .....接點 1 8 8,1 9 0,1 9 2 .....連接線 經濟部中央標準局員工消費合作社印聚 2 0 0 .....P型井 210... • · N型 井 222... ..驅動 器 2 2 2 a.. ...驅動器第一部分 2 2 2 b.. ...驅動器第—部分 224... •.放大 器區域 226... ..區域 2 2 8… ..點區 域 2 3 0… ..主資 料線(M D Q )開 -2 0 - ---------扣衣------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公犮)
Claims (1)
- 40640^ as C8 D8 經濟部中央標準局貝工消費合作社印製 六、申請專利範圍 1 1 1 .— 種具有許 多 以 列 和 行 排 列 之 記 億 體 C3I3 早 胞 的 半 導 體 記 1 1 憶 體 > 該 記 億 體 包 含 ; 1 1 一 排 列 在 具 有 長 度 平 行 於 該 列 之 第 大 致 矩 形 區 域 請 1 先 1 中 的 測 放 大 器 排 , 而 在 該 排 中 之 各 感 測 放 大 器 排 列 閲 讀 1 在 相 關 行 之 對 應 的 感 測 放 大 器 區 域 中 5 背 Λ 1 I 之 1 許 多 至 少 由 一 驅 動 器 驅 動 之 放 大 器 9 該 許 多 放 大 器 注 意 1 I 的 每 一 値 都 位 在 相 關 行 的 感 測 放 大 器 區 域 之 中 J 而 相 事 項 再 1 ! 關 行 則 排 列 在 互 補 的 位 元 線 對 之 間 > 以 及 填 窝 本 裝 至 少 —- 驅 動 器 9 其 位 於 至 少 一 排 列 在 互 補 位 元 線 之 頁 S_✓ I 間 之 感 測 放 大 器 區 域 中 > 和至少共用 一 排 列 在 互 補 位 1 元 線 之 間 的 擴 散 區 域 i 而 且 橫 向 延 伸 到 至 少 一 其 他 驅 1 1 動 器 的 行 方 向 > 使 得 可 以 減 少 該 測 放 大 器 排 的 接 點 1 訂 數 0 1 2 ·如 申 請 專 利 範 圍 第 項 之 半 導 體 記 億 體 9 其 中 該 至 少 1 一 驅 動 器 具 有 一 擴 散 區 域 和 實 質 垂 直 延 伸 於 行 方 向 之 1 閘 極 〇 1 1 3 ·如 申 請 專 利 範 圍 第 1 項 之 半 導 體 記 憶 體 9 其 中 該 至 少 I 一 驅 動 器 具 有 横 向 地 延 伸 於 行 之 源 極 9 汲 極 和 閘 極 〇 1 1 '1 .如 請 專 利 範 圍 第 1 項 之 半 導 體 記 億 體 > 其 中 該 至 少 1 1 一 驅 動 器 偽 分 成 第 一 部 分 和 第 二 部 分 > 該 第 一 部 分 像 1 放 置 在 第 一 區 域 之 中 9 該 第 二 部 分 % 放 置 在 至 少 —* 感 1 1 測 放 大 器 區 域 之 中 〇 1 1 5 ·如 串 請 專 利 範 圍 第 4 項 之 半 導 體 記 億 體 * 其 中 該 第 二 1 I 部 分 係 分 段 在 互 補 的 位 元 線 對 之 間 〇 1 1 -2 1 - 1 1 1 1 本紙張尺度適用中國國家梂準(CNS ) A4現格(2IOX297公釐) A8 B8 C8 D8 經濟部中央標率局負工消費合作社印製 六、申請專利範圍 1 1 6 ·如 申 請 專 利 範 圍 第 1 項 之 半 導 體 記 億 體 其 中 該 至 少 1 1 一 値 之 驅 動 器 與 許 多 放 大 器 共 用 一 擴 散 區 域 Ο 1 I 7 — 種 具 有 許 多 以 列 和 行 排 列 之 記 億 體 ασ 早 胞 的 半 導 體 記 y—s 請 1 I 憶 體 * 該 記 億 體 包 含 . 閱 1 I 讀 1 I 一 排 列 在 具 有 長 度 平 行 於 該 列 之 第 一 大 致 矩 形 區 域 背 Λ 1 | 之 1 中 的 威 測 放 大 器 排 » 而 在 該 排 中 之 ‘各 測 放 大 器 排 列 注 意 1 I 在 相 關 行 的 感 測 放 大 器 區 域 中 事 項 1 I 再 1 | 包 含 一 放 大 器 區 域 之 各 感 測 放 大 器 區 域 • 許 舄 本 多 由 許 多 驅 動 器 驅 動 之 放 大 器 該 許 多 放 大 器 的 每 頁 1 1 一 個 都 排 列 在 互 補 位 元 線 對 之 間 且 位 在 該 放 大 器 區 1 域 之 中 1 I 許 多 共用 第 一 擴 散 區 域 橫 向 延 伸 於 行 方 向 的 驅 動 器 1 1 該 第 訂 9 擴 散 區 域 和 第 二 擴 散 區 域 傷 位 在 該 放 大 器 區 1 域 之 中 9 每 一 個 驅 動 器 都 有 一 連 接 到 閘 極 導 體 之 閛 極 - 1 I 以 及 1 1 一 用 以 將 第 一 球 狀 金 屬 線 連 接 到 該 第 一 共 用 擴 散 區 1 域 之 第 一 接 點 1 用 以 將 第 二 球 狀 金 屬 線 連 接 到 該 第 Λ- I 二 擴 散 區 域 之 第 二 接 點 5 及 一 用 以 將 第 三 球 狀 金 屬 線 1 1 連 接 到 該 閘 極 導 體 Πιί 之 第 — 接 點 y 使 得 可 以 減 少 該 測 1 1 放 大 器 排 之 接 點 數 〇 1 8 .如 申 請 專 利 範 圍 第 7 項 之 半 導 體 記 億 體 5 其 中 該 放 大 1 1 器 區 域 包 含 一 Μ 型 放 大 器 和 一 P 型 放 大 器 在 各 互 補 位 1 1 元 線 對 之 間 Ο 1 I 9 .如 串 請 專 利 範 圍 第 7 項 之 半 導 體 記 億 體 9 其 中 該 許 多 1 1 -2 2- 1 1 1 1 本紙張尺度適用中H鬮家梯率(CNS ) A4規格(210X297公釐) 40640^ 鉍 C8 D8 六、申請專利範圍 的驅動器為位在該放大器區域中之p型放大器區域的 PSET驅動器。 10. 如申請專利範圍第7項之半導體記憶體,其中該許多 的驅動器為位在該放大器區域中之N型放大器區域的 WSET驅動器。 11. 如申請專利範圍第7項之半導體記億體,其中該第一 球狀金屬線,該第二球狀金屬線和該球狀閘極連接線 都是直接分別位在該第一共用擴散區域,該第二共用 擴散區域和該閘極導體之上。 12. 如申請專利範圍第7項之半導體記億體,其中尚包含 許多排列在該放大器區域之中的放大器電晶體,該放 大器電晶體與驅動器共用該第一擴散區域。 13. 如申請專利範圍第12項之半導體記憶體,其中共用之 該第二擴散區域傜由放大器電晶體連接到共同節點, 使得可以移除該第二接點和該第二球狀金屬線。 14. 如申請專利範圍第7項之半導體記億體,其中該閘極 導體的電阻夠低,而使得可以移除該第三接點和該第 三球狀金臑線。 經濟部中央標準局貝工消費合作社印装 (請先閱讀背面之注意事項再填寫本頁) 1 5 . —種具有許多以列和行排列之記億體單胞的半導體記 億體,該記億體包含: 一排列在具有長度平行於該列之第一大致矩形區域 中的_測放大器排,而在該排中之各感測放大器排列 在相關行的威測放大器區域中; 包含一 N型放大器區域和一 P型放大器區域之各慼 -23- 本紙張尺度適用中國國家搞準(CNS ) A4規格(210X297公釐) 40640^ A8 B8 C8 D8 經濟部中央標率局貝工消費合作社印装 六、申請專利範 圍 1 1 測 放 大 器 區 域 而 該 等 區 域 % 排 列 在 互 補 位 元 線 對 之 1 1 間 1 1 N 型 放 大 器 排 列 在 該 N 型 放 大 器 區 域 之 中 > P 型 放 /·—V 請 1 先 1 大 器 排 列 在 該 P 型 放 大 器 區 域 之 中 , 該 N 型 放 大 器 偽 閲 讀 1 由 排 列 在 該 N 型 放 大 器 區 域 中 之 N S E 1 睡 動 器 驅 動 而 背 面 1 | 之 1 該 P 型 放 大 器 則 由 排 列 在 該 P 型 放 大 器 區 域 中 之 PSET 注 意 1 I 驅 動 器 驅 動 0 事 項 1 I 再 共 用 橫 向 延 伸 於 行 方 向 之 第 ~* 擴 散 區 域 的 該 PS ET 驅 填 % 本 1 裝 動 器 f 其 中 該 第 _- 擴 散 區 域 具 有 許 多 P S ET 驅 動 器 j 該 頁 V_^ I 第 一 擴 散 區 域 和 第 —-‘ 擴 散 域 偽 位 在 P 型 放 大 器 區 域 1 之 中 9 而 每 一 艏 P S RT 驅 動 器 都 具 有 一 連 接 到 閘 極 導 體 1 I 之 閘 極 ; 以 及 1 訂 用 以 將 第 —- 球 狀 金 屬 線 連 接 到 該 第 —* 共 用 擴 散 區 1 域 之 第 一 接 點 ) 一 用 以 將 第 — 球 狀 金 靥 線 連 接 到 該 第 - 1 I 二 共 用 擴 散 區 域 之 第 二 接 點 9 及 一 用 以 將 第 三 球 狀 金 1 I 屬 線 連 接 到 該 閘 極 導 體 tfiA 之 第 三 接 點 9 使 得 可 以 減 少 該 1 1 感 測 放 大 器 排 之 接 點 數 〇 Λ I 1 6 .如申請專利範圍第1 5項之半導體記億體, 其中該第一 1 1 1 球 狀 金 屬 線 » 該 第 二 球 狀 金 屬 線 和 該 球 狀 閘 極 連 接 線 1 1 分 別 直 接 位 在 該 第 一 共 用 擴 散 區 域 9 該 第 二 共 用 擴 散 1 區 域 和 該 閘 極 導 體 之 上 〇 1 1 17.¾ ]申請專禾 J範圍第1 5項之半導體記億體, 其中尚包含 1 1 許 多 排 列 在 該 P 型 放 大 器 區 域 中 之 P 型 放 大 器 電 晶 體 1 I » 該 電 晶 體 與 該 P S ET 驅 動 器 共 用 該 第 一 擴 散 區 域 〇 1 1 -2 4- 1 1 1 1 本紙張尺度逋用中國國家標率(CNS M4規格(210X297公釐) 申請專利範圍 40640 A8 B8 C8 D8 1 8 .如申請專利範圍第1 5項之半導體記億體,其中該N S E T 多 許 器 33 lae 擴 二 第 和 域 區 散 擴 一 第 用 共 器 M3 驅 散 連 該一 在有 位具 偽都 域器 區動 散驅 擴ET ▲ S 二=2 第該 。 該値極 和一閘 域每之 區,線 散中接 擴之連 1 域極 第區閘 該器域 ,大區 域放到 區型接 含 包 尚 中 其 體 億 記 體 導 半 之 項 8 1A 第 圍 範 利 專 請 申 如 體 晶 〇 電域 器區 大散 放擴 型一 N 第 之該 中用 域共 區器 器動 大驅 放ET 型NS 2= 該 該與 在體 列晶 排電 多該 許 , (請先閲讀背面之注意事項再填寫本頁) -裝- 、言. 經濟部中央標準局貝工消費合作社印*. 本紙張尺度適用中國國家標率(CNS )八4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/938,074 US5831912A (en) | 1997-09-26 | 1997-09-26 | Semiconductor memory having space-efficient layout |
Publications (1)
Publication Number | Publication Date |
---|---|
TW406402B true TW406402B (en) | 2000-09-21 |
Family
ID=25470830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087113982A TW406402B (en) | 1997-09-26 | 1998-08-25 | Semiconductor memory having space-efficient layout |
Country Status (7)
Country | Link |
---|---|
US (1) | US5831912A (zh) |
EP (1) | EP0905703B1 (zh) |
JP (1) | JP3190624B2 (zh) |
KR (1) | KR100285370B1 (zh) |
CN (1) | CN1135563C (zh) |
DE (1) | DE69831294T2 (zh) |
TW (1) | TW406402B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI822049B (zh) * | 2022-05-19 | 2023-11-11 | 大陸商北京集創北方科技股份有限公司 | 靜態隨機存取記憶體的佈局結構、電子電路、記憶裝置、以及資訊處理裝置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909388A (en) * | 1998-03-31 | 1999-06-01 | Siemens Aktiengesellschaft | Dynamic random access memory circuit and methods therefor |
DE19907922C1 (de) * | 1999-02-24 | 2000-09-28 | Siemens Ag | Leseverstärkeranordnung mit gemeinsamen durchgehendem Diffusionsgebiet der Leseverstärker-Transistoren |
KR100352766B1 (ko) * | 2000-03-07 | 2002-09-16 | 삼성전자 주식회사 | 반도체 메모리 디바이스에서 컬럼 경로 레이아웃 구조 및방법 |
US6567289B1 (en) | 2000-08-23 | 2003-05-20 | Advanced Micro Devices, Inc. | Physical memory layout with various sized memory sectors |
US6707729B2 (en) * | 2002-02-15 | 2004-03-16 | Micron Technology, Inc. | Physically alternating sense amplifier activation |
JP2003347431A (ja) | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 半導体記憶装置 |
CN100372025C (zh) * | 2003-02-18 | 2008-02-27 | 义隆电子股份有限公司 | 存储器的高速感测电路及方法 |
US7365385B2 (en) * | 2004-08-30 | 2008-04-29 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
JP2009059735A (ja) | 2007-08-29 | 2009-03-19 | Elpida Memory Inc | 半導体記憶装置 |
KR101461624B1 (ko) | 2008-04-21 | 2014-11-21 | 삼성전자주식회사 | 데이터의 고속 리드아웃을 위한 이미지 센서 |
KR102311512B1 (ko) * | 2015-08-21 | 2021-10-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US10032486B2 (en) * | 2016-11-28 | 2018-07-24 | Toshiba Memory Corporation | Semiconductor memory device |
US12002504B2 (en) * | 2021-12-28 | 2024-06-04 | Micron Technology, Inc. | Isolation of local lines of sense amplifiers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2938493B2 (ja) * | 1990-01-29 | 1999-08-23 | 沖電気工業株式会社 | 半導体記憶装置 |
KR100201980B1 (ko) * | 1990-05-14 | 1999-06-15 | 스즈키 진이치로 | 반도체집적회로 |
JP3129336B2 (ja) * | 1991-12-09 | 2001-01-29 | 沖電気工業株式会社 | 半導体記憶装置 |
JP3549602B2 (ja) * | 1995-01-12 | 2004-08-04 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
1997
- 1997-09-26 US US08/938,074 patent/US5831912A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 TW TW087113982A patent/TW406402B/zh not_active IP Right Cessation
- 1998-09-16 DE DE69831294T patent/DE69831294T2/de not_active Expired - Lifetime
- 1998-09-16 EP EP98307513A patent/EP0905703B1/en not_active Expired - Lifetime
- 1998-09-24 KR KR1019980039562A patent/KR100285370B1/ko not_active IP Right Cessation
- 1998-09-24 JP JP27007998A patent/JP3190624B2/ja not_active Expired - Fee Related
- 1998-09-25 CN CNB981207227A patent/CN1135563C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI822049B (zh) * | 2022-05-19 | 2023-11-11 | 大陸商北京集創北方科技股份有限公司 | 靜態隨機存取記憶體的佈局結構、電子電路、記憶裝置、以及資訊處理裝置 |
Also Published As
Publication number | Publication date |
---|---|
EP0905703B1 (en) | 2005-08-24 |
KR19990030080A (ko) | 1999-04-26 |
CN1218262A (zh) | 1999-06-02 |
CN1135563C (zh) | 2004-01-21 |
DE69831294T2 (de) | 2006-06-08 |
DE69831294D1 (de) | 2005-09-29 |
JP3190624B2 (ja) | 2001-07-23 |
KR100285370B1 (ko) | 2001-04-02 |
JPH11163296A (ja) | 1999-06-18 |
EP0905703A2 (en) | 1999-03-31 |
EP0905703A3 (en) | 1999-10-06 |
US5831912A (en) | 1998-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW406402B (en) | Semiconductor memory having space-efficient layout | |
KR100820294B1 (ko) | 반도체기억장치 | |
US10580463B2 (en) | Power supply wiring in a semiconductor memory device | |
TW459379B (en) | Semiconductor memory device | |
US7447091B2 (en) | Sense amplifier for semiconductor memory device | |
US6535451B2 (en) | Semiconductor memory | |
KR101195803B1 (ko) | 비트선이 계층화된 반도체 장치 및 이를 포함하는 시스템 | |
TW594977B (en) | Semiconductor integrated circuit device | |
KR19990029329A (ko) | 계층형 칼럼 선택라인 구조를 갖는 공간 효율적 반도체 메모리 | |
TW436803B (en) | Semiconductor memory device capable of preventing speed loss due to large load of isolation control line | |
KR19990030297A (ko) | 국부 비트 라인이 균일하지 않은 계층적 비트 라인 구조를 가진 반도체 메모리 | |
CN104299643B (zh) | 半导体存储器 | |
JPH0381233B2 (zh) | ||
US6717833B2 (en) | Semiconductor device | |
JP2013187223A (ja) | 半導体装置 | |
US8952436B2 (en) | Integrated DRAM memory device | |
CN102682833A (zh) | 半导体存储器 | |
JPH0836885A (ja) | ダイナミックランダムアクセスメモリ | |
US5903033A (en) | Semiconductor device including resistance element with superior noise immunity | |
US6049492A (en) | Interleaved sense amplifier with a single-sided precharge device | |
TW417285B (en) | Dynamic RAM | |
JPH08250674A (ja) | 半導体記憶装置 | |
JP3159496B2 (ja) | 半導体メモリ装置 | |
CN100541660C (zh) | 半导体存储器件 | |
TW408479B (en) | Space-efficient MDQ switch placement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |