KR100395876B1 - 디램 장치의 접지 전압 공급 라인 구조 - Google Patents

디램 장치의 접지 전압 공급 라인 구조 Download PDF

Info

Publication number
KR100395876B1
KR100395876B1 KR10-2000-0061256A KR20000061256A KR100395876B1 KR 100395876 B1 KR100395876 B1 KR 100395876B1 KR 20000061256 A KR20000061256 A KR 20000061256A KR 100395876 B1 KR100395876 B1 KR 100395876B1
Authority
KR
South Korea
Prior art keywords
voltage supply
word line
regions
sub
line driving
Prior art date
Application number
KR10-2000-0061256A
Other languages
English (en)
Other versions
KR20020030898A (ko
Inventor
강상석
최종현
이종언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0061256A priority Critical patent/KR100395876B1/ko
Priority to US09/886,202 priority patent/US6452828B1/en
Priority to JP2001294980A priority patent/JP2002176110A/ja
Priority to DE10149387A priority patent/DE10149387B4/de
Publication of KR20020030898A publication Critical patent/KR20020030898A/ko
Application granted granted Critical
Publication of KR100395876B1 publication Critical patent/KR100395876B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

여기에 개시되는 디램 장치의 워드 라인 구동용 접지 전압 공급 라인은 메쉬 구조를 갖도록 배치된다. 어레이용 전원 전압 공급 라인과 평행하게 그리고 서브 워드 라인 구동 영역들을 통해 배치된 접지 전압 공급 라인과 교차되도록, 서브 어레이들 사이에 배치되는 감지 증폭 영역들을 통해 워드 라인 구동용 접지 전압 공급 라인이 배치된다. 이러한 레이아웃 구조에 따르면, 각 서브 어레이의 워드 라인에 관련하여, 접지 전압 공급 라인의 로딩이 거의 동일하게 분포되기 때문에, 워드 라인의 접지 노이즈를 줄일 수 있다.

Description

디램 장치의 접지 전압 공급 라인 구조{GROUND VOLTAGE SUPPLY LINE STRUCTURE OF A DRAM DEVICE}
본 발명은 반도체 집적 회로 메모리들에 관한 것으로서, 좀 더 구체적으로는 메모리 셀의 누설 전류를 줄이기 위해서 접지 전압 공급 라인의 로딩차 (loading difference)로 인한 노이즈를 최소화할 수 있는 다이나믹 랜덤 액세스 메모리 (dynamic random access memory, 이하 "DRAM"이라 칭함) 장치의 접지 전압 공급 라인 구조에 관한 것이다.
휘발성 메모리 장치로서 DRAM 장치는 하나의 셀 트랜지스터 (또는 스위치 트랜지스터)와 하나의 커패시터로 구성된 메모리 셀을 포함한다. 일반적으로, 상기 메모리 셀의 셀 트랜지스터는 NMOS 트랜지스터로 구성된다. 상기 메모리 셀에 저장된 데이터의 보유 시간 (retention time)은 셀 트랜지스터의 소오스에서 드레인으로 (또는 채널을 통해) 흐르는 누설 전류에 영향을 받는다. 그러한 누설 전류의 원들 중 하나는 접지 노이즈 (ground noise)이며, 이는 읽기/쓰기 동작을 수행한 후 워드 라인이 비활성화될 때 워드 라인이 접지 전위로 충분하게 방전되지 못하기 때문이다. 이에 대한 설명은 이후 상세히 설명된다.
도 1은 종래 기술에 따른 DRAM 장치의 접지 전압 공급 라인의 레이아웃 구조를 보여주는 블럭도이다.
도 1을 참조하면, DRAM 장치는 행들과 열들의 매트릭스 형태로 배열된 복수 개의 서브 어레이들 (10)을 포함하며, 각 서브 어레이 (10)는 복수 개의 워드 라인들 (WL), 복수 개의 비트 라인 쌍들 (BL,/BL) 그리고 상기 워드 라인들과 상기 비트 라인들의 교차 영역들에 배열된 복수 개의 메모리 셀들 (MC)을 갖는다. 각 열 방향으로 배열된 서브 어레이들 (10) 사이에는 감지 증폭 영역들 (20)이 배치된다. 상기 각 감지 증폭 영역 (20)에는 복수 개의 감지 증폭기들이 제공되며, 각 감지 증폭기는 인접한 서브 어레이들 각각의, 동일한 열을 따라 배열된, 비트 라인 쌍에 연결된다. 즉, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 바와 같이, 각 감지 증폭 영역 (20) 내의 감지 증폭기들은 인접한 서브 어레이들 (10)에 의해서 공유된다.
계속해서 도 1을 참조하면, 각 서브 어레이 (10)의 양측에는 행 방향으로 서브-워드 라인 구동 영역들 (30)이 배치된다. 각 서브-워드 라인 구동 영역 (30)에는 복수 개의 워드 라인 구동기들 (word line drivers, WLDs)이 제공된다. 각 서브 어레이의 워드 라인들 일부는 일측에 배치된 서브-워드 라인 구동 영역의 구동기들 (WLD)에 의해서 선택되고, 나머지 워드 라인들은 타측에 배치된 서브-워드 라인 구동 영역의 구동기들 (WLD)에 의해서 선택된다. 열 방향으로 인접한 서브-워드 라인 구동 영역들 (30) 사이에는 컨정션 영역들 (conjunction regions) (40)이 배치된다.
이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 바와 같이, 앞서 설명된 구조는 "뱅크"라 불린다. 도 1에 도시된 바와 같이, 뱅크에는 워드 라인 구동용 접지 전압 공급 라인 (VssW), 어레이용 전원 전압 공급 라인 (VccA) 그리고 어레이용 접지 전압 공급 라인 (VssA)이 배치된다. 좀 더 구체적으로 설명하면, 다음과 같다.
어레이용 전원 전압 공급 라인 (VccA)과 어레이용 접지 전압 공급 라인 (VssA)은 각 행 방향으로 배치된 감지 증폭 영역들 (30) 및 컨정션 영역들 (40) 상에 배치된다. 그리고, 상기 워드 라인 구동용 접지 전압 공급 라인 (VssW)은 각 열 방향으로 배치된 서브-워드 라인 구동 영역들 (30) 및 컨정션 영역들 (40) 상에 배치되며, 뱅크의 일측에서 행 방향을 따라 연장되어 있다. 도 1에서 알 수 있듯이, 워드 라인 구동용 접지 전압 공급 라인 (VssW)에는 각 서브-워드 라인 구동 영역 (30)의 워드 라인 구동기들 (WLD)이 연결되어 있다.
앞서 설명된 워드 라인 구동용 접지 전압 공급 라인의 레이아웃 구조는 다음과 같은 문제점을 갖는다. 워드 라인이 선택되고, 읽기/쓰기 동작이 잘 알려진 방법에 따라 수행된다. 읽기/쓰기 동작이 완료된 후, 상기 선택된 워드 라인의 전위는 소정의 워드 라인 전압에서 접지 전위까지 방전된다. 이때, 방전 경로는, 개략적으로, 선택된 워드 라인, 워드 라인 구동기, 접지 전압 공급 라인 (VssW) 그리고 접지 전위 패드 (미도시됨)로 구성될 것이다.
각 열을 따라 배치된 접지 전압 공급 라인 (VssW)의 일측은 플로팅 상태로 유지되고, 타측은 도시되지 않은 접지 전위 패드에 연결된다. 즉, 접지 전압 공급 라인 (VssW)의 로딩 성분은 각 열 방향으로 배열된 서브-워드 라인 구동 영역들에서 서로 다르다. 그러므로, 뱅크의 일측 (도면에서 좌측)을 기준으로 근접한 서브 어레이의 선택된 워드 라인은 충분한 접지 전위까지 방전되는 반면에, 뱅크의 타측 (도면에서 우측)에 배치된 서브 어레이의 선택된 워드 라인은 충분히 방전되지 못한다. 이러한 현상을 워드 라인의 "접지 노이즈 (ground noise)"라 칭한다. 접지 전위까지 충분히 방전되지 않은 워드 라인에 연결된 셀 트랜지스터는 약하게 도통되며, 그 결과 커패시터에 저장된 전하들이 누설된다. 결과적으로, 접지 노이즈로 인해 데이터 보유 시간이 단축될 수 있다.
본 발명의 목적은 워드 라인의 접지 노이즈를 평준화함으로써 메모리 셀의 데이터 보유 시간을 향상시킬 수 있는 반도체 메모리 장치의 접지 전압 공급 라인의 레이아웃 구조를 제공하는 것이다.
도 1은 종래 기술에 따른 디램 장치의 접지 전압 공급 라인의 레이아웃 구조를 보여주는 블럭도; 그리고
도 2는 본 발명에 따른 디램 장치의 접지 전압 공급 라인의 레이아웃 구조를 보여주는 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
10, 100 : 서브 어레이 20, 120 : 감지 증폭 영역
30, 140 : 서브-워드 라인 구동 영역 40, 160 : 컨정션 영역
(구성)
상술한 제반 목적을 달성하기 위한 본 발명에 따르면, DRAM 장치는 행들과 열들의 매트릭스 형태로 배열되며, 각각이 복수 개의 워드 라인들, 복수 개의 비트 라인들 그리고 상기 워드 라인들과 상기 비트 라인들의 교차 영역들에 배열된 복수 개의 메모리 셀들을 갖는 복수 개의 서브 어레이들과; 열 방향으로 인접한 서브 어레이들 사이에 각각 배치되는 감지 증폭 영역들과; 행 방향으로 배열된 각 서브 어레이의 양측에 배치되는 서브-워드 라인 구동 영역들 및; 상기 서브-워드 라인 구동 영역들에 워드 라인 구동용 접지 전위를 공급하는 접지 전압 공급 라인을 포함한다. 그리고, 상기 접지 전압 공급 라인은, 상기 서브-워드 라인 구동 영역들 사이에 위치하는 영역들 상에서 교차되도록, 각 열 방향으로 배치된 서브-워드 라인 구동 영역들 상에 그리고 상기 각 행 방향으로 배치된 감지 증폭 영역들 상에 배열된다.
(작용)
이러한 구조에 의하면, 워드 라인 구동용 접지 전압 공급 라인의 로딩은 서브 어레이의 배치 위치에 관계없이 전 뱅크 영역에서 동일하게 분포된다.
(실시예)
이하, 본 발명의 바람직한 실시예가 참조 도면에 의거하여 상세히 설명된다.
본 발명의 DRAM 장치에 있어서, 워드 라인 구동용 접지 전압 공급 라인 (VssW)은 메쉬 구조를 갖도록 배치된다. 좀 더 구체적으로는, 어레이용 전원 전압공급 라인 (VccA)과 평행하게 그리고 서브 워드 라인 구동 영역들을 통해 배치된 접지 전압 공급 라인과 교차되도록, 서브 어레이들 사이에 배치되는 감지 증폭 영역들을 통해 워드 라인 구동용 접지 전압 공급 라인 (VssW)이 더 배치된다. 그렇게 배치된 접지 전압 공급 라인은 접지 전원 패드에 연결된다. 이러한 레이아웃 구조에 따르면, 각 서브 어레이의 워드 라인에 관련하여, 접지 전압 공급 라인의 로딩이 거의 동일하게 분포되기 때문에, 워드 라인의 접지 노이즈를 줄일 수 있다.
도 2는 본 발명에 따른 DRAM 장치의 접지 전압 공급 라인의 레이아웃 구조를 보여주는 블럭도이다.
도 2를 참조하면, DRAM 장치는 행들과 열들의 매트릭스 형태로 배열된 복수 개의 서브 어레이들 (100)을 포함하며, 각 서브 어레이 (100)는 복수 개의 워드 라인들 (WL), 복수 개의 비트 라인 쌍들 (BL,/BL) 그리고 상기 워드 라인들과 상기 비트 라인들의 교차 영역들에 배열된 복수 개의 메모리 셀들 (MC)을 갖는다. 각 열 방향 (또는 각 비트 라인 방향)으로 배열된 서브 어레이들 (100) 사이에는 감지 증폭 영역들 (120)이 배치된다. 상기 각 감지 증폭 영역 (120)에는 복수 개의 감지 증폭기들 (SA)이 제공되며, 각 감지 증폭기 (SA)는 인접한 서브 어레이들 (100) 각각의, 동일한 열을 따라 배열된, 비트 라인 쌍 (BL,/BL)에 연결된다. 즉, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 바와 같이, 각 감지 증폭 영역 (120) 내의 감지 증폭기들은 인접한 서브 어레이들 (100)에 의해서 공유된다.
계속해서 도 2를 참조하면, 각 서브 어레이 (100)의 양측 (예컨대, 각 서브 어레이의 상측 및 하측)에는 행 방향 (또는, 워드 라인 방향)으로 서브-워드 라인구동 영역들 (140)이 배치된다. 각 서브-워드 라인 구동 영역 (140)에는 복수 개의 워드 라인 구동기들 (word line drivers, WLDs)이 제공된다. 각 서브 어레이 (100)의 워드 라인들 일부는 일측 (또는, 상측)에 배치된 서브-워드 라인 구동 영역 (140)의 구동기들 (WLD)에 의해서 선택되고, 나머지 워드 라인들은 타측 (또는, 하측)에 배치된 서브-워드 라인 구동 영역 (140)의 구동기들 (WLD)에 의해서 선택된다. 열 방향으로 인접한 서브-워드 라인 구동 영역들 (140) 사이에는 컨정션 영역들 (160)이 배치된다.
각 열의 서브-워드 라인 구동 영역들 (140)을 통해 배치된 워드 라인 구동용 접지 전압 공급 라인 (VssW)은 미도시된 접지 전위 패드에 연결되도록 뱅크의 일측 (또는, 좌측)을 통해 연장된다. 또한, 워드 라인 구동용 접지 전압 공급 라인 (VssW)은, 각 열의 서브-워드 라인 구동 영역들 (140)을 통해 배치된 워드 라인 구동용 접지 전압 공급 라인 (VssW)과 교차되도록 (또는, 메쉬 구조를 형성하도록), 각 행의 감지 증폭 영역들 (120)을 통해 배치된다. 도 2에 도시된 바와 같이, 워드 라인 구동용 접지 전압 공급 라인의 교차점은 각 컨정션 영역 (160)에서 이루어진다. 비록 도면에는 도시되지 않았지만, 각 행의 감지 증폭 영역들 (120)을 통해 배치된 워드 라인 구동용 접지 전압 공급 라인 (VssW)은, 뱅크의 좌측에 연장된 접지 전압 공급 라인이 연결되는, 접지 전위 패드 (미도시됨)에 연결되도록 배치될 것이다.
이러한 접지 전압 공급 라인의 레이아웃 구조에 따르면, 워드 라인 구동용접지 전압 공급 라인의 로딩은 서브 어레이의 배치 위치에 관계없이 각 서브 어레이와 관련하여 동일하게 분포된다. 즉, 워드 라인의 접지 노이즈가 서브 어레이의 배치 위치에 관계없이 전 뱅크에 걸쳐 일정하게 분포된다. 결론적으로, 워드 라인의 접지 노이즈가 개선됨에 따라 메모리 셀의 데이터 보유 시간이 크게 향상될 수 있다.

Claims (4)

  1. 행들과 열들의 매트릭스 형태로 배열되며, 각각이 복수 개의 워드 라인들, 복수 개의 비트 라인들 그리고 상기 워드 라인들과 상기 비트 라인들의 교차 영역들에 배열된 복수 개의 메모리 셀들을 갖는 복수 개의 서브 어레이들과;
    열 방향으로 인접한 서브 어레이들 사이에 각각 배치되는 감지 증폭 영역들과;
    행 방향으로 배열된 각 서브 어레이의 양측에 배치되며, 대응하는 서브 어레이의 워드 라인들을 선택적으로 구동하는 서브-워드 라인 구동 영역들과;
    각 행의 감지 증폭 영역들에 어레이용 전원 전압과 어레이용 접지 전압을 각각 공급하는 제 1 및 제 2 전압 공급 라인들과;
    열 방향으로 인접한 서브-워드 라인 구동 영역들 사이에 각각 배치되는 컨졍션 영역들과;
    각 행의 워드 라인 구동 영역들의 워드 라인 구동기들에 전기적으로 연결되며, 상기 서브-워드 라인 구동 영역들에 워드 라인 구동용 접지 전압을 각각 공급하는 제 3 전압 공급 라인들과; 그리고
    상기 컨졍션 영역들 상에서 전기적으로 서로 교차 접속되도록 배열되며, 상기 워드 라인 구동용 접지 전압을 각각 공급하는 제 4 전압 공급 라인들을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 각 메모리 셀은 하나의 커패시터와 하나의 스위치 트랜지스터로 구성된 디램 셀을 포함하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제 3 전압 공급 라인들은 각 열의 상기 워드 라인 구동 영역들 및 상기 컨졍션 영역들 상에 배열되는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제 4 전압 공급 라인들은 상기 제 1 및 제 2 전압 공급 라인들과 병행하게 각 행의 상기 컨졍션 영역들 및 상기 감지 증폭 영역들 상에 배열되는 반도체 메모리 장치.
KR10-2000-0061256A 2000-10-18 2000-10-18 디램 장치의 접지 전압 공급 라인 구조 KR100395876B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0061256A KR100395876B1 (ko) 2000-10-18 2000-10-18 디램 장치의 접지 전압 공급 라인 구조
US09/886,202 US6452828B1 (en) 2000-10-18 2001-06-20 Dynamic random access memory (DRAM) having a structure for emplying a word line low voltage
JP2001294980A JP2002176110A (ja) 2000-10-18 2001-09-26 改善された接地電圧供給ライン構造を有する半導体メモリ装置
DE10149387A DE10149387B4 (de) 2000-10-18 2001-09-26 Halbleiterspeicherbauelement mit Wortleitungs-Niederspannungszufuhrleitungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061256A KR100395876B1 (ko) 2000-10-18 2000-10-18 디램 장치의 접지 전압 공급 라인 구조

Publications (2)

Publication Number Publication Date
KR20020030898A KR20020030898A (ko) 2002-04-26
KR100395876B1 true KR100395876B1 (ko) 2003-08-25

Family

ID=19694081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0061256A KR100395876B1 (ko) 2000-10-18 2000-10-18 디램 장치의 접지 전압 공급 라인 구조

Country Status (4)

Country Link
US (1) US6452828B1 (ko)
JP (1) JP2002176110A (ko)
KR (1) KR100395876B1 (ko)
DE (1) DE10149387B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200963A (ja) * 2006-01-24 2007-08-09 Hitachi Ltd 半導体記憶装置
KR100752669B1 (ko) * 2006-08-22 2007-08-29 삼성전자주식회사 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650972A (en) * 1992-09-10 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
JPH10150169A (ja) * 1990-07-06 1998-06-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR19980044333A (ko) * 1996-12-06 1998-09-05 김광호 접지전압 노이즈에 의한 오동작을 방지하기 위한 반도체 메모리 장치
JPH11163291A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 半導体集積回路装置
KR20010002116A (ko) * 1999-06-11 2001-01-05 윤종용 스태틱 랜덤 액세스 메모리를 다이내믹 랜덤 액세스 메모리와 로직회로 사이에서 버퍼로 사용하는 반도체 집적회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056107B2 (ja) * 1997-06-20 2008-03-05 エルピーダメモリ株式会社 半導体集積回路
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
JP3898377B2 (ja) * 1999-05-11 2007-03-28 富士通株式会社 半導体集積回路
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
JP4757373B2 (ja) * 2000-07-24 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置及びそのメモリセルアクセス方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150169A (ja) * 1990-07-06 1998-06-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
US5650972A (en) * 1992-09-10 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
KR19980044333A (ko) * 1996-12-06 1998-09-05 김광호 접지전압 노이즈에 의한 오동작을 방지하기 위한 반도체 메모리 장치
JPH11163291A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 半導体集積回路装置
KR20010002116A (ko) * 1999-06-11 2001-01-05 윤종용 스태틱 랜덤 액세스 메모리를 다이내믹 랜덤 액세스 메모리와 로직회로 사이에서 버퍼로 사용하는 반도체 집적회로

Also Published As

Publication number Publication date
US20020044488A1 (en) 2002-04-18
DE10149387A1 (de) 2002-05-02
US6452828B1 (en) 2002-09-17
JP2002176110A (ja) 2002-06-21
DE10149387B4 (de) 2009-12-10
KR20020030898A (ko) 2002-04-26

Similar Documents

Publication Publication Date Title
US10607689B2 (en) Apparatuses and methods for providing driving signals in semiconductor devices
KR101156172B1 (ko) 반도체 집적회로 장치
US7038925B1 (en) Static semiconductor memory device having T-type bit line structure
US20070211547A1 (en) Semiconductor device
JP4552258B2 (ja) 半導体記憶装置
US6191990B1 (en) Semiconductor integrated circuit device having stabilizing capacitors connected between power lines of main amplifiers
US6646907B2 (en) Semiconductor memory device
KR100283542B1 (ko) 입력 신호의 오버슈트, 언더슈트를 피엔 접합을 이용한 회로에의해 클램프하는 반도체 기억 장치
KR20000033071A (ko) Nand형 비휘발성 강유전체 메모리 셀 및 그를 이용한 비휘발성 강유전체 메모리 장치
KR100197576B1 (ko) 서브 더미 비트라인 및 서브 더미 워드라인을 가지는반도체 메모리 장치
US6097648A (en) Semiconductor memory device having plurality of equalizer control line drivers
KR20100117128A (ko) 서브어레이의 에지에서 액세스 디바이스를 사용하는 디지트 라인 평형 유지
US5745423A (en) Low power precharge circuit for a dynamic random access memory
KR20000006537A (ko) 단일프리차지소자를갖는인터리브센스증폭기
US20050088903A1 (en) Semiconductor memory device of hierarchy word type and sub word driver circuit
US6973002B2 (en) Semiconductor integrated circuit comprising sense amplifier activating circuit for activating sense amplifier circuit
KR100395876B1 (ko) 디램 장치의 접지 전압 공급 라인 구조
US6556491B2 (en) Semiconductor storage device and method of testing the same
US20100103758A1 (en) Semiconductor memory device having sense amplifier
US6597040B2 (en) Semiconductor device having MOS transistor for coupling two signal lines
KR100569565B1 (ko) 분할 비트라인 구동장치
KR100657683B1 (ko) 공간효율적mdq스위치배치
KR0173935B1 (ko) 저전력 소모 반도체 메모리 장치
KR100838390B1 (ko) 의사 에스램
JPH0513709A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee