JP3001205B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3001205B2 JP3001205B2 JP63250880A JP25088088A JP3001205B2 JP 3001205 B2 JP3001205 B2 JP 3001205B2 JP 63250880 A JP63250880 A JP 63250880A JP 25088088 A JP25088088 A JP 25088088A JP 3001205 B2 JP3001205 B2 JP 3001205B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- memory
- cpu
- halt
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセツサ方式に関し、特にそのプロ
グラムデバツグモニタの方式に関するものである。
グラムデバツグモニタの方式に関するものである。
従来、この種のマルチプロセツサ方式の情報処理装置
において、その周辺CPUのプログラム開発や障害解析を
行うためのデバツグモニタが必要な場合には、以下のよ
うな手段が取られている。
において、その周辺CPUのプログラム開発や障害解析を
行うためのデバツグモニタが必要な場合には、以下のよ
うな手段が取られている。
ICE（インサーキツトエミユレータ）等の外部接続
型の開発ツールを使用する。
型の開発ツールを使用する。
必要なCPUに簡単な通信機能を付加し、これにより
外部のデータ端末等をコンソールとして使用可能なモニ
タプログラムを組み込む。
外部のデータ端末等をコンソールとして使用可能なモニ
タプログラムを組み込む。
キーボードやCRT等の操作指示機器の接続されたCPU
との通信機能を付加し、これにより操作可能なモニタプ
ログラムを組み込む。
との通信機能を付加し、これにより操作可能なモニタプ
ログラムを組み込む。
上述した３種類の手段のうちの手段は、プログラム
の初期開発段階では問題ないが、装置出荷後の稼働中に
障害解析が必要になつた場合等には、必要な開発ツール
が現場において即座に利用可能ではないという問題があ
る。
の初期開発段階では問題ないが、装置出荷後の稼働中に
障害解析が必要になつた場合等には、必要な開発ツール
が現場において即座に利用可能ではないという問題があ
る。
また、の手段は、外部のデータ端末としてパーソナ
ルコンピユータ等の広く普及している機器を使用できる
ように設計しておけば、最近ではLAPTOP型の可搬性に優
れたものも利用可能であり、この点では上記ほどの問
題はない。しかしながら、周辺CPUは主CPUのI/O制御や
支援F/W用等の補助プロセツサとして設けられる場合が
多く、ほとんどの場合、4bitや8bitの小規模のマイクロ
プロセツサの使用が想定される。従つて、このような小
規模のプロセツサに外部データ端末との通信機能を前提
とするモニタプログラムを組み込むことは、H/W,S/Wの
両面から大きな負担である。
ルコンピユータ等の広く普及している機器を使用できる
ように設計しておけば、最近ではLAPTOP型の可搬性に優
れたものも利用可能であり、この点では上記ほどの問
題はない。しかしながら、周辺CPUは主CPUのI/O制御や
支援F/W用等の補助プロセツサとして設けられる場合が
多く、ほとんどの場合、4bitや8bitの小規模のマイクロ
プロセツサの使用が想定される。従つて、このような小
規模のプロセツサに外部データ端末との通信機能を前提
とするモニタプログラムを組み込むことは、H/W,S/Wの
両面から大きな負担である。
また、の手段についても上述のと同様の問題があ
る。
る。
［課題を解決するための手段」 このような問題点を解決するため、本発明の情報処理
装置は、CRT、キーボード等の操作指示機器が接続され
た主CPU及び主メモリと、周辺CPU及び周辺メモリを含ん
で構成されるマルチプロセッサ方式の情報処理装置であ
って、前記主CPUから周辺CPUのメモリ空間をI/Oポート
としてインダイレクトにアクセス可能にするインダイレ
クトアクセス制御回路と、前記メモリ空間のアクセス指
示コマンドに基づき前記主CPUが主メモリに格納された
モニタプログラムを実行し、該モニタプログラムから周
辺CPUのHALT信号をオンにする命令を受けたときに周辺C
PUに対しHALT信号を出力し周辺CPUの動作を停止させるH
ALT信号制御回路と、前記アクセス指示コマンドが周辺
メモリの内容を表示するコマンドの場合は、前記HALT信
号のオンに伴い周辺CPUの動作が停止した後に周辺メモ
リの内容を読み出して前記操作指示機器への出力を行い
該出力の終了後にHALT制御回路に対しHALT信号をオフに
する命令を送出する一方、前記アクセス指示コマンドが
周辺メモリの内容の書き換えコマンドの場合は周辺CPU
の動作停止後に周辺メモリの内容の書き換えを行い該書
き換えの終了後にHALT制御回路に対しHALT信号をオフに
する命令を送出する制御手段とを有するものである。
装置は、CRT、キーボード等の操作指示機器が接続され
た主CPU及び主メモリと、周辺CPU及び周辺メモリを含ん
で構成されるマルチプロセッサ方式の情報処理装置であ
って、前記主CPUから周辺CPUのメモリ空間をI/Oポート
としてインダイレクトにアクセス可能にするインダイレ
クトアクセス制御回路と、前記メモリ空間のアクセス指
示コマンドに基づき前記主CPUが主メモリに格納された
モニタプログラムを実行し、該モニタプログラムから周
辺CPUのHALT信号をオンにする命令を受けたときに周辺C
PUに対しHALT信号を出力し周辺CPUの動作を停止させるH
ALT信号制御回路と、前記アクセス指示コマンドが周辺
メモリの内容を表示するコマンドの場合は、前記HALT信
号のオンに伴い周辺CPUの動作が停止した後に周辺メモ
リの内容を読み出して前記操作指示機器への出力を行い
該出力の終了後にHALT制御回路に対しHALT信号をオフに
する命令を送出する一方、前記アクセス指示コマンドが
周辺メモリの内容の書き換えコマンドの場合は周辺CPU
の動作停止後に周辺メモリの内容の書き換えを行い該書
き換えの終了後にHALT制御回路に対しHALT信号をオフに
する命令を送出する制御手段とを有するものである。
［作用］ したがつて、本発明によれば、主CPUから周辺CPUのメ
モリ空間をI/Oポートとしてインダイレクトにアクセス
可能とし、周辺CPUのHALT信号を制御する回路を付加す
ることにより、周辺CPUには特別なS/WやH/Wを付加する
ことなく、主CPUから周辺CPUへのHALT信号の制御とメモ
リへのインダイレクトアクセスのみにより実現できる。
モリ空間をI/Oポートとしてインダイレクトにアクセス
可能とし、周辺CPUのHALT信号を制御する回路を付加す
ることにより、周辺CPUには特別なS/WやH/Wを付加する
ことなく、主CPUから周辺CPUへのHALT信号の制御とメモ
リへのインダイレクトアクセスのみにより実現できる。
次に、本発明について図面を参照して説明する。
図は本発明によるプログラムモニタ方式の一実施例を
説明するためのマルチプロセツサ方式のブロツク構成図
である。同図において、主CPU1にはそのバス９を介して
主CPUメモリ2,操作指示機器制御回路３が接続されてお
り、この操作指示機器制御回路３には操作指示機器４が
接続されている。そして周辺CPU6は、そのバス10を介し
て周辺CPUメモリ７に接続されている。
説明するためのマルチプロセツサ方式のブロツク構成図
である。同図において、主CPU1にはそのバス９を介して
主CPUメモリ2,操作指示機器制御回路３が接続されてお
り、この操作指示機器制御回路３には操作指示機器４が
接続されている。そして周辺CPU6は、そのバス10を介し
て周辺CPUメモリ７に接続されている。
また、バス９には、周辺CPU6のHALT信号に接続された
HALT信号制御回路5,及びバス10に接続されたインダイレ
クトアスセス制御回路８が接続されており、それぞれ主
CPU1からの周辺CPU6のHALT信号制御，及び周辺CPUメモ
リ７へのインダイレクトアクセスを可能にしている。
HALT信号制御回路5,及びバス10に接続されたインダイレ
クトアスセス制御回路８が接続されており、それぞれ主
CPU1からの周辺CPU6のHALT信号制御，及び周辺CPUメモ
リ７へのインダイレクトアクセスを可能にしている。
ここで、本発明のプログラムモニタ方式により用意さ
れたモニタコマンドの例の一覧表を下記第１表に示す。
これらのモニタコマンドを実行するモニタプログラム
は、主CPUメモリ２に格納されている。
れたモニタコマンドの例の一覧表を下記第１表に示す。
これらのモニタコマンドを実行するモニタプログラム
は、主CPUメモリ２に格納されている。
次に第１表の一覧表のうち、バイト／ワード型式によ
るメモリ内容の表示を例にとつて、本発明のプログラム
モニタ方式の実現方法を説明する。
るメモリ内容の表示を例にとつて、本発明のプログラム
モニタ方式の実現方法を説明する。
操作者はまず、操作指示機器４により、モニタプログ
ラムに対し、バイト／ワード型式によるメモリ内容表示
のコマンドを入力する。このコマンドは、周辺CPUメモ
リ７の表示したいメモリアドレスの範囲指定をアーギユ
メントとして持つ。
ラムに対し、バイト／ワード型式によるメモリ内容表示
のコマンドを入力する。このコマンドは、周辺CPUメモ
リ７の表示したいメモリアドレスの範囲指定をアーギユ
メントとして持つ。
つぎに、このコマンドを受けたモニタプログラムは、
HALT信号制御回路５に対し、周辺CPU6のHALT信号をオン
にする命令を出力し、周辺CPU6を停止させた後、インダ
イレクトアスセス制御回路８より、コマンドのアーギユ
メントで指定された範囲のメモリ内容を順次入力し、バ
イト／ワード型式にて操作指示機器４に出力した後、HA
LT信号制御回路５に対し、周辺CPU6のHALT信号をオフに
する命令を出力して周辺CPU6の動作を再開させておく。
この動作順序は、メモリ内容の書換えコマンドの場合も
同様である。
HALT信号制御回路５に対し、周辺CPU6のHALT信号をオン
にする命令を出力し、周辺CPU6を停止させた後、インダ
イレクトアスセス制御回路８より、コマンドのアーギユ
メントで指定された範囲のメモリ内容を順次入力し、バ
イト／ワード型式にて操作指示機器４に出力した後、HA
LT信号制御回路５に対し、周辺CPU6のHALT信号をオフに
する命令を出力して周辺CPU6の動作を再開させておく。
この動作順序は、メモリ内容の書換えコマンドの場合も
同様である。
以上説明したように、本発明によるプログラムモニタ
方式は、周辺CPUには特別なH/W,S/Wを必要とせず、主CP
Uの制御のみにより実現できるので、周辺CPUとして小規
模なプロセツサが、使用されている場合でも、その能力
に負担をかけることがないという効果がある。
方式は、周辺CPUには特別なH/W,S/Wを必要とせず、主CP
Uの制御のみにより実現できるので、周辺CPUとして小規
模なプロセツサが、使用されている場合でも、その能力
に負担をかけることがないという効果がある。
図は本発明のモニタプログラム方式の前提となるマルチ
プロセツサ方式の構成図である。 １……主CPU、２……主CPUメモリ、３……操作指示機器
制御回路、４……操作指示機器、５……HALT信号制御回
路、６……周辺CPU、７……周辺CPUメモリ、８……イン
ダイレクトアクセス制御回路、９……主CPUバス、10…
…周辺CPUバス。
プロセツサ方式の構成図である。 １……主CPU、２……主CPUメモリ、３……操作指示機器
制御回路、４……操作指示機器、５……HALT信号制御回
路、６……周辺CPU、７……周辺CPUメモリ、８……イン
ダイレクトアクセス制御回路、９……主CPUバス、10…
…周辺CPUバス。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−168242（ＪＰ，Ａ) 特開 昭61−195408（ＪＰ，Ａ) 特開 昭52−42044（ＪＰ，Ａ) アスキー出版局編「標準ＭＳ−ＤＯＳ ハンドブック」（昭60−10−５）アスキ ー，Ｐ180〜188 寺田浩詔 他訳「マイクロコンピュー タシリーズ▲ＩＩ▼ Ｚ80マイクロコン ピュータ」（昭55−９−20）丸善Ｐ．21
Claims (1)
- 【請求項１】CRT、キーボード等の操作指示機器が接続
された主CPU及び主メモリと、周辺CPU及び周辺メモリを
含んで構成されるマルチプロセッサ方式の情報処理装置
であって、 前記主CPUから周辺CPUのメモリ空間をI/Oポートとして
インダイレクトにアクセス可能にするインダイレクトア
クセス制御回路と、前記メモリ空間のアクセス指示コマ
ンドに基づき前記主CPUが主メモリに格納されたモニタ
プログラムを実行し、該モニタプラグラムから周辺CPU
のHALT信号をオンにする命令を受けたときに周辺CPUに
対しHALT信号を出力し周辺CPUの動作を停止させるHALT
信号制御回路と、前記アクセス指示コマンドが周辺メモ
リの内容を表示するコマンドの場合は、前記HALT信号の
オンに伴い周辺CPUの動作が停止した後に周辺メモリの
内容を読み出して前記操作指示機器への出力を行い該出
力の終了後にHALT制御回路に対しHALT信号をオフにする
命令を送出する一方、前記アクセス指示コマンドが周辺
メモリの内容の書き換えコマンドの場合は周辺CPUの動
作停止後に周辺メモリの内容の書き換えを行い該書き換
えの終了後にHALT制御回路に対しHALT信号をオフにする
命令を送出する制御手段とを有することを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250880A JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250880A JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0298749A JPH0298749A (ja) | 1990-04-11 |
| JP3001205B2 true JP3001205B2 (ja) | 2000-01-24 |
Family
ID=17214387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63250880A Expired - Lifetime JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001205B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582691B2 (ja) | 1997-12-24 | 2004-10-27 | 三菱化学株式会社 | 燃料タンク用キャップ及び当該キャップ用耐衝撃性導電性ポリアミド樹脂組成物 |
| JP4494329B2 (ja) * | 2005-11-22 | 2010-06-30 | 京セラミタ株式会社 | 情報処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242044A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Data processing system |
| JPS61195408A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | シ−ケンサ用モニタシステム |
| JPS62168242A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | サブプロセツサデバツク方式 |
-
1988
- 1988-10-06 JP JP63250880A patent/JP3001205B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| アスキー出版局編「標準ＭＳ−ＤＯＳハンドブック」（昭６０−１０−５）アスキー，Ｐ１８０〜１８８ |
| 寺田浩詔 他訳「マイクロコンピュータシリーズ▲ＩＩ▼ Ｚ８０マイクロコンピュータ」（昭５５−９−２０）丸善Ｐ．２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0298749A (ja) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10340144A (ja) | インターネットを利用した顧客支援システム | |
| JP3001205B2 (ja) | 情報処理装置 | |
| JP3380827B2 (ja) | エミュレータ装置 | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JP3111355B2 (ja) | 計算機システム | |
| JP2941807B2 (ja) | データ処理装置及び方法 | |
| JPH01287752A (ja) | デバッグ装置 | |
| JP2897748B2 (ja) | キーボード装置 | |
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JPS592056B2 (ja) | マイクロコンピユ−タノ プログラムカウンタヒヨウジホウシキ | |
| JPS6354617A (ja) | 端末制御装置のソフトウエアバ−ジヨン表示方式 | |
| JPH08272653A (ja) | フリーズ処理システム | |
| JPH10105226A (ja) | プログラマブル表示装置 | |
| JPS622325A (ja) | モ−ド切換え制御方式 | |
| JPS62107337A (ja) | プログラムカ−トリツジ | |
| JPH01240933A (ja) | プローブ型エミュレータ | |
| JPH0670763B2 (ja) | 制御装置の自己診断装置 | |
| JPH0325535A (ja) | オペレータコンソール | |
| JPS58134338A (ja) | デイジタル計算機の制御方式 | |
| JPS63104148A (ja) | マイクロコンピユ−タ装置の開発装置 | |
| JPH04160602A (ja) | シーケンサ・システム | |
| JPS59163654A (ja) | デバツグ装置 | |
| JPH0312747A (ja) | マイクロプロセッサ診断方式 | |
| JPH0157374B2 (ja) | ||
| JPS63310040A (ja) | デ−タ採取方式 |