JPS6354617A - 端末制御装置のソフトウエアバ−ジヨン表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、マルヂューザ方式の小型コンピュータ等の
端末制御を行う端末制御装置に関する。

〈従来の技術〉 従来より、小型コンビュータンステムにおいてはホスト
ＣＰＵ（中央演算処理装置）の負担を減らずために、Ｃ
ＰＵ、ｆｌＯＭ（リードオンリメモリ）。

ＲＡ　Ｍ　（ランダムアクセスメモリ）およびボート等
を有する端末制御装置を備え、この端末制御装置に端末
装置の制御機能を持たせている。上記小型コンピータシ
ステムでは、上記端末制御装置はそれ自身のＣＰＵを制
御するプログラムをＲＯＭに固定記憶させ、また７１：
ストＣＰＵからダウンロードされた端末装置制御用プロ
グラム等をＩ）Δ〜１に記憶させている。そして、上記
システムのケ上げ時やバスエラー等による障害の発生時
等に、」二足プログラムのバージョンデータを管理する
必要がある。

〈発明が解決しようとする問題点〉 しかしながら、上記従来の小型コンピータシステムでは
端末制御装置のＣＰＵを制御するｆｌ　ＯＭに格納され
ているプログラムのバージョンデータをｂｉべたり、Ｒ
Ａ　Ｍに格納されている端末装置制御プログラムのバー
ジョンデータを調べる場合は、端末制御装置のボードを
筐体から抜取って上記バージョンデータを確認しなけれ
ばならず、複雑な手続と手間とを必要とするという問題
がある。

そこで、この発明の目的は、簡単に端末制御装置の各ソ
フトウェアのバージョンデータの整合性を確認すること
ができる、端末制御装置のソフトウェアバージョン表示
方式を提供することにある。

く問題点を解決するための手段〉 上記目的を達成するために、この発明は、ＣＰＵと上記
ＣＰＵの制御プログラムおよびバージョンデータを固定
記憶するＲ　ＯＭとダウンロードされた制御プログラム
およびバージョンデータを記憶するＲ　Ａ　Ｍとを有す
る端末制御装置において、上記ＲＯＭに予め記憶されて
いるバージョンデータと上記ＲＡ　Ｍに格納されている
バージョンデータとを読み出し、表示装置に表示するプ
ログラムを上８２！　ＲＯＭに予め記憶させ、このプロ
グラムに従って、ＣＰＵの制御の下に、上記バージョン
データを表示装置に供給して、表示するようにしｆここ
とを特徴としている。

く作用〉 端末制御装置内のＣＰＵを制御するＣＰＵ制御用ＲＯＭ
に予め記憶させたプログラムが、ソフトウェアのバージ
ョンデータの表示命令を出すと、その命令に従って、予
め上記ＣＰＵ制御用ＲＯＭに記憶されているプログラム
のバージョンデータを読出して、上記端末制御装置内の
たとえばＲＡＭの所定のデータエリアに格納される。

そして、上記ＣＰＩｊ制御用ＲＯＮ−１に予め記憶させ
たプログラムの命令により、上記ＲＡ　Ｍに格納したＲ
ＯＭのプログラムバージョンデータと、上記Ｒ，ＡＭに
予め格納されている端末装置制御プログラムのバージョ
ンデータとは表示装置に供給されて表示される。したが
って、上記端末制御装置のボードを筐体より抜取ること
なく、簡単に各ソフトウェアのバージョンデータの整合
性を調べろことができる。

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。

第１図において、１はホストＣＰＵ１２は複数台の端末
装置としてのＣＲ’ｌ”表示装置３，３．・・・が接続
されていて、内部のプログラム制御に基づいて、選択的
に１つの上記ＣＲ７表示装置３に表示データを送出して
表示する端末制御装置である。

４はメモリアクセス制御装置であり、ホストＣＰＵ１、
またはメインバス６を介して伝達される端末制御装置２
からのアクセス要求によりメモリ５をアクセスする。そ
して、このメモリ５はホストＣＰＵ１の内部メモリと′
して利用され、また、端末制御装置２の外部メモリとし
ても利用される。

第２図に、上記端末制御装置２の具体的構成を示す。こ
の端末制御装置２は、ホストＣＰＵＩとのデータ伝送制
御および各ＣＲＴ端末装置３，３・・・の主制御を行う
メインＣＰＵＩＩと、各ＣＲＴ端末装置３，３・・とメ
インＣＰＵＩＩとのデータ交換制御を行うザブＣＰＵ１
５とを有する。上記メインｃｐｕｔｉはメインバス６、
ＲＯＭＩ　２．ＲＡＭ１３．デュアルポートメモリ１４
に接続している。上記ＲＯＭ１２にはイニシャルプログ
ラム。

ホストｃｐｕｔとのデータ転送制御プログラムおよび基
本の端末表示制御プログラム等のメインＣＩｔ’ｌｌの
制御プログラムが固定記憶されている。

さらに、上記ＲＯＭ１２の予め決められたエリアには上
記制御プログラムのバージョンナンバデータが記憶され
ている。上記ＲＡＭｌ３にはホストＣＰＵＩよりダウン
ロードされた端末装置制御プログラムが記憶される。こ
の端末装置制御プログラムはホストＣＰＵＩのデータ処
理に応じた表示フォーマット制御のプログラム等である
。さらに、このプログラムにはエラー処理ルーチンを含
むと共に上記ＲＯ〜１１２における記憶と同様に予め決
められたエリアにバージョンナンバーデータとを記憶す
るようにしている。この端末装置制御プログラムはホス
トＣＰＵＩからのダウンロードによって格納される。

サブＣＰＵ１５はデュアルポートメモリ１４に接続し、
さらにＲＯＭ１７およびインターフェイスポート１６に
接続している。上記インターフェイスポート１６には上
記ＣＲＴ端末装置３゜３．・・・が接続している。上記
ＲＯＭ１７には上記サブＣＰＵｌ５の制御プログラムが
記憶されていると共に、上記と同様に予め決められたエ
リアにバージョンナンバーデータが記憶されている。

また、メインｃｐｕｚにスイッチユニット１８を接続し
、システム立上げ時にバージョンナンバーデータを表示
するか否かを選定するようにしている。

次に、このノステムの動作を説明する。

第３図はンステムの立上げ時におけるソフトウェアのバ
ージョンナンバーデータ表示のフローヂャートであり、
図中左側はメインＣＰＵＩＩの動作を示し、右側はサブ
ＣＰＵ１５の動作を示し、メインｃｐｕｚはＲＯＭ１２
に予め記憶させた制御プログラムに従って動作する。

ステップＳ１で、端末制御装置２に電源を投入する。

ステップＳ、およびステップＳ　１１で、メインＣＰＵ
ＩＩおよびサブＣＰＵｌ５はイニシャライズ処理を行う
。

ステ）プＳ３で、スイッチユニット１８がオンか否かが
判断され、オンであればステップＳ４に進みＲＯＭ１７
に格納されているプログラムのバージョンナンバーデー
タを表示する動作を行う。

また、オンでなければステップＳ１゜に進む。

ステップＳ４で、メインＣＰＵＩＩはＲＯＭ１７に記憶
するプログラムのバージョンナンバーデータを読出すよ
うに要求し、この要求はデュアルポートメモリ１４を介
してサブＣＰＵ１５に伝送される。

ステップＳ　１２で、サブＣＰＵ１５はメインＣＰＵ１
ｌの要求によりＲＯＭ＋７に記憶するプログラムのバー
ジョンナンバーデータを続出す。

ステップＳＩ３で、ザブＣＰｔＪ１５はステップＳ　１
２で読出したＲＯＭ１７のバージョンナンバーデータを
デュアルポートメモリ１４に洛納する。

ステップＳ、で、メインＣＰＵＩＩはデュアルポートメ
モリ１４に洛納したＲＯＭ＋７のバージョンナンバーデ
ータを読取り、上記ＲＡＭｌ３の所定のデータエリアに
記憶する。

ステップＳ、で、メインＣＰＵＩＩはＲＯＭ１２に記憶
するプログラムのバージョンナンバーデータを読み込む
。

ステップＳ７で、メインＣＰＵＩＩがステップＳ６で読
込んだＲＯＭ１２のバージョンナンバーデータを、ＲＡ
Ｍ１３の所定のデータエリアに格納するっこのとき、Ｒ
ＡＭ１３のプログラムエリアにはホストＣＰＵＩより端
末装置の制御プログラムがダウンロードされていないの
でＲＡＭ１３のバージョンナンバデータの読取り動作は
実行されない。

ステップＳ、で、メインＣＰＵＩＩはＲＡＭ１３の所定
のデータエリアに洛納されている上記ＲＯＭ１７のバー
ジョンナンバデータとＲＱｌｖ！１２のバージョンナン
バデータとを、再びデュアルポートメモリ１４に記憶し
、サブＣＰＵ１５に表示データとして供給ずろ。

ステップＳ、て、メインＣＰＵＩＩはサブＣＰ０１５に
上記デュアルポートメモリ１４に記憶しているバージョ
ンナンバデータを表示させる指令を出す。

ステップＳ　＋４で、サブＣＰＵｌ５はバージョンナン
バの表示データを任意のＣＲＴ端末装置３（例えば、オ
ペレータが要求した端末）に供給し、ＣＲＴ端末装置３
，３．・・・に備えた図示しないパターン発生器で表示
パターンに展開されて表示される。したがって、オペレ
ータまたはサーヒスマンはこの装置の設計状態をＣＲＴ
端末装置３，３．・・・上で確認することができろ。

ステップＳ１゜で、メインＣＰＴｊ１１はホストＣＰＵ
Ｉに対して、ＲＡＭ１３ｊこ端末装置制御プログラムの
ダウンロードを要求し、ホストＣＰＬｉｌは処理内容に
応じたプログラムデータをＲＡＭ１３にダウンロードす
る。そして、端末制御装置２は、ＲＡＭ１３に格納され
たプログラムに基づいて制御される。

第４図は上記端末制御装置２が障害に遭遇したとき（例
えば、メインＣＰＵＩＩでバスエラーが発生した場合や
、メインＣＰＵＩＩが不正な命令を実行しようとした場
合など）に行なわれる、ソフトウェアのバージョンナン
バデータ表示のフローチャートである。上記端末制御装
置２がＲＡ　Ｍ２Ｓに格納されたプログラムに従って端
末処理を行っているときにエラーが発生すると、上記Ｒ
ＡＭ１３のエラー処理ルーチンに進行して、第４図の処
理を行う。

ステップＳ　４１で、上述と同様にしてＲＯＭ１７に記
憶されているプログラムのバージョンナンバデータを読
取る。

ステップＳ　４２で、上述と同様にしてＲＯＭ１２に記
憶されているプログラムのバージョンナンバデータを読
取る。

ステップＳ　４３で、ＲΔ〜１１３にポストＣＰＵＩか
らダウンロートされたプログラムのバージョンナンバデ
ータを読取る。

ステップＳ　４４で、読取られたＲＯＭ１７．ＲＯＭ　
ｌ　２　、ＲＯＭ　ｌ　３のバージョンナンバデータを
上記ＣＲＴ端末装置７に第４図に示す表示例のように表
示する。サービスマンはこの表示によって、各プログラ
ムの整合性がＣＲＴ画面上で確認することができる。

〈発明の効果〉 以上より明らかなように、この発明の端末制御装置のソ
フトウェアバージョン表示方式によれば、端末制御装置
のＣＰＩｊ制御用ＲＯＭに予め記憶されたプログラムに
従って、ＣＰＵの制御の下に、上記ＣＰＵ制御用ＲＯＭ
に予め記憶されているプログラムのバージョンデータと
、ＲＡＭに予め格納されているプログラムのバージョン
データを読出して、上記ＲＯＭとＲＡ　Ｍとのソフトウ
ェアバージョンデータを表示装置に表示するようにした
ので、コンピュータシステムの立上げ時や上記端末制御
装置に障害が発生したときに、端末制御装置のボードを
筐体から抜き取ることなく、簡単にしかもただちに、表
示装置によって各ソフトウェアのバージョンデータの整
合性を確認することかできる。

【図面の簡単な説明】

第１図はコンピュータシステムのブロック図、第２図は
この発明の一実施例の端末制御装置の構成ブロック図、
第３図、第４図は上記実施例の動作を説明するフローチ
ャート、第５図は上記実施例におけるバージョンの表示
例を示す図である。 Ｉ　・ポストＣＰＵ、２・・・端末制御装置、３・・・
ＣＲＴ端末装置、１１・・・メインＣＰＵ、１２・・メ
インＣＰＵ制御用ＲＯ〜Ｉ、１３−ＲＡｉｖｌ、１４　
デュアルポートメモリ、１５・サブＣＰＵ。

Claims (1)

【特許請求の範囲】
1. （１）ＣＰＵと上記ＣＰＵの制御プログラムおよびバー
   ジョンデータを固定記憶するＲＯＭとダウンロードされ
   た制御プログラムおよびバージョンデータを記憶するＲ
   ＡＭとを有する端末制御装置において、 上記ＲＯＭに予め記憶されているバージョンデータと上
   記ＲＡＭに格納されているバージョンデータとを読み出
   し、表示装置に表示するプログラムを上記ＲＯＭに予め
   記憶させ、このプログラムに従って、ＣＰＵの制御の下
   に、上記バージョンデータを表示装置に供給して、表示
   するようにしたことを特徴とする端末制御装置のソフト
   ウェアバージョン表示方式。