JPH04160602A - シーケンサ・システム - Google Patents
シーケンサ・システムInfo
- Publication number
- JPH04160602A JPH04160602A JP28776090A JP28776090A JPH04160602A JP H04160602 A JPH04160602 A JP H04160602A JP 28776090 A JP28776090 A JP 28776090A JP 28776090 A JP28776090 A JP 28776090A JP H04160602 A JPH04160602 A JP H04160602A
- Authority
- JP
- Japan
- Prior art keywords
- module
- main processor
- processing
- program
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ファクトリ−・オートメーション分野等に用
いられるシーケンサ・システムに関し、詳しくは、上位
のメイン・プロセッサと下位のＩ／Ｏモジ、ゴールどの
アクセス手法について改善するものである。
いられるシーケンサ・システムに関し、詳しくは、上位
のメイン・プロセッサと下位のＩ／Ｏモジ、ゴールどの
アクセス手法について改善するものである。
〈従来の技術〉
シーケンサ・システムの一例として、第２図のブロック
図に示すようなシステムが挙げられる。
図に示すようなシステムが挙げられる。
この例は、上位にメイン・プロセッサ／Ｏ、下位にイン
プリジエンｌ−１／Ｏモジユール２０を備えるシステム
であり、メイン・プＩ７セツサ／Ｏ側は、ベーシック・
１１７グラムを実行するベーシック・プロゲラＪ＼処理
部１１、シーケンス制御のためのラタ−・プログラムを
実行するラダー・プログラム処理部１２を有し、制御目
的に応じてベーシック・プログラムまたはラダー・プロ
グラムを使い分けている。
プリジエンｌ−１／Ｏモジユール２０を備えるシステム
であり、メイン・プＩ７セツサ／Ｏ側は、ベーシック・
１１７グラムを実行するベーシック・プロゲラＪ＼処理
部１１、シーケンス制御のためのラタ−・プログラムを
実行するラダー・プログラム処理部１２を有し、制御目
的に応じてベーシック・プログラムまたはラダー・プロ
グラムを使い分けている。
また、メイン・プロセッサ／Ｏから１／Ｏモジユール２
０にアクセスするには、次の方式による。
０にアクセスするには、次の方式による。
ベーシック・プログラム処理部１１からＩ／Ｏモジュー
ル２０にアクセスするには、処理部１１から標準ドライ
バ１３にアクセス要求を発し、標準ドライバ１３内の標
準１／Ｏサ一ビス部１３１は割り込み処理ルーチン１３
２を介し、１／Ｏモジユール２０側の標準インターフェ
イス・メモリ２１に処理要求を書き込む。一方、１／Ｏ
モジユール２０内のモジュール・プロセッサ２２は、こ
の標準インターフェイス・メモリ２１内のフラグをチエ
ツクしており、処理要求を検出すると、この標準インタ
ーフェイス・メモリ２１の内容に従って動作する。
ル２０にアクセスするには、処理部１１から標準ドライ
バ１３にアクセス要求を発し、標準ドライバ１３内の標
準１／Ｏサ一ビス部１３１は割り込み処理ルーチン１３
２を介し、１／Ｏモジユール２０側の標準インターフェ
イス・メモリ２１に処理要求を書き込む。一方、１／Ｏ
モジユール２０内のモジュール・プロセッサ２２は、こ
の標準インターフェイス・メモリ２１内のフラグをチエ
ツクしており、処理要求を検出すると、この標準インタ
ーフェイス・メモリ２１の内容に従って動作する。
ラダー・プログラム処理部１２からＩ／Ｏモジュール２
０にアクセスするには、Ｉ／Ｏスキャンのタイミングで
標準インターフェイス・メモリ２１に、メイン・プロセ
ッサ／Ｏ側のリフレッシュ・メモリの内容を書き込む、
という方式による。
０にアクセスするには、Ｉ／Ｏスキャンのタイミングで
標準インターフェイス・メモリ２１に、メイン・プロセ
ッサ／Ｏ側のリフレッシュ・メモリの内容を書き込む、
という方式による。
〈発明が解決しようとする課題〉
上述のような従来のアクセス方式によれは、下位の１／
Ｏモジユール２０は、メイン・プロセラ→）−／Ｏ側に
ベーシック・プログラムまたはラダー・プログラムが介
在しないと動作できす、また、Ｉ／Ｏモジュール２０側
からメイン・プロセッサ／Ｏ側へ処理要求をかけること
ができないので、Ｉ／Ｏモジュール２０側からメイン・
プロセッサ／Ｏ側ｌ＼プログラムのロード、スタート、
ストップ、セーブ、Ｉ／Ｏ読み込み／書き込み等が行え
なかった。
Ｏモジユール２０は、メイン・プロセラ→）−／Ｏ側に
ベーシック・プログラムまたはラダー・プログラムが介
在しないと動作できす、また、Ｉ／Ｏモジュール２０側
からメイン・プロセッサ／Ｏ側へ処理要求をかけること
ができないので、Ｉ／Ｏモジュール２０側からメイン・
プロセッサ／Ｏ側ｌ＼プログラムのロード、スタート、
ストップ、セーブ、Ｉ／Ｏ読み込み／書き込み等が行え
なかった。
本発明は、以上のような問題を解決することを課題とし
、上位のベーシック・プログラムまたはラダー・プログ
ラムを介さず、下位のＩ／Ｏモジュール側から上位のメ
イン・プロセッサ側の情報を得ようとすることを目的と
する。
、上位のベーシック・プログラムまたはラダー・プログ
ラムを介さず、下位のＩ／Ｏモジュール側から上位のメ
イン・プロセッサ側の情報を得ようとすることを目的と
する。
く課題を解決するための手段〉
以−ヒの課題を解決した本発明は、ベーシック・プログ
ラムを実行する処理部と、ラダー・プログラムを実行す
る処理部と、下位に接続されるＩ／Ｏモジュールを制御
する標準ドライバとを有するメイン・プロセッサと、 前記標準ドライバからの処理要求または前記ラダー・プ
ログラムのＩ／Ｏスキャンのタイミングでアクセスされ
る標準インターフェイス・メモリと、当該モジュールを
制御するモジュール・プロセッサとを有するＩ／Ｏモジ
ュールと、を備えるシーケンサ・システムにおいて、前
記メイン・プロセッサ内の前記標準ドライバに、前記Ｉ
／Ｏモジュールへ動作要求を発する標準１／Ｏサ一ビス
部と、前記Ｉ／Ｏモジュール側からの動作要求を処理す
るリンク情報サービス部と、これらの処理の起動及び終
了割り込み処理を行う割り込み処理部とを設け、 前記Ｉ／Ｏモジュールに、前記リンク情報サービス部か
らの情報または前記ラダー・プログラムからの各種サー
ビス情報を格納するリンク・インターフェイス・メモリ
を設けた ことを特徴とするシーケンサ・システムである。
ラムを実行する処理部と、ラダー・プログラムを実行す
る処理部と、下位に接続されるＩ／Ｏモジュールを制御
する標準ドライバとを有するメイン・プロセッサと、 前記標準ドライバからの処理要求または前記ラダー・プ
ログラムのＩ／Ｏスキャンのタイミングでアクセスされ
る標準インターフェイス・メモリと、当該モジュールを
制御するモジュール・プロセッサとを有するＩ／Ｏモジ
ュールと、を備えるシーケンサ・システムにおいて、前
記メイン・プロセッサ内の前記標準ドライバに、前記Ｉ
／Ｏモジュールへ動作要求を発する標準１／Ｏサ一ビス
部と、前記Ｉ／Ｏモジュール側からの動作要求を処理す
るリンク情報サービス部と、これらの処理の起動及び終
了割り込み処理を行う割り込み処理部とを設け、 前記Ｉ／Ｏモジュールに、前記リンク情報サービス部か
らの情報または前記ラダー・プログラムからの各種サー
ビス情報を格納するリンク・インターフェイス・メモリ
を設けた ことを特徴とするシーケンサ・システムである。
く作用〉
本発明のシーケンサ・システムの動作は次の通りである
。
。
上位のメイン・プロセッサから下位のＩ／Ｏモジュール
に対するアクセスは従来の方式のままであり、Ｉ／Ｏモ
ジュール内のモジュール・プロセッサは、リンク・イン
ターフェイス・メモリを介してメイン・プロセッサ側の
ベーシック・プログラム、ラダー・プログラムの情報、
内部データ、１／Ｏの情報を得、１１７グラムのアップ
・１：７−ド、ダウン・ロード等を行う。
に対するアクセスは従来の方式のままであり、Ｉ／Ｏモ
ジュール内のモジュール・プロセッサは、リンク・イン
ターフェイス・メモリを介してメイン・プロセッサ側の
ベーシック・プログラム、ラダー・プログラムの情報、
内部データ、１／Ｏの情報を得、１１７グラムのアップ
・１：７−ド、ダウン・ロード等を行う。
〈実施例〉
以下、第１図の構成ブロック図を用いて本発明のシーケ
ンサ・システムの実施例を説明する。
ンサ・システムの実施例を説明する。
第１図において、第２図の従来のシステムと符号が同じ
ものはその機能は同じであり、１／Ｏモジユール２０と
しては、上位計算機リンク・モジ、ｌ−ルを想定する。
ものはその機能は同じであり、１／Ｏモジユール２０と
しては、上位計算機リンク・モジ、ｌ−ルを想定する。
本発明の特徴は、メイン・プロセッサ／Ｏに設置した標
準ドライバ１４に、従来と同様の標準Ｉ／Ｏサービス部
１４１及び割り込み処理ルーチン１４２の他に、リンク
情報サービス部１４３を付加し、Ｉ／Ｏモジュール２０
内部にリンク・インターフェイス・メモリ２３を設置し
た点である。尚、Ｉ／Ｏモジュール２０内部に設けた通
信処理部２４は外部通信（Ｒ３２３２Ｃ，Ｒ８４２２等
）とインターフェイスを取るためのものである。
準ドライバ１４に、従来と同様の標準Ｉ／Ｏサービス部
１４１及び割り込み処理ルーチン１４２の他に、リンク
情報サービス部１４３を付加し、Ｉ／Ｏモジュール２０
内部にリンク・インターフェイス・メモリ２３を設置し
た点である。尚、Ｉ／Ｏモジュール２０内部に設けた通
信処理部２４は外部通信（Ｒ３２３２Ｃ，Ｒ８４２２等
）とインターフェイスを取るためのものである。
標準ドライバ１４について詳しく説明すると、標準１／
Ｏサ一ビス部１４１はベーシック・プログラム処理部１
１からＩ／Ｏモジュール２０にアクセスする場合に使用
され、割り込み処理ルーチン１４２はＩ／Ｏモジュール
２０からの割り込みが標準Ｔ／Ｏサ一ビス部１４１に対
するものかリンク情報サービス部１４２に対するものか
を判別し、リンク情報サービス部１４３はＩ／Ｏモジュ
ール２０からの要求に対してベーシック・プログラム処
理部１１またはラダー・プログラム１２にプログラムの
停止、起動、ベーシック・コモン変数リード／ライト等
のサービス処理を担当する。
Ｏサ一ビス部１４１はベーシック・プログラム処理部１
１からＩ／Ｏモジュール２０にアクセスする場合に使用
され、割り込み処理ルーチン１４２はＩ／Ｏモジュール
２０からの割り込みが標準Ｔ／Ｏサ一ビス部１４１に対
するものかリンク情報サービス部１４２に対するものか
を判別し、リンク情報サービス部１４３はＩ／Ｏモジュ
ール２０からの要求に対してベーシック・プログラム処
理部１１またはラダー・プログラム１２にプログラムの
停止、起動、ベーシック・コモン変数リード／ライト等
のサービス処理を担当する。
Ｉ／Ｏモジュール２０のリンク・インターフェイス・メ
モリ２３は、メイン・プロセッサ／Ｏのリンク情報サー
ビス部１４３またはラダー・プログラム処理部１２から
のビット／データのリード／ライト・サービス用のイン
ターフェイスを格納するものである。
モリ２３は、メイン・プロセッサ／Ｏのリンク情報サー
ビス部１４３またはラダー・プログラム処理部１２から
のビット／データのリード／ライト・サービス用のイン
ターフェイスを格納するものである。
さて、このように構成された本発明システムの動作を次
に説明する。
に説明する。
通常、メイン・プロセッサ／Ｏは、Ｉ／Ｏモジュール２
０をアクセスする際、ベーシック・プ１：′１グラム処
理部１１からアクセスする場合は、標準ドライバ１４内
の標準Ｉ／Ｏサービス部１４１を介してＩ／Ｏモジュー
ル／Ｏの標準インターフェイス・メモリ２１に起動をか
ける、または読み出し処理を行う動作を実行する。
０をアクセスする際、ベーシック・プ１：′１グラム処
理部１１からアクセスする場合は、標準ドライバ１４内
の標準Ｉ／Ｏサービス部１４１を介してＩ／Ｏモジュー
ル／Ｏの標準インターフェイス・メモリ２１に起動をか
ける、または読み出し処理を行う動作を実行する。
一方、Ｉ／Ｏモジュール２０の通信処理部２４には、外
部からのベーシック・プログラムまたはラダー・１１７
グラムのスターＩ・、ス１〜ツブ、アップ・１７−ド、
ベーシック・コモン変数のリード／ライト、スティタス
・エラー情報の読み込み、ラダー変数のリード／ライト
等の要求が与えられる。
部からのベーシック・プログラムまたはラダー・１１７
グラムのスターＩ・、ス１〜ツブ、アップ・１７−ド、
ベーシック・コモン変数のリード／ライト、スティタス
・エラー情報の読み込み、ラダー変数のリード／ライト
等の要求が与えられる。
モジュール・プロセッサ２２は、以上のような要求を受
け、ラダー・プログラム処理部１２へのラダー変数のリ
ード／ライトであると判断した場合は、リンク・インタ
ーフェイス・メモリ２３を使用してメイン・プロセッサ
／Ｏ側へデータ更新要求を発し、また、メイン・プロセ
ッサ／ＯはＩ／Ｏスキャンの周期で必要なデータをリン
ク・インターフェイス・メモリ２３から得る。
け、ラダー・プログラム処理部１２へのラダー変数のリ
ード／ライトであると判断した場合は、リンク・インタ
ーフェイス・メモリ２３を使用してメイン・プロセッサ
／Ｏ側へデータ更新要求を発し、また、メイン・プロセ
ッサ／ＯはＩ／Ｏスキャンの周期で必要なデータをリン
ク・インターフェイス・メモリ２３から得る。
その他の要求については、モジュール・プロセッサ２２
は、リンク・インターフェイス・メモリ２３を使用し標
準ドライバ１４内のリンク情報サービス部１４３へ処理
要求を送出する。
は、リンク・インターフェイス・メモリ２３を使用し標
準ドライバ１４内のリンク情報サービス部１４３へ処理
要求を送出する。
この処理要求は、割り込みによりタイミングをとる。割
り込みについては、この他に、例えば、メイン・プロセ
ッサ／Ｏ側からＩ／Ｏモジュール２０側への処理要求に
対して処理終了コマンドを通知する際も割り込みタイミ
ングで行われ、割り込み処理ルーチン１４３にて処理さ
れる。
り込みについては、この他に、例えば、メイン・プロセ
ッサ／Ｏ側からＩ／Ｏモジュール２０側への処理要求に
対して処理終了コマンドを通知する際も割り込みタイミ
ングで行われ、割り込み処理ルーチン１４３にて処理さ
れる。
メイン・プロセッサ／Ｏのリンク情報サービス部１４３
では、割り込みが与えられた時点でリンク・インターフ
ェイス・メモリ２３を読み、その要求に応じてベーシッ
ク・プログラム処理部１１″ｉたはラダー・プログラム
処理部１２をアクセスし、」−記した要求を実現する。
では、割り込みが与えられた時点でリンク・インターフ
ェイス・メモリ２３を読み、その要求に応じてベーシッ
ク・プログラム処理部１１″ｉたはラダー・プログラム
処理部１２をアクセスし、」−記した要求を実現する。
子連したようなＩ／Ｏモジュールとしては、」−記した
パーソナル・コンピュータ・リンク・モジュールの他、
例えばＣＲ’Ｖインターフェイス・モジュールが考えら
れる。
パーソナル・コンピュータ・リンク・モジュールの他、
例えばＣＲ’Ｖインターフェイス・モジュールが考えら
れる。
即ち、通信処理部２４がＣＲＴインターフェイス用コシ
コントローラ当し、Ｉ／Ｏモジュール２０は、表示して
いるモニタ画面等に埋め込むデータをメイン・プロセッ
サ／Ｏ側のベーシック・プログラム処理部１１またはラ
ダー・プログラム処理部１２からリンク・インターフェ
イス・メモリ２３を介して受０取り、このデー２夕を画
面の一部にそのまま表示する、またはグラフ化、図化等
、加工して表示する等の処理を行う。
コントローラ当し、Ｉ／Ｏモジュール２０は、表示して
いるモニタ画面等に埋め込むデータをメイン・プロセッ
サ／Ｏ側のベーシック・プログラム処理部１１またはラ
ダー・プログラム処理部１２からリンク・インターフェ
イス・メモリ２３を介して受０取り、このデー２夕を画
面の一部にそのまま表示する、またはグラフ化、図化等
、加工して表示する等の処理を行う。
言い換えれば、メイン・プロセッサ／Ｏにおけるベーシ
ック・プログラム処理部１１またはラダー・プログラム
処理部１２からＴ／Ｏモジユール２０（ＣＲＴインター
フェイス・モジュール）をアクセスしなくても、Ｉ／Ｏ
モジュール２０側から積極的にメイン・プロセッサ／Ｏ
内のデータを入手することができる。つまり、ベーシッ
クまたはラダーのＣＲ′ｒ表示用プログラムを作成しな
くても表示関係の処理をシステム・アップできる。
ック・プログラム処理部１１またはラダー・プログラム
処理部１２からＴ／Ｏモジユール２０（ＣＲＴインター
フェイス・モジュール）をアクセスしなくても、Ｉ／Ｏ
モジュール２０側から積極的にメイン・プロセッサ／Ｏ
内のデータを入手することができる。つまり、ベーシッ
クまたはラダーのＣＲ′ｒ表示用プログラムを作成しな
くても表示関係の処理をシステム・アップできる。
〈発明の効果〉
本発明システムによれは、次の効果を得る。
Ｉ／Ｏモジュール側からリンク・インターフェイス・メ
モリを介してベーシック・プログラムまたはラダー・プ
ログラム内の情報を得ることができ、プログラムのアッ
プ・ロード、ダウン・ロードも可能となり、下位のＩ／
Ｏモジュール側から上位のメイン・プロセッサ側の情報
を入手できる。
モリを介してベーシック・プログラムまたはラダー・プ
ログラム内の情報を得ることができ、プログラムのアッ
プ・ロード、ダウン・ロードも可能となり、下位のＩ／
Ｏモジュール側から上位のメイン・プロセッサ側の情報
を入手できる。
また、Ｉ／Ｏモジュール用にベーシックまたはラダーの
プログラムを作成しなくてもＩ／Ｏモジュールの動作に
支障はない。更に、上位清算機リンク・モジュール、Ｃ
ＲＴインターフェイス・モジュールの他にも様々なネッ
１〜ワークに使用できる。
プログラムを作成しなくてもＩ／Ｏモジュールの動作に
支障はない。更に、上位清算機リンク・モジュール、Ｃ
ＲＴインターフェイス・モジュールの他にも様々なネッ
１〜ワークに使用できる。
【図面の簡単な説明】
第１図は本発明を実線１−たシーゲン〜リー・システム
の構成ブロック図、第２図は従来のシーケンサ・システ
ムを表わす構成１１７７７図である。 ／Ｏ・・・メイン・プロセッサ、１１・・・ベーシック
・１１７グラム処理部、１２・・・ラダー・プログラム
処理部、１３・・・標準ドライバ、１３１・・・標準Ｉ
／Ｏザービス部、１３２・・・割り込み処理ルーチン、
１４・・・標準ドライバ、１４１・・・標準１／Ｏサ一
ビス部、 １４２・・・割り込み処理ルーチン、 １４３・・・リンク情報サービス部、 ２０・・・１／Ｏモジユール、 ２１・・・標準インターフェイス・メモリ２２・・・モ
ジュール・プロセッサ、 ２３・・・リンク・インターフェイス・メモリ、−〜 −１２、−
の構成ブロック図、第２図は従来のシーケンサ・システ
ムを表わす構成１１７７７図である。 ／Ｏ・・・メイン・プロセッサ、１１・・・ベーシック
・１１７グラム処理部、１２・・・ラダー・プログラム
処理部、１３・・・標準ドライバ、１３１・・・標準Ｉ
／Ｏザービス部、１３２・・・割り込み処理ルーチン、
１４・・・標準ドライバ、１４１・・・標準１／Ｏサ一
ビス部、 １４２・・・割り込み処理ルーチン、 １４３・・・リンク情報サービス部、 ２０・・・１／Ｏモジユール、 ２１・・・標準インターフェイス・メモリ２２・・・モ
ジュール・プロセッサ、 ２３・・・リンク・インターフェイス・メモリ、−〜 −１２、−
Claims (1)
- （１）ベーシック・プログラムを実行する処理部と、ラ
ダー・プログラムを実行する処理部と、下位に接続され
るＩ／Ｏモジュールを制御する標準ドライバとを有する
メイン・プロセッサと、 前記標準ドライバからの処理要求または前記ラダー・プ
ログラムのＩ／Ｏスキャンのタイミングでアクセスされ
る標準インターフェイス・メモリと、当該モジュールを
制御するモジュール・プロセッサとを有するＩ／Ｏモジ
ュールと、 を備えるシーケンサ・システムにおいて、 前記メイン・プロセッサ内の前記標準ドライバに、前記
Ｉ／Ｏモジュールへ動作要求を発する標準Ｉ／Ｏサービ
ス部と、前記Ｉ／Ｏモジュール側からの動作要求を処理
するリンク情報サービス部と、これらの処理の起動及び
終了割り込み処理を行う割り込み処理部とを設け、 前記Ｉ／Ｏモジュールに、前記リンク情報サービス部か
らの情報または前記ラダー・プログラムからの各種サー
ビス情報を格納するリンク・インターフェイス・メモリ
を設けた ことを特徴とするシーケンサ・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287760A JP2985274B2 (ja) | 1990-10-25 | 1990-10-25 | シーケンサ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287760A JP2985274B2 (ja) | 1990-10-25 | 1990-10-25 | シーケンサ・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160602A true JPH04160602A (ja) | 1992-06-03 |
| JP2985274B2 JP2985274B2 (ja) | 1999-11-29 |
Family
ID=17721402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287760A Expired - Fee Related JP2985274B2 (ja) | 1990-10-25 | 1990-10-25 | シーケンサ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985274B2 (ja) |
-
1990
- 1990-10-25 JP JP2287760A patent/JP2985274B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2985274B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855936A (en) | Full-screen input/output application program interface | |
| JPH04160602A (ja) | シーケンサ・システム | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP3001205B2 (ja) | 情報処理装置 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPH06314118A (ja) | モニタ装置 | |
| JPS6354617A (ja) | 端末制御装置のソフトウエアバ−ジヨン表示方式 | |
| JPH0233645A (ja) | コンピュータ | |
| JP2797653B2 (ja) | 画像データ処理装置 | |
| JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
| JPH10177493A (ja) | 図形処理システム | |
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| JPH03268033A (ja) | リモートデバッグ方式 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| JPH10105226A (ja) | プログラマブル表示装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH06214813A (ja) | 仮想計算機表示制御方式 | |
| JP2002091520A (ja) | プログラマブルコントローラ及びメモリモジュール | |
| JPH0772837A (ja) | 表示システム | |
| JPS5960481A (ja) | Ｃｒｔコントロ−ラ | |
| JPH0444144A (ja) | ワークステーションのダウンロード方法 | |
| JPH04199284A (ja) | ディスプレイ装置 | |
| JPH02184935A (ja) | デバッガの入出力支援方法 | |
| JPH0215749A (ja) | 通信制御処理装置における回線制御情報設定方式 | |
| JPS6165292A (ja) | グラフイツク表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |