JP2797653B2 - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JP2797653B2 JP2797653B2 JP2139348A JP13934890A JP2797653B2 JP 2797653 B2 JP2797653 B2 JP 2797653B2 JP 2139348 A JP2139348 A JP 2139348A JP 13934890 A JP13934890 A JP 13934890A JP 2797653 B2 JP2797653 B2 JP 2797653B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- external device
- host computer
- editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像データを管理するホストコンピュータ
と、画像データ出力（表示等）の処理を行う外部機器と
からなる画像データ処理装置に関するものである。
と、画像データ出力（表示等）の処理を行う外部機器と
からなる画像データ処理装置に関するものである。
従来この種の画像データ処理装置は、第４図に示すよ
うな構成となっていた。
うな構成となっていた。
第４図は、画像加筆修正システムを構成しており、ホ
ストコンピュータ41に接続されたディスプレイ装置42お
よびキーボード３を用いて、画像を修正し、修正された
画像を外部機器51に接続されたモニタディスプレイ装置
12にリアルタイムで表示する。
ストコンピュータ41に接続されたディスプレイ装置42お
よびキーボード３を用いて、画像を修正し、修正された
画像を外部機器51に接続されたモニタディスプレイ装置
12にリアルタイムで表示する。
第５図および第６図は、第４図で示した従来の画像デ
ータ処理装置の動作手順を示すフローチャートである。
第５図のフローチャートは、ホストコンピュータ41内の
CPU（central pocessing unit）44の動作を示してお
り、第６図のフローチャートは、外部機器51の動作を示
している。
ータ処理装置の動作手順を示すフローチャートである。
第５図のフローチャートは、ホストコンピュータ41内の
CPU（central pocessing unit）44の動作を示してお
り、第６図のフローチャートは、外部機器51の動作を示
している。
以下、第４図〜第６図に基づき、従来の画像データ処
理装置の動作について説明する。
理装置の動作について説明する。
ホストコンピュータ41において、CPU44はROM（read o
nly memory）45に格納されたプログラムを順次読み込み
所定の動作を行う。まず、オペレータがディスプレイ装
置２を見て、画像の修正を開始するためにキーボード３
よりキー入力をすると（ステップ511）、CPU44は画像の
修正のために必要な部分の画像データを外部機器51に要
求するためのコマンドデータをインタフェース回路47に
出力する。前記コマンドデータは、インタフェース回路
47より伝送ケーブル48を介して外部機器51に送られる
（ステップ501）。
nly memory）45に格納されたプログラムを順次読み込み
所定の動作を行う。まず、オペレータがディスプレイ装
置２を見て、画像の修正を開始するためにキーボード３
よりキー入力をすると（ステップ511）、CPU44は画像の
修正のために必要な部分の画像データを外部機器51に要
求するためのコマンドデータをインタフェース回路47に
出力する。前記コマンドデータは、インタフェース回路
47より伝送ケーブル48を介して外部機器51に送られる
（ステップ501）。
コマンドデータは外部機器51において、インタフェー
ス回路56を介してコントロール回路53に入力され（ステ
ップ611）、コントロール回路53は要求された画像デー
タを画像メモリ55より読み出し（ステップ601）、イン
タフェース回路56へ出力する。画像データは伝送ケーブ
ル48を介してホストコンピュータ41に送られる（ステッ
プ602）。
ス回路56を介してコントロール回路53に入力され（ステ
ップ611）、コントロール回路53は要求された画像デー
タを画像メモリ55より読み出し（ステップ601）、イン
タフェース回路56へ出力する。画像データは伝送ケーブ
ル48を介してホストコンピュータ41に送られる（ステッ
プ602）。
ホストコンピュータ41のCPU44は、外部機器51より送
られた画像データを入力し（ステップ502）、RAM（rand
om access memory）46へ格納する（ステップ503）。そ
して、オペレータの画像修正操作の結果に基づき（ステ
ップ512）、RAM46内に格納された画像データを書き換え
る（ステップ504）。すなわちRAM46内に修正された画像
データが格納される。次にこの修正された画像データを
再びRAM46より読み出し（ステップ505）、インタフェー
ス回路47へ出力し、修正された画像データは前述のコマ
ンドデータの場合と同様に外部機器51に送られる（ステ
ップ506）。
られた画像データを入力し（ステップ502）、RAM（rand
om access memory）46へ格納する（ステップ503）。そ
して、オペレータの画像修正操作の結果に基づき（ステ
ップ512）、RAM46内に格納された画像データを書き換え
る（ステップ504）。すなわちRAM46内に修正された画像
データが格納される。次にこの修正された画像データを
再びRAM46より読み出し（ステップ505）、インタフェー
ス回路47へ出力し、修正された画像データは前述のコマ
ンドデータの場合と同様に外部機器51に送られる（ステ
ップ506）。
なお、上記のようなホストコンピュータ41と外部機器
51とのデータの交信は、パラレルハンドシェイク方式に
よって行われる。
51とのデータの交信は、パラレルハンドシェイク方式に
よって行われる。
修正された画像データは、外部機器51のインタフェー
ス回路56を介してコントロール回路53に入力され（ステ
ップ603）、画像メモリ55に格納される（ステップ60
4）。したがって画像メモリ55内の画像データが、ホス
トコンピュータ41での修正に基づいて更新されたことに
なる。表示処理回路14は、この更新された画像メモリ55
内の画像データを読み出し、モニタディスプレイ装置12
に表示する（ステップ605）。
ス回路56を介してコントロール回路53に入力され（ステ
ップ603）、画像メモリ55に格納される（ステップ60
4）。したがって画像メモリ55内の画像データが、ホス
トコンピュータ41での修正に基づいて更新されたことに
なる。表示処理回路14は、この更新された画像メモリ55
内の画像データを読み出し、モニタディスプレイ装置12
に表示する（ステップ605）。
以上のようにして、ホストコンピュータ41側で修正し
た画像が、外部機器51側のモニタディスプレイ装置12に
表示される。
た画像が、外部機器51側のモニタディスプレイ装置12に
表示される。
上記の如き従来の技術においては、ホストコンピュー
タと外部機器とのデータの転送は、ホストコンピュータ
の動作の全体を管理するCPUと外部機器の動作の全体を
管理するコントロール回路の両方が介在し、ハンドシェ
イクによって行われていた。
タと外部機器とのデータの転送は、ホストコンピュータ
の動作の全体を管理するCPUと外部機器の動作の全体を
管理するコントロール回路の両方が介在し、ハンドシェ
イクによって行われていた。
そのため、特にホストコンピュータ側において、画像
データ転送中にCPUが他の動作をすることができなくな
り、操作時の応答速度が低下したり、データ処理におけ
るリアルタイム性が低下するという問題点があった。
データ転送中にCPUが他の動作をすることができなくな
り、操作時の応答速度が低下したり、データ処理におけ
るリアルタイム性が低下するという問題点があった。
本発明はこのような従来の問題点に鑑みてなされたも
ので、ホストコンピュータと外部機器との間で効率的な
データ転送を行うことができる画像データ処理装置を提
供することを目的とする。
ので、ホストコンピュータと外部機器との間で効率的な
データ転送を行うことができる画像データ処理装置を提
供することを目的とする。
上記課題の解決のため本発明の画像データ処理装置
は、次のような構成とした。
は、次のような構成とした。
画像データの編集を行うホストコンピュータと、前記
画像データの出力処理を行う外部機器とからなる。
画像データの出力処理を行う外部機器とからなる。
前記ホストコンピュータは、前記画像データを格納す
る記憶手段と、前記画像データの編集処理の際、編集さ
れた画像データを前記記憶手段に格納し、編集の開始時
及び終了時を示すデータを出力するCPUと、前記記憶手
段に対して画像データの読み出し及び書き込みが可能で
あり、かつ前記編集の開始及び終了時を示すデータを入
力し外部機器に送出する第１のデータ伝送手段とを有す
るものである。
る記憶手段と、前記画像データの編集処理の際、編集さ
れた画像データを前記記憶手段に格納し、編集の開始時
及び終了時を示すデータを出力するCPUと、前記記憶手
段に対して画像データの読み出し及び書き込みが可能で
あり、かつ前記編集の開始及び終了時を示すデータを入
力し外部機器に送出する第１のデータ伝送手段とを有す
るものである。
前記外部機器は、前記編集された画像データを格納す
るための画像メモリと、前記編集の開始時を示すデータ
を入力し、前記画像メモリより前記編集されるべき画像
データを読み出し前記ホストコンピュータへ送出し、か
つ前記編集の終了時を示すデータを入力し、前記第１の
データ伝送手段を介して前記記憶手段から前記編集され
た画像データを読み出し、前記画像メモリに格納する第
２のデータ伝送手段とを有するものである。
るための画像メモリと、前記編集の開始時を示すデータ
を入力し、前記画像メモリより前記編集されるべき画像
データを読み出し前記ホストコンピュータへ送出し、か
つ前記編集の終了時を示すデータを入力し、前記第１の
データ伝送手段を介して前記記憶手段から前記編集され
た画像データを読み出し、前記画像メモリに格納する第
２のデータ伝送手段とを有するものである。
上記のような構成により、ホストコンピュータにて編
集を開始するときには、編集すべき画像データを外部機
器よりホストコンピュータに伝送する。このとき、ホス
トコンピュータのCPUが編集の開始時を示すデータを出
力することにより、第１のデータ伝送手段は、外部機器
より画像データを入力しホストコンピュータの記憶手段
に格納する。
集を開始するときには、編集すべき画像データを外部機
器よりホストコンピュータに伝送する。このとき、ホス
トコンピュータのCPUが編集の開始時を示すデータを出
力することにより、第１のデータ伝送手段は、外部機器
より画像データを入力しホストコンピュータの記憶手段
に格納する。
ホストコンピュータにて編集を終了したときは、編集
された画像データをホストコンピュータより外部機器に
伝送する。このとき、ホストコンピュータのCPUが編集
の終了時を示すデータを出力することにより、外部機器
はこのデータを入力し、外部機器の第２のデータ伝送手
段は、ホストコンピュータの記憶手段より編集された画
像データを読み出し、外部機器の画像メモリに格納す
る。
された画像データをホストコンピュータより外部機器に
伝送する。このとき、ホストコンピュータのCPUが編集
の終了時を示すデータを出力することにより、外部機器
はこのデータを入力し、外部機器の第２のデータ伝送手
段は、ホストコンピュータの記憶手段より編集された画
像データを読み出し、外部機器の画像メモリに格納す
る。
第１図は本発明の実施例による画像データ処理装置の
ブロック図である。
ブロック図である。
第１図の画像データ処理装置は、従来例で示したもの
と同様に、画像加筆修正システムを構成している。
と同様に、画像加筆修正システムを構成している。
第１図において、ディスプレイ装置２、キーボード
３、モニタディスプレイ装置12、表示処理回路14は、第
４図に示した従来のものと同一の動作をするものである
から、その説明を省略する。
３、モニタディスプレイ装置12、表示処理回路14は、第
４図に示した従来のものと同一の動作をするものである
から、その説明を省略する。
RAM6は、デュアルポートメモリであり、画像データ修
正時に一方のポートにてCPU4から読み出しまたは書き込
みを受け付け、それと同時に他のポートにて外部機器11
へ転送すべきデータの読み出し、または外部機器11から
転送されてきたデータの書き込みをインタフェース回路
７より受け付けることができる。従って、RAM6が外部機
器11側からの要求によるデータ読み出し中あるいは書き
込み中であっても、CPU4はRAM6に対して、待たされるこ
となくデータの読み出し、書き込みが行う、処理速度を
向上させることができる。このことは、上記と逆にCPU4
がRAM6使用中のときの、外部機器11側の要求によるRAM6
に対する読み出し、書き込みについても同様のことが言
える。
正時に一方のポートにてCPU4から読み出しまたは書き込
みを受け付け、それと同時に他のポートにて外部機器11
へ転送すべきデータの読み出し、または外部機器11から
転送されてきたデータの書き込みをインタフェース回路
７より受け付けることができる。従って、RAM6が外部機
器11側からの要求によるデータ読み出し中あるいは書き
込み中であっても、CPU4はRAM6に対して、待たされるこ
となくデータの読み出し、書き込みが行う、処理速度を
向上させることができる。このことは、上記と逆にCPU4
がRAM6使用中のときの、外部機器11側の要求によるRAM6
に対する読み出し、書き込みについても同様のことが言
える。
外部機器11のDMA（direct memory access）17は、コ
ントロール回路13からの指令データに基づき、ホストコ
ンピュータ１へ転送すべきデータを画像メモリ15より読
み出しインタフェース回路16を介して出力することと、
ホストコンピュータ１より入力すべきデータをインタフ
ェース回路16を介して入力し画像メモリ15へ書き込むこ
とを行う。従って、画像メモリ15に対する書き込み、読
み出し時にコントロール回路13が直接介在しないため、
処理速度を構造させることができる。
ントロール回路13からの指令データに基づき、ホストコ
ンピュータ１へ転送すべきデータを画像メモリ15より読
み出しインタフェース回路16を介して出力することと、
ホストコンピュータ１より入力すべきデータをインタフ
ェース回路16を介して入力し画像メモリ15へ書き込むこ
とを行う。従って、画像メモリ15に対する書き込み、読
み出し時にコントロール回路13が直接介在しないため、
処理速度を構造させることができる。
画像メモリ15は、RAM6と同様にデュアルポートメモリで
あり、表示処理回路14からの読み出しを受け付け、それ
と同時にDMA17からの読み出しあるいは書き込みを受け
付けることができる。これによって、処理速度を構造さ
せることができる。
あり、表示処理回路14からの読み出しを受け付け、それ
と同時にDMA17からの読み出しあるいは書き込みを受け
付けることができる。これによって、処理速度を構造さ
せることができる。
ホストコンピュータ１のインタフェース回路７は、コ
マンドポートとデータドライバとからなり、CPU4からの
コマンドおよびRAM6から読み出したデータを外部機器11
に送る。
マンドポートとデータドライバとからなり、CPU4からの
コマンドおよびRAM6から読み出したデータを外部機器11
に送る。
外部機器11との伝送形態としては、CPU4とインタフェ
ース回路７間のデータバスおよびRAM6とインタフェース
回路７間のデータバスを、インタフェース回路７を介し
て外部機器11のインタフェース回路16まで延長した形態
となっている。また、外部機器11側でも、DMA17とイン
タフェース回路16間のデータバスおよびコントロール回
路13とインタフェース回路16間のデータバスを、インタ
フェース回路16を介してホストコンピュータ１のインタ
フェース回路７まで延長した形態となっている。
ース回路７間のデータバスおよびRAM6とインタフェース
回路７間のデータバスを、インタフェース回路７を介し
て外部機器11のインタフェース回路16まで延長した形態
となっている。また、外部機器11側でも、DMA17とイン
タフェース回路16間のデータバスおよびコントロール回
路13とインタフェース回路16間のデータバスを、インタ
フェース回路16を介してホストコンピュータ１のインタ
フェース回路７まで延長した形態となっている。
従って、ホストコンピュータ１と外部機器11との間の
データのやりとりは、CPU4、RMA6、DMA17、画像メモリ1
5がデータバスで直接接続されているのと同等である。
このため、インタフェース回路７とインタフェース回路
16とのデータ伝送は、データバス上で行っているのと同
等に行えるので、ハンドシュイク等の複雑な手順が不要
であり、伝送データ形式も簡単であるので、処理速度を
向上させることができる。
データのやりとりは、CPU4、RMA6、DMA17、画像メモリ1
5がデータバスで直接接続されているのと同等である。
このため、インタフェース回路７とインタフェース回路
16とのデータ伝送は、データバス上で行っているのと同
等に行えるので、ハンドシュイク等の複雑な手順が不要
であり、伝送データ形式も簡単であるので、処理速度を
向上させることができる。
第２図および第３図は、第１図で示した画像データ処
理装置の動作手順を示すフローチャートである。第２図
のフローチャートは、ホストコンピュータ１内のCPU4の
動作を示しており、第３図のフローチャートは、外部機
器11の動作を示している。
理装置の動作手順を示すフローチャートである。第２図
のフローチャートは、ホストコンピュータ１内のCPU4の
動作を示しており、第３図のフローチャートは、外部機
器11の動作を示している。
以下、第１図〜第３図に基づき、画像データ処理装置
の動作について説明する。
の動作について説明する。
ホストコンピュータ１において、CPU4はROM5に格納さ
れたプログラムを順次読み込み所定の動作を行う。ま
ず、従来例と同様にオペレータが画像の修正を開始する
ためにキーボード３よりキー入力をすると（ステップ21
1）、CPU4は画像の修正のために必要な部分の画像デー
タを要求するためのコマンドデータをインタフェース回
路７に出力する（ステップ201）。
れたプログラムを順次読み込み所定の動作を行う。ま
ず、従来例と同様にオペレータが画像の修正を開始する
ためにキーボード３よりキー入力をすると（ステップ21
1）、CPU4は画像の修正のために必要な部分の画像デー
タを要求するためのコマンドデータをインタフェース回
路７に出力する（ステップ201）。
インタフェース回路７に入力されたコマンドデータ
は、伝送ケーブル８を介して外部機器11に伝送される。
は、伝送ケーブル８を介して外部機器11に伝送される。
コマンドデータは外部機器11において、インタフェー
ス回路16を介してコントロール回路13に入力され（ステ
ップ311）、コントロール回路13は要求された画像デー
タの画像メモリ15における格納領域情報を、DMA17に伝
える（ステップ301）。この情報に基づきDAM17は、画像
データを画像メモリ15より読み出し、インタフェース回
路16、伝送ケーブル８、インタフェース回路７を介して
ホストコンピュータ１のRAM6に書き込む。このとき、ホ
ストコンピュータ１では、画像データを入力しRAM6へ格
納する処理に対してCPU4は直接介在しない。従って、CP
U4はコマンドデータを送出後は、他の処理に移ることが
でき、処理速度を向上させることができる。
ス回路16を介してコントロール回路13に入力され（ステ
ップ311）、コントロール回路13は要求された画像デー
タの画像メモリ15における格納領域情報を、DMA17に伝
える（ステップ301）。この情報に基づきDAM17は、画像
データを画像メモリ15より読み出し、インタフェース回
路16、伝送ケーブル８、インタフェース回路７を介して
ホストコンピュータ１のRAM6に書き込む。このとき、ホ
ストコンピュータ１では、画像データを入力しRAM6へ格
納する処理に対してCPU4は直接介在しない。従って、CP
U4はコマンドデータを送出後は、他の処理に移ることが
でき、処理速度を向上させることができる。
CPU4はオペレータの画像修正操作の結果に基づき（ス
テップ212）、RAM6内に格納された画像データを書き換
える（ステップ202）。すなわちRAM6内に修正された画
像データが格納される。そしてCPU3は、画像修正が終了
したことを示す終了コマンドをインタフェース回路７に
送る（ステップ203）。
テップ212）、RAM6内に格納された画像データを書き換
える（ステップ202）。すなわちRAM6内に修正された画
像データが格納される。そしてCPU3は、画像修正が終了
したことを示す終了コマンドをインタフェース回路７に
送る（ステップ203）。
前記終了コマンドは、インタフェース回路７を介して
外部機器11へ送られ、コントロール回路13に入力される
（ステップ312）。コントロール回路13は、DMA17に対し
てRAM6内の修正された画像データを読み出すコマンドを
送る（ステップ302）。DMA17は、インタフェース回路1
6、インタフェース回路７を介してRAM6をアクセスし修
正された画像データを読み出し、画像メモリ15へ書き込
む。このように、CPU4は画像データを外部機器11側へ送
る処理に関して、直接介在せず、終了コマンドを送るの
みである。このため、CPU4は画像データ伝送中でも他の
処理を行うことができ、処理速度を向上させることがで
きる。
外部機器11へ送られ、コントロール回路13に入力される
（ステップ312）。コントロール回路13は、DMA17に対し
てRAM6内の修正された画像データを読み出すコマンドを
送る（ステップ302）。DMA17は、インタフェース回路1
6、インタフェース回路７を介してRAM6をアクセスし修
正された画像データを読み出し、画像メモリ15へ書き込
む。このように、CPU4は画像データを外部機器11側へ送
る処理に関して、直接介在せず、終了コマンドを送るの
みである。このため、CPU4は画像データ伝送中でも他の
処理を行うことができ、処理速度を向上させることがで
きる。
したがって画像メモリ15内の画像データが、ホストコ
ンピュータ１での修正に基づいて更新されたことにな
る。表示処理回路14は、この更新された画像メモリ15内
の画像データを読み出し、モニタディスプレイ装置12に
表示する。
ンピュータ１での修正に基づいて更新されたことにな
る。表示処理回路14は、この更新された画像メモリ15内
の画像データを読み出し、モニタディスプレイ装置12に
表示する。
以上のようにして、ホストコンピュータ１側で修正し
た画像が、外部機器11側のモニタディスプレイ装置12に
表示される。
た画像が、外部機器11側のモニタディスプレイ装置12に
表示される。
なお、本実施例では、ホストコンピュータと外部機器
とのデータ伝送は内部回路のデータバスを延長する形態
としたが、RS−232C等のシリアル伝送あるいはGPIS、SC
SI等のパラレル伝送を用いてもよい。この場合、処理速
度の向上のため、インタフェース回路内に伝送手順をサ
ポートするデバイスを用いればよい。
とのデータ伝送は内部回路のデータバスを延長する形態
としたが、RS−232C等のシリアル伝送あるいはGPIS、SC
SI等のパラレル伝送を用いてもよい。この場合、処理速
度の向上のため、インタフェース回路内に伝送手順をサ
ポートするデバイスを用いればよい。
また、本実施例では外部機器として画像表示をする装
置を用いたが、他の画像データ出力機器たとえばプリン
タ等を用いてもよい。
置を用いたが、他の画像データ出力機器たとえばプリン
タ等を用いてもよい。
以上のように本発明によれば、ホストコンピュータに
て編集を開始及び終了するときに、ホストコンピュータ
と外部機器間で画像データの交信が行われるが、画像デ
ータを外部機器よりホストコンピュータに伝送するとき
は、ホストコンピュータの第１のデータ伝送手段の働き
により、また画像データをホストコンピュータより外部
機器に伝送するときは、外部機器の第２のデータ伝送手
段の働きにより、画像データの伝送処理にCPUが直接介
在しない。
て編集を開始及び終了するときに、ホストコンピュータ
と外部機器間で画像データの交信が行われるが、画像デ
ータを外部機器よりホストコンピュータに伝送するとき
は、ホストコンピュータの第１のデータ伝送手段の働き
により、また画像データをホストコンピュータより外部
機器に伝送するときは、外部機器の第２のデータ伝送手
段の働きにより、画像データの伝送処理にCPUが直接介
在しない。
従って、CPUは画像データの伝送処理時間の負担が軽
減するので、データ伝送処理中であっても、編集操作に
おけるマンマシンインタフェースの応答速度が遅くなる
ことはなく、システムのリアルタイム性を向上できると
いう効果がある。
減するので、データ伝送処理中であっても、編集操作に
おけるマンマシンインタフェースの応答速度が遅くなる
ことはなく、システムのリアルタイム性を向上できると
いう効果がある。
第１図は本発明の実施例による画像データ処理装置のブ
ロック図、 第２図は本発明の実施例による画像データ処理装置のホ
ストコンピュータ内のCPUの動作を示すフローチャー
ト、 第３図は本発明の実施例による画像データ処理装置の外
部機器内のインタフェース回路の動作を示すフローチャ
ート、 第４図は従来の画像データ処理装置のブロック図、 第５図は従来の画像データ処理装置のホストコンピュー
タの動作を示すフローチャート、 第６図は従来の画像データ処理装置の外部機器の動作を
示すフローチャートである。 〔主要部分の符号の説明〕 １……ホストコンピュータ、２……ディスプレイ装置、
３……キーボード、４……CPU、５……ROM、６……RA
M、７……インタフェース回路、８……伝送ケーブル、 11……外部機器、12……モニタディスプレイ装置、13…
…コントロール回路、14……表示処理回路、15……画像
メモリ、16……インタフェース回路、17……DMA。
ロック図、 第２図は本発明の実施例による画像データ処理装置のホ
ストコンピュータ内のCPUの動作を示すフローチャー
ト、 第３図は本発明の実施例による画像データ処理装置の外
部機器内のインタフェース回路の動作を示すフローチャ
ート、 第４図は従来の画像データ処理装置のブロック図、 第５図は従来の画像データ処理装置のホストコンピュー
タの動作を示すフローチャート、 第６図は従来の画像データ処理装置の外部機器の動作を
示すフローチャートである。 〔主要部分の符号の説明〕 １……ホストコンピュータ、２……ディスプレイ装置、
３……キーボード、４……CPU、５……ROM、６……RA
M、７……インタフェース回路、８……伝送ケーブル、 11……外部機器、12……モニタディスプレイ装置、13…
…コントロール回路、14……表示処理回路、15……画像
メモリ、16……インタフェース回路、17……DMA。
Claims (2)
- 【請求項１】画像データの編集を行うホストコンピュー
タと、前記画像データの出力処理を行う外部機器とから
なる画像データ処理装置において、 前記ホストコンピュータは、前記画像データを格納する
記憶手段と、前記画像データの編集処理の際、編集され
た画像データを前記記憶手段に格納し、編集の終了時を
示すデータを出力するCPUと、前記記憶手段と接続さ
れ、かつ前記編集の終了時を示すデータを入力し外部機
器に送出する第１のデータ伝送手段とを有し、 前記外部機器は、前記編集された画像データを格納する
ための画像メモリと、前記編集の終了時を示すデータを
入力し、前記第１のデータ伝送手段を介して前記記憶手
段から前記編集された画像データを読み出し、前記画像
メモリに格納する第２のデータ伝送手段を有することを
特徴とする画像データ処理装置。 - 【請求項２】画像データの編集を行うホストコンピュー
タと、前記画像データの出力処理を行う外部機器とから
なる画像データ処理装置において、 前記ホストコンピュータは、前記画像データを格納する
記憶手段と、前記画像データの編集処理の際、編集の開
始時を示すデータを出力し、編集された画像データを前
記記憶手段に格納するCPUと、前記編集の開始時を示す
データを入力し前記外部機器に送出し、かつ前記外部機
器から送られる画像データを入力し前記記憶段に格納す
る第１のデータ伝送手段とを有し、 前記外部機器は、編集されるべき画像データを格納する
画像メモリと、前記編集の開始時を示すデータを入力
し、前記画像メモリより前記編集されるべき画像データ
を読み出し前記ホストコンピュータへ送出する第２のデ
ータ伝送手段とを有することを特徴とする画像データ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139348A JP2797653B2 (ja) | 1990-05-29 | 1990-05-29 | 画像データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139348A JP2797653B2 (ja) | 1990-05-29 | 1990-05-29 | 画像データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433171A JPH0433171A (ja) | 1992-02-04 |
| JP2797653B2 true JP2797653B2 (ja) | 1998-09-17 |
Family
ID=15243237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139348A Expired - Lifetime JP2797653B2 (ja) | 1990-05-29 | 1990-05-29 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797653B2 (ja) |
-
1990
- 1990-05-29 JP JP2139348A patent/JP2797653B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433171A (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04314163A (ja) | バッファ管理方式 | |
| JP2797653B2 (ja) | 画像データ処理装置 | |
| JPH07219865A (ja) | 画像入力装置、画像出力装置及び情報処理装置 | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JP3077687B2 (ja) | データ転送方法及び画像処理装置 | |
| JP2511146B2 (ja) | デ―タ処理装置 | |
| JP3544219B2 (ja) | ファイル共用システム | |
| JP3002406B2 (ja) | グラフィックプロセッサ | |
| JP2834073B2 (ja) | グラフィックシステム | |
| JP3254814B2 (ja) | データ転送方法 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP2870200B2 (ja) | データ処理装置 | |
| JP3227274B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JP2864537B2 (ja) | 図式プログラム編集装置 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH01228016A (ja) | 高速画面表示方式 | |
| JPH05297928A (ja) | 数値制御装置の表示方法 | |
| JP2000311249A (ja) | グラフィック処理装置とそのグラフィックコマンド処理方法 | |
| JPH06119259A (ja) | 情報表現形式変換装置 | |
| JP2000035782A (ja) | 画像表示方法 | |
| JPH0459635B2 (ja) | ||
| JPS61286926A (ja) | 表示装置 | |
| JPH0193855A (ja) | 情報処理装置におけるメモリ制御方式 | |
| JPH04199284A (ja) | ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |