JPH0298749A - プログラムモニタ方式 - Google Patents
プログラムモニタ方式Info
- Publication number
- JPH0298749A JPH0298749A JP63250880A JP25088088A JPH0298749A JP H0298749 A JPH0298749 A JP H0298749A JP 63250880 A JP63250880 A JP 63250880A JP 25088088 A JP25088088 A JP 25088088A JP H0298749 A JPH0298749 A JP H0298749A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- peripheral
- memory
- peripheral cpu
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 230000010365 information processing Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサ方式に関し、特にそのプログ
ラムデバッグモニタの方式に関するものである。
ラムデバッグモニタの方式に関するものである。
従来、この種のマルチプロセッサ方式の情報処理装置に
おいて、その周辺ＣＰＵのプログラム開発や障害解析を
行うためのデバッグモニタが必要な場合には、以下のよ
うな手段が取られている。
おいて、その周辺ＣＰＵのプログラム開発や障害解析を
行うためのデバッグモニタが必要な場合には、以下のよ
うな手段が取られている。
■ Ｉσ（インサーキットエミュレータ）等の外部接続
型の開発ツールを使用する０ ■ 必要なＣＰＵに簡単な通信機能を付加し、これによ
シ外部のデータ端末等をコンソールとして使用可能なモ
ニタプログラムを組み込む。
型の開発ツールを使用する０ ■ 必要なＣＰＵに簡単な通信機能を付加し、これによ
シ外部のデータ端末等をコンソールとして使用可能なモ
ニタプログラムを組み込む。
■ キーボードやＣＲＴ等の操作指示機器の接続された
ＣＰＵとの通信機能を付加し、これＫよシ操作可能なモ
ニタプログラムを組み込む。
ＣＰＵとの通信機能を付加し、これＫよシ操作可能なモ
ニタプログラムを組み込む。
上述した３種類の手段のうち■の手段は、プログラムの
初期開発段階では問題ないが、装置出荷後の稼動中に障
害解析が必要になった場合等には、必要な開発ツールが
現場において即座に利用可能ではないという問題がある
。
初期開発段階では問題ないが、装置出荷後の稼動中に障
害解析が必要になった場合等には、必要な開発ツールが
現場において即座に利用可能ではないという問題がある
。
また、■の手段は、外部のデータ端末としてパーソナル
コンピュータ等の広く普及している機器を使用できるよ
うに設計しておけば、最近ではＬＡＰＴＯＰ型の可搬性
に優れたものも利用可能であシ、この点では上記■はど
の問題はない。しかしながら、周辺ＣＰＵは主ＣＰＵの
Ｉ１０制御や支援Ｆ／Ｗ用等の補助プロセッサとして設
けられる場合が多く、はとんどの場合、４ｂｉｔやｇｂ
ｉｔの小規模のマイクロプロセッサの使用が想定される
。従って、このような小規模のプロセッサに外部データ
端末との通信機能を前提とするモニタプログラムを組み
込むことは、Ｈ／Ｗ、Ｓハめ両面から大きな負担である
。
コンピュータ等の広く普及している機器を使用できるよ
うに設計しておけば、最近ではＬＡＰＴＯＰ型の可搬性
に優れたものも利用可能であシ、この点では上記■はど
の問題はない。しかしながら、周辺ＣＰＵは主ＣＰＵの
Ｉ１０制御や支援Ｆ／Ｗ用等の補助プロセッサとして設
けられる場合が多く、はとんどの場合、４ｂｉｔやｇｂ
ｉｔの小規模のマイクロプロセッサの使用が想定される
。従って、このような小規模のプロセッサに外部データ
端末との通信機能を前提とするモニタプログラムを組み
込むことは、Ｈ／Ｗ、Ｓハめ両面から大きな負担である
。
また、■の手段についても上述の■と同様の問題がある
。
。
このような問題点を解決するため、本発明のプログラム
モニタ方式は、ＣＲＴやキーボード等の操作指示機器の
接続された主ＣＰＵと主メモリ、及び周辺ＣＰＵと周辺
メモリとから構成されるマルチプロセッサ方式の情報処
理装置において、主ＣＰＵから周辺ＣＰＵのメモリ空間
をＩｌｏ ボートとしてインダイレクトにアクセス可能
とするインダイレクトアクセス機構と、周辺ＣＰＵのＨ
ＡＬＴ係号を制御する回路を有するものである。
モニタ方式は、ＣＲＴやキーボード等の操作指示機器の
接続された主ＣＰＵと主メモリ、及び周辺ＣＰＵと周辺
メモリとから構成されるマルチプロセッサ方式の情報処
理装置において、主ＣＰＵから周辺ＣＰＵのメモリ空間
をＩｌｏ ボートとしてインダイレクトにアクセス可能
とするインダイレクトアクセス機構と、周辺ＣＰＵのＨ
ＡＬＴ係号を制御する回路を有するものである。
したがって、本発明によれば、主ＣＰＵから周辺ＣＰＵ
のメモリ空間をＩ／Ｏポートとしてインダイレクトにア
クセス可能とし、周辺ＣＰＵのＨＡＬＴ信号を制御する
回路を付加することによシ、周辺ＣＰＵには特別なＳ／
％ＶやＨ／Ｗを付加することなく、主ＣＰＵから周辺Ｃ
ＰＵへのＨＡＬＴ信号の制御とメモリへのインダイレク
トアクセスのみにより実現できる０ 〔実施例〕 次に、本発明について図面を参照して説明する。
のメモリ空間をＩ／Ｏポートとしてインダイレクトにア
クセス可能とし、周辺ＣＰＵのＨＡＬＴ信号を制御する
回路を付加することによシ、周辺ＣＰＵには特別なＳ／
％ＶやＨ／Ｗを付加することなく、主ＣＰＵから周辺Ｃ
ＰＵへのＨＡＬＴ信号の制御とメモリへのインダイレク
トアクセスのみにより実現できる０ 〔実施例〕 次に、本発明について図面を参照して説明する。
図は本発明によるプログラムモニタ方式の一実施例を説
明するためのマルチプロセッサ方式のブロック構成図で
ある。同図において、主ＣＰＵ Ｉ Ｋはそのバス９を
介して主ＣＰＵメモリ２．操作指示機器制御回路３が接
続されておシ、この操作指示機器制御回路３には操作指
示機器４が接続されている。そして周辺ＣＰＵ ６は、
そのバス１０を介して周辺ＣＰＵメモリＴに接続されて
いる。
明するためのマルチプロセッサ方式のブロック構成図で
ある。同図において、主ＣＰＵ Ｉ Ｋはそのバス９を
介して主ＣＰＵメモリ２．操作指示機器制御回路３が接
続されておシ、この操作指示機器制御回路３には操作指
示機器４が接続されている。そして周辺ＣＰＵ ６は、
そのバス１０を介して周辺ＣＰＵメモリＴに接続されて
いる。
また、バス９には、周辺ＣＰＵ ８０ＨＡＬＴ信号に接
続され九ＨＡＬＴ信号制御回路５．及びバス１０に接続
されたインダイレクトアクセス制御回路８が接続されて
おシ、それぞれ主ＣＰＵ １からの周辺ＣＰＵ ６のＨ
ＡＩ、Ｔ信号制御、及び周辺ＣＰＵメモリＴへのインダ
イレクトアクセスを可能にしている。
続され九ＨＡＬＴ信号制御回路５．及びバス１０に接続
されたインダイレクトアクセス制御回路８が接続されて
おシ、それぞれ主ＣＰＵ １からの周辺ＣＰＵ ６のＨ
ＡＩ、Ｔ信号制御、及び周辺ＣＰＵメモリＴへのインダ
イレクトアクセスを可能にしている。
ここで、本発明のプログラムモニタ方式により用意され
たモニタコマンドの例の一覧表を下記第１表に示す。こ
れらのモニタコマンドを実行するモニタプログラムは、
王ＣＰＵメモリ２に格ｈ〕されている。
たモニタコマンドの例の一覧表を下記第１表に示す。こ
れらのモニタコマンドを実行するモニタプログラムは、
王ＣＰＵメモリ２に格ｈ〕されている。
第 １ 表
次に第１表の一覧表のうち、バイト／ワード型式による
メモリ内容の表示を例にとって、本発明のプログラムモ
ニタ方式の実現方法を説明する。
メモリ内容の表示を例にとって、本発明のプログラムモ
ニタ方式の実現方法を説明する。
操作者はまず、操作指示機器４によシ、モニタプログラ
ムに対し、バイト／ワード型式によるメモリ内容表示の
コマンドを入力する。このコマンドは、周辺ＣＰＵメモ
リＴの表示したいメモリアドレスの範囲指定をアーギュ
メントとして持つ。
ムに対し、バイト／ワード型式によるメモリ内容表示の
コマンドを入力する。このコマンドは、周辺ＣＰＵメモ
リＴの表示したいメモリアドレスの範囲指定をアーギュ
メントとして持つ。
つぎに、このコマンドを受けたモニタプログラムは、Ｈ
ＡＬＴ信号制御回路５に対し、周辺ＣＰＵ６のＨＡＬＴ
信号をオンにする命令を出力し、周辺ＣＰＵ６を停止さ
せた後、インダイレクトアクセス制御回路８よル、コマ
ンドのアーギュメントで指定された範囲のメモリ内容を
順次入力し、バイト／ワード型式にて操作指示機器４に
出力した後、ＨＡＬＴ信号制御回路５に対し、周辺ＣＰ
Ｕ ６のＨＡＬＴ信号をオフにする命令を出力して周辺
ＣＰＵ ６の動作を再開させておく。この動作順序は、
メモリ内容の書換えコマンドの場合も同様である。
ＡＬＴ信号制御回路５に対し、周辺ＣＰＵ６のＨＡＬＴ
信号をオンにする命令を出力し、周辺ＣＰＵ６を停止さ
せた後、インダイレクトアクセス制御回路８よル、コマ
ンドのアーギュメントで指定された範囲のメモリ内容を
順次入力し、バイト／ワード型式にて操作指示機器４に
出力した後、ＨＡＬＴ信号制御回路５に対し、周辺ＣＰ
Ｕ ６のＨＡＬＴ信号をオフにする命令を出力して周辺
ＣＰＵ ６の動作を再開させておく。この動作順序は、
メモリ内容の書換えコマンドの場合も同様である。
以上説明したように、本発明によるプログラムモニタ方
式は、周辺ＣＰＵには特別なＨ／Ｖ／ 、 Ｓ 、／ｖ
を必要とせず、主ＣＰＵの制御のみにより実現できるの
で、周辺ＣＰＵとして小規模なプロセッサが、使用され
ている場合でも、その能力に負担をかけることがないと
いう効果がおる０
式は、周辺ＣＰＵには特別なＨ／Ｖ／ 、 Ｓ 、／ｖ
を必要とせず、主ＣＰＵの制御のみにより実現できるの
で、周辺ＣＰＵとして小規模なプロセッサが、使用され
ている場合でも、その能力に負担をかけることがないと
いう効果がおる０
図は本発明のモニタプログラム方式の前提となるマルチ
プロセッサ方式の構成図である。 １・―鹸−主ＣＰｔＪ、２・φ・ψ主ＣＰＵメモリ、３
−・争φ操作指示機器制御回路、４・・・・操作指示機
器、５φ・ψ・ＨＡＬＴ信号制御回路、６・・・・周辺
ＣＰＵ、 ７・−・φ周辺ＣＰＵメモリ、８＠・Ｓ−イ
ノダイレクトアクセス制御回路、９φ・・−主ＣＰＵバ
ス、１０φ−’−周辺ＣＰＵバス。 特許出願人 日本電気株式会社
プロセッサ方式の構成図である。 １・―鹸−主ＣＰｔＪ、２・φ・ψ主ＣＰＵメモリ、３
−・争φ操作指示機器制御回路、４・・・・操作指示機
器、５φ・ψ・ＨＡＬＴ信号制御回路、６・・・・周辺
ＣＰＵ、 ７・−・φ周辺ＣＰＵメモリ、８＠・Ｓ−イ
ノダイレクトアクセス制御回路、９φ・・−主ＣＰＵバ
ス、１０φ−’−周辺ＣＰＵバス。 特許出願人 日本電気株式会社
Claims (1)
- ＣＲＴやキーボード等の操作指示機器の接続された主Ｃ
ＰＵと主メモリ、及び周辺ＣＰＵと周辺メモリとから構
成されるマルチプロセッサ方式の情報処理装置において
、主ＣＰＵから周辺ＣＰＵのメモリ空間をＩ／Ｏポート
としてインダイレクトにアクセス可能とするインダイレ
クトアクセス機構と、周辺ＣＰＵのＨＡＬＴ信号を制御
する回路を有することを特徴とするプログラムモニタ方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250880A JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250880A JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0298749A true JPH0298749A (ja) | 1990-04-11 |
| JP3001205B2 JP3001205B2 (ja) | 2000-01-24 |
Family
ID=17214387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63250880A Expired - Lifetime JP3001205B2 (ja) | 1988-10-06 | 1988-10-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001205B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197858B1 (en) | 1997-12-24 | 2001-03-06 | Toyoda Goesi Co., Ltd | Polyamide resin composition and fuel tank caps made of the same |
| JP2007141138A (ja) * | 2005-11-22 | 2007-06-07 | Kyocera Mita Corp | 情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242044A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Data processing system |
| JPS61195408A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | シ−ケンサ用モニタシステム |
| JPS62168242A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | サブプロセツサデバツク方式 |
-
1988
- 1988-10-06 JP JP63250880A patent/JP3001205B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242044A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Data processing system |
| JPS61195408A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | シ−ケンサ用モニタシステム |
| JPS62168242A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | サブプロセツサデバツク方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197858B1 (en) | 1997-12-24 | 2001-03-06 | Toyoda Goesi Co., Ltd | Polyamide resin composition and fuel tank caps made of the same |
| JP2007141138A (ja) * | 2005-11-22 | 2007-06-07 | Kyocera Mita Corp | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3001205B2 (ja) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7043717B2 (en) | Debugging apparatus and method | |
| JPH0298749A (ja) | プログラムモニタ方式 | |
| JP3716604B2 (ja) | 情報処理装置 | |
| JPS5856058A (ja) | 仮想計算機システムｃｐ常駐ボリユ−ムのｄａｓｄ共用管理方式 | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP2941807B2 (ja) | データ処理装置及び方法 | |
| JPH07152598A (ja) | インサーキット・エミュレータ | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JPS61204703A (ja) | エンジン制御コンピユ−タシステムの開発装置 | |
| JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JP2686801B2 (ja) | マイクロコンピュータのプログラム開発ツール | |
| JPH0395638A (ja) | デバッグ装置 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| KR100477138B1 (ko) | 퍼스널컴퓨터시스템 | |
| JPS63104148A (ja) | マイクロコンピユ−タ装置の開発装置 | |
| JPH10187480A (ja) | エミュレータ | |
| JPH05250201A (ja) | 制御装置の動作解析方法 | |
| JPS6091458A (ja) | マイクロプロセツサのプログラムデバツグ装置 | |
| JPH05173829A (ja) | エラー発生方法 | |
| JPH1153219A (ja) | ソフトウェア検証装置 | |
| JPS59718A (ja) | 仮想計算機システムにおけるオペレ−シヨン自動化方式 | |
| JPH02140840A (ja) | プログラムデバッグ方法 | |
| JPS6373336A (ja) | 特権プログラム呼出し方式 |