JP2852886B2 - 半導体応力センサ - Google Patents
半導体応力センサInfo
- Publication number
- JP2852886B2 JP2852886B2 JP7250210A JP25021095A JP2852886B2 JP 2852886 B2 JP2852886 B2 JP 2852886B2 JP 7250210 A JP7250210 A JP 7250210A JP 25021095 A JP25021095 A JP 25021095A JP 2852886 B2 JP2852886 B2 JP 2852886B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- layer
- semiconductor
- surface layer
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
- G01P15/124—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by semiconductor devices comprising at least one PN junction, e.g. transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S73/00—Measuring and testing
- Y10S73/04—Piezoelectric
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、圧力センサや加速
度センサなどに利用される半導体応力センサに関するも
のである。
度センサなどに利用される半導体応力センサに関するも
のである。
【０００２】
【従来の技術】本出願人の先願に係わる特公平７ー７０
１３号公報によれば、半導体基板内に電界効果トランジ
スタを形成し、この電界効果トランジスタの特性の変化
からこの半導体基板内に発生した応力を検出する半導体
応力センサが知られている。すなわち、電界効果トラン
ジスタに外力が加わると、ゲート電極とチャネル層の界
面に応力が発生して分極が現れ、電界効果トランジスタ
の閾値電圧が変化する。この閾値電圧の変化から加速
度、圧力等が検出される。
１３号公報によれば、半導体基板内に電界効果トランジ
スタを形成し、この電界効果トランジスタの特性の変化
からこの半導体基板内に発生した応力を検出する半導体
応力センサが知られている。すなわち、電界効果トラン
ジスタに外力が加わると、ゲート電極とチャネル層の界
面に応力が発生して分極が現れ、電界効果トランジスタ
の閾値電圧が変化する。この閾値電圧の変化から加速
度、圧力等が検出される。
【０００３】
【発明が解決しようとする課題】最近では、応力の発生
に伴って半導体中に生じる電気的物性の変化がセラミッ
クスなどにおけるように分極が発生するというだけでは
なく、応力によって半導体中の不純物密度が変化したと
等価な現象が発生すると考えられるようになっている。
少なくとも、圧縮応力によって半導体中のアクセプタ密
度が増加したと等価な現象が生じることは本発明者によ
っても確認されている。このような電気特性の応力依存
性に関する新たな見解に基づく最適の素子構成は未検討
の状態にある。すなわち、従来は、応力を検出するため
の電界効果トランジスタとして、増幅などを目的とした
汎用の電界効果トランジスタをそのまま転用してきた。
従って、本発明の目的は、発生応力の検出という固有の
用途に最適の構造の電界効果トランジスタを提供するこ
とにある。
に伴って半導体中に生じる電気的物性の変化がセラミッ
クスなどにおけるように分極が発生するというだけでは
なく、応力によって半導体中の不純物密度が変化したと
等価な現象が発生すると考えられるようになっている。
少なくとも、圧縮応力によって半導体中のアクセプタ密
度が増加したと等価な現象が生じることは本発明者によ
っても確認されている。このような電気特性の応力依存
性に関する新たな見解に基づく最適の素子構成は未検討
の状態にある。すなわち、従来は、応力を検出するため
の電界効果トランジスタとして、増幅などを目的とした
汎用の電界効果トランジスタをそのまま転用してきた。
従って、本発明の目的は、発生応力の検出という固有の
用途に最適の構造の電界効果トランジスタを提供するこ
とにある。
【０００４】
【課題を解決するための手段】本発明の半導体応力セン
サによれば、電界効果トランジスタのゲート電極直下の
半導体基板の表面に内部よりも高抵抗の表面層が形成さ
れ、応力発生に伴って高抵抗の表面層内に発生する電荷
がこの電界効果トランジスタの特性に顕著な変化を生じ
させるように構成されている。
サによれば、電界効果トランジスタのゲート電極直下の
半導体基板の表面に内部よりも高抵抗の表面層が形成さ
れ、応力発生に伴って高抵抗の表面層内に発生する電荷
がこの電界効果トランジスタの特性に顕著な変化を生じ
させるように構成されている。
【０００５】
【発明の実施の形態】本発明の実施の形態によれば、ゲ
ート電極直下の高抵抗の表面層は、基板の表面領域にド
ープされたドナーと、ゲート電極の形成時にこの表面領
域に発生する圧縮応力に基づき発生するアクセプタとが
ほぼ相殺し合うことによって形成される。そして、この
電界効果トランジスタは、圧縮応力の発生時に高抵抗の
表面層がｐ型に変化することに伴ってＪＦＥＴとなり、
引張り応力の発生時に高抵抗の表面層がｎ型に変化する
ことに伴ってＭＥＳＦＥＴとなる。
ート電極直下の高抵抗の表面層は、基板の表面領域にド
ープされたドナーと、ゲート電極の形成時にこの表面領
域に発生する圧縮応力に基づき発生するアクセプタとが
ほぼ相殺し合うことによって形成される。そして、この
電界効果トランジスタは、圧縮応力の発生時に高抵抗の
表面層がｐ型に変化することに伴ってＪＦＥＴとなり、
引張り応力の発生時に高抵抗の表面層がｎ型に変化する
ことに伴ってＭＥＳＦＥＴとなる。
【０００６】
【実施例】図１は、本発明の半導体応力センサの構成を
示す断面図である。この半導体応力センサを構成する電
界効果トランジスタは、半導体基板下部のｐ型高抵抗層
（ｐー）上にｎ型低抵抗（ｎ+ ）のソース拡散層ＳＤと
ドレイン拡散層ＤＤとが形成され、各拡散層の間に比較
的低抵抗のｎ型（ｎ）のチャネル層ＣＨが形成されてい
る。ソース拡散層ＳＤとドレイン拡散層ＤＤはそれぞれ
ソース電極Ｓとドレイン電極Ｄとに接続され、チャネル
層ＣＨの表面にはゲート電極Ｇが形成されている。そし
て、ゲート電極Ｇと接触するチャネル層ＣＨの表面領域
には、高抵抗の表面層ＳＬが形成されている。このよう
に、チャネル層ＣＨは比較的低抵抗の内部チャネル層Ｂ
Ｌと、高抵抗の表面チャネル層ＳＬとから構成される。
示す断面図である。この半導体応力センサを構成する電
界効果トランジスタは、半導体基板下部のｐ型高抵抗層
（ｐー）上にｎ型低抵抗（ｎ+ ）のソース拡散層ＳＤと
ドレイン拡散層ＤＤとが形成され、各拡散層の間に比較
的低抵抗のｎ型（ｎ）のチャネル層ＣＨが形成されてい
る。ソース拡散層ＳＤとドレイン拡散層ＤＤはそれぞれ
ソース電極Ｓとドレイン電極Ｄとに接続され、チャネル
層ＣＨの表面にはゲート電極Ｇが形成されている。そし
て、ゲート電極Ｇと接触するチャネル層ＣＨの表面領域
には、高抵抗の表面層ＳＬが形成されている。このよう
に、チャネル層ＣＨは比較的低抵抗の内部チャネル層Ｂ
Ｌと、高抵抗の表面チャネル層ＳＬとから構成される。
【０００７】高抵抗の表面チャネル層ＳＬは、基板の表
面領域にドーピングされたドナーと、ゲート電極形成時
にこのチャネル層の表面に発生する圧縮応力に基づき発
生するアクセプタとがほぼ相殺し合うことによって形成
されている。なお、ゲート電極形成に伴って発生する圧
縮応力は、ゲート電極の素材となる金属材料と、半導体
材料との熱膨張係数と剛性の相違に起因する熱歪みに基
づき発生する熱応力であり、このような熱応力の大きさ
はゲートを形成するための金属材料の種類や熱処理温度
などを変化させることにより所望の値となるように制御
できる。
面領域にドーピングされたドナーと、ゲート電極形成時
にこのチャネル層の表面に発生する圧縮応力に基づき発
生するアクセプタとがほぼ相殺し合うことによって形成
されている。なお、ゲート電極形成に伴って発生する圧
縮応力は、ゲート電極の素材となる金属材料と、半導体
材料との熱膨張係数と剛性の相違に起因する熱歪みに基
づき発生する熱応力であり、このような熱応力の大きさ
はゲートを形成するための金属材料の種類や熱処理温度
などを変化させることにより所望の値となるように制御
できる。
【０００８】図１の電界効果トランジスタが形成された
半導体基板が片持ち梁状に保持され、ソース・ドレイン
電流の変化に基づき加速度が検出される。検出対象の最
大加速度に伴って最大の圧縮応力と引張り応力が発生す
るが、まず、最大の圧縮応力に基づき表面層ＳＬ内に発
生するアクセプタの最大量Ｎamaxを、本発明者の経験等
に基づき100Gで１０15cmー3程度と見積る。次に、ゲート
直下の表面チャネル層ＳＬにドープすべきドナーの密度
Ｎｄを上記Ｎamaxとほぼ同量の１０15 cm ー3程度とす
る。そして、このドナー密度を相殺して高抵抗層を形成
するためにゲート形成時の圧縮応力によって発生させる
アクセプタの密度を同じく１０15 cm ー3程度とする。
半導体基板が片持ち梁状に保持され、ソース・ドレイン
電流の変化に基づき加速度が検出される。検出対象の最
大加速度に伴って最大の圧縮応力と引張り応力が発生す
るが、まず、最大の圧縮応力に基づき表面層ＳＬ内に発
生するアクセプタの最大量Ｎamaxを、本発明者の経験等
に基づき100Gで１０15cmー3程度と見積る。次に、ゲート
直下の表面チャネル層ＳＬにドープすべきドナーの密度
Ｎｄを上記Ｎamaxとほぼ同量の１０15 cm ー3程度とす
る。そして、このドナー密度を相殺して高抵抗層を形成
するためにゲート形成時の圧縮応力によって発生させる
アクセプタの密度を同じく１０15 cm ー3程度とする。
【０００９】このようにすると、加速度が作用しない状
態では、１０15 cm ー3程度のドープされたドナーと電極
形成時の熱応力によるほぼ等量のアクセプタとが相殺し
あって真性半導体に近い状態となり高抵抗の状態とな
る。この表面層ＳＬに最大加速度が作用して最大の圧縮
応力が発生すると、アクセプタの密度が１０15 cm ー3程
度増加し、ドナー密度との差し引きで１０15 cm ー3程度
の密度の正味のアクセプタが発生する。この状態では、
ゲート電極の直下の表面チャネル層ＳＬと内部チャネル
層ＢＬとの間にｐｎ接合が形成され、電界効果トランジ
スタはＪＦＥＴとして機能する。
態では、１０15 cm ー3程度のドープされたドナーと電極
形成時の熱応力によるほぼ等量のアクセプタとが相殺し
あって真性半導体に近い状態となり高抵抗の状態とな
る。この表面層ＳＬに最大加速度が作用して最大の圧縮
応力が発生すると、アクセプタの密度が１０15 cm ー3程
度増加し、ドナー密度との差し引きで１０15 cm ー3程度
の密度の正味のアクセプタが発生する。この状態では、
ゲート電極の直下の表面チャネル層ＳＬと内部チャネル
層ＢＬとの間にｐｎ接合が形成され、電界効果トランジ
スタはＪＦＥＴとして機能する。
【００１０】この表面層に逆向きに最大加速度が加えら
れるこことによって最大の引張り応力が発生すると、ゲ
ート形成時の熱応力に基づき発生した圧縮応力が加速度
に基づき発生した最大の引張り応力によってほぼ相殺さ
れることにより、この熱応力に基づき発生していた１０
15 cm ー3程度の密度のアクセプタがほぼゼロになる。こ
の結果、表面チャネル層ＳＬに差し引き１０15 cm ー3程
度の密度のドナーが出現する。この状態では、表面層Ｓ
Ｌはｎ型層となりこの電界効果トランジスタはＭＥＳＦ
ＥＴとして機能する。
れるこことによって最大の引張り応力が発生すると、ゲ
ート形成時の熱応力に基づき発生した圧縮応力が加速度
に基づき発生した最大の引張り応力によってほぼ相殺さ
れることにより、この熱応力に基づき発生していた１０
15 cm ー3程度の密度のアクセプタがほぼゼロになる。こ
の結果、表面チャネル層ＳＬに差し引き１０15 cm ー3程
度の密度のドナーが出現する。この状態では、表面層Ｓ
Ｌはｎ型層となりこの電界効果トランジスタはＭＥＳＦ
ＥＴとして機能する。
【００１１】上述のように、本実施例の半導体応力セン
サは、作用する加速度の極性に応じてＪＦＥＴとＭＥＳ
ＦＥＴの動作を交番するが、各ＦＥＴのソース・ドレイ
ン電流をｐｎ接合の空乏層の幅で制御するか、ショット
キー障壁の空乏層の幅で制御するかの違いだけであり、
動作原理に本質的な差異はない。すなわち、内部チャネ
ル層ＢＬの深さをＤとし、この内部チャネル層ＢＬ内に
形成される空乏層の厚みをｄとすると、ソース・ドレイ
ン電流Ｉdsは上記空乏層ｄの厚みに依存して次式のよう
に変化する。 Ｉds≒Ｉdso ( Ｄ−ｄ）／Ｄ ・・・（１）
サは、作用する加速度の極性に応じてＪＦＥＴとＭＥＳ
ＦＥＴの動作を交番するが、各ＦＥＴのソース・ドレイ
ン電流をｐｎ接合の空乏層の幅で制御するか、ショット
キー障壁の空乏層の幅で制御するかの違いだけであり、
動作原理に本質的な差異はない。すなわち、内部チャネ
ル層ＢＬの深さをＤとし、この内部チャネル層ＢＬ内に
形成される空乏層の厚みをｄとすると、ソース・ドレイ
ン電流Ｉdsは上記空乏層ｄの厚みに依存して次式のよう
に変化する。 Ｉds≒Ｉdso ( Ｄ−ｄ）／Ｄ ・・・（１）
【００１２】そして空乏層の厚みｄは、ｐｎ空乏層の場
合 ｄ＝〔２εs εo Na（Vbi −Vg)/(qNd( Na−Nd )) 〕1/2 ・・・（２） となり、ショットキー空乏層の場合には、 ｄ＝〔２εs εo （Vbi −Vg)/(qNd) 〕1/2 ・・・（３） となる。ここで、εs εo は半導体基板の誘電率、Vbi
は障壁のビルトイン・ポテンシャル、Vgはゲート電圧、
ｑは電子の電荷、Ndはアクセプタ密度である。
合 ｄ＝〔２εs εo Na（Vbi −Vg)/(qNd( Na−Nd )) 〕1/2 ・・・（２） となり、ショットキー空乏層の場合には、 ｄ＝〔２εs εo （Vbi −Vg)/(qNd) 〕1/2 ・・・（３） となる。ここで、εs εo は半導体基板の誘電率、Vbi
は障壁のビルトイン・ポテンシャル、Vgはゲート電圧、
ｑは電子の電荷、Ndはアクセプタ密度である。
【００１３】（１）式乃至（３）式を参照すれば明らか
なように、加速度の作用に基づきソース・ドレイン電流
の大きな変化を生じさせるには、空乏層の幅ｄの大幅な
変化が必要であり、そのためには差引きの不純物密度Ｎ
ａ−Ｎｄの絶対値が発生応力に基づき数桁にわたって大
幅に変化する必要がある。本実施例の半導体応力センサ
は、上述したように、加速度の作用に基づきＮａ−Ｎｄ
の絶対値が数桁にわたって大幅に変化し、これに伴い空
乏層の幅ｄが大幅に変化するため、極めて高感度の応力
センサが実現される。
なように、加速度の作用に基づきソース・ドレイン電流
の大きな変化を生じさせるには、空乏層の幅ｄの大幅な
変化が必要であり、そのためには差引きの不純物密度Ｎ
ａ−Ｎｄの絶対値が発生応力に基づき数桁にわたって大
幅に変化する必要がある。本実施例の半導体応力センサ
は、上述したように、加速度の作用に基づきＮａ−Ｎｄ
の絶対値が数桁にわたって大幅に変化し、これに伴い空
乏層の幅ｄが大幅に変化するため、極めて高感度の応力
センサが実現される。
【００１４】図２は、本実施例に関するシミュレーショ
ンに使用した基板内の不純物密度分布を示しており、横
軸はゲート直下の基板表面からの深さ（μｍ）であり、
縦軸は各深さにおける不純物密度（Ｎａ−Ｎｄ）の絶対
値ｃｍ−３である。ゲート電極直下の表面チャネル層
は、表面からの深さが０．０２μｍ〜０．０４μｍの範
囲でドナー密度が１０１５ｃｍ−３前後の領域と、表面
から深さ０．０２μｍまでの更に低いドナー密度の領域
とに分けられている。内部チャネル層は、深さ約０．３
μｍにわたる比較的低抵抗の８×１０１６ｃｍ−３のｎ
型層から形成されている。
ンに使用した基板内の不純物密度分布を示しており、横
軸はゲート直下の基板表面からの深さ（μｍ）であり、
縦軸は各深さにおける不純物密度（Ｎａ−Ｎｄ）の絶対
値ｃｍ−３である。ゲート電極直下の表面チャネル層
は、表面からの深さが０．０２μｍ〜０．０４μｍの範
囲でドナー密度が１０１５ｃｍ−３前後の領域と、表面
から深さ０．０２μｍまでの更に低いドナー密度の領域
とに分けられている。内部チャネル層は、深さ約０．３
μｍにわたる比較的低抵抗の８×１０１６ｃｍ−３のｎ
型層から形成されている。
【００１５】図１の構成と図２の不純物の分布のもと
で、表面から深さ0.02μｍまでの表面領域で発生した圧
縮／引張り応力に基づくアクセプタの増減に伴いこの領
域内の不純物密度（Ｎａ−Ｎｄ）の絶対値が変化した場
合の、ソース・ドレイン電流の変化の様子を（１）式乃
至（３）式に従って算定すると、図３に示す結果が得ら
れる。
で、表面から深さ0.02μｍまでの表面領域で発生した圧
縮／引張り応力に基づくアクセプタの増減に伴いこの領
域内の不純物密度（Ｎａ−Ｎｄ）の絶対値が変化した場
合の、ソース・ドレイン電流の変化の様子を（１）式乃
至（３）式に従って算定すると、図３に示す結果が得ら
れる。
【００１６】圧縮応力の増加に伴う表面層ＳＬ内のアク
セプタ濃度Ｎａの増加につれて、ｎ型の内部チャネル層
ＢＬ内に広がる空乏層の幅が増加してこの内部チャネル
層ＢＬの厚みが減少し、ソース・ドレイン電流Ｉｄｓが
減少する。圧縮応力の減少に伴ってアクセプタ濃度が減
少すると、内部チャネル層ＢＬ内に広がる空乏層の幅が
減少してこの内部チャネル層ＢＬの厚みが増加し、ソー
ス・ドレイン電流Ｉｄｓが増加する。更に、アクセプタ
濃度を減少させようとしても、一定量の真性キャリア
（ＧａＡｓでは室温で1.79×１０6cm ー3）以下には減少
せず、ソース・ドレイン電流は一定値になる。
セプタ濃度Ｎａの増加につれて、ｎ型の内部チャネル層
ＢＬ内に広がる空乏層の幅が増加してこの内部チャネル
層ＢＬの厚みが減少し、ソース・ドレイン電流Ｉｄｓが
減少する。圧縮応力の減少に伴ってアクセプタ濃度が減
少すると、内部チャネル層ＢＬ内に広がる空乏層の幅が
減少してこの内部チャネル層ＢＬの厚みが増加し、ソー
ス・ドレイン電流Ｉｄｓが増加する。更に、アクセプタ
濃度を減少させようとしても、一定量の真性キャリア
（ＧａＡｓでは室温で1.79×１０6cm ー3）以下には減少
せず、ソース・ドレイン電流は一定値になる。
【００１７】次に、引張り応力の増加に伴う表面層ＳＬ
内のアクセプタの密度の減少に伴うドナー密度Ｎｄの増
加につれて、内部チャネル層ＢＬ内に広がる空乏層の幅
が更に減少して内部チャネル層ＢＬの厚みが更に増加
し、この結果ソース・ドレイン電流Ｉｄｓが更に増加す
る。この結果この実施例の半導体応力センサでは、加速
度の作用によってソース・ドレイン電流が従来のものよ
りも１桁程度大きな数十ｍＡにもわたって変化する。
内のアクセプタの密度の減少に伴うドナー密度Ｎｄの増
加につれて、内部チャネル層ＢＬ内に広がる空乏層の幅
が更に減少して内部チャネル層ＢＬの厚みが更に増加
し、この結果ソース・ドレイン電流Ｉｄｓが更に増加す
る。この結果この実施例の半導体応力センサでは、加速
度の作用によってソース・ドレイン電流が従来のものよ
りも１桁程度大きな数十ｍＡにもわたって変化する。
【００１８】図４は、シミュレーション結果に基づいて
試作した半導体応力センサ内の不純物密度の分布の一例
と、従来の半導体応力センサ内の典型的な不純物密度の
分布の一例とを対比しながら示している。実線の曲線は
本試作例によるものであり、表面領域では、電極形成に
伴う圧縮応力に基づき発生したアクセプタによってドナ
ーが相殺され、表面の直下では高抵抗のｐ型層に反転し
ている。これに対して、一点鎖線で示す曲線は、従来の
典型的な半導体応力センサの不純物密度分布であり、ゲ
ート電極との間のオーミック抵抗を下げるためと、表面
準位の悪影響を回避するために、表面直下に高濃度のｎ
型層が形成さていた。
試作した半導体応力センサ内の不純物密度の分布の一例
と、従来の半導体応力センサ内の典型的な不純物密度の
分布の一例とを対比しながら示している。実線の曲線は
本試作例によるものであり、表面領域では、電極形成に
伴う圧縮応力に基づき発生したアクセプタによってドナ
ーが相殺され、表面の直下では高抵抗のｐ型層に反転し
ている。これに対して、一点鎖線で示す曲線は、従来の
典型的な半導体応力センサの不純物密度分布であり、ゲ
ート電極との間のオーミック抵抗を下げるためと、表面
準位の悪影響を回避するために、表面直下に高濃度のｎ
型層が形成さていた。
【００１９】図５は、図４に実線で示した本試作例の応
力センサの不純物分布と一点鎖点で示した従来の応力セ
ンサの不純物分布のそれぞれについて、ソース・ドレイ
ン電流Ｉsdとゲート・ソース間電圧Ｖgsとの関係を示す
特性図である。点線は曲げによる引っ張応力の発生前の
特性であり、実線と一点鎖線はそれぞれ本実施例と従来
例のセンサにおける曲げによる引張り応力の発生後の特
性である。従来のものではソース・ドレイン電流は数mA
しか変化しないが、本試作例のセンサでは数十mAも変化
する。このように、本試作例の半導体応力センサでは、
従来のものに比べて１桁程度感度が向上することが実験
的に明らかになった。
力センサの不純物分布と一点鎖点で示した従来の応力セ
ンサの不純物分布のそれぞれについて、ソース・ドレイ
ン電流Ｉsdとゲート・ソース間電圧Ｖgsとの関係を示す
特性図である。点線は曲げによる引っ張応力の発生前の
特性であり、実線と一点鎖線はそれぞれ本実施例と従来
例のセンサにおける曲げによる引張り応力の発生後の特
性である。従来のものではソース・ドレイン電流は数mA
しか変化しないが、本試作例のセンサでは数十mAも変化
する。このように、本試作例の半導体応力センサでは、
従来のものに比べて１桁程度感度が向上することが実験
的に明らかになった。
【００２０】次に、図１に示した半導体応力センサの製
造方法について図６乃至図９の各断面図を参照しながら
説明する。まず、図６（Ａ）に示すように、(100)GaAs
基板上にエッチストップ層となるAlGaAs層を３μｍ程度
エピタキシャル成長させ、続いてこの上にｐ型（6.5 ×
１０15cmー3 ）のGaAs層を１０μｍ程度エピタキシャル
成長させる。この後、マス０パターンの合わせマークを
作成する。
造方法について図６乃至図９の各断面図を参照しながら
説明する。まず、図６（Ａ）に示すように、(100)GaAs
基板上にエッチストップ層となるAlGaAs層を３μｍ程度
エピタキシャル成長させ、続いてこの上にｐ型（6.5 ×
１０15cmー3 ）のGaAs層を１０μｍ程度エピタキシャル
成長させる。この後、マス０パターンの合わせマークを
作成する。
【００２１】すなわち、基板表面にフォトレジストを塗
布し、順次プリベーク、露光、現像及びポストべークを
行ってフォトレジスト膜のパタンを形成したのち、H2SO
4 系のエッチング液で基板表面のGaAs層をエッチングす
ることにより合わせマークを作成したのち、フォトレジ
スト膜を除去する。以下では簡単のため、フォトレジス
トの塗布、プリベーク、露光、現像及びポストベークを
含む一連の工程を単に、フォトレジスト・パタンの形成
と称する。また、作成したフォトレジスト・パタンの除
去は、アセトンによる溶解除去とアッシング装置による
灰化処理などでよって行われる。
布し、順次プリベーク、露光、現像及びポストべークを
行ってフォトレジスト膜のパタンを形成したのち、H2SO
4 系のエッチング液で基板表面のGaAs層をエッチングす
ることにより合わせマークを作成したのち、フォトレジ
スト膜を除去する。以下では簡単のため、フォトレジス
トの塗布、プリベーク、露光、現像及びポストベークを
含む一連の工程を単に、フォトレジスト・パタンの形成
と称する。また、作成したフォトレジスト・パタンの除
去は、アセトンによる溶解除去とアッシング装置による
灰化処理などでよって行われる。
【００２２】次に、図６（Ｂ）に示すように、フォトレ
ジスト・パタンを形成し、ｎ型不純物としてＳｉを200
KV、 2×1012ｃｍー2 の条件でイオン注入することによ
り活性層を形成したのち、フォトレジスト・パタンを除
去する。表面準位の影響を抑えるための高濃度ｎ型不純
物ｎ+ の注入を行うためにフォトレジスト・パタンを形
成し、図６（Ｃ）に示すように、Siを160KV 、5 ×１０
12ｃｍー2 の条件でイオン注入し、フォトレジスト・パ
タンを除去する。この注入量は、表面準位の影響を抑
え、かつゲートリークもデバイス特性上影響が出ないよ
うになっている。
ジスト・パタンを形成し、ｎ型不純物としてＳｉを200
KV、 2×1012ｃｍー2 の条件でイオン注入することによ
り活性層を形成したのち、フォトレジスト・パタンを除
去する。表面準位の影響を抑えるための高濃度ｎ型不純
物ｎ+ の注入を行うためにフォトレジスト・パタンを形
成し、図６（Ｃ）に示すように、Siを160KV 、5 ×１０
12ｃｍー2 の条件でイオン注入し、フォトレジスト・パ
タンを除去する。この注入量は、表面準位の影響を抑
え、かつゲートリークもデバイス特性上影響が出ないよ
うになっている。
【００２３】続いて、過度の拡散を抑制するためのラン
プアニール (昇温レート 200o C/sec 、 900o C で 5se
c 間保持) の条件のもとでイオン注入した不純物の活性
化を行う。次に、図６（Ｄ）に示すように、TiとW の層
をそれぞれ300 Åと4000Åずつスパッタリングにより堆
積させたのちフォトレジスト・パタンを作成し、CF4＋O
2ガスを用いた反応性イオンエッチング(RIE) により Ti
/W の層をエッチングすることによりゲート電極Ｇを作
成し、フォトレジストを除去する。ここで、Tiは高ヤン
グ率のＷのGaAsへの密着性を改良する目的で使用されて
いる。
プアニール (昇温レート 200o C/sec 、 900o C で 5se
c 間保持) の条件のもとでイオン注入した不純物の活性
化を行う。次に、図６（Ｄ）に示すように、TiとW の層
をそれぞれ300 Åと4000Åずつスパッタリングにより堆
積させたのちフォトレジスト・パタンを作成し、CF4＋O
2ガスを用いた反応性イオンエッチング(RIE) により Ti
/W の層をエッチングすることによりゲート電極Ｇを作
成し、フォトレジストを除去する。ここで、Tiは高ヤン
グ率のＷのGaAsへの密着性を改良する目的で使用されて
いる。
【００２４】更に、フォトレジスト・パタンを作成し、
蒸着によりAuGeの層とNiの層をそれぞれ1000Åと200 Å
ずつ堆積し、リフトオフによりフォトレジスト・パタン
と共に余分な金属層を除去したのち、熱処理によって合
金化させることによりソースとドレインのオーミック電
極を作成する( 図７（Ａ））。ただし、この工程では、
フォトレジストとしてリフトオフが可能な逆テーパー形
状が得られるネガレジストを使用する。このフォトレジ
スト・パタンの形成工程は、フォトレジストの塗布、プ
リべーク、露光、ポストベーク、フォトレジスト重合の
ための全面露光、現像から成る。
蒸着によりAuGeの層とNiの層をそれぞれ1000Åと200 Å
ずつ堆積し、リフトオフによりフォトレジスト・パタン
と共に余分な金属層を除去したのち、熱処理によって合
金化させることによりソースとドレインのオーミック電
極を作成する( 図７（Ａ））。ただし、この工程では、
フォトレジストとしてリフトオフが可能な逆テーパー形
状が得られるネガレジストを使用する。このフォトレジ
スト・パタンの形成工程は、フォトレジストの塗布、プ
リべーク、露光、ポストベーク、フォトレジスト重合の
ための全面露光、現像から成る。
【００２５】続いて、図７（Ｂ）に示すように、フォト
ニース（感光ポリイミド材料）を回転塗布し、プリベー
クしたのち、ゲート、ドレイン及びソースの各領域のコ
ンタクトホールのパターンを露光し、現像したのち、熱
処理を行ってフォトニースから余分な溶剤を蒸発させる
ことにより表面保護・層間膜を形成する。次に、図７
（Ｃ）に示すように、TiとAuの層を蒸着によりそれぞれ
500 Åと10000 Åずつ堆積させたのち、フォトレジスト
・パタンを形成し、Auの層についてはKI/I2 系のエッチ
ング液により、Tiの層についてはHF系のエッチング液で
それぞれエッチングすることにより、配線を形成したの
ちフォトレジスト・パタンを除去する。
ニース（感光ポリイミド材料）を回転塗布し、プリベー
クしたのち、ゲート、ドレイン及びソースの各領域のコ
ンタクトホールのパターンを露光し、現像したのち、熱
処理を行ってフォトニースから余分な溶剤を蒸発させる
ことにより表面保護・層間膜を形成する。次に、図７
（Ｃ）に示すように、TiとAuの層を蒸着によりそれぞれ
500 Åと10000 Åずつ堆積させたのち、フォトレジスト
・パタンを形成し、Auの層についてはKI/I2 系のエッチ
ング液により、Tiの層についてはHF系のエッチング液で
それぞれエッチングすることにより、配線を形成したの
ちフォトレジスト・パタンを除去する。
【００２６】この後、図８（Ａ）に示すように、フォト
レジスト・パタンを作成し、H2SO4系のエッチング液でA
lGaAs層を突き抜ける深さまで周辺部分をエッチングす
る。両面マスクアライナを用いて裏面にフォトレジスト
・パタンを作成し、H2SO4 系のエッチング液でGaAs層を
エッチングすることによりダイシングパタンを形成す
る。ただし、表面がエッチングされないように表面にレ
ジストを塗布しておき、最後にこれを除去する。
レジスト・パタンを作成し、H2SO4系のエッチング液でA
lGaAs層を突き抜ける深さまで周辺部分をエッチングす
る。両面マスクアライナを用いて裏面にフォトレジスト
・パタンを作成し、H2SO4 系のエッチング液でGaAs層を
エッチングすることによりダイシングパタンを形成す
る。ただし、表面がエッチングされないように表面にレ
ジストを塗布しておき、最後にこれを除去する。
【００２７】次に、図８（Ｂ）に示すように、両面マス
クアライナを用いて裏面にフォトレジスト・パタンを形
成し、ガラス板上に表面を下向きにしてワックスを用い
て張り付けたのち、スピンエッチング装置でNH4OH/H2O2
系のエッチング液でGaAsとAlGaAsの選択エッチングを行
い、最初の工程で作成したエピタキシャル層についてカ
ンチレバー形状とする。最後に、ダイシング装置でチッ
プへの細断を行い、溶剤を用いてワックスを溶かし、各
チップをガラス板から剥離除去することにより図９に示
すようなチップ状のセンサが完成する。
クアライナを用いて裏面にフォトレジスト・パタンを形
成し、ガラス板上に表面を下向きにしてワックスを用い
て張り付けたのち、スピンエッチング装置でNH4OH/H2O2
系のエッチング液でGaAsとAlGaAsの選択エッチングを行
い、最初の工程で作成したエピタキシャル層についてカ
ンチレバー形状とする。最後に、ダイシング装置でチッ
プへの細断を行い、溶剤を用いてワックスを溶かし、各
チップをガラス板から剥離除去することにより図９に示
すようなチップ状のセンサが完成する。
【００２８】以上、ゲート電極の形成に伴う熱歪みを圧
縮応力のバイアスとして利用する構成を例示した。しか
しながら、本発明はこのような構成に限定されるもので
はない。
縮応力のバイアスとして利用する構成を例示した。しか
しながら、本発明はこのような構成に限定されるもので
はない。
【００２９】
【発明の効果】以上詳細に説明したように、本発明の半
導体応力センサによれば、電界効果トランジスタのゲー
ト電極直下の半導体基板の表面に内部よりも高抵抗の表
面層が形成される構成であるから、応力発生に伴って高
抵抗の表面層内に発生する電荷がこの電界効果トランジ
スタの特性に顕著な変化を生じさせることなり、従来の
センサに比べて感度が大幅に向上するという効果が奏さ
れる。
導体応力センサによれば、電界効果トランジスタのゲー
ト電極直下の半導体基板の表面に内部よりも高抵抗の表
面層が形成される構成であるから、応力発生に伴って高
抵抗の表面層内に発生する電荷がこの電界効果トランジ
スタの特性に顕著な変化を生じさせることなり、従来の
センサに比べて感度が大幅に向上するという効果が奏さ
れる。
【図１】本発明の一実施例の半導体応力センサの構成を
示す断面図である。
示す断面図である。
【図２】図１の半導体応力センサのチャネル内の表面か
らの深さと不純物密度との関係を示す概念図である。
らの深さと不純物密度との関係を示す概念図である。
【図３】図１と図２の半導体応力センサに応力に基づと
不純物密度の変化を生じさせた場合のソース・ドレイン
電流の変化を示す特性図である。
不純物密度の変化を生じさせた場合のソース・ドレイン
電流の変化を示す特性図である。
【図４】本発明の一実施例の半導体応力センサの不純物
密度分布を従来の半導体応力センサの典型的な不純物密
度分布と比較して示す概念図である。
密度分布を従来の半導体応力センサの典型的な不純物密
度分布と比較して示す概念図である。
【図５】図３に示した不純物密度分布を有する本発明の
一実施例の半導体応力センサと従来の典型的な半導体応
力センサのそれぞれについて、ソース・ドレイン電流と
ソース・ゲート電圧との関係を比較して示す特性図であ
る。
一実施例の半導体応力センサと従来の典型的な半導体応
力センサのそれぞれについて、ソース・ドレイン電流と
ソース・ゲート電圧との関係を比較して示す特性図であ
る。
【図６】本発明の一実施例の半導体応力センサの製造方
法を説明する断面図である。
法を説明する断面図である。
【図７】本発明の一実施例の半導体応力センサの製造方
法を説明する断面図である。
法を説明する断面図である。
【図８】本発明の一実施例の半導体応力センサの製造方
法を説明する断面図である。
法を説明する断面図である。
【図９】本発明の一実施例の半導体応力センサの外観を
示す斜視図である。
示す斜視図である。
SD ソース拡散層 DD ドレイン拡散層 CH チャネル層 SL 表面チャネル層 BL 内部チャネル層 G ゲート電極 S ソース電極 D ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/84 G01L 1/00 G01P 15/12
Claims (3)
- 【請求項１】半導体基板上に形成された電界効果トラン
ジスタの出力の変化からこの電界効果トランジスタ内で
発生した応力を検出する半導体応力センサにおいて、 ゲート電極直下の半導体基板の表面に内部よりも高抵抗
の表面層を形成したことを特徴とする半導体応力セン
サ。 - 【請求項２】 請求項１において、 前記高抵抗の表面層は、この表面層内にドープされたド
ナーと、前記ゲート電極の形成時にこの表面層内に発生
する圧縮応力に基づき発生するアクセプタとがほぼ相殺
し合うことよって形成されることを特徴とする半導体応
力センサ。 - 【請求項３】 請求項１又は２において、 前記電界効果トランジスタは、圧縮応力の発生時に前記
高抵抗の表面層がｐ型に変化することに伴いJFETとして
動作し、引張り応力の発生時に前記高抵抗の表面層がｎ
型に変化することに伴いMESFETとして動作することを特
徴とする半導体応力センサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250210A JP2852886B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体応力センサ |
| EP96113826A EP0763744B1 (en) | 1995-09-04 | 1996-08-29 | Semiconductor stress sensor |
| DE69606817T DE69606817T2 (de) | 1995-09-04 | 1996-08-29 | Halbleitermessaufnehmer für mechanische Spannungen |
| US08/707,461 US5770803A (en) | 1995-09-04 | 1996-09-04 | Semiconductor stress sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250210A JP2852886B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体応力センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974208A JPH0974208A (ja) | 1997-03-18 |
| JP2852886B2 true JP2852886B2 (ja) | 1999-02-03 |
Family
ID=17204466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250210A Expired - Fee Related JP2852886B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体応力センサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5770803A (ja) |
| EP (1) | EP0763744B1 (ja) |
| JP (1) | JP2852886B2 (ja) |
| DE (1) | DE69606817T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19808928B4 (de) * | 1998-03-03 | 2008-07-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Kraft/Drehmomentsensor |
| US6278379B1 (en) * | 1998-04-02 | 2001-08-21 | Georgia Tech Research Corporation | System, method, and sensors for sensing physical properties |
| US7012306B2 (en) * | 2001-03-07 | 2006-03-14 | Acreo Ab | Electrochemical device |
| GB0206509D0 (en) | 2002-03-20 | 2002-05-01 | Qinetiq Ltd | Micro-Electromechanical systems |
| JP4832723B2 (ja) * | 2004-03-29 | 2011-12-07 | 日本碍子株式会社 | 能動的高抵抗半導体層を有する半導体装置 |
| US7798703B2 (en) * | 2007-05-09 | 2010-09-21 | Infineon Technologies Ag | Apparatus and method for measuring local surface temperature of semiconductor device |
| CN105136344B (zh) * | 2015-08-15 | 2018-02-09 | 福州大学 | 非匀强电场型机器人触觉传感器及其检测方法 |
| DE102021206134A1 (de) * | 2021-06-16 | 2022-12-22 | Robert Bosch Gesellschaft mit beschränkter Haftung | Stress- und/oder Dehnungsmesszelle für ein Stress- und/oder Dehnungsmesssystem |
| CN117109782B (zh) * | 2023-08-31 | 2024-07-26 | 广州埔慧科技有限公司 | 压力传感器及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582690A (en) * | 1969-06-09 | 1971-06-01 | Gen Electric | Semiconductor strain sensor with controlled sensitivity |
| US4191057A (en) * | 1978-06-28 | 1980-03-04 | Gould Inc. | Inversion layer sprain gauge |
| JPS5995420A (ja) * | 1982-11-24 | 1984-06-01 | Hitachi Ltd | Ｍｏｓ型センサ |
| US4777517A (en) * | 1984-11-29 | 1988-10-11 | Fujitsu Limited | Compound semiconductor integrated circuit device |
| JPS61153537A (ja) * | 1984-12-26 | 1986-07-12 | Fujitsu Ltd | 半導体圧力センサ |
| JPS63219862A (ja) * | 1987-03-09 | 1988-09-13 | Nippon Carbureter Co Ltd | 気化器 |
| US4873871A (en) * | 1988-06-17 | 1989-10-17 | Motorola, Inc. | Mechanical field effect transistor sensor |
| JPH077013B2 (ja) * | 1988-09-02 | 1995-01-30 | 本田技研工業株式会社 | 半導体センサ |
| DE68926601T2 (de) * | 1988-09-02 | 1997-01-23 | Honda Motor Co Ltd | Halbleitermessaufnehmer |
| US4964306A (en) * | 1989-04-03 | 1990-10-23 | Sarcos Group | Field-based movement sensor |
| FR2653197B1 (fr) * | 1989-10-12 | 1991-12-27 | Vulcanic | Procede d'etancheification d'une extremite d'element de chauffage electrique et element etancheifie par ce procede. |
| JP2532149B2 (ja) * | 1990-02-06 | 1996-09-11 | 本田技研工業株式会社 | 半導体センサ |
| US5397911A (en) * | 1991-04-02 | 1995-03-14 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor sensor with plural gate electrodes |
| JP3009239B2 (ja) * | 1991-04-02 | 2000-02-14 | 本田技研工業株式会社 | 半導体センサ |
| US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| US5610340A (en) * | 1995-06-23 | 1997-03-11 | New Jersey Institute Of Technology | Integrated pressure sensor with remote power source and remote read-out |
-
1995
- 1995-09-04 JP JP7250210A patent/JP2852886B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-29 DE DE69606817T patent/DE69606817T2/de not_active Expired - Fee Related
- 1996-08-29 EP EP96113826A patent/EP0763744B1/en not_active Expired - Lifetime
- 1996-09-04 US US08/707,461 patent/US5770803A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0763744B1 (en) | 2000-03-01 |
| DE69606817D1 (de) | 2000-04-06 |
| JPH0974208A (ja) | 1997-03-18 |
| US5770803A (en) | 1998-06-23 |
| DE69606817T2 (de) | 2000-06-15 |
| EP0763744A1 (en) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852886B2 (ja) | 半導体応力センサ | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3393237B2 (ja) | 半導体装置の製造方法 | |
| JPS6239549B2 (ja) | ||
| US4407004A (en) | Self-aligned MESFET having reduced series resistance | |
| JPS59165466A (ja) | 半導体装置およびその製造方法 | |
| JPS61154172A (ja) | 半導体装置の製造方法 | |
| JP2000269235A (ja) | 接合ゲート電界効果トランジスタの製造方法 | |
| JP2892415B2 (ja) | 半導体素子の製造方法 | |
| JPS60225478A (ja) | 化合物半導体装置の製造方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| KR970053058A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP3035969B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2504110B2 (ja) | 半導体装置 | |
| JPS6410941B2 (ja) | ||
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0439773B2 (ja) | ||
| JPH028454B2 (ja) | ||
| JPH04162635A (ja) | 半導体装置の製造方法 | |
| JPS6360566A (ja) | 半導体装置 | |
| JPS62122276A (ja) | 化合物半導体装置の製造方法 | |
| JPS63246824A (ja) | 半導体装置の製造方法 | |
| JPH02125433A (ja) | Ｍｏｓ型トランジスタとその製法 | |
| JPS62259472A (ja) | 半導体装置 | |
| JPS61251075A (ja) | 電界効果型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |