JP2833325B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2833325B2 JP2833325B2 JP4044735A JP4473592A JP2833325B2 JP 2833325 B2 JP2833325 B2 JP 2833325B2 JP 4044735 A JP4044735 A JP 4044735A JP 4473592 A JP4473592 A JP 4473592A JP 2833325 B2 JP2833325 B2 JP 2833325B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- input
- output
- signal
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1199—Inserting or taking out of boards during power on, hot plug in
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15078—Modules, construction of system
Description
【０００１】
【産業上の利用分野】この発明はオンライン中に入力ユ
ニット及び出力ユニットをベースユニットから着脱自在
なプログラマブルコントローラに関するものである。
ニット及び出力ユニットをベースユニットから着脱自在
なプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】従来のプログラマブルコントローラは、
制御対象としての外部機器と接続する入出力ユニットが
オンライン中に故障した場合に、オフラインとせず、故
障したユニットのみ交換するために、オンライン中のユ
ニット交換機能を備えている。
制御対象としての外部機器と接続する入出力ユニットが
オンライン中に故障した場合に、オフラインとせず、故
障したユニットのみ交換するために、オンライン中のユ
ニット交換機能を備えている。
【０００３】図１０は、オンライン中のユニット交換を
行うための従来のプログラマブルコントローラのシステ
ム構成を示す。図１０において、１は後述の入力ユニッ
ト２又は出力ユニット３からの入出力信号を制御するＣ
ＰＵユニット、２は後述の外部機器５からの信号を入力
する入力ユニット、３は外部機器５へ信号を出力する出
力ユニットであり、以後、両者を合わせて入出力ユニッ
トと記す。４はＣＰＵユニット１と入出力ユニットを電
気的に接続するためのベースユニット（以下、ベースと
記す）、５は入出力ユニットと接続し制御される制御対
象としての外部機器を示している。
行うための従来のプログラマブルコントローラのシステ
ム構成を示す。図１０において、１は後述の入力ユニッ
ト２又は出力ユニット３からの入出力信号を制御するＣ
ＰＵユニット、２は後述の外部機器５からの信号を入力
する入力ユニット、３は外部機器５へ信号を出力する出
力ユニットであり、以後、両者を合わせて入出力ユニッ
トと記す。４はＣＰＵユニット１と入出力ユニットを電
気的に接続するためのベースユニット（以下、ベースと
記す）、５は入出力ユニットと接続し制御される制御対
象としての外部機器を示している。
【０００４】５ＡはＣＰＵユニット１のシーケンス処理
を実行させるためのシーケンスプログラムを作成し、Ｃ
ＰＵユニット１へ転送する機能と、配線チェックを行っ
たり、作成したシーケンスプログラムのデバッグを行う
ために、ＣＰＵユニット１の内部の入力情報Ｘ、出力情
報Ｙ、データ情報Ｄ等のデバイスの状態を強制的に変え
るための機能をもつ周辺機器である。
を実行させるためのシーケンスプログラムを作成し、Ｃ
ＰＵユニット１へ転送する機能と、配線チェックを行っ
たり、作成したシーケンスプログラムのデバッグを行う
ために、ＣＰＵユニット１の内部の入力情報Ｘ、出力情
報Ｙ、データ情報Ｄ等のデバイスの状態を強制的に変え
るための機能をもつ周辺機器である。
【０００５】図１１は図１０に示した従来のプログラマ
ブルコントローラのＣＰＵユニット１、入出力ユニット
２、３の構成を示すブロック図である。図１１におい
て、６はシーケンスプログラムを実行し、外部機器５の
シーケンス処理を行うＣＰＵ、７はユニットの情報テー
ブル、８は入力ユニットからの入力信号を情報として格
納する入力デバイスメモリ、９は入力デバイスメモリの
内容を一時退避するための退避メモリ、１０は実際の入
力ユニットから送られてくる入力信号を読み出すための
実入力ポート、１１は出力信号を情報として格納する出
力デバイスメモリ、１２は出力ユニット２Ｂに実際に信
号を送るための実出力ポート、１３、１４はそれぞれ入
力ユニット２Ａ、出力ユニット２Ｂへのアクセス許可ス
イッチ手段である。１９はＣＰＵ６を動作させるための
ＲＯＭ、２０は上記ユニットの情報テーブル７及び退避
メモリ９からなるワーク用のＲＡＭ、２１は上記デバイ
スメモリ８及び出力デバイスメモリ１１からなるデバイ
スメモリ、２２はユーザが作成したシーケンスプログラ
ムを格納するシーケンスプログラムメモリである。
ブルコントローラのＣＰＵユニット１、入出力ユニット
２、３の構成を示すブロック図である。図１１におい
て、６はシーケンスプログラムを実行し、外部機器５の
シーケンス処理を行うＣＰＵ、７はユニットの情報テー
ブル、８は入力ユニットからの入力信号を情報として格
納する入力デバイスメモリ、９は入力デバイスメモリの
内容を一時退避するための退避メモリ、１０は実際の入
力ユニットから送られてくる入力信号を読み出すための
実入力ポート、１１は出力信号を情報として格納する出
力デバイスメモリ、１２は出力ユニット２Ｂに実際に信
号を送るための実出力ポート、１３、１４はそれぞれ入
力ユニット２Ａ、出力ユニット２Ｂへのアクセス許可ス
イッチ手段である。１９はＣＰＵ６を動作させるための
ＲＯＭ、２０は上記ユニットの情報テーブル７及び退避
メモリ９からなるワーク用のＲＡＭ、２１は上記デバイ
スメモリ８及び出力デバイスメモリ１１からなるデバイ
スメモリ、２２はユーザが作成したシーケンスプログラ
ムを格納するシーケンスプログラムメモリである。
【０００６】図１２はオンライン中の入出力ユニット交
換のためのシーケンスプログラム例であり、５０は入力
条件［Ｘ］、５１は転送命令であり［ＭＯＶＰ］で示さ
れる。５２は転送データであり、交換すべきユニットの
指定番号を示す。［Ｈ０００５］は数値５を示す。５３
は転送データ５２の転送先であるオンライン中のユニッ
ト交換に係わる既定のワードデバイスであり、［Ｄ９０
９４］で示す。５４は既定のビットデバイスであり、
［Ｍ９０９４］で示される。
換のためのシーケンスプログラム例であり、５０は入力
条件［Ｘ］、５１は転送命令であり［ＭＯＶＰ］で示さ
れる。５２は転送データであり、交換すべきユニットの
指定番号を示す。［Ｈ０００５］は数値５を示す。５３
は転送データ５２の転送先であるオンライン中のユニッ
ト交換に係わる既定のワードデバイスであり、［Ｄ９０
９４］で示す。５４は既定のビットデバイスであり、
［Ｍ９０９４］で示される。
【０００７】図１３は図２に示した従来のプログラマブ
ルコントローラにおける、オンライン中の入出力ユニッ
ト交換時の処理フローである。次に、従来のオンライン
中のユニット交換の手順について、図１１〜１３を用い
て述べる。ユーザが図１２で示す様なシーケンスプログ
ラムをあらかじめ周辺機器５Ａにて作成し、ＣＰＵユニ
ット１に転送し、ＣＰＵユニット１にてシーケンスプロ
グラムを実行させておき、入力条件［Ｘ］５０をオンに
する。このシーケンスプログラムは、入力条件［Ｘ］５
０をオンするとＣＰＵユニット１のユニット交換のため
の既定のワードデバイスである［Ｄ９０９４］５３に、
交換しようとする例では“５”としているユニットの指
定番号を格納し、続いて既定のビットデバイス［Ｍ９０
９４］５４をオンにする。するとＣＰＵユニット１は既
定のワードデバイス［Ｄ９０９４］５３に指定された番
号に相当する入出力ユニット２又は３の制御を中断し、
交換可能状態とする。続いてユーザは入出力ユニットを
取り外し、交換する入出力ユニット２又は３をベース４
に取り付ける。完全に取り付けた後、ユーザが入力条件
［Ｘ］５０をオフにすると、既定のビットデバイス［Ｍ
９０９４］５４がオフとなり、ＣＰＵユニット１は中断
されていた入出力ユニット２の制御を再開する。
ルコントローラにおける、オンライン中の入出力ユニッ
ト交換時の処理フローである。次に、従来のオンライン
中のユニット交換の手順について、図１１〜１３を用い
て述べる。ユーザが図１２で示す様なシーケンスプログ
ラムをあらかじめ周辺機器５Ａにて作成し、ＣＰＵユニ
ット１に転送し、ＣＰＵユニット１にてシーケンスプロ
グラムを実行させておき、入力条件［Ｘ］５０をオンに
する。このシーケンスプログラムは、入力条件［Ｘ］５
０をオンするとＣＰＵユニット１のユニット交換のため
の既定のワードデバイスである［Ｄ９０９４］５３に、
交換しようとする例では“５”としているユニットの指
定番号を格納し、続いて既定のビットデバイス［Ｍ９０
９４］５４をオンにする。するとＣＰＵユニット１は既
定のワードデバイス［Ｄ９０９４］５３に指定された番
号に相当する入出力ユニット２又は３の制御を中断し、
交換可能状態とする。続いてユーザは入出力ユニットを
取り外し、交換する入出力ユニット２又は３をベース４
に取り付ける。完全に取り付けた後、ユーザが入力条件
［Ｘ］５０をオフにすると、既定のビットデバイス［Ｍ
９０９４］５４がオフとなり、ＣＰＵユニット１は中断
されていた入出力ユニット２の制御を再開する。
【０００８】別の手順として、周辺機器３のデバイスの
強制変更機能においてユーザが既定のワードデバイスで
ある［Ｄ９０９４］５３の内容を入出力ユニット２又は
３の指定番号に変更し、既定のビットデバイスである
［Ｍ９０９４］５４をオンにする。すると、ＣＰＵユニ
ット１は指定された番号に相当する入出力ユニット２又
は３の制御を中断し、交換可能状態とする。ユーザがユ
ニットの交換後既定のビットデバイス［Ｍ９０９４］５
４をオフにすると、ＣＰＵユニット１は中断されていた
入出力ユニット２又は３の制御を再開する。
強制変更機能においてユーザが既定のワードデバイスで
ある［Ｄ９０９４］５３の内容を入出力ユニット２又は
３の指定番号に変更し、既定のビットデバイスである
［Ｍ９０９４］５４をオンにする。すると、ＣＰＵユニ
ット１は指定された番号に相当する入出力ユニット２又
は３の制御を中断し、交換可能状態とする。ユーザがユ
ニットの交換後既定のビットデバイス［Ｍ９０９４］５
４をオフにすると、ＣＰＵユニット１は中断されていた
入出力ユニット２又は３の制御を再開する。
【０００９】次に、ＣＰＵユニット１でのユニット交換
のための処理について説明する。ＣＰＵユニット１のＣ
ＰＵ６はオンライン中、シーケンス処理と、エンド処理
と呼ぶシーケンス処理以外のプログラマブルコントロー
ラを動作させる処理とを繰り返し行う。シーケンス処理
とはＣＰＵ６がシーケンスプログラムメモリ２２のシー
ケンスプログラムに従い、実行する処理であり、このと
き必要な入力情報としては入力デバイスメモリ８の内容
を見ており、出力情報は出力デバイスメモリ１１に格納
される。エンド処理とは実入力ポート１０の内容を入力
デバイスメモリ８に反映させるために実入力ポート１０
の内容と入力デバイスメモリ８の内容との論理和をとっ
て入力デバイスメモリ８に格納し、出力デバイスメモリ
１１の内容を実出力ポート１２に出力する等の処理であ
る。
のための処理について説明する。ＣＰＵユニット１のＣ
ＰＵ６はオンライン中、シーケンス処理と、エンド処理
と呼ぶシーケンス処理以外のプログラマブルコントロー
ラを動作させる処理とを繰り返し行う。シーケンス処理
とはＣＰＵ６がシーケンスプログラムメモリ２２のシー
ケンスプログラムに従い、実行する処理であり、このと
き必要な入力情報としては入力デバイスメモリ８の内容
を見ており、出力情報は出力デバイスメモリ１１に格納
される。エンド処理とは実入力ポート１０の内容を入力
デバイスメモリ８に反映させるために実入力ポート１０
の内容と入力デバイスメモリ８の内容との論理和をとっ
て入力デバイスメモリ８に格納し、出力デバイスメモリ
１１の内容を実出力ポート１２に出力する等の処理であ
る。
【００１０】ＣＰＵユニット１が入出力ユニット２又は
３はの制御を中断し、ユニット交換可能状態とする処理
は、エンド処理の中の１つの処理である。図１３に示し
たフロー図において、大きく分けてＳ１２１以降の左の
フローが入出力ユニット２又は３への制限を中断し、交
換可能状態とする処理であり、右のフローが入出力ユニ
ット２又は３への制限を再開する処理となっている。ス
テップＳ１２０で処理を開始し、ステップＳ１２１で既
定のビットデバイスがオンかオフかを判断し、オンであ
れば、ステップＳ１２２で既定のワードデバイスに指定
されたユニットが入力及び出力の何れのユニットである
かをあらかじめ作成してあるユニット情報テーブル７に
て調べる。ステップＳ１２２で出力ユニットであればス
テップ１２５に飛びアクセス許可スイッチ１４を開き、
入力ユニットであれば、ステップ１２３で入力デバイス
メモリ８の内容を、交換後に交換前の状態にするため
に、退避メモリ９に退避し２３、ステップＳ１２４で実
入力ポート１０の情報を入力デバイスメモリ８に反映す
るために実入力ポート１０の情報と入力デバイスメモリ
８の内容との論理和をとり、入力デバイスメモリ８に格
納し、ステップ１２５でアクセス許可スイッチ１３を開
き、ステップ１３０で処理を終了する。アクセス許可ス
イッチ１３又は１４を開くとそのユニットへの入出力の
信号は無効となり制御を中断したこととなる。ＣＰＵユ
ニット１のシーケンス処理において、その入出力ユニッ
ト２に対応する入出力デバイスの状態は、ユニットから
の入力信号の情報でなく入力デバイスメモリ８に格納さ
れた情報でのみ処理され、出力情報はユニットへ出力信
号を出すのではなく出力デバイスメモリ１１に格納され
た情報のみで処理される。
３はの制御を中断し、ユニット交換可能状態とする処理
は、エンド処理の中の１つの処理である。図１３に示し
たフロー図において、大きく分けてＳ１２１以降の左の
フローが入出力ユニット２又は３への制限を中断し、交
換可能状態とする処理であり、右のフローが入出力ユニ
ット２又は３への制限を再開する処理となっている。ス
テップＳ１２０で処理を開始し、ステップＳ１２１で既
定のビットデバイスがオンかオフかを判断し、オンであ
れば、ステップＳ１２２で既定のワードデバイスに指定
されたユニットが入力及び出力の何れのユニットである
かをあらかじめ作成してあるユニット情報テーブル７に
て調べる。ステップＳ１２２で出力ユニットであればス
テップ１２５に飛びアクセス許可スイッチ１４を開き、
入力ユニットであれば、ステップ１２３で入力デバイス
メモリ８の内容を、交換後に交換前の状態にするため
に、退避メモリ９に退避し２３、ステップＳ１２４で実
入力ポート１０の情報を入力デバイスメモリ８に反映す
るために実入力ポート１０の情報と入力デバイスメモリ
８の内容との論理和をとり、入力デバイスメモリ８に格
納し、ステップ１２５でアクセス許可スイッチ１３を開
き、ステップ１３０で処理を終了する。アクセス許可ス
イッチ１３又は１４を開くとそのユニットへの入出力の
信号は無効となり制御を中断したこととなる。ＣＰＵユ
ニット１のシーケンス処理において、その入出力ユニッ
ト２に対応する入出力デバイスの状態は、ユニットから
の入力信号の情報でなく入力デバイスメモリ８に格納さ
れた情報でのみ処理され、出力情報はユニットへ出力信
号を出すのではなく出力デバイスメモリ１１に格納され
た情報のみで処理される。
【００１１】ユニットの交換後、ステップＳ１２１で既
定のビットデバイスがオフであることを判断すると、ス
テップＳ１２６で指定のアクセス許可スイッチ１３また
は１４を閉じ、ステップ１２７で入力ユニット又は出力
ユニットであるかを判断し、入力ユニットであれば、ス
テップＳ１２８で退避してある退避メモリ９の内容を入
力デバイスメモリ８に復帰させ、出力ユニットであれば
ステップＳ１２９で出力デバイスメモリ１１の内容を実
出力ポート１２へ出力し、ステップＳ１３０で処理を終
了する。
定のビットデバイスがオフであることを判断すると、ス
テップＳ１２６で指定のアクセス許可スイッチ１３また
は１４を閉じ、ステップ１２７で入力ユニット又は出力
ユニットであるかを判断し、入力ユニットであれば、ス
テップＳ１２８で退避してある退避メモリ９の内容を入
力デバイスメモリ８に復帰させ、出力ユニットであれば
ステップＳ１２９で出力デバイスメモリ１１の内容を実
出力ポート１２へ出力し、ステップＳ１３０で処理を終
了する。
【００１２】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、オン
ライン中の入出力ユニット交換を行うときには既定デバ
イスを変更するために周辺機器５Ａを必要とし、かつ、
ユーザが入出力ユニットの指定番号や既定デバイスが何
であるかを知らなければならず、操作の繁雑化及び誤操
作を招くなどの問題があった。又、入出力ユニットが交
換可能状態にあることをユーザが知ることができずユー
ザに入出力ユニット交換の不安、不信を与えるという問
題点があった。
コントローラは以上のように構成されているので、オン
ライン中の入出力ユニット交換を行うときには既定デバ
イスを変更するために周辺機器５Ａを必要とし、かつ、
ユーザが入出力ユニットの指定番号や既定デバイスが何
であるかを知らなければならず、操作の繁雑化及び誤操
作を招くなどの問題があった。又、入出力ユニットが交
換可能状態にあることをユーザが知ることができずユー
ザに入出力ユニット交換の不安、不信を与えるという問
題点があった。
【００１３】本発明は上記のような問題点を改善するた
めになされたもので、周辺機器を必要とせず、ユーザは
入出力ユニットの指定番号や既定デバイスを知らなくて
もオンライン中の入出力ユニット交換が可能なプログラ
マブルコントローラを得ることを目的とする。
めになされたもので、周辺機器を必要とせず、ユーザは
入出力ユニットの指定番号や既定デバイスを知らなくて
もオンライン中の入出力ユニット交換が可能なプログラ
マブルコントローラを得ることを目的とする。
【００１４】
【課題を解決するための手段】第１の発明に係わるプロ
グラマブルコントローラは、ＣＰＵユニットと、制御対
象から上記ＣＰＵユニットへの情報信号を入力する入力
ユニットと、上記ＣＰＵユニットからの制御信号を上記
制御対象へ出力する出力ユニットとを備え、各ユニット
が電気的に接続されたプログラマブルコントローラにお
いて、上記入力ユニット又は出力ユニットは、オンライ
ン中にユニット交換要求信号を上記ＣＰＵユニットへ出
力するユニット交換要求信号出力手段を有し、上記ＣＰ
Ｕユニットは、上記ユニット交換要求信号を上記入力ユ
ニット又は出力ユニットの状態を示すデータ情報として
受取り、各ユニット毎に格納する交換要求データテーブ
ルと、繰り返し実行するシーケンスプログラムのエンド
処理時に上記交換要求データテーブルから上記データ情
報を読み取り、該データが変化した場合に、対応する入
力ユニット又は出力ユニットを交換可能状態に処理する
ユニット交換処理手段とを有するものである。
グラマブルコントローラは、ＣＰＵユニットと、制御対
象から上記ＣＰＵユニットへの情報信号を入力する入力
ユニットと、上記ＣＰＵユニットからの制御信号を上記
制御対象へ出力する出力ユニットとを備え、各ユニット
が電気的に接続されたプログラマブルコントローラにお
いて、上記入力ユニット又は出力ユニットは、オンライ
ン中にユニット交換要求信号を上記ＣＰＵユニットへ出
力するユニット交換要求信号出力手段を有し、上記ＣＰ
Ｕユニットは、上記ユニット交換要求信号を上記入力ユ
ニット又は出力ユニットの状態を示すデータ情報として
受取り、各ユニット毎に格納する交換要求データテーブ
ルと、繰り返し実行するシーケンスプログラムのエンド
処理時に上記交換要求データテーブルから上記データ情
報を読み取り、該データが変化した場合に、対応する入
力ユニット又は出力ユニットを交換可能状態に処理する
ユニット交換処理手段とを有するものである。
【００１５】第２の発明に係わるプログラマブルコント
ローラは、ＣＰＵユニットと、制御対象から上記ＣＰＵ
ユニットへの情報信号を入力する入力ユニットと、上記
ＣＰＵユニットからの制御信号を上記制御対象へ出力す
る出力ユニットとを備え、各ユニットが電気的に接続さ
れたプログラマブルコントローラにおいて、上記入力ユ
ニット又は出力ユニットは、オンライン中にユニット交
換要求信号を上記ＣＰＵユニットへ出力するユニット交
換要求信号出力手段を有し、上記ＣＰＵユニットは、上
記ユニット交換要求信号を上記入力ユニット又は出力ユ
ニットの状態を示すデータ情報として受取り、各ユニッ
ト毎に格納する交換要求データテーブルと、上記ユニッ
ト交換要求信号を割り込み信号として検出する割り込み
信号検出手段と、上記割り込み信号検出手段から割り込
み信号の入力により、上記交換要求データテーブルから
上記データ情報を読み取り、データが変化した場合に、
対応する入力ユニット又は出力ユニットを交換可能状態
に処理するユニット交換処理手段とを有するものであ
る。
ローラは、ＣＰＵユニットと、制御対象から上記ＣＰＵ
ユニットへの情報信号を入力する入力ユニットと、上記
ＣＰＵユニットからの制御信号を上記制御対象へ出力す
る出力ユニットとを備え、各ユニットが電気的に接続さ
れたプログラマブルコントローラにおいて、上記入力ユ
ニット又は出力ユニットは、オンライン中にユニット交
換要求信号を上記ＣＰＵユニットへ出力するユニット交
換要求信号出力手段を有し、上記ＣＰＵユニットは、上
記ユニット交換要求信号を上記入力ユニット又は出力ユ
ニットの状態を示すデータ情報として受取り、各ユニッ
ト毎に格納する交換要求データテーブルと、上記ユニッ
ト交換要求信号を割り込み信号として検出する割り込み
信号検出手段と、上記割り込み信号検出手段から割り込
み信号の入力により、上記交換要求データテーブルから
上記データ情報を読み取り、データが変化した場合に、
対応する入力ユニット又は出力ユニットを交換可能状態
に処理するユニット交換処理手段とを有するものであ
る。
【００１６】第３の発明に係わるプログラマブルコント
ローラは、第１又は第２の発明に係わるプログラマブル
コントローラにおいて、ＣＰＵユニットがオンライン中
にユニット交換要求信号を出力した入力ユニット又は出
力ユニットにユニット交換可能状態信号を出力する信号
出力手段を備え、入力ユニット又は出力ユニットが上記
ユニット交換可能状態信号の入力によりユニット交換可
能状態を表示する表示手段を備えたものである。
ローラは、第１又は第２の発明に係わるプログラマブル
コントローラにおいて、ＣＰＵユニットがオンライン中
にユニット交換要求信号を出力した入力ユニット又は出
力ユニットにユニット交換可能状態信号を出力する信号
出力手段を備え、入力ユニット又は出力ユニットが上記
ユニット交換可能状態信号の入力によりユニット交換可
能状態を表示する表示手段を備えたものである。
【００１７】第４の発明に係わるプログラマブルコント
ローラは、第１〜第３の発明に係わるプログラマブルコ
ントローラにおいて、入力ユニット又は出力ユニットが
ベースユニットへ着脱自在に係合させる着脱機構部を備
え、ユニット交換要求信号出力手段がユニット着脱操作
時に上記着脱機構部により開閉されるスイッチ手段から
なるものである。
ローラは、第１〜第３の発明に係わるプログラマブルコ
ントローラにおいて、入力ユニット又は出力ユニットが
ベースユニットへ着脱自在に係合させる着脱機構部を備
え、ユニット交換要求信号出力手段がユニット着脱操作
時に上記着脱機構部により開閉されるスイッチ手段から
なるものである。
【００１８】
【作用】第１の発明における入力ユニット又は出力ユニ
ットに備わるユニット交換要求信号出力手段は、オンラ
イン中にユニット交換要求信号をＣＰＵユニットへ出力
し、上記ＣＰＵユニットに備わる交換要求データテーブ
ルは上記ユニット交換要求信号をデータ情報として受取
って格納し、ユニット交換処理手段は繰り返し実行する
シーケンスプログラムのエンド処理時に上記交換要求デ
ータテーブルから上記ユニット交換要求データ情報を読
み取り、上記ユニット交換要求信号を出力した入力ユニ
ット又は出力ユニットを交換可能状態に処理する。
ットに備わるユニット交換要求信号出力手段は、オンラ
イン中にユニット交換要求信号をＣＰＵユニットへ出力
し、上記ＣＰＵユニットに備わる交換要求データテーブ
ルは上記ユニット交換要求信号をデータ情報として受取
って格納し、ユニット交換処理手段は繰り返し実行する
シーケンスプログラムのエンド処理時に上記交換要求デ
ータテーブルから上記ユニット交換要求データ情報を読
み取り、上記ユニット交換要求信号を出力した入力ユニ
ット又は出力ユニットを交換可能状態に処理する。
【００１９】第２の発明における入力ユニット又は出力
ユニットに備わるユニット交換要求信号出力手段は、オ
ンライン中にユニット交換要求信号をＣＰＵユニットへ
出力し、上記ＣＰＵユニットに備わる割り込み信号検出
手段は上記ユニット交換要求信号を割り込み信号として
検出し、ユニット交換処理手段は上記割り込み信号検出
手段から割り込み信号の入力により、上記ユニット交換
要求信号を出力した入力ユニット又は出力ユニットを交
換可能状態に処理する。
ユニットに備わるユニット交換要求信号出力手段は、オ
ンライン中にユニット交換要求信号をＣＰＵユニットへ
出力し、上記ＣＰＵユニットに備わる割り込み信号検出
手段は上記ユニット交換要求信号を割り込み信号として
検出し、ユニット交換処理手段は上記割り込み信号検出
手段から割り込み信号の入力により、上記ユニット交換
要求信号を出力した入力ユニット又は出力ユニットを交
換可能状態に処理する。
【００２０】第３の発明におけるＣＰＵユニットの信号
出力手段は、オンライン中にユニット交換要求信号を出
力した入力ユニット又は出力ユニットにユニット交換可
能状態信号を出力し、入力ユニット又は出力ユニットの
表示手段は上記ユニット交換可能状態信号の入力により
ユニット交換状態を表示する。
出力手段は、オンライン中にユニット交換要求信号を出
力した入力ユニット又は出力ユニットにユニット交換可
能状態信号を出力し、入力ユニット又は出力ユニットの
表示手段は上記ユニット交換可能状態信号の入力により
ユニット交換状態を表示する。
【００２１】第４の発明における入力ユニット又は出力
ユニットの着脱機構部は、入力ユニット又は出力ユニッ
トをベースユニットへ着脱自在に係合させ、ユニット交
換要求信号出力手段としてのスイッチ手段は、ユニット
の着脱操作時に上記着脱機構部により開閉され、ユニッ
ト交換要求信号を出力する。
ユニットの着脱機構部は、入力ユニット又は出力ユニッ
トをベースユニットへ着脱自在に係合させ、ユニット交
換要求信号出力手段としてのスイッチ手段は、ユニット
の着脱操作時に上記着脱機構部により開閉され、ユニッ
ト交換要求信号を出力する。
【００２２】
実施例１．第１の発明の一実施例を図１〜図４により説
明する。図中、従来例と同じ符号で示されたものは従来
例のそれと同一もしくは同等なものを示す。
明する。図中、従来例と同じ符号で示されたものは従来
例のそれと同一もしくは同等なものを示す。
【００２３】図１はオンライン中にユニット交換可能な
プログラマブルコントローラのシステム構成を示す図で
ある。図１において、１ＡはＣＰＵユニットであり、制
御対象としての外部機器に対する入出力信号を制御する
と共に、後述の入力ユニット２Ａ及び出力ユニット３Ａ
からのユニット交換要求信号の入力により、オンライン
中における入力ユニット２Ａ及び出力ユニット３Ａの交
換を可能とする機能を備える。２Ａは入力ユニット、３
Ａは出力ユニットであり、それぞれ、ＣＰＵユニット１
Ａへユニット交換要求信号を出力するユニット交換要求
信号出力手段としてのスイッチ１５を備える。
プログラマブルコントローラのシステム構成を示す図で
ある。図１において、１ＡはＣＰＵユニットであり、制
御対象としての外部機器に対する入出力信号を制御する
と共に、後述の入力ユニット２Ａ及び出力ユニット３Ａ
からのユニット交換要求信号の入力により、オンライン
中における入力ユニット２Ａ及び出力ユニット３Ａの交
換を可能とする機能を備える。２Ａは入力ユニット、３
Ａは出力ユニットであり、それぞれ、ＣＰＵユニット１
Ａへユニット交換要求信号を出力するユニット交換要求
信号出力手段としてのスイッチ１５を備える。
【００２４】図２は図１に示したプログラマブルコント
ローラのＣＰＵユニット１、入力ユニット２Ａ及び出力
ユニット３Ａのハードウェア構成を示すブロック図であ
る。図２において、１５はユニット交換要求を知らせる
ためのユニット交換要求信号出力手段としてのスイッ
チ、１６は交換要求データテーブルで、ユニット交換要
求信号をデータとして受け取るポートまたはメモリであ
り、テーブルのオフセットアドレスから、どのユニット
からのユニット交換要求信号であるかが判るように配置
しておく。２３はプルアップ抵抗である。
ローラのＣＰＵユニット１、入力ユニット２Ａ及び出力
ユニット３Ａのハードウェア構成を示すブロック図であ
る。図２において、１５はユニット交換要求を知らせる
ためのユニット交換要求信号出力手段としてのスイッ
チ、１６は交換要求データテーブルで、ユニット交換要
求信号をデータとして受け取るポートまたはメモリであ
り、テーブルのオフセットアドレスから、どのユニット
からのユニット交換要求信号であるかが判るように配置
しておく。２３はプルアップ抵抗である。
【００２５】図３は図２に示したプログラマブルコント
ローラの入出力ユニット２Ａ、３Ａの交換開始時の処理
フローであり、図４は入出力ユニット２Ａ、３Ａの交換
終了時の処理フローである。
ローラの入出力ユニット２Ａ、３Ａの交換開始時の処理
フローであり、図４は入出力ユニット２Ａ、３Ａの交換
終了時の処理フローである。
【００２６】次に、図２に示した構成に基づく本実施例
の動作について説明する。通常のオンライン中には、入
出力ユニット２Ａ、３Ａのユニット交換要求スイッチ１
５を閉じておき、その状態ではユニット交換要求データ
（信号）として“０”をＣＰＵユニット１Ａに送り続け
る。ＣＰＵユニット１Ａの、ユニット交換処理手段とし
てのＣＰＵ６はオンライン中、従来と同様にシーケンス
処理とエンド処理を繰り返し行う。ただし、エンド処理
時に図３で示すユニット交換開始の処理と、図４で示す
ユニット交換終了の処理を追加実行する。
の動作について説明する。通常のオンライン中には、入
出力ユニット２Ａ、３Ａのユニット交換要求スイッチ１
５を閉じておき、その状態ではユニット交換要求データ
（信号）として“０”をＣＰＵユニット１Ａに送り続け
る。ＣＰＵユニット１Ａの、ユニット交換処理手段とし
てのＣＰＵ６はオンライン中、従来と同様にシーケンス
処理とエンド処理を繰り返し行う。ただし、エンド処理
時に図３で示すユニット交換開始の処理と、図４で示す
ユニット交換終了の処理を追加実行する。
【００２７】オンライン中の入出力ユニット２Ａ又は３
Ａの交換を行う時、入出力ユニット２Ａ又は３Ａのユニ
ット交換要求用スイッチ１５を開く。すると入出力ユニ
ット２Ａ又は３Ａはユニット交換要求データ（信号）と
して“１”をＣＰＵユニット１Ａに送る。
Ａの交換を行う時、入出力ユニット２Ａ又は３Ａのユニ
ット交換要求用スイッチ１５を開く。すると入出力ユニ
ット２Ａ又は３Ａはユニット交換要求データ（信号）と
して“１”をＣＰＵユニット１Ａに送る。
【００２８】ＣＰＵユニット１Ａは図３に示したフロー
図におけるステップＳ１００でユニット交換開始処理を
開始し、ＣＰＵ６はステップＳ１０１で入出力ユニット
２Ａ又は３Ａから送られてくるユニット交換要求データ
を交換要求データテーブル１６を介して調べ、データが
“０”から“１”に変化したことを検出すると、ステッ
プＳ１０２で検出したポート又はメモリのアドレスか
ら、どの入出力ユニットであるかを判断し、その入出力
ユニット２Ａ又は３Ａへの制御を中断し、交換可能状態
とする。
図におけるステップＳ１００でユニット交換開始処理を
開始し、ＣＰＵ６はステップＳ１０１で入出力ユニット
２Ａ又は３Ａから送られてくるユニット交換要求データ
を交換要求データテーブル１６を介して調べ、データが
“０”から“１”に変化したことを検出すると、ステッ
プＳ１０２で検出したポート又はメモリのアドレスか
ら、どの入出力ユニットであるかを判断し、その入出力
ユニット２Ａ又は３Ａへの制御を中断し、交換可能状態
とする。
【００２９】入出力ユニット２Ａ又は３Ａへの制御を中
断する処理は交換しようとするユニットが出力ユニット
３Ａであれば、ステップＳ１０５に飛びアクセス許可ス
イッチ１４を開き、出力ユニット３Ａへの出力信号を無
効にし、入力ユニット２Ａであれば、ステップＳ１０３
で入力デバイスメモリ８の内容を退避メモリ９に退避
し、ステップＳ１０４で実入力ポート１０の情報を入力
デバイスメモリ８に反映するために実入力ポート１０と
入力デバイスメモリ８の内容との論理和を取って入力デ
バイスメモリ８に格納し、ステップＳ１０５でアクセス
許可スイッチ１３を開き、入力ユニット２Ａの入力信号
を無効とする。
断する処理は交換しようとするユニットが出力ユニット
３Ａであれば、ステップＳ１０５に飛びアクセス許可ス
イッチ１４を開き、出力ユニット３Ａへの出力信号を無
効にし、入力ユニット２Ａであれば、ステップＳ１０３
で入力デバイスメモリ８の内容を退避メモリ９に退避
し、ステップＳ１０４で実入力ポート１０の情報を入力
デバイスメモリ８に反映するために実入力ポート１０と
入力デバイスメモリ８の内容との論理和を取って入力デ
バイスメモリ８に格納し、ステップＳ１０５でアクセス
許可スイッチ１３を開き、入力ユニット２Ａの入力信号
を無効とする。
【００３０】ステップＳ１０３で入力デバイスメモリ８
の内容を退避メモリ９に退避させるのは、ユニットの交
換後に交換前の状態に戻すためである。ステップＳ１０
５でスイッチ１３を開にし、入出力ユニット２Ａ又は３
Ａへの制御を中断すると、次にステップＳ１０６で、全
ユニットについて確認済かをチェックし、否であればス
テップＳ１０１に戻り、確認済みであればステップＳ１
０７で処理を終了する。
の内容を退避メモリ９に退避させるのは、ユニットの交
換後に交換前の状態に戻すためである。ステップＳ１０
５でスイッチ１３を開にし、入出力ユニット２Ａ又は３
Ａへの制御を中断すると、次にステップＳ１０６で、全
ユニットについて確認済かをチェックし、否であればス
テップＳ１０１に戻り、確認済みであればステップＳ１
０７で処理を終了する。
【００３１】入出力ユニット２Ａ又は３Ａが取り外され
た状態では、ＣＰＵユニット１Ａには交換要求データテ
ーブル１６の該当オフセットアドレスの要求データとし
てはプルアップ抵抗２３によりデータ“１”が読み出さ
れる様にしておく。
た状態では、ＣＰＵユニット１Ａには交換要求データテ
ーブル１６の該当オフセットアドレスの要求データとし
てはプルアップ抵抗２３によりデータ“１”が読み出さ
れる様にしておく。
【００３２】代わりに取り付けられる入出力ユニット２
Ａ又は３Ａの交換要求用のスイッチ１５はあらかじめ開
にしておき、ベース４に取り付ける。ベース４に完全に
取り付け後、入出力ユニット２Ａ又は３Ａに対する制御
を再開する時には交換要求用のスイッチ１５を閉じる。
すると、入出力ユニット２Ａ又は３Ａは交換要求データ
として“０”をＣＰＵユニット１Ａに送る。
Ａ又は３Ａの交換要求用のスイッチ１５はあらかじめ開
にしておき、ベース４に取り付ける。ベース４に完全に
取り付け後、入出力ユニット２Ａ又は３Ａに対する制御
を再開する時には交換要求用のスイッチ１５を閉じる。
すると、入出力ユニット２Ａ又は３Ａは交換要求データ
として“０”をＣＰＵユニット１Ａに送る。
【００３３】ＣＰＵユニット１Ａは、図４に示したフロ
ー図におけるステップＳ１１０でユニット交換終了処理
を開始し、ステップＳ１１１でエンド処理時に入出力ユ
ニット２Ａ又は３Ａから送られてくる交換要求データが
“０”に変化したことを検出すると、ステップＳ１１２
でその入出力ユニット２Ａ又は３Ａへの制御を再開す
る。入出力ユニット２Ａ又は３Ａへの制御を再開する処
理は、ステップＳ１１２で指定ユニットのアクセス許可
スイッチ１３又は１４を閉じ、ステップＳ１１３で入力
ユニット２Ａであるか否かを調べ、入力ユニット２Ａで
あれば、ステップ１１４で退避してある入力デバイスメ
モリ９の内容を入力デバイスメモリ８に転送して復帰さ
せ、出力ユニットであれば、ステップ１１５で出力デバ
イスメモリ１１の内容を実出力ポート１２へ出力する。
以上により、交換されたユニットは正常に動作を開始す
る。次に、ステップ１１６で全ユニットについて確認済
かを調べ、確認未であればステップＳ１１１に戻り、確
認済みであればステップ１１６で処理を終了する。
ー図におけるステップＳ１１０でユニット交換終了処理
を開始し、ステップＳ１１１でエンド処理時に入出力ユ
ニット２Ａ又は３Ａから送られてくる交換要求データが
“０”に変化したことを検出すると、ステップＳ１１２
でその入出力ユニット２Ａ又は３Ａへの制御を再開す
る。入出力ユニット２Ａ又は３Ａへの制御を再開する処
理は、ステップＳ１１２で指定ユニットのアクセス許可
スイッチ１３又は１４を閉じ、ステップＳ１１３で入力
ユニット２Ａであるか否かを調べ、入力ユニット２Ａで
あれば、ステップ１１４で退避してある入力デバイスメ
モリ９の内容を入力デバイスメモリ８に転送して復帰さ
せ、出力ユニットであれば、ステップ１１５で出力デバ
イスメモリ１１の内容を実出力ポート１２へ出力する。
以上により、交換されたユニットは正常に動作を開始す
る。次に、ステップ１１６で全ユニットについて確認済
かを調べ、確認未であればステップＳ１１１に戻り、確
認済みであればステップ１１６で処理を終了する。
【００３４】実施例２．第２の発明の一実施例を図５に
より説明する。図５は本実施例のプログラマブルコント
ローラにおけるＣＰＵユニット１Ｂと入出力ユニット２
Ａ又は３Ａのハードウェア構成を示すブロック図であ
る。図３において、１７はユニット交換要求信号を割り
込み信号として検出する割り込み信号検出手段としての
割り込み信号検出回路である。なお、実施例２のプログ
ラマブルコントローラのシステム構成は図１に示した実
施例のものと同一である。
より説明する。図５は本実施例のプログラマブルコント
ローラにおけるＣＰＵユニット１Ｂと入出力ユニット２
Ａ又は３Ａのハードウェア構成を示すブロック図であ
る。図３において、１７はユニット交換要求信号を割り
込み信号として検出する割り込み信号検出手段としての
割り込み信号検出回路である。なお、実施例２のプログ
ラマブルコントローラのシステム構成は図１に示した実
施例のものと同一である。
【００３５】次に、上記構成に基づく本実施例の動作に
ついて説明する。ＣＰＵユニット１Ｂはオンライン中、
従来と同様にシーケンス処理とエンド処理を繰り返し行
う。通常は入力ユニット２Ａ及び出力ユニット３Ａのユ
ニット交換要求用のスイッチ１５を閉じておく。例え
ば、オンライン中の出力ユニット３Ａの交換を行う時、
出力ユニット３Ａのスイッチ１５を開く。このスイッチ
１５の閉により出力ユニット３Ａはユニット交換要求信
号をＣＰＵユニット１Ｂへ出力する。ＣＰＵユニット１
Ｂは出力ユニット３Ａからのユニット交換要求信号（即
ち、信号“０”から“１”への変化）を割り込み信号検
出回路により割り込み信号として検出し、ＣＰＵ６に割
り込みをかけると共にユニット交換要求テーブル１６
の、そのユニットに相当するオフセットアドレスのデー
タを“０”から“１”に書き換える。
ついて説明する。ＣＰＵユニット１Ｂはオンライン中、
従来と同様にシーケンス処理とエンド処理を繰り返し行
う。通常は入力ユニット２Ａ及び出力ユニット３Ａのユ
ニット交換要求用のスイッチ１５を閉じておく。例え
ば、オンライン中の出力ユニット３Ａの交換を行う時、
出力ユニット３Ａのスイッチ１５を開く。このスイッチ
１５の閉により出力ユニット３Ａはユニット交換要求信
号をＣＰＵユニット１Ｂへ出力する。ＣＰＵユニット１
Ｂは出力ユニット３Ａからのユニット交換要求信号（即
ち、信号“０”から“１”への変化）を割り込み信号検
出回路により割り込み信号として検出し、ＣＰＵ６に割
り込みをかけると共にユニット交換要求テーブル１６
の、そのユニットに相当するオフセットアドレスのデー
タを“０”から“１”に書き換える。
【００３６】ＣＰＵユニット１Ｂにおいて、割り込み信
号検出回路１７にて割り込み信号を検出し、ＣＰＵ６に
割り込み要求を送る。ＣＰＵ６は割り込み処理として、
その出力ユニット３Ａへの制御を中断する処理を行う。
即ち、どの入出力ユニットが割り込み信号を出したかを
ユニット交換要求テーブル１６から調べ、出力ユニット
３Ａが信号を出したことが判明するとその出力ユニット
３Ａへの制御を中断する処理を行う。制御を中断する処
理は、図３で示す実施例１の処理フローと同様の処理で
ある。
号検出回路１７にて割り込み信号を検出し、ＣＰＵ６に
割り込み要求を送る。ＣＰＵ６は割り込み処理として、
その出力ユニット３Ａへの制御を中断する処理を行う。
即ち、どの入出力ユニットが割り込み信号を出したかを
ユニット交換要求テーブル１６から調べ、出力ユニット
３Ａが信号を出したことが判明するとその出力ユニット
３Ａへの制御を中断する処理を行う。制御を中断する処
理は、図３で示す実施例１の処理フローと同様の処理で
ある。
【００３７】その後、該当の出力ユニット３Ａを取外
す。出力ユニット３Ａが取り外された状態では、割り込
み信号検出回路１７のプルアップ抵抗２３により割り込
み信号が変化しないようにしておく。次に、あらかじめ
ユニット交換要求用のスイッチ１５を開いておいた交換
用出力ユニット３Ａをベース４に完全に取り付けた後、
出力ユニット３Ａに対する制御を再開する時に、交換要
求用のスイッチ１５を閉じる。すると出力ユニット３Ａ
は再び割り込み信号をＣＰＵユニット１Ｂへ送る。
す。出力ユニット３Ａが取り外された状態では、割り込
み信号検出回路１７のプルアップ抵抗２３により割り込
み信号が変化しないようにしておく。次に、あらかじめ
ユニット交換要求用のスイッチ１５を開いておいた交換
用出力ユニット３Ａをベース４に完全に取り付けた後、
出力ユニット３Ａに対する制御を再開する時に、交換要
求用のスイッチ１５を閉じる。すると出力ユニット３Ａ
は再び割り込み信号をＣＰＵユニット１Ｂへ送る。
【００３８】ＣＰＵユニット１Ｂにおける割り込み信号
検出回路１７は割り込み信号（即ち、信号の“１”から
“０”への変化）を検出すると、ＣＰＵ６に割り込み要
求を送る。ＣＰＵ６は２度目の割り込み要求によって、
出力ユニット３Ａへの制御を再開する処理を割り込み処
理として行う。その入出力ユニット３Ａへの制御を再開
する処理は、図４で示す実施例１の処理フローと同様の
処理である。以上は、出力ユニット３Ａの交換手順にて
説明したが入力ユニット２Ａの交換手順もほぼ上記と同
様である。
検出回路１７は割り込み信号（即ち、信号の“１”から
“０”への変化）を検出すると、ＣＰＵ６に割り込み要
求を送る。ＣＰＵ６は２度目の割り込み要求によって、
出力ユニット３Ａへの制御を再開する処理を割り込み処
理として行う。その入出力ユニット３Ａへの制御を再開
する処理は、図４で示す実施例１の処理フローと同様の
処理である。以上は、出力ユニット３Ａの交換手順にて
説明したが入力ユニット２Ａの交換手順もほぼ上記と同
様である。
【００３９】割り込み信号検出回路１７は各ユニットに
対応する信号に通常はｌｏｗが読めるようにしておき、
入出力ユニット１８の交換要求用のスイッチ１５が開か
れるとｈｉｇｈ（“１”）が読み出され、各ユニットに
対応する信号が１つでもｌｏｗ（“０”）からｈｉｇｈ
に変化したときＣＰＵ６へユニット交換のための割り込
み要求を出す回路である。また、全ての信号がｌｏｗに
なると、制御停止中のユニットに対し制御を再開する。
対応する信号に通常はｌｏｗが読めるようにしておき、
入出力ユニット１８の交換要求用のスイッチ１５が開か
れるとｈｉｇｈ（“１”）が読み出され、各ユニットに
対応する信号が１つでもｌｏｗ（“０”）からｈｉｇｈ
に変化したときＣＰＵ６へユニット交換のための割り込
み要求を出す回路である。また、全ての信号がｌｏｗに
なると、制御停止中のユニットに対し制御を再開する。
【００４０】ところで実施例１は交換要求の交換開始を
データで、交換終了もデータで判断し、実施例２ではそ
れらを割り込み信号としているが、交換開始を割り込み
信号で交換終了をデータといった様に実施例１と実施例
２と合わせて行うことも可能である。
データで、交換終了もデータで判断し、実施例２ではそ
れらを割り込み信号としているが、交換開始を割り込み
信号で交換終了をデータといった様に実施例１と実施例
２と合わせて行うことも可能である。
【００４１】実施例３．第３の発明の一実施例を図６〜
図８により説明する。図６は本実施例のプログラマブル
コントローラにおけるＣＰＵユニット１Ｃと入力ユニッ
ト２Ｂ及び出力ユニット３Ｂのハードウェア構成を示す
ブロック図である。図６において、２４はユニット交換
可能状態信号を出力する信号手段としての表示器制御ポ
ート、２５は入出力ユニット２Ｂ及び３Ｂが交換可能状
態であることこを表示する表示手段としての表示器であ
る。
図８により説明する。図６は本実施例のプログラマブル
コントローラにおけるＣＰＵユニット１Ｃと入力ユニッ
ト２Ｂ及び出力ユニット３Ｂのハードウェア構成を示す
ブロック図である。図６において、２４はユニット交換
可能状態信号を出力する信号手段としての表示器制御ポ
ート、２５は入出力ユニット２Ｂ及び３Ｂが交換可能状
態であることこを表示する表示手段としての表示器であ
る。
【００４２】図７は図６に示したブログラマブルコント
ローラのオンライン中の入出力ユニット交換開始時の処
理フローであり、図８は入出力ユニット交換終了時の処
理フローである。
ローラのオンライン中の入出力ユニット交換開始時の処
理フローであり、図８は入出力ユニット交換終了時の処
理フローである。
【００４３】入出力ユニット交換開始、終了の処理は実
施例１とほぼ同様である。但し、図６に示した実施例３
のユニット交換開始時のフロー図は図３のフロー図にス
テップＳ１０５Ａを追加したものであり、このステップ
Ｓ１０５Ａを追加した点が異なる。又、図８に示したユ
ニット交換終了時のフロー図は図４のフロー図にステッ
プＳ１１２Ａを追加したものであり、このステップＳ１
１２Ａを追加した点が異なる。即ち、図７において、ユ
ニット交換時にはステップＳ１０５でアクセス許可スイ
ッチをオフした後、ステップＳ１０５Ａで交換するユニ
ットに対する制御ポートに交換可能状態の信号を送る。
施例１とほぼ同様である。但し、図６に示した実施例３
のユニット交換開始時のフロー図は図３のフロー図にス
テップＳ１０５Ａを追加したものであり、このステップ
Ｓ１０５Ａを追加した点が異なる。又、図８に示したユ
ニット交換終了時のフロー図は図４のフロー図にステッ
プＳ１１２Ａを追加したものであり、このステップＳ１
１２Ａを追加した点が異なる。即ち、図７において、ユ
ニット交換時にはステップＳ１０５でアクセス許可スイ
ッチをオフした後、ステップＳ１０５Ａで交換するユニ
ットに対する制御ポートに交換可能状態の信号を送る。
【００４４】この例では、表示制御ポート２４をｌｏｗ
にすることでユニットの表示器２５を消灯させる。ま
た、図８において、ユニット交換終了時の処理はステッ
プＳ１１２でアクセス許可スイッチをオンした後、ステ
ップＳ１１２Ａで交換したユニットに対する表示制御ポ
ート交換不可能状態の信号を送る。つまり制御ポート２
４をｈｉｇｈにすることでユニットの表示器２５を点灯
させる。ユーザはユニットの表示器２５が消灯している
ことでオンライン中に交換可能であることを確認でき
る。
にすることでユニットの表示器２５を消灯させる。ま
た、図８において、ユニット交換終了時の処理はステッ
プＳ１１２でアクセス許可スイッチをオンした後、ステ
ップＳ１１２Ａで交換したユニットに対する表示制御ポ
ート交換不可能状態の信号を送る。つまり制御ポート２
４をｈｉｇｈにすることでユニットの表示器２５を点灯
させる。ユーザはユニットの表示器２５が消灯している
ことでオンライン中に交換可能であることを確認でき
る。
【００４５】実施例４．第４の発明の一実施例を図９に
より説明する。図９は入力ユニット２Ｂ及び出力ユニッ
ト３Ｂをベース４に着脱自在に取り付ける着脱機構部を
示す。この着脱機構部に、２６は入出力ユニットケー
ス、２７はユニット脱着部であり、押しバネ２８とで入
出力ユニットケース２７をベース４に固定させるツメ部
２７Ａと、スイッチ１５を押圧してＯＮ、ＯＦＦするレ
バー部２７Ｂからなる。
より説明する。図９は入力ユニット２Ｂ及び出力ユニッ
ト３Ｂをベース４に着脱自在に取り付ける着脱機構部を
示す。この着脱機構部に、２６は入出力ユニットケー
ス、２７はユニット脱着部であり、押しバネ２８とで入
出力ユニットケース２７をベース４に固定させるツメ部
２７Ａと、スイッチ１５を押圧してＯＮ、ＯＦＦするレ
バー部２７Ｂからなる。
【００４６】次に脱着機構部の動作について説明する。
脱着部２７のレバー部２７Ｂを下方に押し下げることに
よりユニットケース２６をベース４に脱着することがで
きる。着脱部２７のレバー部２７Ｂが下方に押し下げら
れると動作と共に、入出力ユニット交換要求を出すため
のスイッチ１５が常時閉から開になる。オンライン中の
交換の処理は実施例１〜実施例３と同様である。
脱着部２７のレバー部２７Ｂを下方に押し下げることに
よりユニットケース２６をベース４に脱着することがで
きる。着脱部２７のレバー部２７Ｂが下方に押し下げら
れると動作と共に、入出力ユニット交換要求を出すため
のスイッチ１５が常時閉から開になる。オンライン中の
交換の処理は実施例１〜実施例３と同様である。
【００４７】なお、ユニットケース２６はベース４にプ
ラグインされて電気回路が接続されており、ユニットケ
ース２６をベース４から取り外す場合において、着脱部
２７のレバー部２７Ｂを下方に押し下げ、スイッチ１５
が常時閉から開にすると共に、ユニットケース２６をベ
ース４から引き抜き、プラグ部の接続を外す。スイッチ
１５開により、ＣＰＵユニット側での入出力ユニットの
取り外し可の処置が完了するまでの時間は、人手により
レバー部２７Ｂを下方に押し下げてユニットケース２６
をベース４から引き抜く時間に比較して十分に短く、ユ
ニットケース２６をベース４から取り外す場合において
問題とはならない。
ラグインされて電気回路が接続されており、ユニットケ
ース２６をベース４から取り外す場合において、着脱部
２７のレバー部２７Ｂを下方に押し下げ、スイッチ１５
が常時閉から開にすると共に、ユニットケース２６をベ
ース４から引き抜き、プラグ部の接続を外す。スイッチ
１５開により、ＣＰＵユニット側での入出力ユニットの
取り外し可の処置が完了するまでの時間は、人手により
レバー部２７Ｂを下方に押し下げてユニットケース２６
をベース４から引き抜く時間に比較して十分に短く、ユ
ニットケース２６をベース４から取り外す場合において
問題とはならない。
【００４８】実施例１〜３で説明した、ＣＰＵユニット
におけるオンライン中のユニットの交換処理、即ち、交
換要求を出力したユニットへの制御の中断処理は入出力
ユニットからユニット交換要求信号を出力してから、き
わめて短時間（通常０．１ｓｅｃ以下）にて実行される
ので、人手によりレバー２７Ｂを押圧してから、入出力
ユニットをベースから、取りはずすまでの間に、ユニッ
ト交換処理は完了しており、オンライン中の不本意なユ
ニット着脱によるシステムの悪影響を及ぼすことなく、
ユニットが着脱できる。
におけるオンライン中のユニットの交換処理、即ち、交
換要求を出力したユニットへの制御の中断処理は入出力
ユニットからユニット交換要求信号を出力してから、き
わめて短時間（通常０．１ｓｅｃ以下）にて実行される
ので、人手によりレバー２７Ｂを押圧してから、入出力
ユニットをベースから、取りはずすまでの間に、ユニッ
ト交換処理は完了しており、オンライン中の不本意なユ
ニット着脱によるシステムの悪影響を及ぼすことなく、
ユニットが着脱できる。
【００４９】
【発明の効果】以上のように、第１、第２の発明によれ
ば、入力ユニット又は出力ユニットに設けられているユ
ニット交換要求信号出力手段を操作することにより、該
入力ユニット又は出力ユニットからユニット交換要求信
号が直接通知されオンライン中のユニット交換ができる
ため、ユーザは交換したいユニット番号や規定デバイス
を知らなくても容易に交換処理を行うことができる。 さ
らに、ユニット番号や規定デバイスの設定が不要となる
ため、周辺機器を介しての設定間違いがなくなり、ユー
ザの使い勝手、信頼性がより向上する。
ば、入力ユニット又は出力ユニットに設けられているユ
ニット交換要求信号出力手段を操作することにより、該
入力ユニット又は出力ユニットからユニット交換要求信
号が直接通知されオンライン中のユニット交換ができる
ため、ユーザは交換したいユニット番号や規定デバイス
を知らなくても容易に交換処理を行うことができる。 さ
らに、ユニット番号や規定デバイスの設定が不要となる
ため、周辺機器を介しての設定間違いがなくなり、ユー
ザの使い勝手、信頼性がより向上する。
【００５０】又、第３の発明によれば、ＣＰＵユニット
にオンライン中にユニット交換要求信号を出力した入力
ユニット又は出力ユニットにユニット交換可能状態信号
を出力する信号出力手段を備え、入力ユニット又は出力
ユニットに上記ユニット交換可能状態信号の入力により
ユニット交換可能状態を表示する表示手段を備えたの
で、オンライン中のユニット交換の可否時期の判断がで
き、誤操作することなくユニット交換できるものが得ら
れる効果がある。
にオンライン中にユニット交換要求信号を出力した入力
ユニット又は出力ユニットにユニット交換可能状態信号
を出力する信号出力手段を備え、入力ユニット又は出力
ユニットに上記ユニット交換可能状態信号の入力により
ユニット交換可能状態を表示する表示手段を備えたの
で、オンライン中のユニット交換の可否時期の判断がで
き、誤操作することなくユニット交換できるものが得ら
れる効果がある。
【００５１】又、第４の発明によれば、入力ユニット又
は出力ユニットにベースユニットへ着脱自在に係合させ
る着脱機構部を備え、ユニット着脱操作時に上記着脱機
構部の操作により開閉動作するユニット交換要求信号出
力手段としてスイッチ手段を設けたので、不本意なユニ
ット着脱にてシステムに悪影響を与えることのない高信
頼性のものが得られる効果がある。
は出力ユニットにベースユニットへ着脱自在に係合させ
る着脱機構部を備え、ユニット着脱操作時に上記着脱機
構部の操作により開閉動作するユニット交換要求信号出
力手段としてスイッチ手段を設けたので、不本意なユニ
ット着脱にてシステムに悪影響を与えることのない高信
頼性のものが得られる効果がある。
【図１】第１および第２の発明の一実施例としてのプロ
グラマブルコントローラのシステム構成を示す図であ
る。
グラマブルコントローラのシステム構成を示す図であ
る。
【図２】第１の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図３】図２に示したプログラマブルコントローラの入
出力ユニット交換開始時の処理フローチャートである。
出力ユニット交換開始時の処理フローチャートである。
【図４】図２に示したプログラマブルコントローラの入
出力ユニット交換終了時の処理フローチャートである。
出力ユニット交換終了時の処理フローチャートである。
【図５】第２の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図６】第３の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図７】図６に示したプログラマブルコントローラの入
出力ユニット交換開始時の処理フローチャートである。
出力ユニット交換開始時の処理フローチャートである。
【図８】図６に示したプログラマブルコントローラの入
出力ユニット交換終了時の処理フローチャートである。
出力ユニット交換終了時の処理フローチャートである。
【図９】第４の発明の一実施例であるプログラマブルコ
ントローラにおける入出力ユニットの脱着機構部分の断
面図である。
ントローラにおける入出力ユニットの脱着機構部分の断
面図である。
【図１０】従来のプログラマブルコントローラのシステ
ム構成を示す図である。
ム構成を示す図である。
【図１１】従来のプログラマブルコントローラのハード
ウェア構成を示すブロック図である。
ウェア構成を示すブロック図である。
【図１２】従来のプログラマブルコントローラのオンラ
イン中における入出力ユニット交換のためのシーケンス
プログラム例を示す図である。
イン中における入出力ユニット交換のためのシーケンス
プログラム例を示す図である。
【図１３】従来のプログラマブルコントローラのオンラ
イン中における入出力ユニット交換開始時及び交換終了
時の処理フローチャートである。
イン中における入出力ユニット交換開始時及び交換終了
時の処理フローチャートである。
１Ａ〜１Ｃ ＣＰＵユニット ２Ａ、２Ｂ 入力ユニット ３Ａ、３Ｂ 出力ユニット ４ ベース ５ 外部機器 ６ ＣＰＵ １３ アクセス許可スイッチ １４ アクセス許可スイッチ １５ スイッチ（ユニット交換要求用） １６ 交換要求データテーブル １７ 割り込み信号検出回路 ２３ プルアップ抵抗 ２４ 表示器制御ポート ２５ 表示器 ２６ 入力ユニットケース ２７ 着脱部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05B 19/04
Claims (4)
- 【請求項１】 ＣＰＵユニットと、制御対象から上記Ｃ
ＰＵユニットへの情報信号を入力する入力ユニットと、
上記ＣＰＵユニットからの制御信号を上記制御対象へ出
力する出力ユニットとを備え、各ユニットが電気的に接
続されたプログラマブルコントローラにおいて、 上記入力ユニット又は出力ユニットは、オンライン中に
ユニット交換要求信号を上記ＣＰＵユニットへ出力する
ユニット交換要求信号出力手段を有し、 上記ＣＰＵユニットは、上記ユニット交換要求信号を上
記入力ユニット又は出力ユニットの状態を示すデータ情
報として受取り、各ユニット毎に格納する交換要求デー
タテーブルと、繰り返し実行するシーケンスプログラム
のエンド処理時に上記交換要求データテーブルから上記
データ情報を読み取り、該データが変化した場合に、対
応する入力ユニット又は出力ユニットを交換可能状態に
処理するユニット交換処理手段とを有することを特徴と
するプログラマブルコントローラ。 - 【請求項２】 ＣＰＵユニットと、制御対象から上記Ｃ
ＰＵユニットへの情報信号を入力する入力ユニットと、
上記ＣＰＵユニットからの制御信号を上記制御対象へ出
力する出力ユニットとを備え、各ユニットが電気的に接
続されたプログラマブルコントローラにおいて、 上記入力ユニット又は出力ユニットは、オンライン中に
ユニット交換要求信号を上記ＣＰＵユニットへ出力する
ユニット交換要求信号出力手段を有し、 上記ＣＰＵユニットは、上記ユニット交換要求信号を上
記入力ユニット又は出力ユニットの状態を示すデータ情
報として受取り、各ユニット毎に格納する交換要求デー
タテーブルと、上記ユニット交換要求信号を割り込み信
号として検出する割り込み信号検出手段と、上記割り込
み信号検出手段から割り込み信号の入力により、上記交
換要求データテーブルから上記データ情報を読み取り、
該データが変化した場合に、対応する入力ユニット又は
出力ユニットを交換可能状態に処理するユニット交換処
理手段とを有することを特徴とするプログラマルコント
ローラ。 - 【請求項３】 請求項１又は請求項２記載のプログラマ
ブルコントローラにおいて、ＣＰＵユニットはオンライ
ン中にユニット交換要求信号を出力した入力ユニット又
は出力ユニットにユニット交換可能状態信号を出力する
信号出力手段を備え、入力ユニット又は出力ユニットは
上記ユニット交換可能状態信号の入力によりユニット交
換可能状態を表示する表示手段を備えたことを特徴とす
るプログラマブルコントローラ。 - 【請求項４】 請求項１〜請求項３記載のプログラマブ
ルコントローラにおいて、入力ユニット又は出力ユニッ
トはベースユニットへ着脱自在に係合させる着脱機構部
を備え、ユニット交換要求信号出力手段はユニット着脱
操作時に上記着脱機構部の操作により開閉されるスイッ
チ手段であることを特徴とするプログラマブルコントロ
ーラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044735A JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
| US08/024,951 US5408229A (en) | 1992-03-02 | 1993-03-02 | Programmable controller which allows for removal of the I/O modules during an on-line mode |
| EP93103333A EP0559163B1 (en) | 1992-03-02 | 1993-03-02 | Programmable controller which allows for removal of the I/O modules during an on-line mode |
| DE69315100T DE69315100T2 (de) | 1992-03-02 | 1993-03-02 | Programmierbares Steuergerät, dass die Entfernung des E/A-Bausteins während eines Onlinemodus erlaubt |
| HK98102842A HK1003848A1 (en) | 1992-03-02 | 1998-04-03 | Programmable controller which allows for removal of the i/o modules during an on-line mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044735A JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241622A JPH05241622A (ja) | 1993-09-21 |
| JP2833325B2 true JP2833325B2 (ja) | 1998-12-09 |
Family
ID=12699712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044735A Expired - Lifetime JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5408229A (ja) |
| EP (1) | EP0559163B1 (ja) |
| JP (1) | JP2833325B2 (ja) |
| DE (1) | DE69315100T2 (ja) |
| HK (1) | HK1003848A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471618A (en) * | 1992-11-30 | 1995-11-28 | 3Com Corporation | System for classifying input/output events for processes servicing the events |
| DE9421765U1 (de) * | 1994-08-19 | 1996-07-25 | Siemens Ag | Anordnung mit einer Signalverarbeitungsanschaltung und einer Funktionseinheit |
| JPH08185005A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | カラー画像形成装置 |
| DE19605698C1 (de) * | 1996-02-16 | 1997-04-24 | Wieland Elektrische Industrie | Anschlußeinrichtung für ein elektrisches Installationssystem |
| US5953515A (en) * | 1997-04-11 | 1999-09-14 | International Business Machines Corporation | Pluggable electronic card presence detect scheme for use in parallel and serial vital detect product data (VPD) collection systems |
| US6032226A (en) * | 1997-04-14 | 2000-02-29 | International Business Machines Corporation | Method and apparatus for layering cache and architectural specific functions to expedite multiple design |
| US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
| JP2000339008A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | プログラマブルコントローラ |
| CA2282881C (en) * | 1999-09-20 | 2001-10-30 | Vansco Electronics Ltd. | Electrical control apparatus including a plurality of programmable modules |
| JP3526293B2 (ja) * | 2001-11-30 | 2004-05-10 | 三菱電機株式会社 | プログラマブルコントローラ |
| EP1457847A3 (de) * | 2003-03-10 | 2010-01-13 | Heidelberger Druckmaschinen Aktiengesellschaft | Vorrichtung und Verfahren zur Identifizierung von Modulen in einer drucktechnischen Maschine |
| DE102011110183B3 (de) * | 2011-08-09 | 2012-11-15 | Pilz Gmbh & Co. Kg | Modulare Steuerungsvorrichtung |
| JP5886173B2 (ja) * | 2012-11-14 | 2016-03-16 | 株式会社日立産機システム | プログラマブルコントローラ |
| WO2016143101A1 (ja) * | 2015-03-11 | 2016-09-15 | 三菱電機株式会社 | Ｃｐｕユニット、ターゲットユニットおよびｐｌｃシステム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE789512A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees |
| JPS5851326A (ja) * | 1981-09-24 | 1983-03-26 | Toshiba Corp | デ−タバス接続方式 |
| US4527271A (en) * | 1982-08-17 | 1985-07-02 | The Foxboro Company | Process control system with improved fault isolation |
| US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
| US4638313A (en) * | 1984-11-08 | 1987-01-20 | Spacelabs, Inc. | Addressing for a multipoint communication system for patient monitoring |
| US4674085A (en) * | 1985-03-21 | 1987-06-16 | American Telephone And Telegraph Co. | Local area network |
| US4730251A (en) * | 1985-10-28 | 1988-03-08 | International Business Machines Corporation | Automatic I/O address assignment |
| JPH01121901A (ja) * | 1987-11-06 | 1989-05-15 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JPH0366420U (ja) * | 1989-10-31 | 1991-06-27 | ||
| US5204669A (en) * | 1990-08-30 | 1993-04-20 | Datacard Corporation | Automatic station identification where function modules automatically initialize |
-
1992
- 1992-03-02 JP JP4044735A patent/JP2833325B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-02 EP EP93103333A patent/EP0559163B1/en not_active Expired - Lifetime
- 1993-03-02 US US08/024,951 patent/US5408229A/en not_active Expired - Fee Related
- 1993-03-02 DE DE69315100T patent/DE69315100T2/de not_active Expired - Fee Related
-
1998
- 1998-04-03 HK HK98102842A patent/HK1003848A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5408229A (en) | 1995-04-18 |
| JPH05241622A (ja) | 1993-09-21 |
| EP0559163A2 (en) | 1993-09-08 |
| DE69315100D1 (de) | 1997-12-18 |
| EP0559163B1 (en) | 1997-11-12 |
| EP0559163A3 (en) | 1994-06-29 |
| DE69315100T2 (de) | 1998-06-10 |
| HK1003848A1 (en) | 1998-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833325B2 (ja) | プログラマブルコントローラ | |
| CA2082118C (en) | Computer, and apparatus and method for system reconfiguration thereof | |
| KR100932057B1 (ko) | 피엘씨 | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JPH1124803A (ja) | サスペンド処理異常の検出方法 | |
| JP4241405B2 (ja) | コンピュータシステムおよびｉ／ｏリトライ方法ならびにプログラム | |
| JP2000148544A (ja) | ダンプ出力方式 | |
| JP3384141B2 (ja) | プログラマブルコントローラ並びにプログラマブルコントローラ保守装置 | |
| WO1996029654A1 (fr) | Systeme de commande de l'interface | |
| JP3124201B2 (ja) | 入出力制御装置 | |
| JPH0713791A (ja) | 二重化制御システムの等値化方法 | |
| JPH07129425A (ja) | リブート処理方法 | |
| JP2527849Y2 (ja) | プログラマブルコントローラおよびそのプログラミング装置 | |
| JP3353819B2 (ja) | インテリジェント系ボードとコンソール端末との接続機構および接続方法 | |
| JP2900073B2 (ja) | プログラマブルコントローラシステム | |
| JPS6334604A (ja) | プログラマブルコントロ−ラ | |
| JPH0113577B2 (ja) | ||
| JPS60110479A (ja) | 外字処理機能を持つ制御装置 | |
| JP2001014013A (ja) | 数値制御装置 | |
| JP2591208B2 (ja) | Ｉｃカードシステム | |
| JPS6341088B2 (ja) | ||
| JPS626336A (ja) | コンピユ−タシステム | |
| JPH0831014B2 (ja) | データ処理装置 | |
| JP2001306112A (ja) | プログラマブルコントローラ | |
| JP2000231491A (ja) | 二重化マイクロプロセッサシステム |