JP2821597B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2821597B2 JP2821597B2 JP63136244A JP13624488A JP2821597B2 JP 2821597 B2 JP2821597 B2 JP 2821597B2 JP 63136244 A JP63136244 A JP 63136244A JP 13624488 A JP13624488 A JP 13624488A JP 2821597 B2 JP2821597 B2 JP 2821597B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor device
- tin layer
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製法特にバリヤメタルを有す
る構造のコンタクト部を具備する半導体装置の製造方法
に係わる。
る構造のコンタクト部を具備する半導体装置の製造方法
に係わる。
本発明はシリコンSi基板上にチタンナイトライド層を
介してAlを主成分とする電極を形成するにあたり、その
チタンナイトライドSiN層をシリコンSi基板を加熱しな
がら酸素を含む雰囲気中で形成するものであり、このよ
うにすることによって、より安定性，信頼性に優れたコ
ンタクト部を有する半導体装置を製造しうるようにす
る。
介してAlを主成分とする電極を形成するにあたり、その
チタンナイトライドSiN層をシリコンSi基板を加熱しな
がら酸素を含む雰囲気中で形成するものであり、このよ
うにすることによって、より安定性，信頼性に優れたコ
ンタクト部を有する半導体装置を製造しうるようにす
る。
半導体装置、特に超LSI等においてコンタクト材料と
してAlが多く用いられるが、超LSIの回路素子のより微
細化に伴ない、半導体素子の接合部例えばバイポーラト
ランジスタにおけるエミッタ接合が、より浅く形成され
る傾向にある。そのため、コンタクト材料、即ち電極材
としてAlを用いる場合、Siとの合金化反応で浅い接合を
破壊ないしは劣化させるなどの問題が生じる。このよう
な不都合を回避するためにこの種の電極として１〜２％
のSiを含有するAl−Si合金を用いることが行なわれる。
ところがこの場合、Al−Si電極をスパッタ等によって被
着する場合、そのスパッタされたAlの熱処理後の冷却過
程でSiが析出する。この析出SiはAl中からの析出である
ためIII族元素のAlを含んだSiであるためｐ型となり、
ｎ型Siに対してpn接合を形成するなどオーミックコンタ
クト部としての不都合を来す。
してAlが多く用いられるが、超LSIの回路素子のより微
細化に伴ない、半導体素子の接合部例えばバイポーラト
ランジスタにおけるエミッタ接合が、より浅く形成され
る傾向にある。そのため、コンタクト材料、即ち電極材
としてAlを用いる場合、Siとの合金化反応で浅い接合を
破壊ないしは劣化させるなどの問題が生じる。このよう
な不都合を回避するためにこの種の電極として１〜２％
のSiを含有するAl−Si合金を用いることが行なわれる。
ところがこの場合、Al−Si電極をスパッタ等によって被
着する場合、そのスパッタされたAlの熱処理後の冷却過
程でSiが析出する。この析出SiはAl中からの析出である
ためIII族元素のAlを含んだSiであるためｐ型となり、
ｎ型Siに対してpn接合を形成するなどオーミックコンタ
クト部としての不都合を来す。
このような不都合を回避するために、Si析出による影
響が、Si基板に及ぶことがないようにSi基板とAl−Si電
極との間にバリヤメタルを介存させた積層構造のコンタ
クト部を構成することが提案されている。例えばアイ・
イー・イー・イー・トランス アクションズ オン エ
レクトロン デバイシズ（Ｉ・Ｅ・Ｅ・Ｅ・TRANSACTIO
NS ON ELECTRON DEVICES）VOL.ED−34 NO.3.MARCH 1987
の599頁等にその開示があるように、Si基板上にチタンT
i金属層と、さらにその上にチタンナイトライドTiN層、
またさらにそれにAl−Si合金層を順次積層した構造をと
るものの提案がある。
響が、Si基板に及ぶことがないようにSi基板とAl−Si電
極との間にバリヤメタルを介存させた積層構造のコンタ
クト部を構成することが提案されている。例えばアイ・
イー・イー・イー・トランス アクションズ オン エ
レクトロン デバイシズ（Ｉ・Ｅ・Ｅ・Ｅ・TRANSACTIO
NS ON ELECTRON DEVICES）VOL.ED−34 NO.3.MARCH 1987
の599頁等にその開示があるように、Si基板上にチタンT
i金属層と、さらにその上にチタンナイトライドTiN層、
またさらにそれにAl−Si合金層を順次積層した構造をと
るものの提案がある。
この場合、Ti層とこれの上にTiN層をデポジットして
後、一旦デポジット作業を中断し、600℃30分程度のア
ニール、即ち熱処理を行ってピンホール等のいわゆるウ
イークスポットを酸素で埋め込んで補修するという作業
を行っているものである。ところがこのようにAl−Si層
の形成前に、TiN層を30分間熱処理する作業を特段に行
う場合、スループットすなわち処理量の向上を阻害する
と共に、TiN層とAl−Si層との界面に不要元素例えばCl
の侵入等が生じ、密着性の低下を招来するという課題が
ある。
後、一旦デポジット作業を中断し、600℃30分程度のア
ニール、即ち熱処理を行ってピンホール等のいわゆるウ
イークスポットを酸素で埋め込んで補修するという作業
を行っているものである。ところがこのようにAl−Si層
の形成前に、TiN層を30分間熱処理する作業を特段に行
う場合、スループットすなわち処理量の向上を阻害する
と共に、TiN層とAl−Si層との界面に不要元素例えばCl
の侵入等が生じ、密着性の低下を招来するという課題が
ある。
さらにまた高温長時間のアニール処理によってシリコ
ン基板にすでに形成されている接合部での再拡散等の問
題が生じ、特性劣化，特性の不安定性，浅い接合の形成
を阻害するなどの多くの課題がある。
ン基板にすでに形成されている接合部での再拡散等の問
題が生じ、特性劣化，特性の不安定性，浅い接合の形成
を阻害するなどの多くの課題がある。
本発明は、上述した積層構造によるコンタクト部にお
いて、各金属層の被着を実質的に連続的に行うことがで
きるようにして、スループットの向上，各金属層間の界
面の密着性の向上，不安定性あるいはさらに接合への影
響等の課題の解決をはかることができるようにした半導
体装置の製造方法を提供する。
いて、各金属層の被着を実質的に連続的に行うことがで
きるようにして、スループットの向上，各金属層間の界
面の密着性の向上，不安定性あるいはさらに接合への影
響等の課題の解決をはかることができるようにした半導
体装置の製造方法を提供する。
本発明においては、第１図に示すようにシリコン（S
i）基板（１）上にチタンナイトライド（TiN）層（２）
を介してアルミニウム（Al）を主成分とする電極（３）
を形成する積層構造によるコンタクト部（４）を有する
半導体装置の製造方法において、特にSi基板（１）を加
熱しながらTiN層（２）を酸素を含む雰囲気中で形成す
る。この場合の酸素を含む雰囲気は、人為的に即ち積極
的に酸素を少量添加する雰囲気とすることもできるが、
シリコン基板（１）の表面に自然に付着存在する残留水
分の熱分解によって酸素が供給される雰囲気によること
もできる。
i）基板（１）上にチタンナイトライド（TiN）層（２）
を介してアルミニウム（Al）を主成分とする電極（３）
を形成する積層構造によるコンタクト部（４）を有する
半導体装置の製造方法において、特にSi基板（１）を加
熱しながらTiN層（２）を酸素を含む雰囲気中で形成す
る。この場合の酸素を含む雰囲気は、人為的に即ち積極
的に酸素を少量添加する雰囲気とすることもできるが、
シリコン基板（１）の表面に自然に付着存在する残留水
分の熱分解によって酸素が供給される雰囲気によること
もできる。
上述の本発明によれば、TiN層（２）のピンホール等
のいわゆるウイークスポットが、このTiN層（２）の生
成と同時に酸素によって埋め込まれた層として形成され
ることによって所要の安定した特性を有し、しかもその
後の特段の高温加熱工程を必要としないことから各金属
層の被着例えばスパッタリング作業の中断が回避され、
これに伴なう作業性の低下即ちスループットの低下を回
避でき、さらに各金属層の界面の特性劣化等を回避でき
る。
のいわゆるウイークスポットが、このTiN層（２）の生
成と同時に酸素によって埋め込まれた層として形成され
ることによって所要の安定した特性を有し、しかもその
後の特段の高温加熱工程を必要としないことから各金属
層の被着例えばスパッタリング作業の中断が回避され、
これに伴なう作業性の低下即ちスループットの低下を回
避でき、さらに各金属層の界面の特性劣化等を回避でき
る。
そして、このようにして形成されたコンタクト部
（４）は、半導体装置、例えばバイポーラトランジスタ
における爾後の作業工程での熱処理、例えば、パッケー
ジ，樹脂モールド等に際しての加熱工程に伴う加熱時
間，温度等の加熱条件に応じて、TiN層（２）の被着条
件、例えばそのスパッタリング開始時或いはスパッタリ
ング中の基板温度の選定，添加酸素量の選定によって必
要な耐熱性を得ることができる。
（４）は、半導体装置、例えばバイポーラトランジスタ
における爾後の作業工程での熱処理、例えば、パッケー
ジ，樹脂モールド等に際しての加熱工程に伴う加熱時
間，温度等の加熱条件に応じて、TiN層（２）の被着条
件、例えばそのスパッタリング開始時或いはスパッタリ
ング中の基板温度の選定，添加酸素量の選定によって必
要な耐熱性を得ることができる。
第１図に示すようにnpnトランジスタに適用する場合
の例を説明する。
の例を説明する。
この場合、シリコンSi基板（１）に、ｎ型のコレクタ
領域（５）,p型のベース領域（６）およびｎ型のエミッ
タ領域（７）が形成されている。（８）は、基板（１）
の表面に形成されたSiO2絶縁層である。この絶縁層
（８）には、各コレクタ，ベースおよびエミッタ領域
（５），（６）および（７）上にそれぞれコンタクト窓
（９）がフォトリソグラフィ技術によって穿設される。
領域（５）,p型のベース領域（６）およびｎ型のエミッ
タ領域（７）が形成されている。（８）は、基板（１）
の表面に形成されたSiO2絶縁層である。この絶縁層
（８）には、各コレクタ，ベースおよびエミッタ領域
（５），（６）および（７）上にそれぞれコンタクト窓
（９）がフォトリソグラフィ技術によって穿設される。
基板（１）上に各コンタクト窓（９）内を含んでそれ
ぞれ全面的にTiを例えば300〜500Åの厚さに下地金属層
（10）を被着し、続いてこれの上にTiN層（２）を500〜
1000Åの厚さに被着し、更に続いてこれの上にAl−Si層
（３）を5000〜10000Å程度に被着する。各層（10），
（２），（３）は蒸着またはスパッタ等によって形成し
得る。各層（10），（２），（３）をスパッタによって
形成する場合、周知のスパッタ装置によって低圧アルゴ
ン雰囲気中で行う。例えばTi下地金属層（10）とTiN層
（２）については、Tiターゲットをスパッタ源として用
い、Al−Si電極（３）については、例えば、Al−Si合金
ターゲットをスパッタ源として用いる。各スパッタは、
周知のように低圧アルゴンガス中で行うものであるが、
TiN層（２）のスパッタは雰囲気中にN2ガスを送り込む
ことによってSi基板（１）に向って到来するTiが窒化し
てチタンナイトライドTiN層（２）としてデポジットさ
れるようにする。このTiN層（２）のスパッタは、その
開始時、即ちN2ガスの送り込み開始とほぼ同時に基板
（１）をこの基板（１）の載置台の加熱手段によって例
えば100〜200℃に加熱するとか、開始前数秒ないし数十
秒前から100〜200℃に加熱してこの状態でTiNのスパッ
タが開始されるようにする。
ぞれ全面的にTiを例えば300〜500Åの厚さに下地金属層
（10）を被着し、続いてこれの上にTiN層（２）を500〜
1000Åの厚さに被着し、更に続いてこれの上にAl−Si層
（３）を5000〜10000Å程度に被着する。各層（10），
（２），（３）は蒸着またはスパッタ等によって形成し
得る。各層（10），（２），（３）をスパッタによって
形成する場合、周知のスパッタ装置によって低圧アルゴ
ン雰囲気中で行う。例えばTi下地金属層（10）とTiN層
（２）については、Tiターゲットをスパッタ源として用
い、Al−Si電極（３）については、例えば、Al−Si合金
ターゲットをスパッタ源として用いる。各スパッタは、
周知のように低圧アルゴンガス中で行うものであるが、
TiN層（２）のスパッタは雰囲気中にN2ガスを送り込む
ことによってSi基板（１）に向って到来するTiが窒化し
てチタンナイトライドTiN層（２）としてデポジットさ
れるようにする。このTiN層（２）のスパッタは、その
開始時、即ちN2ガスの送り込み開始とほぼ同時に基板
（１）をこの基板（１）の載置台の加熱手段によって例
えば100〜200℃に加熱するとか、開始前数秒ないし数十
秒前から100〜200℃に加熱してこの状態でTiNのスパッ
タが開始されるようにする。
このようにして基板（１）上に全面的に順次形成され
た下地金属層（10）,TiN層（２）,Al−Si層（３）の積
層金属層を、選択的にエッチングして、各コレクタ領域
（５），ベース領域（６），エミッタ領域（７）にそれ
ぞれオーミックにコンタクトするコレクタ，ベース，エ
ミッタ各コンタクト部（４）を構成して目的とするnpn
型トランジスタを構成する。
た下地金属層（10）,TiN層（２）,Al−Si層（３）の積
層金属層を、選択的にエッチングして、各コレクタ領域
（５），ベース領域（６），エミッタ領域（７）にそれ
ぞれオーミックにコンタクトするコレクタ，ベース，エ
ミッタ各コンタクト部（４）を構成して目的とするnpn
型トランジスタを構成する。
尚、上述した例では、npn型バイポーラトランジスタ
に適用した場合であるが、pnp型を始めとして、バイポ
ーラトランジスタ以外の各種半導体装置を得る場合に本
発明を適用することができる。
に適用した場合であるが、pnp型を始めとして、バイポ
ーラトランジスタ以外の各種半導体装置を得る場合に本
発明を適用することができる。
上述したように本発明によればバリヤメタルとして、
TiN層の被着形成後に熱処理を施こすことを回避したの
で、高いスループットでTiN層（２）の形成を行うこと
ができるにもかかわらず、このTiN層（２）の形成時の
加熱によって充分安定した特性を有するコンタクト部
（４）を構成することができる。これはその形成にあた
っての加熱によって例えばシリコン基板表面の残留H2O
中のＯがTiN層（２）中に取り込まれてTiN層（２）中の
ウイークスポットを酸素によって埋め込む補修作用が生
じるものと思われる。
TiN層の被着形成後に熱処理を施こすことを回避したの
で、高いスループットでTiN層（２）の形成を行うこと
ができるにもかかわらず、このTiN層（２）の形成時の
加熱によって充分安定した特性を有するコンタクト部
（４）を構成することができる。これはその形成にあた
っての加熱によって例えばシリコン基板表面の残留H2O
中のＯがTiN層（２）中に取り込まれてTiN層（２）中の
ウイークスポットを酸素によって埋め込む補修作用が生
じるものと思われる。
今、本発明方法によって得たバイポーラトランジスタ
のコンタクト部（４）の信頼性を測定した結果を示す。
この場合、共通のシリコン基板（１）上に、近接して対
のトランジスタを複数組同時に配列形成し、対のトラン
ジスタ間のhFEの差（ΔhFE）と全トランジスタのhFEの
平均▲▼を測定し、初期値ｔ＝０と、フォーミン
グガス中で450℃の加熱を行った場合の各加熱時間後で
の正規分布の偏差値の比をもってhFEの変化を測定した
結果を第２図に示す。この場合Ti下地金属層（10）の厚
さを300Åに,TiN層（２）の厚さを700Åに,SiAl層
（３）の厚さを6000Åに選定した場合である。同図にお
いて、●印と、○印と、▲印は、それぞれ人為的に酸素
の添加を行うことなく、バリア層としてのTiN層（２）
を、その被着形成の開始と同時にSi基板（１）を100〜2
00℃程度に加熱した場合と、TiNの被着形成の開始15秒
前から基板（１）を加熱した場合と、同様のスパッタ開
始24秒前から加熱した場合、また、△印は、18秒前から
基板（１）の加熱を行い、２〜３％の酸素添加した雰囲
気中でTiN被着を行った場合、■印と、□印はそれぞれ
２％と６％の各酸素添加雰囲気中で、TiNの被着形成開
始と同時に基板加熱を行った場合の各測定の結果をプロ
ットしたものである。これによれば、450℃という高温
下で30分間の加熱を行った30分間程度では、コンタクト
部が良好なバリア効果を得ていることが分るが、TiNの
形成時の加熱開始，酸素添加の条件によって、耐熱性の
選定ができるので、これらを半導体装置のパッキング作
業等のコンタクト部（４）の形成後に与えられる加熱温
度に応じてこれら条件を選定すれば、信頼性が高く特性
の安定した半導体装置を製造できる。
のコンタクト部（４）の信頼性を測定した結果を示す。
この場合、共通のシリコン基板（１）上に、近接して対
のトランジスタを複数組同時に配列形成し、対のトラン
ジスタ間のhFEの差（ΔhFE）と全トランジスタのhFEの
平均▲▼を測定し、初期値ｔ＝０と、フォーミン
グガス中で450℃の加熱を行った場合の各加熱時間後で
の正規分布の偏差値の比をもってhFEの変化を測定した
結果を第２図に示す。この場合Ti下地金属層（10）の厚
さを300Åに,TiN層（２）の厚さを700Åに,SiAl層
（３）の厚さを6000Åに選定した場合である。同図にお
いて、●印と、○印と、▲印は、それぞれ人為的に酸素
の添加を行うことなく、バリア層としてのTiN層（２）
を、その被着形成の開始と同時にSi基板（１）を100〜2
00℃程度に加熱した場合と、TiNの被着形成の開始15秒
前から基板（１）を加熱した場合と、同様のスパッタ開
始24秒前から加熱した場合、また、△印は、18秒前から
基板（１）の加熱を行い、２〜３％の酸素添加した雰囲
気中でTiN被着を行った場合、■印と、□印はそれぞれ
２％と６％の各酸素添加雰囲気中で、TiNの被着形成開
始と同時に基板加熱を行った場合の各測定の結果をプロ
ットしたものである。これによれば、450℃という高温
下で30分間の加熱を行った30分間程度では、コンタクト
部が良好なバリア効果を得ていることが分るが、TiNの
形成時の加熱開始，酸素添加の条件によって、耐熱性の
選定ができるので、これらを半導体装置のパッキング作
業等のコンタクト部（４）の形成後に与えられる加熱温
度に応じてこれら条件を選定すれば、信頼性が高く特性
の安定した半導体装置を製造できる。
第１図は本発明製造方法によって得る半導体装置の一例
の略線的拡大断面図、第２図はその耐熱性を示すhFE変
化の測定曲線図である。 （１）はシリコン基板、（10）は下地金属層、（２）は
TiN層、（３）はアルミニウムを主成分とする電極であ
る。
の略線的拡大断面図、第２図はその耐熱性を示すhFE変
化の測定曲線図である。 （１）はシリコン基板、（10）は下地金属層、（２）は
TiN層、（３）はアルミニウムを主成分とする電極であ
る。
Claims (1)
- 【請求項１】シリコン基板上にチタンナイトライド層を
介してアルミニウムを主成分とする電極を形成する半導
体装置の製造方法において、 上記シリコン基板を加熱しながら上記チタンナイトライ
ド層を、外部から供給された酸素を含む雰囲気中で成膜
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136244A JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136244A JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01304727A JPH01304727A (ja) | 1989-12-08 |
| JP2821597B2 true JP2821597B2 (ja) | 1998-11-05 |
Family
ID=15170658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136244A Expired - Lifetime JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821597B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2818804B2 (ja) * | 1990-12-11 | 1998-10-30 | サムスン・セミコンダクタ・インコーポレーテッド | 半導体集積装置の接続用回路パターンの形成方法 |
| JPH06326119A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135517A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | 半導体装置の形成方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-02 JP JP63136244A patent/JP2821597B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01304727A (ja) | 1989-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821597B2 (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPS61102059A (ja) | 半導体装置 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JPH04112529A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS61156872A (ja) | 半導体装置 | |
| JPH0799193A (ja) | 半導体装置の製造方法 | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JPS62114231A (ja) | 半導体装置 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH03198329A (ja) | 配線形成方法 | |
| JPH053172A (ja) | 半導体装置及びその製造方法 | |
| JP3334760B2 (ja) | 半導体装置の製造方法 | |
| JPH01202860A (ja) | 半導体装置 | |
| JPH0642514B2 (ja) | 多層配線構造の製造方法 | |
| JPS62115776A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH0529256A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |