JPH01304727A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01304727A JPH01304727A JP13624488A JP13624488A JPH01304727A JP H01304727 A JPH01304727 A JP H01304727A JP 13624488 A JP13624488 A JP 13624488A JP 13624488 A JP13624488 A JP 13624488A JP H01304727 A JPH01304727 A JP H01304727A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- sputtering
- semiconductor device
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 19
- 239000010936 titanium Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 4
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 4
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000010953 base metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製法特にバリヤメタルを有する
構造のコンタクト部を具備する半導体装置の製造方法に
係わる。
構造のコンタクト部を具備する半導体装置の製造方法に
係わる。
本発明はシリコンＳｉ基板上にチタンナイトワイド層を
介してＡｆを主成分とする電極を形成するにあたり、そ
のチタンナイトライド５ｉＮＩ＃をシリコンＳｉ基板を
加熱しなからｒ３ｊ１．素を含む雰囲気中で形成するも
のであり、このようにすることによって、より安定性、
信頼性に優れたコンタクト部を有する半導体装置を製造
しうるようにする。
介してＡｆを主成分とする電極を形成するにあたり、そ
のチタンナイトライド５ｉＮＩ＃をシリコンＳｉ基板を
加熱しなからｒ３ｊ１．素を含む雰囲気中で形成するも
のであり、このようにすることによって、より安定性、
信頼性に優れたコンタクト部を有する半導体装置を製造
しうるようにする。
（従来の技術）
半導体装置、特に超ＬＳＩ等においてコンタクト材料と
してＡＪが多く用いられるが、超ＬＳＩの回路素子のよ
り微細化に伴ない、半導体素子の接合部例えばバイポー
ラトランジスタにおけるエミッタ接合が、より浅く形成
される傾向にある。
してＡＪが多く用いられるが、超ＬＳＩの回路素子のよ
り微細化に伴ない、半導体素子の接合部例えばバイポー
ラトランジスタにおけるエミッタ接合が、より浅く形成
される傾向にある。
そのため、コンタクト材料、即ち電極材として八βを用
いる場合、Ｓｔとの合金化反応で浅い接合を破壊ないし
は劣化させるなどの問題が生じる。
いる場合、Ｓｔとの合金化反応で浅い接合を破壊ないし
は劣化させるなどの問題が生じる。
このような不都合を回避するためにこの棟の電極として
１〜２％のＳｉを含有する＾β−３ｔ合金を用いること
が行なわれる。ところがこの場合、 １−３ｉ電極をス
パッタ等によって被着する場合、そのスパッタされた八
Ｅの熱処理後の冷却過程でＳｉが析出する。この析出Ｓ
ｉはへβ中からの析出であるためｍ族元素のｌを含んだ
Ｓｉであるためｐ型となり、ｎ型Ｓｔに対してｐｎ接合
を形成するなどオーミックコンタクト部としての不都合
を来す。
１〜２％のＳｉを含有する＾β−３ｔ合金を用いること
が行なわれる。ところがこの場合、 １−３ｉ電極をス
パッタ等によって被着する場合、そのスパッタされた八
Ｅの熱処理後の冷却過程でＳｉが析出する。この析出Ｓ
ｉはへβ中からの析出であるためｍ族元素のｌを含んだ
Ｓｉであるためｐ型となり、ｎ型Ｓｔに対してｐｎ接合
を形成するなどオーミックコンタクト部としての不都合
を来す。
このような不都合を回避するために、Ｓｔ析出による影
響が、Ｓｉ基板に及ぶことがないようにＳｉ基板とＡｌ
−５ｔ電極との間にバリヤメタルを介在させた積層構造
のコンタクト部を構成することが提案されている。例え
ばアイ・イー・イー・イー・トランス アクションズ
オン エレクトロンデバイシズ（１−Ｅ−Ｅ −Ｅ−Ｔ
ＲＡＮＳＡＣＴＩＯＮＳ ０ＮＥＬＥＣＴＲＯＮ Ｄ
ＨＶＩＣＥＳ） ＶｏＬ、ＨＤ−３４ＮＯ，３，ＭＡ
ＲＣ）ｌ １９８’？の５９９貞等にその開示がある
ように、Ｓｉ基板上にチタンＴｉ金属層と、さらにその
上にチタンナイトライド１’１Ｎｒｆｉ、またさらにそ
れに八ｌ −Ｓｉ合金層を順次積Ｊｍした構造をとるも
のの提案がある。
響が、Ｓｉ基板に及ぶことがないようにＳｉ基板とＡｌ
−５ｔ電極との間にバリヤメタルを介在させた積層構造
のコンタクト部を構成することが提案されている。例え
ばアイ・イー・イー・イー・トランス アクションズ
オン エレクトロンデバイシズ（１−Ｅ−Ｅ −Ｅ−Ｔ
ＲＡＮＳＡＣＴＩＯＮＳ ０ＮＥＬＥＣＴＲＯＮ Ｄ
ＨＶＩＣＥＳ） ＶｏＬ、ＨＤ−３４ＮＯ，３，ＭＡ
ＲＣ）ｌ １９８’？の５９９貞等にその開示がある
ように、Ｓｉ基板上にチタンＴｉ金属層と、さらにその
上にチタンナイトライド１’１Ｎｒｆｉ、またさらにそ
れに八ｌ −Ｓｉ合金層を順次積Ｊｍした構造をとるも
のの提案がある。
この場合、１’ｆｆＮＩとこれの上に１゛１ＮＩ−をデ
ボジッ）−して後、−旦デポジット作業を中断し、６０
０℃：３（］分程度のアニール、即ち熱処理を行ってピ
ンホール等のいわゆるウィークスポットを酸素で理め込
んで補修するという作業を行っているものである。とこ
ろがこのようにＡｌｌ −５ｔ層の形成前に、１°ＩＮ
層を３０分間熱処理する作業を特段に行う場合、スルー
ブツトすなわち処理量の向上を阻害すると共に、ＴｉＮ
Ｉ−とＡｌ −５ｔ層との界面に不要元素例えばＣｊ
？の侵入等が生じ、密着性の低下を招来するという課題
がある。
ボジッ）−して後、−旦デポジット作業を中断し、６０
０℃：３（］分程度のアニール、即ち熱処理を行ってピ
ンホール等のいわゆるウィークスポットを酸素で理め込
んで補修するという作業を行っているものである。とこ
ろがこのようにＡｌｌ −５ｔ層の形成前に、１°ＩＮ
層を３０分間熱処理する作業を特段に行う場合、スルー
ブツトすなわち処理量の向上を阻害すると共に、ＴｉＮ
Ｉ−とＡｌ −５ｔ層との界面に不要元素例えばＣｊ
？の侵入等が生じ、密着性の低下を招来するという課題
がある。
さらにまた高温長時間のアニール処理によってシリコン
基板にすでに形成されている接合部での内拡散等の問題
が生じ、特性劣化、特性の不安定性、浅い接合の形成を
阻害するなどの多くの課題がある。
基板にすでに形成されている接合部での内拡散等の問題
が生じ、特性劣化、特性の不安定性、浅い接合の形成を
阻害するなどの多くの課題がある。
〔発明が解決しようとする課題）
本発明は、上述した積層構造によるコンタクト部におい
て、各金属層の被着を実質的に連続的に行うことができ
るようにして、スルーブツトの向上、各金属層間の界面
の密着性の向上、不安定性あるいはさらに接合への影響
等の課題の解決をはかることができるようにした半導体
装置の製造方法を提供する。
て、各金属層の被着を実質的に連続的に行うことができ
るようにして、スルーブツトの向上、各金属層間の界面
の密着性の向上、不安定性あるいはさらに接合への影響
等の課題の解決をはかることができるようにした半導体
装置の製造方法を提供する。
（課題を解決するための手段）
本発明においては、第１図に示すようにシリコン（Ｓｉ
）ＪＡ板（１）上にチタンナイトライド（ＴｉＮ）層（
２）を介してアルミニウム（＾β）を主成分とする電極
（３）を形成する積Ｉ＠構造によるコンタクト部（４）
を有する半導体装置の製造方法において、特にＳｉ基板
（１１を加熱しなからＴ ｉ Ｎ Ｍ（２１を酸素を含
む雰囲気中で形成する。この場合の酸素を含む雰囲気は
、人為的に即ち積極的に酸素を少量添加する雰囲気とす
ることもできるが、シリコン基板（１）の表面に自然に
付着存在する残留水分の熱分解によって酸素が供給され
る雰囲気によることもできる。
）ＪＡ板（１）上にチタンナイトライド（ＴｉＮ）層（
２）を介してアルミニウム（＾β）を主成分とする電極
（３）を形成する積Ｉ＠構造によるコンタクト部（４）
を有する半導体装置の製造方法において、特にＳｉ基板
（１１を加熱しなからＴ ｉ Ｎ Ｍ（２１を酸素を含
む雰囲気中で形成する。この場合の酸素を含む雰囲気は
、人為的に即ち積極的に酸素を少量添加する雰囲気とす
ることもできるが、シリコン基板（１）の表面に自然に
付着存在する残留水分の熱分解によって酸素が供給され
る雰囲気によることもできる。
上述の本発明によれば、ＴｉＮ層（２）のピンホール等
のいわゆるウィークスポットが、このＴｉＮ層（２）の
生成と同時に酸素によって埋め込まれたＩｔ！ｌとして
形成されることによって所望の安定した特性を６し、し
かもその後の特段の高温加熱工程を必要としないことか
ら各金属層の被着例えばスパッタリング作業の中断が回
避され、これに伴なう作業性の低）即ちスルーブツトの
低下を回避でき、さらに各金属層の界面の特性劣化等を
回避できる。
のいわゆるウィークスポットが、このＴｉＮ層（２）の
生成と同時に酸素によって埋め込まれたＩｔ！ｌとして
形成されることによって所望の安定した特性を６し、し
かもその後の特段の高温加熱工程を必要としないことか
ら各金属層の被着例えばスパッタリング作業の中断が回
避され、これに伴なう作業性の低）即ちスルーブツトの
低下を回避でき、さらに各金属層の界面の特性劣化等を
回避できる。
そして、このようにして形成されたコンタクト部（４）
は、半導体装置、例えばバイポーラトランジスタにおけ
る爾後の作業工程での熱処理、例えば、パンケージ、樹
脂モールド等に際しての加熱工程に伴う加熱時間、温度
等の加熱条件に応じて、１’ ｉ Ｎ Ｉｉ！！ （２
１の被着条件、例えばそのスパッタリング開始時或いは
スパッタ、リング中の基板温度の選定。
は、半導体装置、例えばバイポーラトランジスタにおけ
る爾後の作業工程での熱処理、例えば、パンケージ、樹
脂モールド等に際しての加熱工程に伴う加熱時間、温度
等の加熱条件に応じて、１’ ｉ Ｎ Ｉｉ！！ （２
１の被着条件、例えばそのスパッタリング開始時或いは
スパッタ、リング中の基板温度の選定。
添加酸素量の選定によって必要な耐熱性を得ることがで
きる。
きる。
（実施例」
第１図に示すようにｎｐｎ ｌ−ランシスタに適用する
場合の例を説明する。
場合の例を説明する。
この場合、シリコンＳｉ基板１１）に、ｎ型のコレクタ
領域（５１＋１’型のベース領域（６）およびｎ型のエ
ミッタ領域（７）が形成されている。（８）は、基板＋
ｌｌの表面に形成された５ｉ０２絶縁層である。この絶
縁層（８）には、各コレクタ、ベースおよびエミッタ領
域（５）。
領域（５１＋１’型のベース領域（６）およびｎ型のエ
ミッタ領域（７）が形成されている。（８）は、基板＋
ｌｌの表面に形成された５ｉ０２絶縁層である。この絶
縁層（８）には、各コレクタ、ベースおよびエミッタ領
域（５）。
（６）および（７）上にそれぞれコンタクト窓（９）が
フォトリソグラフィ技術によって穿設される。
フォトリソグラフィ技術によって穿設される。
基板（１）上に各コンタクト窓（９）内を含んでそれぞ
れ全面的にＴｉを例えば３００〜５００人の厚さに下地
金属層（１０）を被着し、続いてこれの上にｒｔＮ＋＃
（２）を５００〜１０００人の厚さに被着し、史に続い
てこれの上に＾１−Ｓｉ層（３）を５０００〜１ｏｏｏ
ｏ人程度に被着する。各Ｊ！ （ｌｏ） 、 （２１，
（３１は蒸着またはスパッタ等によって形成し得る。各
層（１０） 、 １２）、（３）をスパッタによって形
成する場合、周知のスパッタ装置によりて低圧アルゴン
雰囲気中で行う０例えばＴｉ下地金属１舗（１０）とＴ
ｉＮ層（２）については、Ｔｉターゲットをスパッタ源
として用い、 へβ−５ｔ電極（３）については、例え
ばＡｌ−５ｔ合金ターゲットをスパッタ源として用いる
。各スパッタは、周知のように低圧アルゴンガス中で行
うものであるが、ＴｉＮ層（２）のスパッタは雰囲気中
にＮ２ガスを送り込むことによってＳｉ基Ｊｆｉ（１１
に向って到来するＴｉが窒化してチタンナイトライドＴ
ｉＮ層＋２）としてデボジフトされるようにする。この
Ｔ ｉ Ｎ 層（２１のスパッタは、その開始時、即ち
Ｎ２ガスの送り込み開始とほぼ同時に基板（１）をこの
基板（１１の載置台の加熱手段によって例えば１００〜
２００℃に加熱するとか、開始前数秒ないし数十秒前か
ら１００〜２００℃に加熱してこの状態でＴｉＮのスパ
ッタが開始されるようにする。
れ全面的にＴｉを例えば３００〜５００人の厚さに下地
金属層（１０）を被着し、続いてこれの上にｒｔＮ＋＃
（２）を５００〜１０００人の厚さに被着し、史に続い
てこれの上に＾１−Ｓｉ層（３）を５０００〜１ｏｏｏ
ｏ人程度に被着する。各Ｊ！ （ｌｏ） 、 （２１，
（３１は蒸着またはスパッタ等によって形成し得る。各
層（１０） 、 １２）、（３）をスパッタによって形
成する場合、周知のスパッタ装置によりて低圧アルゴン
雰囲気中で行う０例えばＴｉ下地金属１舗（１０）とＴ
ｉＮ層（２）については、Ｔｉターゲットをスパッタ源
として用い、 へβ−５ｔ電極（３）については、例え
ばＡｌ−５ｔ合金ターゲットをスパッタ源として用いる
。各スパッタは、周知のように低圧アルゴンガス中で行
うものであるが、ＴｉＮ層（２）のスパッタは雰囲気中
にＮ２ガスを送り込むことによってＳｉ基Ｊｆｉ（１１
に向って到来するＴｉが窒化してチタンナイトライドＴ
ｉＮ層＋２）としてデボジフトされるようにする。この
Ｔ ｉ Ｎ 層（２１のスパッタは、その開始時、即ち
Ｎ２ガスの送り込み開始とほぼ同時に基板（１）をこの
基板（１１の載置台の加熱手段によって例えば１００〜
２００℃に加熱するとか、開始前数秒ないし数十秒前か
ら１００〜２００℃に加熱してこの状態でＴｉＮのスパ
ッタが開始されるようにする。
このようにして基板（１１上に全面的に順次形成された
下地金属Ｗ７ｉ（１０） 、 ＴｔＮＩｉｉｆ（２１，
＾β−３ｉ層（３）の積層金属層を、選択的にエッチン
クして、各コレクタ領域（５）、ベース領域（６）、エ
ミッタ領域（７）にそれぞれオーミックにコンタクトす
るコレクタ。
下地金属Ｗ７ｉ（１０） 、 ＴｔＮＩｉｉｆ（２１，
＾β−３ｉ層（３）の積層金属層を、選択的にエッチン
クして、各コレクタ領域（５）、ベース領域（６）、エ
ミッタ領域（７）にそれぞれオーミックにコンタクトす
るコレクタ。
ベース、エミッタ各コンタクト部（４）を構成して目的
とするｎｐｎ型トランジスタを構成する。
とするｎｐｎ型トランジスタを構成する。
面、上述した例では、ｎｐｎ型バイポーラトランジスタ
に通用した場合であるが、ｐｎｐ型を始めとして、バイ
ポーラトランジスタ以外の各種半導体装置を得る場合に
本発明を通用することができる。
に通用した場合であるが、ｐｎｐ型を始めとして、バイ
ポーラトランジスタ以外の各種半導体装置を得る場合に
本発明を通用することができる。
上述したように本発明によればバリヤメタルとして、Ｔ
ｉＮ層の被着形成後に熱処理を施こすことを回避したの
で、商いスルーブツＩ・でＴｔＮＩｉｉｆ（２１の形成
を行うことができるにもかかわらず、この’ｌ’ ｉ
Ｎ ｒｆｉ（２１の形成時の加熱によって充分安定した
特性を有するコンタクト部（４）を構成することができ
る。これはその形成にあたっての加熱によって例えばシ
リコン基板表面の残留Ｈ２Ｏ中のＯが°ｒｉＮＪ＊（２
）中に取り込まれて１’ ｉ Ｎ ＪＭ （２１中のウ
ィークスポットを酸素によって埋め込む補修作用が生じ
るものと思われる。
ｉＮ層の被着形成後に熱処理を施こすことを回避したの
で、商いスルーブツＩ・でＴｔＮＩｉｉｆ（２１の形成
を行うことができるにもかかわらず、この’ｌ’ ｉ
Ｎ ｒｆｉ（２１の形成時の加熱によって充分安定した
特性を有するコンタクト部（４）を構成することができ
る。これはその形成にあたっての加熱によって例えばシ
リコン基板表面の残留Ｈ２Ｏ中のＯが°ｒｉＮＪ＊（２
）中に取り込まれて１’ ｉ Ｎ ＪＭ （２１中のウ
ィークスポットを酸素によって埋め込む補修作用が生じ
るものと思われる。
今、本発明方法によって得たバイポーラトランジスタの
コンタクト部（４）の信頼性を測定した結果を示す。こ
の場合、共通のシリコン基板（１）上に、近接して対の
トランジスタを複数組同時に配列形成し、対のトランジ
スタ間のｈＦＥの差（ΔＩＩＦＥ）と全トランジスタの
ｈＦＥの平均ｈＦＥを測定し、初期値ｔ−Ｑと、フォー
ミングガス中で４５０℃の加熱を行った場合の各加熱時
間後での正規分布の偏差値の比をもってｈｖＥの変化を
測定した結果を第２図に示す。この場合Ｔｉ下地金属層
（１０）の厚さを３００人に、 ＴｔＮＩｍ（２１の厚
さを７００人に、 Ｓｉ＾Ｐ３％ Ｎ３）の厚さを６
０００人に選定した場合である。同図において、・印と
、Ｏ印と、ム印は、それぞれ人為的に酸素の添加を行う
ことなく、バリア層としての１’ ｉ Ｎ ＩＪ ＋２
１を、その被着形成の開始と同時にＳｉ基板（１１をｌ
ＯＯ〜２００℃程度に加熱した場合と、ＴｉＮの被着形
成の開始１５秒前から基板（１１を加熱した場合と、同
様のスパッタ開始２４秒前から加熱した場合、また、Δ
印は、１８秒前から基板（ＩＪの加熱を行い、２〜３％
の酸素添加した雰囲気中でＴｉＮ被着を行った場合、■
印と、］」印はそれぞれ２％と６％の各酸素添加雰囲気
中で、ＴｉＮの被着形成開始と同時に基板加熱を行った
場合の各測定の結果をプロットしたものである。これに
よれば、４５０℃という１１（ｉ温下で３０分間の加熱
を行った３０分間程度では、コンタクト部が良好なバリ
ア効果を得ていることが分るが、ＴｉＮの形成時の加熱
開始、ｒｖＪ。
コンタクト部（４）の信頼性を測定した結果を示す。こ
の場合、共通のシリコン基板（１）上に、近接して対の
トランジスタを複数組同時に配列形成し、対のトランジ
スタ間のｈＦＥの差（ΔＩＩＦＥ）と全トランジスタの
ｈＦＥの平均ｈＦＥを測定し、初期値ｔ−Ｑと、フォー
ミングガス中で４５０℃の加熱を行った場合の各加熱時
間後での正規分布の偏差値の比をもってｈｖＥの変化を
測定した結果を第２図に示す。この場合Ｔｉ下地金属層
（１０）の厚さを３００人に、 ＴｔＮＩｍ（２１の厚
さを７００人に、 Ｓｉ＾Ｐ３％ Ｎ３）の厚さを６
０００人に選定した場合である。同図において、・印と
、Ｏ印と、ム印は、それぞれ人為的に酸素の添加を行う
ことなく、バリア層としての１’ ｉ Ｎ ＩＪ ＋２
１を、その被着形成の開始と同時にＳｉ基板（１１をｌ
ＯＯ〜２００℃程度に加熱した場合と、ＴｉＮの被着形
成の開始１５秒前から基板（１１を加熱した場合と、同
様のスパッタ開始２４秒前から加熱した場合、また、Δ
印は、１８秒前から基板（ＩＪの加熱を行い、２〜３％
の酸素添加した雰囲気中でＴｉＮ被着を行った場合、■
印と、］」印はそれぞれ２％と６％の各酸素添加雰囲気
中で、ＴｉＮの被着形成開始と同時に基板加熱を行った
場合の各測定の結果をプロットしたものである。これに
よれば、４５０℃という１１（ｉ温下で３０分間の加熱
を行った３０分間程度では、コンタクト部が良好なバリ
ア効果を得ていることが分るが、ＴｉＮの形成時の加熱
開始、ｒｖＪ。
素添加の条件によって、耐熱性の選定がで・きるので、
これらを半導体装置のバッキング作業等のコンタクト部
（４）の形成後に与えられる加熱温度に応じてこれら条
件を選定すれば、信頼性が商く特性の安定した半導体装
置を製造できる。
これらを半導体装置のバッキング作業等のコンタクト部
（４）の形成後に与えられる加熱温度に応じてこれら条
件を選定すれば、信頼性が商く特性の安定した半導体装
置を製造できる。
第１図は本発明製造方法によって得る半導体装置の一例
の路線、的拡大断面図、第２図はその耐熱性を示すｈＦ
Ｅ変化の測定曲線図である。 ＋１）はシリコン基板、（１０）は下地金属層、（２）
は１”ｉＮ層、（３）はアルミニウムを主成分とする電
極である。
の路線、的拡大断面図、第２図はその耐熱性を示すｈＦ
Ｅ変化の測定曲線図である。 ＋１）はシリコン基板、（１０）は下地金属層、（２）
は１”ｉＮ層、（３）はアルミニウムを主成分とする電
極である。
Claims (1)
- 【特許請求の範囲】 シリコン基板上にチタンナイトライド層を介してアル
ミニウムを主成分とする電極を形成する半導体装置の製
造方法において、 上記シリコン基板を加熱しながら上記チタンナイトライ
ド層を酸素を含む雰囲気中で形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136244A JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136244A JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01304727A true JPH01304727A (ja) | 1989-12-08 |
| JP2821597B2 JP2821597B2 (ja) | 1998-11-05 |
Family
ID=15170658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136244A Expired - Lifetime JP2821597B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821597B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140357A (ja) * | 1990-12-11 | 1994-05-20 | Samsung Semiconductor Inc | 金属バリヤを形成させる方法 |
| JPH06326119A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135517A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | 半導体装置の形成方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-02 JP JP63136244A patent/JP2821597B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135517A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | 半導体装置の形成方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140357A (ja) * | 1990-12-11 | 1994-05-20 | Samsung Semiconductor Inc | 金属バリヤを形成させる方法 |
| JPH06326119A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2821597B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS6047739B2 (ja) | 半導体装置の製造方法 | |
| KR100266328B1 (ko) | 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법 | |
| JPH01304727A (ja) | 半導体装置の製造方法 | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| JPS61156872A (ja) | 半導体装置 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS61290775A (ja) | 半導体装置 | |
| JPS5848459A (ja) | 半導体装置 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPH0244701A (ja) | 薄膜抵抗器およびその製造方法 | |
| KR100187669B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS63116A (ja) | 半導体装置の製造方法 | |
| JPS6337624A (ja) | 半導体装置 | |
| JPH0268926A (ja) | 半導体装置の製造方法 | |
| KR100338114B1 (ko) | 반도체소자의금속층형성방법 | |
| JPH0642514B2 (ja) | 多層配線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |