JPS6047739B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6047739B2 JPS6047739B2 JP13860477A JP13860477A JPS6047739B2 JP S6047739 B2 JPS6047739 B2 JP S6047739B2 JP 13860477 A JP13860477 A JP 13860477A JP 13860477 A JP13860477 A JP 13860477A JP S6047739 B2 JPS6047739 B2 JP S6047739B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- junction
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、とくに浅いｐｎ
接合を有する半導体素子を含む半導体装置の電極部の製
造方法に関するものであり、電極形成工程に起因するｐ
ｎ接合の破壊や接合リーク電流の増大が生じにくくかつ
、良好なオーミック性を示すような電極をもつ半導体装
置の製造方法を提供することを目的とする。
接合を有する半導体素子を含む半導体装置の電極部の製
造方法に関するものであり、電極形成工程に起因するｐ
ｎ接合の破壊や接合リーク電流の増大が生じにくくかつ
、良好なオーミック性を示すような電極をもつ半導体装
置の製造方法を提供することを目的とする。
従来よりＳｉ半導体素子および半導体集積回路の電極・
配線用金属として一般にＮが用いられているが、近年半
導体集積回路の集積度の向上のため、パターン寸法の微
細化が進められるとともに、ｐｎ接合を形成するための
不純物拡散層の深さもたとえばＭＯＳトランジスタの場
合１μｍ以下となつてくるにつれて、Ｎで電極を形成す
ることに問題が生じてきた。
配線用金属として一般にＮが用いられているが、近年半
導体集積回路の集積度の向上のため、パターン寸法の微
細化が進められるとともに、ｐｎ接合を形成するための
不純物拡散層の深さもたとえばＭＯＳトランジスタの場
合１μｍ以下となつてくるにつれて、Ｎで電極を形成す
ることに問題が生じてきた。
すなわち電極用ＮをＳｉ上に形成した後、オーミック性
を良くするために５００℃前後の温度のもとで、１５〜
３０分間の熱処理を行なうとＳｉがＮ膜中に溶解するが
、この際Ｓｉは必ずしも基板表面から一様に溶解せずＡ
ｌが局所的にＳｉ基板に１μｍ程度の深さに入り込み、
この結果、ｐｎ接合の深さが１μｍ以下の場合には接合
の破壊あるいは接合リーク電流の増大がおこるというこ
とがわかつてきた。また高周波のバイポーラトランジス
タ等のように、エミッタ、ベース接合の深さが０．１μ
ｍ−Ｏ、５μ几程度の素子には上記のことからもＡｌを
電極とすることは非常に難しいこととなつている。接合
の破壊を防止するためには従来よりさまざまな方法が取
られており、それらのうちの１つとして、高融点金属と
Ｓｉの合金層をにとＳｉ基板間に・設けるという方法が
ある。
を良くするために５００℃前後の温度のもとで、１５〜
３０分間の熱処理を行なうとＳｉがＮ膜中に溶解するが
、この際Ｓｉは必ずしも基板表面から一様に溶解せずＡ
ｌが局所的にＳｉ基板に１μｍ程度の深さに入り込み、
この結果、ｐｎ接合の深さが１μｍ以下の場合には接合
の破壊あるいは接合リーク電流の増大がおこるというこ
とがわかつてきた。また高周波のバイポーラトランジス
タ等のように、エミッタ、ベース接合の深さが０．１μ
ｍ−Ｏ、５μ几程度の素子には上記のことからもＡｌを
電極とすることは非常に難しいこととなつている。接合
の破壊を防止するためには従来よりさまざまな方法が取
られており、それらのうちの１つとして、高融点金属と
Ｓｉの合金層をにとＳｉ基板間に・設けるという方法が
ある。
高融点金属として酸化されにくいＰｔや、比較的低温で
Ｓｉと合金を形成するＰｄを用いることは公知であり、
Ｓｉと金属間化合物を形成する他の高融点金属、例えば
■ａ族のＴｉ）Ｚｒ）Ｈｒ、、Ｖａ族のＶ）Ｎｂ）Ｔａ
および■ａ族Ｊ（７）Ｃｒ）Ｗ、、Ｍｏを用いてもよい
ということは容易に類推される。しカルながら、例えは
Ｔｉについて、実際にＳｉと合金層を形成するために、
Ｓｉ基板にＴｉ膜を例えば真空蒸着法で５００Ａ〜１５
００Λの膜厚に被着し、６００７℃〜６５０℃の温度で
不活性ガス雰囲気中において５〜１紛間熱処理を加える
と、ＴｉとＳｉの合金層が形成されると同時に、Ｔｉ膜
の表面が、不活性ガス雰囲気中に置いたにもかかわらず
酸化あるいは窒化されて非常に安定な絶縁膜が形成され
てしまうことが本発明者らの検討の結果明らかになつた
。
Ｓｉと合金を形成するＰｄを用いることは公知であり、
Ｓｉと金属間化合物を形成する他の高融点金属、例えば
■ａ族のＴｉ）Ｚｒ）Ｈｒ、、Ｖａ族のＶ）Ｎｂ）Ｔａ
および■ａ族Ｊ（７）Ｃｒ）Ｗ、、Ｍｏを用いてもよい
ということは容易に類推される。しカルながら、例えは
Ｔｉについて、実際にＳｉと合金層を形成するために、
Ｓｉ基板にＴｉ膜を例えば真空蒸着法で５００Ａ〜１５
００Λの膜厚に被着し、６００７℃〜６５０℃の温度で
不活性ガス雰囲気中において５〜１紛間熱処理を加える
と、ＴｉとＳｉの合金層が形成されると同時に、Ｔｉ膜
の表面が、不活性ガス雰囲気中に置いたにもかかわらず
酸化あるいは窒化されて非常に安定な絶縁膜が形成され
てしまうことが本発明者らの検討の結果明らかになつた
。
また、上記の絶縁膜は種々の酸を使用して容易に除去で
きないという問題点があることがわかつた。上記の問題
点は■ａ族の他の金属、すなわちＺｒ．．Ｈｆについて
も同様であり、■ａ族の■、Ｎｂ．ｓＴａおよび■ａ族
のＣｒ．ｓＷ．．ＭＯについてもあてはまる。本発明は
上記問題点を解決し、０．５μｍ〜１μｍ程度の接合深
さの浅い接合を有する素子に対して接合破壊やリーク電
流の増大が生じにくくかつ良好なオーミック性を示す電
極の製造方法を提供するものてある。
きないという問題点があることがわかつた。上記の問題
点は■ａ族の他の金属、すなわちＺｒ．．Ｈｆについて
も同様であり、■ａ族の■、Ｎｂ．ｓＴａおよび■ａ族
のＣｒ．ｓＷ．．ＭＯについてもあてはまる。本発明は
上記問題点を解決し、０．５μｍ〜１μｍ程度の接合深
さの浅い接合を有する素子に対して接合破壊やリーク電
流の増大が生じにくくかつ良好なオーミック性を示す電
極の製造方法を提供するものてある。
以下図面にしたがつて本発明の詳細な説明する。
第１〜４図は本発明の一実施例にかかる電極配線形成方
法を示す。第２図において１はｐ型Ｓｉ基板、２はＳｉ
Ｏ２膜、３はｎ形不純物拡散領域、９はコンタクト窓を
示す。ｎ形不純物拡散領域３の深さは０．２μｍ程度で
あり、例えばＡ＋ｓをイオン注入法によつて５０ｋｅＶ
のエネルギーで２×１０１５／ｃイ注入した後、乾燥窒
素雰囲気中で１０００℃、３紛の熱処理を行なつて形成
した高密度半導体集積回路における浅い領域である。次
に、コンタクト窓９を覆つてＴｉ膜４を例えば１５００
への膜厚に真空蒸着法によつて形成する。
法を示す。第２図において１はｐ型Ｓｉ基板、２はＳｉ
Ｏ２膜、３はｎ形不純物拡散領域、９はコンタクト窓を
示す。ｎ形不純物拡散領域３の深さは０．２μｍ程度で
あり、例えばＡ＋ｓをイオン注入法によつて５０ｋｅＶ
のエネルギーで２×１０１５／ｃイ注入した後、乾燥窒
素雰囲気中で１０００℃、３紛の熱処理を行なつて形成
した高密度半導体集積回路における浅い領域である。次
に、コンタクト窓９を覆つてＴｉ膜４を例えば１５００
への膜厚に真空蒸着法によつて形成する。
さらにＴｉ膜上に第１のＡ１膜５を真空蒸着法により形
成する（第２図）。この時のＡｌの膜厚はあとにつづく
Ｔｉ＜（５Ｓｉの合金層形成の際にＡＩがＴｉを消．費
し尽してＳｊ中にまで入り込むことのないような膜厚に
する必要がある。ＮとＴ１は４００℃以上の温度でＴｉ
Ａｌ３という合金になるので、この組成式からＡ１の膜
厚はＴｉの膜厚の約３倍以下、安全を見越すならば２倍
以下にすればよい。本実施例では．１５００Ａの膜厚の
Ｔ１層４に対してＮ膜層５厚は２０００Ａとした。しか
る後、第３図に示すように、ＴｉとＳｉの合金層６を乾
燥窒素雰囲気中で６００℃、５〜１紛の熱処理を行なつ
て形成した。
成する（第２図）。この時のＡｌの膜厚はあとにつづく
Ｔｉ＜（５Ｓｉの合金層形成の際にＡＩがＴｉを消．費
し尽してＳｊ中にまで入り込むことのないような膜厚に
する必要がある。ＮとＴ１は４００℃以上の温度でＴｉ
Ａｌ３という合金になるので、この組成式からＡ１の膜
厚はＴｉの膜厚の約３倍以下、安全を見越すならば２倍
以下にすればよい。本実施例では．１５００Ａの膜厚の
Ｔ１層４に対してＮ膜層５厚は２０００Ａとした。しか
る後、第３図に示すように、ＴｉとＳｉの合金層６を乾
燥窒素雰囲気中で６００℃、５〜１紛の熱処理を行なつ
て形成した。
Ｔｉ膜の上にＡｌ膜がな・い場合はＴ１膜がＳｉと合金
層を形成する段階で窒素や窒素中にごく微量含まれる酸
素と結合して窒化物や酸化物がＴｉ膜表面に形成される
が、Ａｌ膜でＴｉ膜を覆つているためＴｉ膜の窒化や酸
化が著しく抑制できる。以上のようにしてＴｉ＜！：．
５ｉの合金層を形成する際、Ａ１膜５とＴｉ膜４とは反
応してＴｉＡｌ３膜７となるが、Ｎ膜が薄いのでＴｉは
全部ＴｉＡｌ３層にはならず一部残つている。次に、第
２のＡ１膜８を真空蒸着によつて４０００Ａ〜１μｍ程
度の膜厚に形成する。
層を形成する段階で窒素や窒素中にごく微量含まれる酸
素と結合して窒化物や酸化物がＴｉ膜表面に形成される
が、Ａｌ膜でＴｉ膜を覆つているためＴｉ膜の窒化や酸
化が著しく抑制できる。以上のようにしてＴｉ＜！：．
５ｉの合金層を形成する際、Ａ１膜５とＴｉ膜４とは反
応してＴｉＡｌ３膜７となるが、Ｎ膜が薄いのでＴｉは
全部ＴｉＡｌ３層にはならず一部残つている。次に、第
２のＡ１膜８を真空蒸着によつて４０００Ａ〜１μｍ程
度の膜厚に形成する。
これは素子組゛立ての場合にボンディングができるよう
に、またＳｉＯ２膜の段差などで配線の断線を防止する
ためにおこなう。つづいて、ホトエッチングによつて電
極配線パターンを形成する。第２のＡ１膜８およびＴｉ
Ａｌ３層７はリン酸を主成分とし硝酸と酢酸の混入した
液でエッチングでき、Ｔｉ膜４はパターン形成後のＮ膜
８をマスクとしてＣＦ４のプラズマエッチング法にて完
全に除去できる。しかる後、オーミック性を良くするた
めの熱処理を例えば４５０℃で１０〜３紛行なつて第４
図に示す構造を得た。以上の工程を経た試料を測定した
結果、０．２μｍの接合深さを有する素子でも接合の破
壊や、リーク電流の増大は見られなかつた。
に、またＳｉＯ２膜の段差などで配線の断線を防止する
ためにおこなう。つづいて、ホトエッチングによつて電
極配線パターンを形成する。第２のＡ１膜８およびＴｉ
Ａｌ３層７はリン酸を主成分とし硝酸と酢酸の混入した
液でエッチングでき、Ｔｉ膜４はパターン形成後のＮ膜
８をマスクとしてＣＦ４のプラズマエッチング法にて完
全に除去できる。しかる後、オーミック性を良くするた
めの熱処理を例えば４５０℃で１０〜３紛行なつて第４
図に示す構造を得た。以上の工程を経た試料を測定した
結果、０．２μｍの接合深さを有する素子でも接合の破
壊や、リーク電流の増大は見られなかつた。
以上のように本発明によれば、接合深さが０．５〜１μ
ｍ程度あるいはこれ以下のＰｎ接合に対しても接合破壊
のない接合リークの少ないオーミック性の良い電極形成
が容易にできるようになり半導体集積回路の製造に大き
く寄与する。
ｍ程度あるいはこれ以下のＰｎ接合に対しても接合破壊
のない接合リークの少ないオーミック性の良い電極形成
が容易にできるようになり半導体集積回路の製造に大き
く寄与する。
また本発明の実施例ではＴｉについてのみ説明したが、
Ｔｉ以外の金属してすでに述べたように、■ａ族のＺｒ
，．ＨｆあるいはＶａ族の■、Ｎｂ，．Ｔａあるいは■
ａ族のＣｒ，．ＭＯ．．Ｗを用いてもよいことは言うま
でもない。
Ｔｉ以外の金属してすでに述べたように、■ａ族のＺｒ
，．ＨｆあるいはＶａ族の■、Ｎｂ，．Ｔａあるいは■
ａ族のＣｒ，．ＭＯ．．Ｗを用いてもよいことは言うま
でもない。
第１〜４図はそれぞれ本発明の一実施例にかかる電極形
成工程の断面図である。 １・・・・・・ｐ型Ｓｉ基板、２・・・・・・ＳｉＯ２
膜、３・・・・・ｎ形不純物拡散領域、４・・・・・・
Ｔｉ膜、５・・・・・・第１のＡ１膜、６・・・・・・
Ｔｉ（５Ｓｉの合金層、７・・・・・・Ｔｉ（５Ａ１の
合金層、８・・・・・・第？膜、９・・・・・・コンタ
クト窓。
成工程の断面図である。 １・・・・・・ｐ型Ｓｉ基板、２・・・・・・ＳｉＯ２
膜、３・・・・・ｎ形不純物拡散領域、４・・・・・・
Ｔｉ膜、５・・・・・・第１のＡ１膜、６・・・・・・
Ｔｉ（５Ｓｉの合金層、７・・・・・・Ｔｉ（５Ａ１の
合金層、８・・・・・・第？膜、９・・・・・・コンタ
クト窓。
Claims (1)
- １ 半導体装置の電極形成工程が、Ｓｉ基板上の絶縁膜
に開孔されたコンタクト窓をおおつて、全面にＴｉ膜及
び、該Ｔｉ膜の２倍以下の膜厚を有する、Ａｌ膜を順次
、被着する工程と、熱処理を施して前記Ｔｉ膜とＳｉ基
板との合金層を形成する工程と全面に第二Ａｌ膜を被着
して後、電極パターン形成を行なう工程からなることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13860477A JPS6047739B2 (ja) | 1977-11-17 | 1977-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13860477A JPS6047739B2 (ja) | 1977-11-17 | 1977-11-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5471564A JPS5471564A (en) | 1979-06-08 |
| JPS6047739B2 true JPS6047739B2 (ja) | 1985-10-23 |
Family
ID=15225965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13860477A Expired JPS6047739B2 (ja) | 1977-11-17 | 1977-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248577U (ja) * | 1988-09-29 | 1990-04-04 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477310A (en) * | 1983-08-12 | 1984-10-16 | Tektronix, Inc. | Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas |
| JPH088368B2 (ja) * | 1985-06-07 | 1996-01-29 | 鐘淵化学工業株式会社 | 耐熱性薄膜光電変換素子の製法 |
| JPH0740589B2 (ja) * | 1985-08-23 | 1995-05-01 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体記憶装置 |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| DE69031903T2 (de) * | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| DE69319993T2 (de) * | 1992-09-22 | 1998-12-10 | Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. | Methode zur Herstellung eines Metallkontaktes |
-
1977
- 1977-11-17 JP JP13860477A patent/JPS6047739B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248577U (ja) * | 1988-09-29 | 1990-04-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5471564A (en) | 1979-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3906540A (en) | Metal-silicide Schottky diode employing an aluminum connector | |
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS6047739B2 (ja) | 半導体装置の製造方法 | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JP3432359B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS5910271A (ja) | 半導体装置 | |
| JPS6234152B2 (ja) | ||
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JPS6262457B2 (ja) | ||
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JPH053172A (ja) | 半導体装置及びその製造方法 | |
| JP2000294562A (ja) | 半導体装置及びその製造方法 | |
| JPH09186104A (ja) | 半導体装置の製造方法 | |
| JPS6390126A (ja) | 半導体電極の形成方法 | |
| JPH0247832A (ja) | 半導体装置の製造方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 |