JP2815261B2 - 複素数計算機能付き電子機器 - Google Patents
複素数計算機能付き電子機器Info
- Publication number
- JP2815261B2 JP2815261B2 JP4014278A JP1427892A JP2815261B2 JP 2815261 B2 JP2815261 B2 JP 2815261B2 JP 4014278 A JP4014278 A JP 4014278A JP 1427892 A JP1427892 A JP 1427892A JP 2815261 B2 JP2815261 B2 JP 2815261B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- fbc
- numerical value
- function
- imaginary unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
- G06F15/025—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators adapted to a specific application
- G06F15/0258—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators adapted to a specific application for unit conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複素数の入力および
演算が行える複素数計算機能付き電子機器に関するもの
である。この発明は、関数電卓に好適である。
演算が行える複素数計算機能付き電子機器に関するもの
である。この発明は、関数電卓に好適である。
【０００２】
【従来の技術】従来のこの種の電子機器を用いて複素数
を入力しようとするときの操作例とその表示結果を図１
０に示す。同図において、複素数を入力するためには、
必ず２ｉのように、数値２を入力した後に続けて虚数単
位ｉを入力するという方法が用いられている。
を入力しようとするときの操作例とその表示結果を図１
０に示す。同図において、複素数を入力するためには、
必ず２ｉのように、数値２を入力した後に続けて虚数単
位ｉを入力するという方法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
たような従来の複素数入力方法では、ｉ２といった形式
で記載してある数式を直接入力することができず、この
場合、操作者が虚数単位ｉの位置を所定の入力形式に置
き換えて入力しなければならないため、入力操作が煩雑
になるという欠点があった。この発明は以上の事情を考
慮してなされたもので、虚数単位ｉを数値の前後どちら
からでも入力することができるように構成した複素数計
算機能付き電子機器を提供する。
たような従来の複素数入力方法では、ｉ２といった形式
で記載してある数式を直接入力することができず、この
場合、操作者が虚数単位ｉの位置を所定の入力形式に置
き換えて入力しなければならないため、入力操作が煩雑
になるという欠点があった。この発明は以上の事情を考
慮してなされたもので、虚数単位ｉを数値の前後どちら
からでも入力することができるように構成した複素数計
算機能付き電子機器を提供する。
【０００４】
【課題を解決するための手段】図１はこの発明の基本構
成を明示するブロック図である。同図において、この発
明は、数値，虚数単位ｉを含む演算情報を入力する入力
手段１，実数および虚数単位ｉからなる複素数の演算を
行い、その結果を出力する出力手段２を有する複素数演
算機能付き電子機器において、虚数単位ｉの入力の直前
または直後に数値が入力されたかどうかを判断する判断
手段３と、虚数単位ｉの入力直前に数値入力が存在する
場合に、その入力された数値と虚数単位ｉとの間に乗算
コードを挿入するとともに虚数単位ｉを１ｉに置き換
え、所定の演算優先順位にしたがって演算を行う第１演
算手段４と、虚数単位ｉの直後に数値が入力された場合
はその演算情報を受けて虚数部ｉをその後ろに引数を持
つ関数として演算する第２演算手段５とを備えてなる複
素数演算機能付き電子機器である。
成を明示するブロック図である。同図において、この発
明は、数値，虚数単位ｉを含む演算情報を入力する入力
手段１，実数および虚数単位ｉからなる複素数の演算を
行い、その結果を出力する出力手段２を有する複素数演
算機能付き電子機器において、虚数単位ｉの入力の直前
または直後に数値が入力されたかどうかを判断する判断
手段３と、虚数単位ｉの入力直前に数値入力が存在する
場合に、その入力された数値と虚数単位ｉとの間に乗算
コードを挿入するとともに虚数単位ｉを１ｉに置き換
え、所定の演算優先順位にしたがって演算を行う第１演
算手段４と、虚数単位ｉの直後に数値が入力された場合
はその演算情報を受けて虚数部ｉをその後ろに引数を持
つ関数として演算する第２演算手段５とを備えてなる複
素数演算機能付き電子機器である。
【０００５】
【作用】この発明の電子機器にしたがえば、虚数単位ｉ
の前後両入力を可能にするために以下の３つの処理が行
われる。すなわち、第１に、虚数単位ｉを後ろに引き数
を持つ関数（後置関数）として扱い、第２に、虚数単位
ｉの直前に数値があるときは、数値と虚数単位ｉとの間
に×コード（省略×コード）を入れ、第３に、関数，四
則演算，＝等の処理で、直前のコードが虚数単位ｉの
時、虚数１ｉを発生させる処理を行う。これらの処理を
行うことにより、虚数単位ｉの後ろに数値がきたとき
は、後置関数として処理し、虚数単位ｉの直前に数値が
きたときは入力数値×１ｉを計算させるようしている。
の前後両入力を可能にするために以下の３つの処理が行
われる。すなわち、第１に、虚数単位ｉを後ろに引き数
を持つ関数（後置関数）として扱い、第２に、虚数単位
ｉの直前に数値があるときは、数値と虚数単位ｉとの間
に×コード（省略×コード）を入れ、第３に、関数，四
則演算，＝等の処理で、直前のコードが虚数単位ｉの
時、虚数１ｉを発生させる処理を行う。これらの処理を
行うことにより、虚数単位ｉの後ろに数値がきたとき
は、後置関数として処理し、虚数単位ｉの直前に数値が
きたときは入力数値×１ｉを計算させるようしている。
【０００６】
【実施例】以下、図に示す実施例に基づいてこの発明を
詳述する。なお、これによってこの発明は限定されるも
のではない。図２はこの発明を適用した関数電卓の外観
を示す平面図である。同図において１０は出力手段とし
ての計算機の表示部を示している。表示部１０における
１０ａは数値を表示するためのセグメント方式で構成さ
れたＬＣＤ表示部であり、１０ｂは操作ガイダンスを表
示するためのドットマトリクス方式で構成されたＬＣＤ
表示部であり、１０ｃは複素数ｉを表示するためのｉシ
ンボルである。
詳述する。なお、これによってこの発明は限定されるも
のではない。図２はこの発明を適用した関数電卓の外観
を示す平面図である。同図において１０は出力手段とし
ての計算機の表示部を示している。表示部１０における
１０ａは数値を表示するためのセグメント方式で構成さ
れたＬＣＤ表示部であり、１０ｂは操作ガイダンスを表
示するためのドットマトリクス方式で構成されたＬＣＤ
表示部であり、１０ｃは複素数ｉを表示するためのｉシ
ンボルである。
【０００７】１１は入力手段としてのキー入力部を示し
ている。キー入力部１１における１１ａは、複素数虚数
部を入力するためのｉキーであり、１１ｂで代表される
ｙx ，ｓｉｎ，ｃｏｓ，ｔａｎ等は関数計算を実行する
ためのキーであり、１１ｃで代表される０〜９は置数キ
ーであり、１１ｄで代表される＋−×÷キーは四則演算
を実行するためのキーである。
ている。キー入力部１１における１１ａは、複素数虚数
部を入力するためのｉキーであり、１１ｂで代表される
ｙx ，ｓｉｎ，ｃｏｓ，ｔａｎ等は関数計算を実行する
ためのキーであり、１１ｃで代表される０〜９は置数キ
ーであり、１１ｄで代表される＋−×÷キーは四則演算
を実行するためのキーである。
【０００８】図３は図２に示した計算機の構成を示すブ
ロック図である。同図において、２０は実施例における
計算機の制御を行うＣＰＵであり、判断手段，第１演算
手段および第２演算手段として機能する。２１は計算機
を動作させるためのプログラムや定数を格納しているＲ
ＯＭである。２２は計算機の制御用や数値メモリに使用
しているＲＡＭである。
ロック図である。同図において、２０は実施例における
計算機の制御を行うＣＰＵであり、判断手段，第１演算
手段および第２演算手段として機能する。２１は計算機
を動作させるためのプログラムや定数を格納しているＲ
ＯＭである。２２は計算機の制御用や数値メモリに使用
しているＲＡＭである。
【０００９】２３はＬＣＤ１０の駆動制御を行っている
ＬＣＤ駆動回路である。１０は、前述した各種情報の表
示を行うＬＣＤ表示部である。２４はキー入力を検出す
るためのキーマトリクスを示している。
ＬＣＤ駆動回路である。１０は、前述した各種情報の表
示を行うＬＣＤ表示部である。２４はキー入力を検出す
るためのキーマトリクスを示している。
【００１０】次に、図４を用いて上記計算機の機能に係
るキー操作例および表示例を説明する。ここに示された
例は、式２ｉ＋ｉ４を実行する場合を各キー操作単位で
示したものである。図中ａのキー操作では、数値入力後
に［ｉ］キーの入力を行っている。また、これとは逆
に、図中ｂのキー操作では［ｉ］入力後に数値を入力し
ており、従来では入力できなかった形式での入力が可能
になっていることがわかる。さらに図中ｃのキー操作で
は、これら異なった形式で入力された複素数に対して加
算を行ったその演算結果を示している。
るキー操作例および表示例を説明する。ここに示された
例は、式２ｉ＋ｉ４を実行する場合を各キー操作単位で
示したものである。図中ａのキー操作では、数値入力後
に［ｉ］キーの入力を行っている。また、これとは逆
に、図中ｂのキー操作では［ｉ］入力後に数値を入力し
ており、従来では入力できなかった形式での入力が可能
になっていることがわかる。さらに図中ｃのキー操作で
は、これら異なった形式で入力された複素数に対して加
算を行ったその演算結果を示している。
【００１１】図５は、キー操作例に対応するファンクシ
ョンバッファ（以下ＦＢと略称する）およびファンクシ
ョンバッファカウンタ（以下ＦＢＣと略称する）の動作
を示したものである。このＦＢは命令（関数）を保留し
ておくレジスタから構成されており、この実施例では１
６段まで命令を保留することが可能である。ＦＢＣはＦ
Ｂのアドレスを指定するためのカウンタである。また、
図６はこれらＦＢおよびＦＢＣの動作をフローチャート
で示したものである。なお、図６中ＦＢ（FBC）は、Ｆ
ＢＣが示すＦＢの内容を示している。
ョンバッファ（以下ＦＢと略称する）およびファンクシ
ョンバッファカウンタ（以下ＦＢＣと略称する）の動作
を示したものである。このＦＢは命令（関数）を保留し
ておくレジスタから構成されており、この実施例では１
６段まで命令を保留することが可能である。ＦＢＣはＦ
Ｂのアドレスを指定するためのカウンタである。また、
図６はこれらＦＢおよびＦＢＣの動作をフローチャート
で示したものである。なお、図６中ＦＢ（FBC）は、Ｆ
ＢＣが示すＦＢの内容を示している。
【００１２】以下図６にしたがって説明すると、命令
（関数）が入力されるとまずステップ30に進み、ＦＢＣ
の値に１を加えて現在指しているＦＢの次にバッファを
指すようにする。次にステップ31に進み、入力された命
令コードをＦＢＣの指すＦＢの場所に記憶する。次に、
ステップ32に進み、ＦＢに記憶されている命令コードの
うち、先に入力した命令コードＦＢ（FBC）とその１つ
前に入力した命令コードＦＢ（FBC-1）の演算優先順位
がＦＢ（FBC-1）≧ＦＢ（FBC）となっているかどうかを
判断する。もし、判断結果がＮＯ、すなわちＦＢ（FBC-
1）がＦＢ（FBC）よりも演算優先順位が低いと判断され
れば、そのまま処理を終了する。
（関数）が入力されるとまずステップ30に進み、ＦＢＣ
の値に１を加えて現在指しているＦＢの次にバッファを
指すようにする。次にステップ31に進み、入力された命
令コードをＦＢＣの指すＦＢの場所に記憶する。次に、
ステップ32に進み、ＦＢに記憶されている命令コードの
うち、先に入力した命令コードＦＢ（FBC）とその１つ
前に入力した命令コードＦＢ（FBC-1）の演算優先順位
がＦＢ（FBC-1）≧ＦＢ（FBC）となっているかどうかを
判断する。もし、判断結果がＮＯ、すなわちＦＢ（FBC-
1）がＦＢ（FBC）よりも演算優先順位が低いと判断され
れば、そのまま処理を終了する。
【００１３】一方、ＦＢ（FBC-1）がＦＢ（FBC）よりも
演算優先順位が高いと判断されれば、ステップ33に進
み、ＦＢ（FBC-1）に記憶されている命令の内容を実行
する。次に、ステップ34に進み、ＦＢ（FBC）の内容
を、ＦＢ（FBC-1）の位置に移動させ、ＦＢＣも移動さ
せた位置を指すようにＦＢＣの値から１を引く。次ぎに
ステップ32に戻り、上記と同様の処理を繰り返す。
演算優先順位が高いと判断されれば、ステップ33に進
み、ＦＢ（FBC-1）に記憶されている命令の内容を実行
する。次に、ステップ34に進み、ＦＢ（FBC）の内容
を、ＦＢ（FBC-1）の位置に移動させ、ＦＢＣも移動さ
せた位置を指すようにＦＢＣの値から１を引く。次ぎに
ステップ32に戻り、上記と同様の処理を繰り返す。
【００１４】図５における（ａ）〜（ｅ）は、式３×ｓ
ｉｎ３０＋・・・を計算させるときのＦＢ、ＦＢＣの動
作を示している。以下、演算の優先順位は、ｉ＞ｓｉｎ
＞×＞＋＞＝である。同図（ａ）では、“３×”が入力
されたときの状態であり、ＦＢＣの値に１が加えられ、
ＦＢＣの示す位置にＦＢに“×”記号が記憶されている
ことが分る。この動作は図６におけるステップ30〜32に
対応する。
ｉｎ３０＋・・・を計算させるときのＦＢ、ＦＢＣの動
作を示している。以下、演算の優先順位は、ｉ＞ｓｉｎ
＞×＞＋＞＝である。同図（ａ）では、“３×”が入力
されたときの状態であり、ＦＢＣの値に１が加えられ、
ＦＢＣの示す位置にＦＢに“×”記号が記憶されている
ことが分る。この動作は図６におけるステップ30〜32に
対応する。
【００１５】図５（ｂ）は、続けて“ｓｉｎ”を入力し
たときの状態である。同図（ｃ）から（ｅ）では、さら
に続けて“３０＋”を入力したものである。同図（ｃ）
においては、同図（ａ）のときの処理と同様の処理を行
っている。この動作は図６におけるステップ30〜31に対
応する。
たときの状態である。同図（ｃ）から（ｅ）では、さら
に続けて“３０＋”を入力したものである。同図（ｃ）
においては、同図（ａ）のときの処理と同様の処理を行
っている。この動作は図６におけるステップ30〜31に対
応する。
【００１６】次に、先ほど記憶された“＋”コードとそ
の１つ前に記憶された“ｓｉｎ”コードの演算優先順位
を比較する。この比較結果において、図５（ｃ）のよう
に“ｓｉｎ”と“＋”では、“ｓｉｎ”の演算優先順位
の方が高いので、まずｓｉｎ関数を実行し、実行後に
は、記憶されていた“ｓｉｎ”は削除される。この動作
は図６におけるステップ32〜34に対応する。図５（ｄ）
においても同図（ｃ）と同様な処理および判断が行われ
ることによって、“×”が実行され、同図（ｅ）のよう
な結果となる。
の１つ前に記憶された“ｓｉｎ”コードの演算優先順位
を比較する。この比較結果において、図５（ｃ）のよう
に“ｓｉｎ”と“＋”では、“ｓｉｎ”の演算優先順位
の方が高いので、まずｓｉｎ関数を実行し、実行後に
は、記憶されていた“ｓｉｎ”は削除される。この動作
は図６におけるステップ32〜34に対応する。図５（ｄ）
においても同図（ｃ）と同様な処理および判断が行われ
ることによって、“×”が実行され、同図（ｅ）のよう
な結果となる。
【００１７】また、図７は図４のキー操作（２ｉ＋ｉ
４）に沿ったＦＢ、ＦＢＣの動作を示している。図７
（ａ）は“２ｉ”が入力されたときの状態を示してお
り、ＦＢに“×”と“ｉ”が記憶され、ＦＢＣの値が２
つ増えていることがわかる。
４）に沿ったＦＢ、ＦＢＣの動作を示している。図７
（ａ）は“２ｉ”が入力されたときの状態を示してお
り、ＦＢに“×”と“ｉ”が記憶され、ＦＢＣの値が２
つ増えていることがわかる。
【００１８】同図（ｂ）では、同様に“＋”が入力され
た直後の状態を示している。このとき、演算優先順位
は、“×”、“ｉ”の方が“＋”よりも高いので、
“ｉ”→“×”の順番に演算が実行され、最終的に同図
（ｃ）に示すように“＋”が残る形となる。
た直後の状態を示している。このとき、演算優先順位
は、“×”、“ｉ”の方が“＋”よりも高いので、
“ｉ”→“×”の順番に演算が実行され、最終的に同図
（ｃ）に示すように“＋”が残る形となる。
【００１９】同図（ｄ）では、ＦＢＣの値に１が加算さ
れ、ＦＢに“ｉ”が記憶されている。同図（ｅ）では、
数値“４”が入力され、ＦＢに記憶されている全ての関
数が実行され、ＦＢＣの値が初期値０に戻っていること
がわかる。ここで、後置関数ｉの処理は、引数を虚数部
に入れ、実数部を０にするという処理を実行する。
れ、ＦＢに“ｉ”が記憶されている。同図（ｅ）では、
数値“４”が入力され、ＦＢに記憶されている全ての関
数が実行され、ＦＢＣの値が初期値０に戻っていること
がわかる。ここで、後置関数ｉの処理は、引数を虚数部
に入れ、実数部を０にするという処理を実行する。
【００２０】次に、図８に、本機能に関する［ｉ］キー
の概略フローチャートを示す。同図にしたがって説明し
ていくと、まずステップ40に進み、現在の状態が数値入
力直後かどうかを判断する。もし、数値入力直後でない
と判断されると、ステップ41に進み、ＦＢＣの値に１を
加えて虚数部ｉのコードをＦＢに保持して処理を終了す
る。
の概略フローチャートを示す。同図にしたがって説明し
ていくと、まずステップ40に進み、現在の状態が数値入
力直後かどうかを判断する。もし、数値入力直後でない
と判断されると、ステップ41に進み、ＦＢＣの値に１を
加えて虚数部ｉのコードをＦＢに保持して処理を終了す
る。
【００２１】一方、ステップ40の判断結果において、数
値入力直後と判断されると、入力された数値を演算レジ
スタの実数部に保持し、０を演算レジスタの虚数部に保
持する（ステップ42）。
値入力直後と判断されると、入力された数値を演算レジ
スタの実数部に保持し、０を演算レジスタの虚数部に保
持する（ステップ42）。
【００２２】次に、ステップ43に進み、ＦＢＣの値に１
を加算し、ＦＢＣの指すＦＢに×省略（かけ算省略）コ
ードを記憶させる。詳しくは、この×省略コードとは、
プログラムが自動的に入力する×コードである。次に、
ステップ41に戻り、上述した処理と同様の処理を行う。
を加算し、ＦＢＣの指すＦＢに×省略（かけ算省略）コ
ードを記憶させる。詳しくは、この×省略コードとは、
プログラムが自動的に入力する×コードである。次に、
ステップ41に戻り、上述した処理と同様の処理を行う。
【００２３】また、図９に本機能に関する関数キーの概
略フローチャートを示す。同図にしたがって説明してい
くと、まずステップ50に進み、命令（関数）入力直後か
どうかを判断する。関数入力直後でないと判断される
と、ステップ51に進み、各々の関数処理を実行し、処理
を終了する。
略フローチャートを示す。同図にしたがって説明してい
くと、まずステップ50に進み、命令（関数）入力直後か
どうかを判断する。関数入力直後でないと判断される
と、ステップ51に進み、各々の関数処理を実行し、処理
を終了する。
【００２４】一方、関数入力直後であったと判断される
と、ステップ52に進み、ＦＢＣの指すＦＢの内容が
“ｉ”コードかどうかを判断する。もし、ＦＢの内容が
ｉコードでなかったとすると、ステップ51に進み、上記
した処理と同様の処理を行う。
と、ステップ52に進み、ＦＢＣの指すＦＢの内容が
“ｉ”コードかどうかを判断する。もし、ＦＢの内容が
ｉコードでなかったとすると、ステップ51に進み、上記
した処理と同様の処理を行う。
【００２５】一方、ＦＢの内容がｉコードであったとす
ると、ステップ53に進み、複素数演算レジスタの実数部
に０を、また、虚数部に１を入れるというｉコードの処
理を行う。
ると、ステップ53に進み、複素数演算レジスタの実数部
に０を、また、虚数部に１を入れるというｉコードの処
理を行う。
【００２６】次に、ｉコードの処理を終えると、ＦＢＣ
から１を減算し、ＦＢからｉコードを消去する。次に、
ステップ51に進み、上記した処理と同様の処理を行い、
処理を終了する。
から１を減算し、ＦＢからｉコードを消去する。次に、
ステップ51に進み、上記した処理と同様の処理を行い、
処理を終了する。
【００２７】
【発明の効果】この発明によれば、複素数ｉを数字の前
後どちらからでも入力することができるため、例えばｉ
２または２ｉのどちらの形式の式であっても、直接数式
通りに入力することができ、したがって入力操作が著し
く簡便になる。
後どちらからでも入力することができるため、例えばｉ
２または２ｉのどちらの形式の式であっても、直接数式
通りに入力することができ、したがって入力操作が著し
く簡便になる。
【図１】この発明の基本構成を示すブロック図である。
【図２】この発明の一実施例に係る関数電卓の外観図で
ある。
ある。
【図３】実施例の関数電卓の構成を示すブロック図であ
る。
る。
【図４】実施例の関数電卓によるキー操作と表示例を示
す説明図である。
す説明図である。
【図５】実施例の関数電卓によるＦＢおよびＦＢＣの関
係を示す説明図である。
係を示す説明図である。
【図６】図５の動作を説明するフローチャートである。
【図７】図４の操作に対応するＦＢおよびＦＢＣの関係
を示す説明図である。
を示す説明図である。
【図８】実施例の関数電卓によるｉキー機能を説明する
フローチャートである。
フローチャートである。
【図９】実施例の関数電卓による関数キー機能を説明す
るフローチャートである。
るフローチャートである。
【図１０】従来例の関数電卓によるキー操作と表示例を
示す説明図である。
示す説明図である。
１ 入力手段 ２ 出力手段 ３ 判断手段 ４ 第１演算手段 ５ 第２演算手段
Claims (1)
- 【請求項１】 数値，虚数単位ｉを含む演算情報を入力
する入力手段，実数および虚数単位ｉからなる複素数の
演算を行い、その結果を出力する出力手段を有する複素
数計算機能付き電子機器において、 虚数単位ｉの入力の直前または直後に数値が入力された
かどうかを判断する判断手段と、虚数単位ｉの入力直前
に数値入力が存在する場合に、その入力された数値と虚
数単位ｉとの間に乗算コードを挿入するとともに虚数単
位ｉを１ｉに置き換え、所定の演算優先順位にしたがっ
て演算を行う第１演算手段と、虚数単位ｉの直後に数値
が入力された場合はその演算情報を受けて虚数部ｉをそ
の後ろに引数を持つ関数として演算する第２演算手段と
を備えてなる複素数計算機能付き電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014278A JP2815261B2 (ja) | 1992-01-29 | 1992-01-29 | 複素数計算機能付き電子機器 |
| US08/008,704 US5249147A (en) | 1992-01-29 | 1993-01-25 | Electronic apparatus provided with device of calculating complex numbers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014278A JP2815261B2 (ja) | 1992-01-29 | 1992-01-29 | 複素数計算機能付き電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204865A JPH05204865A (ja) | 1993-08-13 |
| JP2815261B2 true JP2815261B2 (ja) | 1998-10-27 |
Family
ID=11856630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014278A Expired - Fee Related JP2815261B2 (ja) | 1992-01-29 | 1992-01-29 | 複素数計算機能付き電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5249147A (ja) |
| JP (1) | JP2815261B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721131A (ja) * | 1993-06-15 | 1995-01-24 | Sharp Corp | 計算装置 |
| JPH10289211A (ja) * | 1997-04-14 | 1998-10-27 | Sharp Corp | 小型電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5383547A (en) * | 1976-12-28 | 1978-07-24 | Sharp Corp | Electronic desk calculator equipped with complex number calculating functio n |
| US4511987A (en) * | 1982-03-25 | 1985-04-16 | Texas Instruments Incorporated | Method of entering and performing operations on complex numbers on calculators |
| JPS6175459A (ja) * | 1985-09-12 | 1986-04-17 | Sharp Corp | 複素数計算機能付電卓 |
| JPS6175460A (ja) * | 1985-09-12 | 1986-04-17 | Sharp Corp | 複素数計算機能付電卓 |
| US4885714A (en) * | 1986-10-27 | 1989-12-05 | Hewlett-Packard Company | Calculator having a user-accessible object stack for the uniform application of mathematical functions and logical operations to a multiplicity of object types |
| US4852057A (en) * | 1986-10-27 | 1989-07-25 | Hewlett-Packard Company | Algebraic expression manipulation method and implementation for an electronic data processing apparatus |
-
1992
- 1992-01-29 JP JP4014278A patent/JP2815261B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-25 US US08/008,704 patent/US5249147A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5249147A (en) | 1993-09-28 |
| JPH05204865A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06195164A (ja) | キー入力装置及びその方法 | |
| JP2856600B2 (ja) | 関数電卓 | |
| JP2815261B2 (ja) | 複素数計算機能付き電子機器 | |
| JPH0296823A (ja) | 使用履歴に基づくアドバイス機能を備えた情報処理装置 | |
| JP6504128B2 (ja) | 電子機器、データ処理方法およびプログラム | |
| JPH06231081A (ja) | 数式表示方式 | |
| JP3498323B2 (ja) | 電子式計算機及び演算処理方法 | |
| JPH04130571A (ja) | 数値演算方式 | |
| JP2526181Y2 (ja) | 小型電子式計算機 | |
| JPS6136651B2 (ja) | ||
| JPH04250555A (ja) | 電子計算機 | |
| JPH0334009A (ja) | キー入力処理装置 | |
| JPH1027158A (ja) | コンピュータシステム | |
| JPH036527B2 (ja) | ||
| JPH1011401A (ja) | 数式表示装置及び数式表示方法 | |
| JPS62284416A (ja) | 入力情報処理装置 | |
| JPH05100929A (ja) | マスタフアイル自動学習方式 | |
| JPH11316742A (ja) | 積分演算処理装置及び積分演算処理方法 | |
| JPH05224800A (ja) | 自動入力システム | |
| JPH0737053A (ja) | 対話型図形表示方式 | |
| JPH0540734A (ja) | 直前入力値表示機能付き電子卓上計算機 | |
| JPS63269248A (ja) | 小型電子計算機 | |
| JPH0535634A (ja) | 入力編集処理方式 | |
| JPH05100782A (ja) | 文字入力装置 | |
| JPH03142619A (ja) | 入出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |