JPS6175459A - 複素数計算機能付電卓 - Google Patents
複素数計算機能付電卓Info
- Publication number
- JPS6175459A JPS6175459A JP60203621A JP20362185A JPS6175459A JP S6175459 A JPS6175459 A JP S6175459A JP 60203621 A JP60203621 A JP 60203621A JP 20362185 A JP20362185 A JP 20362185A JP S6175459 A JPS6175459 A JP S6175459A
- Authority
- JP
- Japan
- Prior art keywords
- key
- register
- complex number
- complex
- imaginary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
く技術分野〉
本発明は複素数同志の演算を簡単なキー操作で実行でき
る全く新規な電卓に関する。 〈従来技術〉 従来複素数同志の演算は、プログラム式電卓において、
特別のプログラムを設定することによって初めて可能で
あった。 〈発明の目的〉 本発明はこのような複雑な手順を用いることなく簡単に
複素数計算が行える電卓を提供するものである。 〈実施例〉 以下、本発明を図面に従って詳細に説明する。 第1図は本発明電卓のブロック図で、KBは数値キー、
演算キー以外に複素数計算を実行する為の特別のKey
、即ち複素数のうちの実数部を指示する為の2 (Re
al Part )Key虚数部を置数する為の2 (
Imaginary Part ) Keyを有するキ
ーボードである。Xは表示兼置数レジスタ、W、Zは演
算用レジスタである。又、Y。 Ml、M2・・・・・・Miは数値記憶用のメモリーレ
ジスタである。Gl、G2・・・・・・cnはアンドゲ
ート、■〜■は上記グー)Gl−G、の開閉制御を行う
ためのマイクロオーダでLSI中のROMから発生され
る。FAは演算回路、Cは複素数演算モード記憶用フリ
ップフロッグである。 次に、上記構成によって複索数(A+jB)と複素数(
C+jD)との間の乗算全実行する場合の動作を説明す
る。第2図は、キー操作と各レジスタの内容の推移を示
す図で、第3図はフローチャートである。 キー操作は第2図に示すようKまず被演算数の実数部A
を置数レジスタに置数し、次にRPキー(実数キー)を
押圧するとROMよりマイクロオーダ■、 o、 (E
l、 eが発生して、Cクリップ7コツプをセットする
と共にX4X、X−yzる転写動作を行い、X、Yに共
に数値Aを記憶させる。 ここで虚数Bを置数すると8−)Xが行なわれ、XにB
が置数される(ステップ〔3〕参照)。続いてIPキー
(虚数キー)を操作すると再度Cフリップフロッグがセ
ットされるだけで、レジスタX、Yの内容は何ら変化し
ない。 ここで乗算キー凶を押圧すると、乗算用クリップフロッ
プ(図示せず)がセットされると共に、上記Cフリソゲ
フロップの状態が判定されるっCフリップフロップがセ
ットされている場合は複素数計算モードと判定して、X
−M l 、 Y 4M 2なる転送を行う。 次に演算数の実数部C1虚数部りを既述のキー操作で置
数する。この時の各レジスタX、Y。 Ml、Mzの内容は
る全く新規な電卓に関する。 〈従来技術〉 従来複素数同志の演算は、プログラム式電卓において、
特別のプログラムを設定することによって初めて可能で
あった。 〈発明の目的〉 本発明はこのような複雑な手順を用いることなく簡単に
複素数計算が行える電卓を提供するものである。 〈実施例〉 以下、本発明を図面に従って詳細に説明する。 第1図は本発明電卓のブロック図で、KBは数値キー、
演算キー以外に複素数計算を実行する為の特別のKey
、即ち複素数のうちの実数部を指示する為の2 (Re
al Part )Key虚数部を置数する為の2 (
Imaginary Part ) Keyを有するキ
ーボードである。Xは表示兼置数レジスタ、W、Zは演
算用レジスタである。又、Y。 Ml、M2・・・・・・Miは数値記憶用のメモリーレ
ジスタである。Gl、G2・・・・・・cnはアンドゲ
ート、■〜■は上記グー)Gl−G、の開閉制御を行う
ためのマイクロオーダでLSI中のROMから発生され
る。FAは演算回路、Cは複素数演算モード記憶用フリ
ップフロッグである。 次に、上記構成によって複索数(A+jB)と複素数(
C+jD)との間の乗算全実行する場合の動作を説明す
る。第2図は、キー操作と各レジスタの内容の推移を示
す図で、第3図はフローチャートである。 キー操作は第2図に示すようKまず被演算数の実数部A
を置数レジスタに置数し、次にRPキー(実数キー)を
押圧するとROMよりマイクロオーダ■、 o、 (E
l、 eが発生して、Cクリップ7コツプをセットする
と共にX4X、X−yzる転写動作を行い、X、Yに共
に数値Aを記憶させる。 ここで虚数Bを置数すると8−)Xが行なわれ、XにB
が置数される(ステップ〔3〕参照)。続いてIPキー
(虚数キー)を操作すると再度Cフリップフロッグがセ
ットされるだけで、レジスタX、Yの内容は何ら変化し
ない。 ここで乗算キー凶を押圧すると、乗算用クリップフロッ
プ(図示せず)がセットされると共に、上記Cフリソゲ
フロップの状態が判定されるっCフリップフロップがセ
ットされている場合は複素数計算モードと判定して、X
−M l 、 Y 4M 2なる転送を行う。 次に演算数の実数部C1虚数部りを既述のキー操作で置
数する。この時の各レジスタX、Y。 Ml、Mzの内容は
〔9〕ステツプに示す通りである。
最後にイコールキー目を操作すると、ROMから複素数
乗算用のマイクロオーダが順次発生し、演算回路FAで
(AC−B−D )、 CAD十BC1を計算し、X
レジスタに実数部(AC−BD )。 Yレジスタに虚数部(AD十BC)t”得る((10)
ステップ)。 従って、表示部には(AC−BD )が表示されており
、虚数部を見たい場合は、XレジスタとYレジスタの内
容を交換する交換キーEle押圧すればよい(〔I i
ステップ)。 又、加減算あるいは除算については、区Keyのかわシ
に1)日 田Key を使用するだけで他は全く同様
である。 次に第3図の70−チャートを説明する。 図の左側より説明を行うと、まず、E21Keyに従っ
て、実数部が置数され、Xの内容は、Yへ転送される。 次に2 Keyに依って虚数部が置数されるが、Reg
の転送は行なわない。即ち、被演算数の実数部、虚数部
がそれぞれY、X−Regに収納される訳である。次に
、加減乗除の区、 別を行う為のFunction
Key十、 +、 x、÷Keyを操作する事に依って
、各々のFunctionModeをSetすると同時
に、X、Yの内容をMl。 Mz−Regに転送し、(X−Mz、Y−+M2 )そ
の后、X+ YReg−eclear(0−+X、 O
−+Y )する事に依って、演算数の置数に備える。 次に、再度2[EEIIEI K e yに依って演算
数の実数部虚数部をそれぞれY、XRegに置数し、複
素数計算の準備を完了する。 そして最后に口Keyを操作する事に依って、前に置数
された被演算数、演算数を使用し、又、Setされてい
るFunction Modeに従って複素数の四則計
算を実行する。この時、演算結果の実数部はX−Reg
、に、又虚数部はY−RegVC収納し、最后にMl+
MzRegiCIeartF/Fをresetする。尚
、ここでCF/FはFunction Key。 あるいは目Key操作時の動作を一般の計算の場合と区
別する為のものであり、aL=ηKeyに依ってSet
される。 マイクロオーダと各命令、動作の関係を参考のために下
記する。 (以下余白) 上述の如く、本発明電卓はRPキー、IPキーを押圧し
た場合は通常の計算と同様にして、複素数計算を行うこ
とができる。もちろん本発明電卓は一般の実数計算を行
うことができる。 本発明の特徴は、RPキー、IPキーを設け、RPキー
には置数内容の転写指示機能を設け、IPキーには転写
指示機能を設けていない点にあり、こうすることによっ
て、(A+jB)なる複素数を数式通り置数しながら、
なおかつ、所定のレジスタに実数部と虚数部を区別しな
がら記憶させることができる。 。 即ち、RPキーと、IPキーで機能を変えている点に特
徴がある。 他の実施例 上記実施例においては、RPキーと、IPキーを設けて
いたが、例えばRPキーあるいはIPキーだけを設ける
構成でもよい。 この場合はA−RP−+8区の操作で実数部と虚数部を
区別する即ち、RPキー押圧後の区キーの操作を検出す
ることによって、置数レジスタに入っている内容Bを虚
数と指示するわけで(RP−+−四)がIPキーに相当
する。 IPキーのみを設けた場合も同様のキー操作でよいが、
この場合は(A十jB)が A→I P484Xで置数され、IPキーが(j)に相
当する感じになるので、操作者には非常に使いよくなる
。 〈効 果〉 以上の様に本発明の電卓によれば、複素数の計3′Iに
おいて、求まった複素数の実数部分又は虚数部分のいず
れかを選択表示させることが可能であるから、両部会を
混同する誤りを防げる。
乗算用のマイクロオーダが順次発生し、演算回路FAで
(AC−B−D )、 CAD十BC1を計算し、X
レジスタに実数部(AC−BD )。 Yレジスタに虚数部(AD十BC)t”得る((10)
ステップ)。 従って、表示部には(AC−BD )が表示されており
、虚数部を見たい場合は、XレジスタとYレジスタの内
容を交換する交換キーEle押圧すればよい(〔I i
ステップ)。 又、加減算あるいは除算については、区Keyのかわシ
に1)日 田Key を使用するだけで他は全く同様
である。 次に第3図の70−チャートを説明する。 図の左側より説明を行うと、まず、E21Keyに従っ
て、実数部が置数され、Xの内容は、Yへ転送される。 次に2 Keyに依って虚数部が置数されるが、Reg
の転送は行なわない。即ち、被演算数の実数部、虚数部
がそれぞれY、X−Regに収納される訳である。次に
、加減乗除の区、 別を行う為のFunction
Key十、 +、 x、÷Keyを操作する事に依って
、各々のFunctionModeをSetすると同時
に、X、Yの内容をMl。 Mz−Regに転送し、(X−Mz、Y−+M2 )そ
の后、X+ YReg−eclear(0−+X、 O
−+Y )する事に依って、演算数の置数に備える。 次に、再度2[EEIIEI K e yに依って演算
数の実数部虚数部をそれぞれY、XRegに置数し、複
素数計算の準備を完了する。 そして最后に口Keyを操作する事に依って、前に置数
された被演算数、演算数を使用し、又、Setされてい
るFunction Modeに従って複素数の四則計
算を実行する。この時、演算結果の実数部はX−Reg
、に、又虚数部はY−RegVC収納し、最后にMl+
MzRegiCIeartF/Fをresetする。尚
、ここでCF/FはFunction Key。 あるいは目Key操作時の動作を一般の計算の場合と区
別する為のものであり、aL=ηKeyに依ってSet
される。 マイクロオーダと各命令、動作の関係を参考のために下
記する。 (以下余白) 上述の如く、本発明電卓はRPキー、IPキーを押圧し
た場合は通常の計算と同様にして、複素数計算を行うこ
とができる。もちろん本発明電卓は一般の実数計算を行
うことができる。 本発明の特徴は、RPキー、IPキーを設け、RPキー
には置数内容の転写指示機能を設け、IPキーには転写
指示機能を設けていない点にあり、こうすることによっ
て、(A+jB)なる複素数を数式通り置数しながら、
なおかつ、所定のレジスタに実数部と虚数部を区別しな
がら記憶させることができる。 。 即ち、RPキーと、IPキーで機能を変えている点に特
徴がある。 他の実施例 上記実施例においては、RPキーと、IPキーを設けて
いたが、例えばRPキーあるいはIPキーだけを設ける
構成でもよい。 この場合はA−RP−+8区の操作で実数部と虚数部を
区別する即ち、RPキー押圧後の区キーの操作を検出す
ることによって、置数レジスタに入っている内容Bを虚
数と指示するわけで(RP−+−四)がIPキーに相当
する。 IPキーのみを設けた場合も同様のキー操作でよいが、
この場合は(A十jB)が A→I P484Xで置数され、IPキーが(j)に相
当する感じになるので、操作者には非常に使いよくなる
。 〈効 果〉 以上の様に本発明の電卓によれば、複素数の計3′Iに
おいて、求まった複素数の実数部分又は虚数部分のいず
れかを選択表示させることが可能であるから、両部会を
混同する誤りを防げる。
第1図(a)、 (b)、 (c)は本発明電卓のブロ
ック図、第2図は上記電卓の動作説明に供する状態推移
図、第3図は上記電卓の動作フローチャートである。 X・・・表示兼置数レジスタ、Y・・・メモリーレジス
タ。
ック図、第2図は上記電卓の動作説明に供する状態推移
図、第3図は上記電卓の動作フローチャートである。 X・・・表示兼置数レジスタ、Y・・・メモリーレジス
タ。
Claims (1)
- 【特許請求の範囲】 1、複素数の計算を行う電卓であって、 計算により算出された複素数の実数部分又は虚数部分を
記憶する第1レジスタと、 上記第1レジスタに記憶されなかった前記複素数の虚数
部分又は実数部分を記憶する第2レジスタと、 上記第1レジスタの内容を表示する表示手段と、 表示の切替を指示する切替キーと、 上記切替キーの操作に応答して、上記第1レジスタの内
容と上記第2レジスタの内容を交換する交換手段と を具備することを特徴とする複素数計算機能付電卓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60203621A JPS6175459A (ja) | 1985-09-12 | 1985-09-12 | 複素数計算機能付電卓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60203621A JPS6175459A (ja) | 1985-09-12 | 1985-09-12 | 複素数計算機能付電卓 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16060076A Division JPS5383547A (en) | 1976-12-28 | 1976-12-28 | Electronic desk calculator equipped with complex number calculating functio n |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6175459A true JPS6175459A (ja) | 1986-04-17 |
Family
ID=16477076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60203621A Pending JPS6175459A (ja) | 1985-09-12 | 1985-09-12 | 複素数計算機能付電卓 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175459A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123256U (ja) * | 1988-02-18 | 1989-08-22 | ||
JPH05204864A (ja) * | 1992-01-27 | 1993-08-13 | Sharp Corp | 関数電卓 |
US5249147A (en) * | 1992-01-29 | 1993-09-28 | Sharp Kabushiki Kaisha | Electronic apparatus provided with device of calculating complex numbers |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911431A (ja) * | 1972-05-31 | 1974-01-31 | ||
JPS50134535A (ja) * | 1974-04-10 | 1975-10-24 | ||
JPS50156850A (ja) * | 1974-06-06 | 1975-12-18 |
-
1985
- 1985-09-12 JP JP60203621A patent/JPS6175459A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911431A (ja) * | 1972-05-31 | 1974-01-31 | ||
JPS50134535A (ja) * | 1974-04-10 | 1975-10-24 | ||
JPS50156850A (ja) * | 1974-06-06 | 1975-12-18 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123256U (ja) * | 1988-02-18 | 1989-08-22 | ||
JPH05204864A (ja) * | 1992-01-27 | 1993-08-13 | Sharp Corp | 関数電卓 |
US5249147A (en) * | 1992-01-29 | 1993-09-28 | Sharp Kabushiki Kaisha | Electronic apparatus provided with device of calculating complex numbers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63233458A (ja) | 通貨換算機能付電子機器 | |
US4580235A (en) | Electronic calculator with check function | |
JPS6175459A (ja) | 複素数計算機能付電卓 | |
JPH0285952A (ja) | カリキュレータ付き携帯用通貨換算機 | |
US4126949A (en) | Educational calculator | |
JPS5911947B2 (ja) | 電子式卓上計算機 | |
JPS6175460A (ja) | 複素数計算機能付電卓 | |
JP3252493B2 (ja) | 電子式計算機及びその計算処理方法 | |
JPS5935265A (ja) | 電子式卓上計算機 | |
JP4135257B2 (ja) | 計算装置 | |
JP3968493B2 (ja) | 計算装置及び記憶媒体 | |
JPH035956Y2 (ja) | ||
JPS58178459A (ja) | 単位換算機能付小型電子式計算機 | |
JPH01175062A (ja) | 電子計算機 | |
US4779219A (en) | Electronic apparatus having an improved calculation function | |
KR20020047838A (ko) | 휴대용 무선 전화기의 전자계산기능 수행 장치 및 방법 | |
JP3460780B2 (ja) | 数値演算装置 | |
JP3071528U (ja) | 電 卓 | |
JP2022012588A (ja) | 電卓 | |
JPH05204523A (ja) | キーボード設定装置 | |
JPH1011401A (ja) | 数式表示装置及び数式表示方法 | |
JPH02176849A (ja) | 電子式卓上計算機 | |
JP2001222511A (ja) | 電子計算機、計算機システムおよび電子計算機を実現するためのプログラムを記憶したコンピュータ読取可能な記録媒体 | |
JPS62245471A (ja) | 卓上計算機 | |
JPS6242312B2 (ja) |