JPH035956Y2 - - Google Patents
Info
- Publication number
- JPH035956Y2 JPH035956Y2 JP6310684U JP6310684U JPH035956Y2 JP H035956 Y2 JPH035956 Y2 JP H035956Y2 JP 6310684 U JP6310684 U JP 6310684U JP 6310684 U JP6310684 U JP 6310684U JP H035956 Y2 JPH035956 Y2 JP H035956Y2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- calculation
- flag
- inverse trigonometric
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は逆三角関数演算機能をもつ小型電子式
計算機に関する。
計算機に関する。
従来、関数電卓と称される関数演算機能を備え
た小型電子式計算機に於いては、RAD（ラジア
ン）モードにおいて逆三角関数（例えばcos-1）
を演算すると、答がπの倍数で表わされても、π
を実数（3.1415…）として結果を表示出力してい
た。
た小型電子式計算機に於いては、RAD（ラジア
ン）モードにおいて逆三角関数（例えばcos-1）
を演算すると、答がπの倍数で表わされても、π
を実数（3.1415…）として結果を表示出力してい
た。
このため、従来では、逆三角関数演算時に於い
て、その答の角度が分り難いという欠点があつ
た。
て、その答の角度が分り難いという欠点があつ
た。
本考案は上記の点に鑑みてなされたもので、π
記号の表示機能をもたせて逆三角関数演算の結果
を分り易い表示形態で出力できるようにした関数
機能付きの小型電子式計算機を提供することを目
的とする。
記号の表示機能をもたせて逆三角関数演算の結果
を分り易い表示形態で出力できるようにした関数
機能付きの小型電子式計算機を提供することを目
的とする。
本考案は逆三角関数演算時に於いて、該演算が
RADモードである際に、演算結果をπ（3.1415
…）で除算して、その結果をπ記号と共に表示す
る構成としたもので、これにより、逆三角関数演
算時に於ける演算結果が分り易く表示され、計算
ミスを防ぐことができる。
RADモードである際に、演算結果をπ（3.1415
…）で除算して、その結果をπ記号と共に表示す
る構成としたもので、これにより、逆三角関数演
算時に於ける演算結果が分り易く表示され、計算
ミスを防ぐことができる。
以下図面を参照して本考案の一実施例を説明す
る。
る。
第１図は一実施例の構成を示すブロツク図であ
る。図中、１０は演算の実行制御を司る制御部、
１１はこの制御部１０の制御の下に演算処理を実
行する演算部である。１２は「INV」「SIN」
「COS」「TAN」「RAD←→DEG」等のキーを含
むフアンクシヨンキーとデータ入力用のテンキー
とを備えたキーボードである。１３はπの数値
（3.1415…）を固定記憶したπ数値固定記憶部で
ある。１４は演算モードを記憶するモードフラ
グ、１５はキー入力された置数データ、演算結果
データ等が貯えられる表示レジスタを兼ねたＸレ
ジスタ、１６はπ記号の使用状態を記憶するπフ
ラグである。１７はモード表示部１７ａ，数値表
示部１７ｂ，π記号表示部１７ｃ等からなる表示
部である。
る。図中、１０は演算の実行制御を司る制御部、
１１はこの制御部１０の制御の下に演算処理を実
行する演算部である。１２は「INV」「SIN」
「COS」「TAN」「RAD←→DEG」等のキーを含
むフアンクシヨンキーとデータ入力用のテンキー
とを備えたキーボードである。１３はπの数値
（3.1415…）を固定記憶したπ数値固定記憶部で
ある。１４は演算モードを記憶するモードフラ
グ、１５はキー入力された置数データ、演算結果
データ等が貯えられる表示レジスタを兼ねたＸレ
ジスタ、１６はπ記号の使用状態を記憶するπフ
ラグである。１７はモード表示部１７ａ，数値表
示部１７ｂ，π記号表示部１７ｃ等からなる表示
部である。
第２図乃至第４図はそれぞれ上記実施例の動作
を説明するためのもので、第２図は逆三角関数演
算時の処理フローを示す図、第３図は逆三角関数
演算時のモード切替えに伴うπフラグの制御フロ
ーを示す図、第４図ａ乃至ｃはそれぞれ動作ステ
ツプ状態を示す図である。
を説明するためのもので、第２図は逆三角関数演
算時の処理フローを示す図、第３図は逆三角関数
演算時のモード切替えに伴うπフラグの制御フロ
ーを示す図、第４図ａ乃至ｃはそれぞれ動作ステ
ツプ状態を示す図である。
ここで一実施の動作を説明する。逆三角関数演
算時に於いて、キーボード１２より入力されたデ
ータは制御部１０の制御の下に演算部１１により
演算処理され、その演算結果のデータがＸレジス
タ１５に貯えられる（第２図ステツプＡ１）。こ
こで制御部１０はモードフラグ１４の内容から逆
三角関数演算のモードを判断する（第２図ステツ
プＡ２）。このモード判断の結果、「RAD」モー
ドであると、制御部１０は、Ｘレジスタ１５に貯
えられた演算結果の値を被除数とし、π数値固定
記憶部１３に貯えられたπ数値を除数として、演
算部１１に除算の起動をかけ、除算処理を実行さ
せるとともに、πフラグ１６を立てる、即ちセツ
ト状態（“１”）にする（第２図ステツプＡ３，Ａ
４）。このπフラグ１６のセツトにより、π記号
表示部１７ｃが表示ドライブされて、π記号表示
部１７ｃにπ記号が表示され、更に上記演算部１
１の除算結果値がＸレジスタ１５に貯えられ数値
表示部１７ｂに表示される（第２図ステツプＡ
５）。この際の「RAD」モード時に於けるデータ
置数状態例を第４図ａに示し、その表示出力状態
例を同図ｂに示す。ここでは、「RAD」モードで
「0.5」が置数された後、「INV」キー及び「COS」
キーが操作されることにより、「1.0471976」が求
められ、更にこの値がπ（3.1415…）で除算され
て、その除算結果の値「0.3333333」がπ記号と
ともに表示部１７に表示された際の各部の状態を
示している。
算時に於いて、キーボード１２より入力されたデ
ータは制御部１０の制御の下に演算部１１により
演算処理され、その演算結果のデータがＸレジス
タ１５に貯えられる（第２図ステツプＡ１）。こ
こで制御部１０はモードフラグ１４の内容から逆
三角関数演算のモードを判断する（第２図ステツ
プＡ２）。このモード判断の結果、「RAD」モー
ドであると、制御部１０は、Ｘレジスタ１５に貯
えられた演算結果の値を被除数とし、π数値固定
記憶部１３に貯えられたπ数値を除数として、演
算部１１に除算の起動をかけ、除算処理を実行さ
せるとともに、πフラグ１６を立てる、即ちセツ
ト状態（“１”）にする（第２図ステツプＡ３，Ａ
４）。このπフラグ１６のセツトにより、π記号
表示部１７ｃが表示ドライブされて、π記号表示
部１７ｃにπ記号が表示され、更に上記演算部１
１の除算結果値がＸレジスタ１５に貯えられ数値
表示部１７ｂに表示される（第２図ステツプＡ
５）。この際の「RAD」モード時に於けるデータ
置数状態例を第４図ａに示し、その表示出力状態
例を同図ｂに示す。ここでは、「RAD」モードで
「0.5」が置数された後、「INV」キー及び「COS」
キーが操作されることにより、「1.0471976」が求
められ、更にこの値がπ（3.1415…）で除算され
て、その除算結果の値「0.3333333」がπ記号と
ともに表示部１７に表示された際の各部の状態を
示している。
又、上記モード判断時（第２図ステツプＡ２）
に於いて、「RAD」モード以外の「DEG」又は
「GRA」モードである際は、πを除数とした除
算、及びπフラグ１６のセツト（第２図ステツプ
Ａ３，Ａ４）がなされず、Ｘレジスタ１５に貯え
られた逆三角関数演算の結果値（第２図ステツプ
Ａ１）がそのまま表示出力される。
に於いて、「RAD」モード以外の「DEG」又は
「GRA」モードである際は、πを除数とした除
算、及びπフラグ１６のセツト（第２図ステツプ
Ａ３，Ａ４）がなされず、Ｘレジスタ１５に貯え
られた逆三角関数演算の結果値（第２図ステツプ
Ａ１）がそのまま表示出力される。
また、上記逆三角関数演算の際に、キーボード
１２に設けられた「RAD←→DEG」キーが操作
され、モードの切替が行われると、これに伴つて
πフラグ１６が第３図に示す如く、セツト／リセ
ツト制御される。即ち、「RAD←→DEG」キー
が操作されると、πフラグ１６のセツト／リセツ
ト状態が判断され（第３図ステツプＢ１）、ここ
で、πフラグ１６が立つていると、即ちセツト
（“１”）状態にあると、Ｘレジスタ１５に貯えら
れた演算結果値が「180」倍されてＸレジスタ１
５に貯えられた後、πフラグ１６がリセツト
（“０”）状態に戻される（第３図ステツプＢ２，
Ｂ３）。又、上記πフラグ１６の判断時（第３図
ステツプＢ１）に於いて、πフラグ１６が立つて
いなければ即ちリセツト（“０”）にあると、Ｘレ
ジスタ１５に貯えられた演算結果値が「180」で
除算されてＸレジスタ１５に貯えられた後、πフ
ラグ１６がセツト（“１”）される（第３図ステツ
プＢ４，Ｂ５）。この際の切替え状態例を第４図
ｃに示している。
１２に設けられた「RAD←→DEG」キーが操作
され、モードの切替が行われると、これに伴つて
πフラグ１６が第３図に示す如く、セツト／リセ
ツト制御される。即ち、「RAD←→DEG」キー
が操作されると、πフラグ１６のセツト／リセツ
ト状態が判断され（第３図ステツプＢ１）、ここ
で、πフラグ１６が立つていると、即ちセツト
（“１”）状態にあると、Ｘレジスタ１５に貯えら
れた演算結果値が「180」倍されてＸレジスタ１
５に貯えられた後、πフラグ１６がリセツト
（“０”）状態に戻される（第３図ステツプＢ２，
Ｂ３）。又、上記πフラグ１６の判断時（第３図
ステツプＢ１）に於いて、πフラグ１６が立つて
いなければ即ちリセツト（“０”）にあると、Ｘレ
ジスタ１５に貯えられた演算結果値が「180」で
除算されてＸレジスタ１５に貯えられた後、πフ
ラグ１６がセツト（“１”）される（第３図ステツ
プＢ４，Ｂ５）。この際の切替え状態例を第４図
ｃに示している。
上述したように、逆三角関数演算時に於いて、
該演算がRADモードである際に、演算結果をπ
で除算して、その結果をπ記号と共に表示するこ
とにより、逆三角関数演算時に於ける演算結果を
分り易い形態で表示でき、逆三角関数演算を計算
ミスを招くことなく円滑に行なうことができる。
該演算がRADモードである際に、演算結果をπ
で除算して、その結果をπ記号と共に表示するこ
とにより、逆三角関数演算時に於ける演算結果を
分り易い形態で表示でき、逆三角関数演算を計算
ミスを招くことなく円滑に行なうことができる。
以上詳記したように本考案の小型電子式計算機
によれば、逆三角関数演算時に於いて、該演算が
RADモードである際に、演算結果をπ（3.1415
…）で除算して、その結果をπ記号と共に表示す
る構成としたことにより、逆三角関数演算時に於
ける演算結果が分り易く表示でき、計算ミスを防
ぐことができる。
によれば、逆三角関数演算時に於いて、該演算が
RADモードである際に、演算結果をπ（3.1415
…）で除算して、その結果をπ記号と共に表示す
る構成としたことにより、逆三角関数演算時に於
ける演算結果が分り易く表示でき、計算ミスを防
ぐことができる。
第１図は本考案の一実施例を示すブロツク図、
第２図は上記実施例に於ける要部の処理フローを
示す図、第３図は上記実施例に於けるπフラグの
制御処理フローを示す図、第４図ａ乃至ｃはそれ
ぞれ上記実施例に於ける各動作ステツプ毎の状態
例を示す図である。 １０……制御部、１１……演算部、１２……キ
ーボード、１３……π数値固定記憶部、１４……
モードフラグ、１５……Ｘレジスタ、１６……π
フラグ、１７……表示部、１７ａ……モード表示
部、１７ｂ……数値表示部、１７ｃ……π記号表
示部。
第２図は上記実施例に於ける要部の処理フローを
示す図、第３図は上記実施例に於けるπフラグの
制御処理フローを示す図、第４図ａ乃至ｃはそれ
ぞれ上記実施例に於ける各動作ステツプ毎の状態
例を示す図である。 １０……制御部、１１……演算部、１２……キ
ーボード、１３……π数値固定記憶部、１４……
モードフラグ、１５……Ｘレジスタ、１６……π
フラグ、１７……表示部、１７ａ……モード表示
部、１７ｂ……数値表示部、１７ｃ……π記号表
示部。
Claims (1)
- 逆三角関数演算機能をもつ小型電子式計算機に
於いて、RAD（ラジアン）モードで逆三角関数を
演算する演算手段と、この演算手段で得られた結
果をπで除算する除算手段と、この除算手段の結
果をπ記号とともに出力する出力手段とを具備し
たことを特徴とする小型電子式計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6310684U JPS60180056U (ja) | 1984-04-28 | 1984-04-28 | 小型電子式計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6310684U JPS60180056U (ja) | 1984-04-28 | 1984-04-28 | 小型電子式計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180056U JPS60180056U (ja) | 1985-11-29 |
| JPH035956Y2 true JPH035956Y2 (ja) | 1991-02-15 |
Family
ID=30592940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6310684U Granted JPS60180056U (ja) | 1984-04-28 | 1984-04-28 | 小型電子式計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180056U (ja) |
-
1984
- 1984-04-28 JP JP6310684U patent/JPS60180056U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60180056U (ja) | 1985-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0232654B2 (ja) | ||
| US4064398A (en) | Electronic calculator | |
| JPH035956Y2 (ja) | ||
| US4511987A (en) | Method of entering and performing operations on complex numbers on calculators | |
| US4473886A (en) | Data processing apparatus with algebraic memory operation and entry sequence | |
| JPH06168104A (ja) | 電子式計算機 | |
| JPS6220026Y2 (ja) | ||
| JP2707162B2 (ja) | データ処理装置 | |
| JPS5935265A (ja) | 電子式卓上計算機 | |
| JP2700960B2 (ja) | 電子式卓上計算機 | |
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| US4779219A (en) | Electronic apparatus having an improved calculation function | |
| JPH0441397Y2 (ja) | ||
| JPS6132428Y2 (ja) | ||
| JPS6145550Y2 (ja) | ||
| JPH07210517A (ja) | 計算機能付電子機器 | |
| JPS642179Y2 (ja) | ||
| JPH04250555A (ja) | 電子計算機 | |
| JPH04297948A (ja) | 電卓の表示装置 | |
| JPS6244657B2 (ja) | ||
| JPS59197961A (ja) | 売上デ−タ処理装置の演算方式 | |
| JP2695296B2 (ja) | 計算機 | |
| JPH0738995Y2 (ja) | 小型電子計算機 | |
| JPS59220860A (ja) | 演算手順の選択方式 | |
| JPH02176849A (ja) | 電子式卓上計算機 |