JPS6132428Y2 - - Google Patents
Info
- Publication number
- JPS6132428Y2 JPS6132428Y2 JP2951081U JP2951081U JPS6132428Y2 JP S6132428 Y2 JPS6132428 Y2 JP S6132428Y2 JP 2951081 U JP2951081 U JP 2951081U JP 2951081 U JP2951081 U JP 2951081U JP S6132428 Y2 JPS6132428 Y2 JP S6132428Y2
- Authority
- JP
- Japan
- Prior art keywords
- key
- exponent
- sign
- input
- eex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案は指数部の正負の符号を入力しうる計算
機に関する。
機に関する。
従来の指数が入力出来る計算機に於いてては、
負の指数データーをともなうデーター例えば1.23
×10-4というデーターを入力するには、１・
23EEX（EEXはこのキー以後の置速操作を指数
部のデーターと宣言するためのキーである）＋〓
−（＋〓−キーはササインチエンジキーで、ここ
では指数部が負であることを示している）４とい
う操作を必要とした。しかし、指数が負数である
というだけで＋〓−というキーを操作しなければ
ならず、このような負数を入力しなければならな
い場合非常に繁雑である。
負の指数データーをともなうデーター例えば1.23
×10-4というデーターを入力するには、１・
23EEX（EEXはこのキー以後の置速操作を指数
部のデーターと宣言するためのキーである）＋〓
−（＋〓−キーはササインチエンジキーで、ここ
では指数部が負であることを示している）４とい
う操作を必要とした。しかし、指数が負数である
というだけで＋〓−というキーを操作しなければ
ならず、このような負数を入力しなければならな
い場合非常に繁雑である。
本考案は上述の点に鑑み、負の指数を容易に入
力しうる計算機を提供するものである。
力しうる計算機を提供するものである。
本考案の他の目的は指数宣言キーにより指数部
のサインチエンジを行なう計算機を提供するもの
である。
のサインチエンジを行なう計算機を提供するもの
である。
本考案の他の目的は以下図面を参照して行なわ
れる実施例の説明より明らかとなるであろう。
れる実施例の説明より明らかとなるであろう。
以下本考案による１実施例を図面を参照して説
明する。
明する。
第１図は本考案による計算機の外観図である。
同図に於いてKBはキーボードで、指数部入力宣
言キーEEX、サインチエンジキーSC、等を有す
る。DSPは数値を表示する表示器である。
同図に於いてKBはキーボードで、指数部入力宣
言キーEEX、サインチエンジキーSC、等を有す
る。DSPは数値を表示する表示器である。
第２図は第１図に示す計算機のブロツク図であ
る。DSPは表示器、KBはキーボードで、その中
のEKは指数部入力宣言キー、SCはサインチエン
ジキーである。CPUはキーボードKBからの信号
を受けて、各キーに対応する各種演算を実行し表
示器DSPに表示する演算装置である。演算装置
CPU内部のROMは、各種演算を実行するための
プログラム例えば第５図に示す制御手順等が格納
されているメモリーである。RAMは入力データ
ーを記憶したり、被演算数、演算数や各種の状態
を記憶するための４ビツト１ワードのメモリーで
ある。その中のERは、置数に対応して変化し、
置数されたデーターを記憶し表示器DSPに送るた
めのエントリーレジスターである。またＦはメモ
リRAMのある部分に仮構的に構成されるフラグ
で、０または１の状態に変化させることが出来
る。第３図は、メモリRAMの中に構成さねたエ
ントリーレジスターERの構成図である。MSGN
は仮数部のサイン桁で、正なら０、負なら１にな
る。PPは入力時のポイントの位置を記憶するた
めのポイントポインター、Ｍは11桁の仮数部、
ESGNは指数部のサイン桁で、０ならば正、１な
らば負である。EXPは２桁の指数部で、レジス
タERは合計16桁で構成されている。
る。DSPは表示器、KBはキーボードで、その中
のEKは指数部入力宣言キー、SCはサインチエン
ジキーである。CPUはキーボードKBからの信号
を受けて、各キーに対応する各種演算を実行し表
示器DSPに表示する演算装置である。演算装置
CPU内部のROMは、各種演算を実行するための
プログラム例えば第５図に示す制御手順等が格納
されているメモリーである。RAMは入力データ
ーを記憶したり、被演算数、演算数や各種の状態
を記憶するための４ビツト１ワードのメモリーで
ある。その中のERは、置数に対応して変化し、
置数されたデーターを記憶し表示器DSPに送るた
めのエントリーレジスターである。またＦはメモ
リRAMのある部分に仮構的に構成されるフラグ
で、０または１の状態に変化させることが出来
る。第３図は、メモリRAMの中に構成さねたエ
ントリーレジスターERの構成図である。MSGN
は仮数部のサイン桁で、正なら０、負なら１にな
る。PPは入力時のポイントの位置を記憶するた
めのポイントポインター、Ｍは11桁の仮数部、
ESGNは指数部のサイン桁で、０ならば正、１な
らば負である。EXPは２桁の指数部で、レジス
タERは合計16桁で構成されている。
以上の構成から成る実施例の作動を１・
23EEX，EEX4のキー操作手順により説明する。
23EEX，EEX4のキー操作手順により説明する。
第５図のはキー待ちルーチンである。ここで
キーボードKBの１を押すとからのステツプ
へ行く。のステツプはCPUが押されたキーが
“フアンクシヨンキー”かどうかを判断してい
る。ここで言うフアンクシヨンキーとは、ここで
ではキーボードKBの０〜９，・，EEXキー以外
のことである。１のキーはフアンクシヨンキーで
はないので、のステツプへ行く。のステツプ
はフラグＦがφかどうかを判断している。始めは
Ｆ＝φであるので、のステツプへ行き、操作さ
れたキーがEEXキーではないのでの処理ステ
ツプへ行く。ここで１という置数は、エントリー
レジスターERの仮数部へ導入される。次の・23
も同じステツプを通りその操作はレジスタERに
記憶される。ここでレジスタERの内容を見る
と、第４図のａの様になつている。次にキー
EEXを押すと，，のステツプを通り、
のステツプで、EEXキーであるのでのステツ
プへジヤンプする。ここでフラグＦは“１”に変
えられて、EEXキーが押されたことを記憶す
る。次にもう一度EEXキーを押すと，のス
テツプを通り、のステツプで、今度はＦ＝
“１”であるので、のステツプへ飛ぶ。そして
のステツプの判断内容に一致するのでの処理
ステツプへジヤンプする。のステツプで第４図
ｂに示す如くエントリーレジスターERの指数部
サイン桁が“１”に変更される。すなわち、二度
目のEEXキーは、指数部のサインの変更の機能
を実行したことになる。次に４を押すと，，
，のステツプを通り〓の処理ステツプで、
ERの指数部に４が導入される。この時のレジス
タERの内容、及びフラグＦの内容を第４図のｃ
に示す。ここでもし＋〓−ごを押したとしよう。
そうすると，，のステツプを通りにステ
ツプへジヤンプして、第４図ｄに示す如くエント
リーレジスターERの仮想部のサインを変更する
ことになる。
キーボードKBの１を押すとからのステツプ
へ行く。のステツプはCPUが押されたキーが
“フアンクシヨンキー”かどうかを判断してい
る。ここで言うフアンクシヨンキーとは、ここで
ではキーボードKBの０〜９，・，EEXキー以外
のことである。１のキーはフアンクシヨンキーで
はないので、のステツプへ行く。のステツプ
はフラグＦがφかどうかを判断している。始めは
Ｆ＝φであるので、のステツプへ行き、操作さ
れたキーがEEXキーではないのでの処理ステ
ツプへ行く。ここで１という置数は、エントリー
レジスターERの仮数部へ導入される。次の・23
も同じステツプを通りその操作はレジスタERに
記憶される。ここでレジスタERの内容を見る
と、第４図のａの様になつている。次にキー
EEXを押すと，，のステツプを通り、
のステツプで、EEXキーであるのでのステツ
プへジヤンプする。ここでフラグＦは“１”に変
えられて、EEXキーが押されたことを記憶す
る。次にもう一度EEXキーを押すと，のス
テツプを通り、のステツプで、今度はＦ＝
“１”であるので、のステツプへ飛ぶ。そして
のステツプの判断内容に一致するのでの処理
ステツプへジヤンプする。のステツプで第４図
ｂに示す如くエントリーレジスターERの指数部
サイン桁が“１”に変更される。すなわち、二度
目のEEXキーは、指数部のサインの変更の機能
を実行したことになる。次に４を押すと，，
，のステツプを通り〓の処理ステツプで、
ERの指数部に４が導入される。この時のレジス
タERの内容、及びフラグＦの内容を第４図のｃ
に示す。ここでもし＋〓−ごを押したとしよう。
そうすると，，のステツプを通りにステ
ツプへジヤンプして、第４図ｄに示す如くエント
リーレジスターERの仮想部のサインを変更する
ことになる。
以上述べた如く従来の計算機であれば指数入力
宣言キーを押下した後の＋〓−キーは指数部のサ
インチエンジ機能として働き、指数入力宣言キー
を押下した時点で、仮数部のサインの変更は出来
なくなる。ところが本発明によると＋〓−キーは
EEXキー押下後でも仮想部のサイン変更の機能
が有るので指数部の入力後でも押しわすれた仮数
部のサインチエンジが可能となる。
宣言キーを押下した後の＋〓−キーは指数部のサ
インチエンジ機能として働き、指数入力宣言キー
を押下した時点で、仮数部のサインの変更は出来
なくなる。ところが本発明によると＋〓−キーは
EEXキー押下後でも仮想部のサイン変更の機能
が有るので指数部の入力後でも押しわすれた仮数
部のサインチエンジが可能となる。
以上の様に同一置数内での指数部入力宣言キー
の２度目以後の操作に於いては指数部のサインチ
エンジキーとして働かせることにより負の指数入
力操作が簡素化されるばかりでなく、サインチエ
ンジキーが指数部入力宣言キーの押下以後も仮数
部のサインチエンジとして機能することにより、
指数部入力後の仮数部のサインチエンジが可能と
なるという効果が生れる。
の２度目以後の操作に於いては指数部のサインチ
エンジキーとして働かせることにより負の指数入
力操作が簡素化されるばかりでなく、サインチエ
ンジキーが指数部入力宣言キーの押下以後も仮数
部のサインチエンジとして機能することにより、
指数部入力後の仮数部のサインチエンジが可能と
なるという効果が生れる。
第１図は本考案の一実施例の正面図、第２図は
一実施例の内部の機能ブロツク図、第３図はエン
トリーレジスターの構成図、第４図ａ，ｂ，ｃ，
ｄはエントリーレジスターの内容の変化図、第５
図はROMに格納されているプログラムのフロー
チヤートの一部を示す図。 EEX……指数部入力宣言キー、Ｆ……フラツ
グ。
一実施例の内部の機能ブロツク図、第３図はエン
トリーレジスターの構成図、第４図ａ，ｂ，ｃ，
ｄはエントリーレジスターの内容の変化図、第５
図はROMに格納されているプログラムのフロー
チヤートの一部を示す図。 EEX……指数部入力宣言キー、Ｆ……フラツ
グ。
Claims (1)
- 入力された数値と指数部として定義するキーと
前記キーの連続操作により指数部として定義され
た数値の符号を前記キーの操作毎に反転させる手
段とを有する計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2951081U JPS6132428Y2 (ja) | 1981-03-03 | 1981-03-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2951081U JPS6132428Y2 (ja) | 1981-03-03 | 1981-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57144137U JPS57144137U (ja) | 1982-09-10 |
| JPS6132428Y2 true JPS6132428Y2 (ja) | 1986-09-20 |
Family
ID=29827091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2951081U Expired JPS6132428Y2 (ja) | 1981-03-03 | 1981-03-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132428Y2 (ja) |
-
1981
- 1981-03-03 JP JP2951081U patent/JPS6132428Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57144137U (ja) | 1982-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6132428Y2 (ja) | ||
| US4135250A (en) | System for clearing input data in electronic computer | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| JPS641818B2 (ja) | ||
| JPH06168104A (ja) | 電子式計算機 | |
| US4649478A (en) | Operation code selected overflow interrupts | |
| US4047012A (en) | General purpose calculator having factorial capability | |
| JPS6225208B2 (ja) | ||
| JPH035956Y2 (ja) | ||
| JPS5574655A (en) | Small sized electronic calculator | |
| JPS54102842A (en) | Microprogram control system | |
| JP2574264B2 (ja) | 三角関数演算装置 | |
| JPS5998269A (ja) | 計算機 | |
| JPH0610435Y2 (ja) | 小型電子式計算機 | |
| JPS55138158A (en) | Electronic computer | |
| SU943709A1 (ru) | Арифметико-логическое устройство | |
| JPH02731B2 (ja) | ||
| JPS59170957A (ja) | 計算機 | |
| JPS642179Y2 (ja) | ||
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| JPH0140001Y2 (ja) | ||
| JPH0473254U (ja) | ||
| JPH021627Y2 (ja) | ||
| JPS62109243U (ja) | ||
| JPS6149234A (ja) | 浮動小数点乗算回路 |