JPS5940665Y2 - べき乗演算制御装置 - Google Patents

Description

【考案の詳細な説明】 この考案は式ｘｙのべき乗演算を効果的に実行させるべ
き乗演算制御装置の改良に関する。

例えば小型電子式計算機では式Ｘｙのべき乗演算を実行
する場合、一般に、式ｘｙを式１ ｏ ｆｉ ｏｇＸま
たは式ｅｙ１ｎＸに変換処理した後テーラ−展開法ある
いはコープインク法等の計算方法で演算結果を求めるよ
うにしている。

然しなからこれらの計算方法は何れも近似式を用いたも
のであるため、演算結果には必ず多少の誤差が含まれて
いる。

ところで、データＸ、ｙがともに整数の場合の実際の演
算結果は整数であるが、上述した計算方法による場合の
演算結果は整数とならない場合が多く、数学的に不自然
且つ不合理である。

この考案は上述した事情を考慮してなされたもので１式
ｘｙのデータＸ、ｙがともに整数である場合には１式ｘ
ｙの演算結果を補正して整数として出力し、これにより
従来の演算結果にみられるような数学上の不自然さや不
合理さを除去でき。

また演算結果の精度を高めることができるようにしたべ
き乗演算制御装置を提供するものである。

以下、図面を参照してこの考案の一実施例を説明する。

第１図はべき乗演算制御装置の構成を示す回路ブロック
図である。

図において、キー人力部１は数字キー凪−凪から成る置
数キー２のほかにべき乗演算キー医ヨ ３演算実行キー
目４等のファンクションキ；などにより構成されている
。

これら各キー２〜４のオンオフ情報はパスラインＢＳを
介して制御部５に送られる。

また置数キー２から出力される置数データはアンドゲー
ト６゜オアゲーＢを介してＡレジスタ（容量１０桁）２
４に入力され、一時記憶されるようになっている。

制御部５はこのべき乗演算装置の各種の動作を制御する
マイクロプログラムを記憶するＲＯＭ（リードオンメモ
リ）等により構成され１図示するようなマイクロ命令ａ
−ｉを出力するものである。

マイクロ命令ａ、 ｌ）はそれぞれ演算回路８の入力ゲ
ートであるアンドゲート９または１０の制御信号として
入力されている。

アンドゲート９の第２入力端にはＢレジスタ（容量１０
桁）２５内のデータが入力され、前記マイクロ命令ａが
２値論Ｗレベルのａｌ”信号として出力中ＫＢレジスタ
内のデータを演算回路８の端子Ｂに入力するようになっ
ている。

またアンドゲート１０の第２入力端には前記Ａレジスタ
内のデータが入力され、マイクロ命令すが′１”信号と
して出力中にＡレジスタ２４内のデータを演算回路８の
端子Ａに入力するようになっている。

マイクロ命令ｃ、ｄはそれぞれ、整数判断回路１１の入
力ゲートであるアンドゲート１２または１３に制御信号
として入力されている。

そしてアンドゲート１２，１３の第２入力端にはそれぞ
れ、Ｂレジスタ２５またはＡレジスタ２４内のデータが
入力されており、マイクロ命令Ｃ、ｄがそれぞれ１”信
号として出力中にＢレジスタ２５またはＡレジスタ２４
内の各データはアンドゲート１２．オアゲート１４また
はアンドゲート１３、オアゲート１４をそれぞれ介して
整数判断回路１１に入力され、この整数判断回路１１で
整数判断動作の実行が行われる。

マイクロ命令ｅはインバータ１５を介して前記アンドゲ
ート６の第２入力端に制御信号として入力されるほかに
、アンドゲート１６の制御信号としても直接入力されて
いる。

したがってマイクロ命令ｅが出力されていなくて′Ｏ”
信号のとき、前記置数データがＡレジスタ２４に入力さ
れることになる。

またアントゲ−１１６の第２入力端には演算回路８の出
力データ（演算結果）、アンドゲート１１の出力（Ａレ
ジスタ２４内のデータ）および丸め回路１８の出力デー
タが入力されており、マイクロ命令ｅが１”信号として
出力中に前記３種類のデータのうち何れかのデータがア
ンドゲート１６、オアゲート７を介してＡレジスタ２４
に入力するようになっている。

マイクロ命令ｆはＢレジスタ２５０入力ゲートであるア
ンドゲート１９に制御信号として入力されている。

このアンドゲート１９の第２入力端には、前記演算回路
８、アンドゲート１７および丸め回路１８の各出力デー
タが入力されており、マイクロ命令ｆがパ１”信号とし
て出力中に前記３種類のデータのうち何れかのデータが
アンドゲート１９を介してＢレジスタ２５に入力するよ
うになっている、マイクロ命令ｇは演算回路８の演算指
令として演算回路８の端子Ｃに入力されており、たとえ
ばマイクロ命令ｇがｔｔ １ ｐｐ信号として出力中に
その端子Ａ、Ｂに入力中のＡレジスタ２４およびＢレジ
スタ２５内のデータについて演算回路８はべき乗演算動
作を実行するものである。

マイクロ命令りはアンドゲート２０の第１入力端に制御
信号として入力されており、またこのアンドゲート２０
の第２入力端には後述する１ピント構成のフラグレジス
タＦ２１の出力信号が入力されている。

そしてアンドゲート２０の出力信号は丸め回路１８に演
算指令として入力され、この丸め回路１８に端数丸め処
理動作を実行させるようにする。

マイクロ命令ｉは前記整数も断回路１１でデータｘ、ｙ
がともに整数であることが判断されたときパ１”信号と
して出力され、前記フラグレジスタ２１に書き込普れる
。

また前記フラグレジスタ２１の出力信号は前記アンドゲ
ート２０の第２入力端に入力されるほかに、アンドゲー
ト２２の第１入力端、更にインバータ２３を介して前記
アンドゲート１１の第１入力端にそれぞれ入力されてい
る。

アントゲ−）１７．２２の各第２入力端にはともにＡレ
ジスタ２４内のデータが入力されている。

このためフラグレジスタ２１の出力信号が′１”信号と
して出力中には、アントゲ−１２２を規制解除してＡレ
ジスタ２４内に記憶されている式ｘｙ のべき乗演算
の演算結果は丸め回路１８に入力され、このとき１”信
号のマイクロ命令りが出力されてアンドゲート２０から
演算指令が丸め回路１８に対して出力されることにより
、丸め回路１８は前記演算結果に対する端数丸め処理を
実行し、更にその結果得られる整数値のデータをＡレジ
スタに送る。

他方、フラグレジスタ２１の出力信号がｔｔ ｏｐｐの
とき（すなわち、データＸ、ｙのうち少くとも一方が整
数でないとき）には、インバータ２３の出力が°゛１″
１″信号てアンドゲート１７を規制解除するため、前記
演算結果は丸め回路１８による端数丸め処理を受けず、
非整数値のデータのままアンドゲート１１を介してＡレ
ジスタ２４に送られる。

なお、Ａレジスタ２４内のデータは表示部（図示略）に
送られて表示される。

次に前記実施例の動作を式５７（すなわち、データＸ−
５，データｙ＝７のとき）のべき乗演算につき、第２図
および第３図を参照して説明する。

先ずキー人力部１の数字キー口を押すと、数値データ「
５」がマイクロ命令ｅの非出力中（′０”信号）のタイ
ミングにおいてアントゲ−１６，オアゲート７を介して
Ａレジスタ２４に入力され一時記憶されるとともに表示
部に送られて表示される。

また数字キー口のオンオフ情報は制御部５に送られる。

次にべき乗演算キー巨ヨ３．数字キー囚を順次押すと、
いまフラグレジスタ２１の出力信号がＯ”であり、また
マイクロ命令ｆ （” １”信号）が出力されるために
、Ａレジスタ２４内の前記数値データ「５」がアントゲ
−）１７，１９を介してＢレジスタ２５に転送され、一
時記憶される。

更に数値データ「７」がＡレジスタ２４に人力されて一
時記憶され、同時に表示部で表示が成すれる。

第３図１はこの時点でのＡレジスタ２４およびＢレジス
タ２５の記憶状態を示している。

次に演算実行キー月を押すと、第２Ｐのフローチャート
にしたがってべき乗演算処理が開始される。

先ずデータＸが整数か否かを判断するステップＳ１の処
理が実行される。

いまデータＸはＢレジスタ２５に記憶されているから、
このデータＸ（数値データ「５」）を整数判断回路１１
に転送するためにマイクロ命令Ｃが出力されてアントゲ
−）１２が規制解除される。

このため数値データ「５」が整数判断回路１１に入力さ
れ、整数であることが判断されてその判断結果が制御部
５に出力される。

このため制御部５から、次のステップＳ２の処理（デー
タｙが整数か否かの判断処理）を実行するためのマイク
ロ命令ｄが出力され、アントゲ−１１３が規制解除され
る。

従ってＡレジスタ２４内のデータｙ（数値データ「７」
）は整数判断回路１１に入力されて整数判断処理が行わ
れる。

今、データｙは整数であるから、整数判断回路１１から
その判断結果が制御部５に出力され、次のステップｓ３
を処理するためのマイクロ命令ｉが出力されることにな
る。

このためマイクロ命令ｉが出力されてフラグレジスタ２
１に１′１”が書き込まれる。

ステップＳ３の処理が終ると次にステップＳ４へ進み、
マイクロ命令ａ、ｂ２ｇ。

ｅが所定のタイミングで出力され、式５７のべき乗演算
を演算回路８において実行し、またその演算結果をＡレ
ジスタ２４に入力する処理が実行される。

この場合、Ｓレジスタ２５内の数値データｒ５Ｊ、Ａレ
ジスタ２４内の数値データ「７」がそれぞれアントゲ−
）９．１０を介して演算回路８に入力される。

そこで演算回路８ではマイクロ命令ｇに従って入力され
た前記数値データに基づくべさ乗演算が実行され、その
演算結果はアンドゲート１６、オアゲート１を介してＡ
レジスタ２４に入力されて記憶される。

すなわち第３図２に示すようにこのとき、Ａレジスタ２
４Ｉ／ｃは５７の近似値である演算結果「７８１２４．
９９９Ｊが記憶される。

ステップＳ４の処理が終ると次にフラグレジスタ２１に
フラグが立てられているか否かを判断するステップＳ５
の処理が実行される。

いまフラグレジスタＦ２１にはフラグが立てられている
からステップＳ６の端数丸め処理が実行される。

即ち、前記フラグレジスタＦ２１の出力信号“１”がア
ントゲ−）２０．２２へ供給されて各々のアンドゲート
は規制解除されるため、ＡＬ／ジスタ２４内の前記数値
データｒ７８１２４．９９９Ｊはアンドゲート２２を介
して丸め回路１８に送られると共にマイクロ命令りがア
ンドゲート２０を介して演算指令として丸め回路１８に
送られる。

従って、前記丸め回路１８では前記数値データの小数点
以下１桁目を四捨五入することにより端数丸め処理が行
われる。

更にこの処理により得られた整数値の数値データ「７８
１２５」はＡレジスタ２４に送られるとともに表示部に
送られて表示される。

他方、データＸ、ｙのうち少くとも一方が整数でない場
合には、前記ステップＳ１またはＳ２の処理のうち何れ
かのステップにおいてデータＸまたはデータｙが非整数
値であることが判断され、ステップＳ７の処理が実行さ
れる。

すなわちステップＳ７において、フラグレジスタ２１に
ぼ°Ｏｎが書き込まれるため、その出力信号は”Ｏ”信
号となる。

この結果、アンドゲート２０，２２が規制され、且つア
ンドゲート１７が規制解除される。

従ってステップＳ７ ｓ Ｓ４ ｔ Ｓ５の処理が実行
された後、ステップＳ６の端数丸め処理が実行されない
ため、演算結果は非整数値の数値データのままＡレジス
タ２４に送られるとともに表示部へ送られて表示される
。

コノ考案は以上説明したように一式ｘｙのべき乗演算を
実行可能な小型電子式計数機において、データｘ、ｙが
ともに整数の場合には演算結果の端数を丸めるなど、所
定の補正処理を行って整数値を得ろようにしたから、最
終的に得られる演算結果は、近似式を用いて求めたにも
かかわらず。

整数となって数学的にも不自然でなくなるばかりでなく
、誤差のない全く精度の高いものとなる。

しかも、演算結果の精度を高めるためにレジスタＯ容量
を多くしたりすることなく、単に演算結果を丸めるのみ
で容易に実現し得るなど種々の利点を有している。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す回路ブロック図、第
２図は同例の動作を説明するためのフローチャート、第
３図は同例のＡレジスタおよびＢレジスタの記憶状態図
である。 １・・・・・・キー人力部、５・・・・・・制御部、８
・・・・・・演算回路、１１・・・・・・整数判断回路
、１８・・・・・・丸め回路。 ２１・・・・・・フラグレジスタ、 ２５・・・・・・Ｂレジスタ。 ２４・・・・・・Ａレジスタ、

Claims (1)

1. 【実用新案登録請求の範囲】 式ｘｙのべき乗演算機能を備える小型電子式計算機にお
   いて、入力されたデータＸ、データｙがともに整数か否
   かを判断する整数判断回路と、データＸ、データｙに基
   づきｘｙのべき乗演算を実行する演算回路と、前記整数
   判断回路でデータＸ。 データｙがともに整数であることが判断された際に前記
   演算回路の演算結果を補正し整数値として出力する補正
   回路とを具備してなるべき乗演算制御装置。