JPS59197961A - 売上デ−タ処理装置の演算方式 - Google Patents
売上デ−タ処理装置の演算方式Info
- Publication number
- JPS59197961A JPS59197961A JP58048759A JP4875983A JPS59197961A JP S59197961 A JPS59197961 A JP S59197961A JP 58048759 A JP58048759 A JP 58048759A JP 4875983 A JP4875983 A JP 4875983A JP S59197961 A JPS59197961 A JP S59197961A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- key
- memory
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/08—Logistics, e.g. warehousing, loading or distribution; Inventory or stock management
- G06Q10/087—Inventory or stock management, e.g. order filling, procurement or balancing against orders
Landscapes
- Business, Economics & Management (AREA)
- Economics (AREA)
- Engineering & Computer Science (AREA)
- Marketing (AREA)
- Quality & Reliability (AREA)
- Finance (AREA)
- Entrepreneurship & Innovation (AREA)
- Human Resources & Organizations (AREA)
- Accounting & Taxation (AREA)
- Operations Research (AREA)
- Development Economics (AREA)
- Strategic Management (AREA)
- Tourism & Hospitality (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ケd上データ処理装楢、例えば、電子レジ
スタの演算方式に関する。
スタの演算方式に関する。
一般に、j[ξ子レジスタは、¥;15門別キー、l■
引引上キーか操作されると、メーカサイドで予め記f″
tさせたマイクロプログラムにしたがって6抽の演算を
実行するもので、ユーザか所望する演算に一部要更した
り或は追加することtコでざなかった。
引引上キーか操作されると、メーカサイドで予め記f″
tさせたマイクロプログラムにしたがって6抽の演算を
実行するもので、ユーザか所望する演算に一部要更した
り或は追加することtコでざなかった。
ただし、メーカサイドで予め設定した伺)l’FIJ
類の中からユーザがL)宜選択することができるように
したものはあるが、その選択には限りかあった。
類の中からユーザがL)宜選択することができるように
したものはあるが、その選択には限りかあった。
また1高級言乱1;を使用したオールプログラム形式の
ものもあるが、一般のユーザでGコ、プログラム言語が
fA[解すきて十分に使いこなすことはできなかった。
ものもあるが、一般のユーザでGコ、プログラム言語が
fA[解すきて十分に使いこなすことはできなかった。
この発明は、上述した手帖を背景になされたもので、そ
の目的とするところは、予めメーカサイドに固定的に設
定されているマイクロプログラムの一部をユーザの所望
するんよγ1「に隘易に変更したり或は追加することか
でさるりし上データ処理装置の演算方式を提供すること
にある。
の目的とするところは、予めメーカサイドに固定的に設
定されているマイクロプログラムの一部をユーザの所望
するんよγ1「に隘易に変更したり或は追加することか
でさるりし上データ処理装置の演算方式を提供すること
にある。
この発IJ)」は、上述した目的を達成するために、累
計されたグ”〔上データを記憶する合計器と丸応して所
定の記″1幻エリア全示す指定データおよびこの指定デ
ータによって指定される所定の演算命令データを予め記
憶しておぎ、入力された元止データを前記合計器へ累B
1°すると共に、前記指定データで指定されるエリア内
の演算命令データに従った演算を実行するようにした点
を要旨とするものである。
計されたグ”〔上データを記憶する合計器と丸応して所
定の記″1幻エリア全示す指定データおよびこの指定デ
ータによって指定される所定の演算命令データを予め記
憶しておぎ、入力された元止データを前記合計器へ累B
1°すると共に、前記指定データで指定されるエリア内
の演算命令データに従った演算を実行するようにした点
を要旨とするものである。
以下、この発明を図面に示す一実施例に基づいて具体的
に説明する。第1図は、この発明を適用した゛−電子レ
ジスタブロック回路図である。この1u子レジスタ入力
部1には、置数キー四則演算等のファンクションへ・−
1部門別キー、取引D’J:f−等の6柚のキーのO五
か、「登録」、「設定」、「点検J、IIW算」等の各
モードに切換えるモードスイッチが設けられている。而
して、入力部1から各キーに対応して出力されるキー人
力データおよび上記モードスイッチの各切換位置に対応
して出力されるモード指だデータは、CPU(中央演算
処理回路)2に入力される。
に説明する。第1図は、この発明を適用した゛−電子レ
ジスタブロック回路図である。この1u子レジスタ入力
部1には、置数キー四則演算等のファンクションへ・−
1部門別キー、取引D’J:f−等の6柚のキーのO五
か、「登録」、「設定」、「点検J、IIW算」等の各
モードに切換えるモードスイッチが設けられている。而
して、入力部1から各キーに対応して出力されるキー人
力データおよび上記モードスイッチの各切換位置に対応
して出力されるモード指だデータは、CPU(中央演算
処理回路)2に入力される。
c PU2は、予め記憶されているマイクロ命令にした
がって6柚の動作を制御するマイクロプロセッサからな
るもので、A% B% O,、Dレジスタを有する記憶
部2aと、alb、、C,、dレジスタを有する記憶部
2bと、制御部2Cおよび演算部2dを有する構成とな
っている0、そして、CPU2は、部門別合計メモリ3
およびコマンドメモリ4に夫々相方向に接続されている
。
がって6柚の動作を制御するマイクロプロセッサからな
るもので、A% B% O,、Dレジスタを有する記憶
部2aと、alb、、C,、dレジスタを有する記憶部
2bと、制御部2Cおよび演算部2dを有する構成とな
っている0、そして、CPU2は、部門別合計メモリ3
およびコマンドメモリ4に夫々相方向に接続されている
。
イ1−門別合計メモリ3およびコマンドメモリ4は夫々
、RA M (ランダム・アクセス・メモ刀)によって
構成され、CPU2の制御下で占き込みおよび読み出し
動作を実行する。部門別合計メモリ3は、行アドレス“
1“〜“m ”に対応する行アドレス領域を有し、そし
て、各行アドレス領域は夫々その列方向に4つのエリア
0% P% QXRを有する0451となっている。な
お、本実施例では、行アドレス1°1″〜“m″に対応
するアドレス領域が入力部1の部門別キーに対応する部
門別合計器となっている。而して、各行のエリア0は、
該当部門を表わす66門別キヤラクタ、エリアPは1部
門別り゛C上個数、エリアQは、部門別売上金額)エリ
アRは、コマンドメモリ4の所定記憶エリアを示す指定
データとしてコマンドメモリ4のコール先アドレスを部
門別に記憶するエリアである。
、RA M (ランダム・アクセス・メモ刀)によって
構成され、CPU2の制御下で占き込みおよび読み出し
動作を実行する。部門別合計メモリ3は、行アドレス“
1“〜“m ”に対応する行アドレス領域を有し、そし
て、各行アドレス領域は夫々その列方向に4つのエリア
0% P% QXRを有する0451となっている。な
お、本実施例では、行アドレス1°1″〜“m″に対応
するアドレス領域が入力部1の部門別キーに対応する部
門別合計器となっている。而して、各行のエリア0は、
該当部門を表わす66門別キヤラクタ、エリアPは1部
門別り゛C上個数、エリアQは、部門別売上金額)エリ
アRは、コマンドメモリ4の所定記憶エリアを示す指定
データとしてコマンドメモリ4のコール先アドレスを部
門別に記憶するエリアである。
なお、各行のエリアO内のキャラクタは、上記「設定」
モードにおいで、所定のキーを操作することにより適宜
設定可能なものである。他方、コマンドメモリ4は、上
記コール先アドレスでNY−される記憶エリア’(1)
〜Ia (n)を有するh1成で、各エリアM (、)
〜M(n)Gこは演算命令データ等が予め設定+、iJ
能となっている。
モードにおいで、所定のキーを操作することにより適宜
設定可能なものである。他方、コマンドメモリ4は、上
記コール先アドレスでNY−される記憶エリア’(1)
〜Ia (n)を有するh1成で、各エリアM (、)
〜M(n)Gこは演算命令データ等が予め設定+、iJ
能となっている。
また、CPt]2から出力される金額データ等は、表示
i、1i55に送られ、デジタル表示されると共に、印
字部6に送られ、レシート用紙並びにジャーナル用紙に
印字される。
i、1i55に送られ、デジタル表示されると共に、印
字部6に送られ、レシート用紙並びにジャーナル用紙に
印字される。
次に、上述のように1!q成された電子レジスタの動作
について説明する。先ず、コマンドメモリ4へ演算命令
データ等をプリセットする場合の動作について説明する
。入力部1のモードスイッチを「設定」モードに切換え
た状態において、予め定められたキーを操作すると例え
ば、第2図に示す如く、コマンドメモリ4には、各記t
ハエリア+14(++〜M(を戸こ対j心して演算命令
データr ” + ” J 、部門別合計メモリ3のア
ドレス「1」等か設定される。すなわち、部門別合61
メモリ3のメモリマツプを参照して部門番号(メモリ1
11号)或いはメモリ3の行アドレスは置数キーにより
′入ノル、また、演算命令データは、四則曲算キーによ
り入力する。
について説明する。先ず、コマンドメモリ4へ演算命令
データ等をプリセットする場合の動作について説明する
。入力部1のモードスイッチを「設定」モードに切換え
た状態において、予め定められたキーを操作すると例え
ば、第2図に示す如く、コマンドメモリ4には、各記t
ハエリア+14(++〜M(を戸こ対j心して演算命令
データr ” + ” J 、部門別合計メモリ3のア
ドレス「1」等か設定される。すなわち、部門別合61
メモリ3のメモリマツプを参照して部門番号(メモリ1
11号)或いはメモリ3の行アドレスは置数キーにより
′入ノル、また、演算命令データは、四則曲算キーによ
り入力する。
この時、aレジスタにはコマンドメモリ4の行アドレス
データが■己憶されており、コマンドメモリ4円にデー
タが設定される毎に、その内容か+1ずつ夛進されるよ
うになる。この:Mj果、コマンドメモリ4の所定記憶
エリアが順次アドレス指定され、該指定エリアに入力デ
ータが順次設定されるようになる。例えば、第2図に示
すコマンドメモリ4の記憶フォーマットにおいては、最
初のエリアM(1)に、演算命令データとして加算コマ
ンド゛+“、次のエリアM(2)に、部門側合b1°メ
モリ3の行アドレス上、更に次のエリアM(3)に、個
、数及び金額テークが記憶されているBレジスタ(入力
レジスフ)のアドレスB1そして、吹のエリアM(4)
に、上記エリアム1(2)と同様の行アドレス1、次の
エリアIA(1)に終了コーr’ ” E b: D
”を設定した状態を示している。すなわち、最初のデー
タは、演算命令データ、2番目およo’ 3番目のデー
タは、仮d算データが記憶さ41でいるエリアのアドレ
ス、最後のデータは、演算結果テークを記憶させるエリ
アのアドレスで、本実施例では、これら4種類のデータ
を1組としたものである。なお、終了コード“END″
は、それ以降のエリアには、何んのデータも設定さnて
いないことを示すデータであるQ このよう(こしてコマンドメモリ4に所定のテークを設
定した場合、データが改定されている記憶エリアの先頭
アドレスは、上記コール先アドレスとしてCPU2内の
bレジスタに退賀される。そして、次に、部門別キーを
操作すれば、部門別合計メモリ3における当該部門に%
J応する合計器のエリアRに上記bレジスタ内のコール
先アドレスが記憶される。このLLエリアRにコール先
アドレスを記憶させない場合には、置数せずに部門別キ
ーを操作すればよい。
データが■己憶されており、コマンドメモリ4円にデー
タが設定される毎に、その内容か+1ずつ夛進されるよ
うになる。この:Mj果、コマンドメモリ4の所定記憶
エリアが順次アドレス指定され、該指定エリアに入力デ
ータが順次設定されるようになる。例えば、第2図に示
すコマンドメモリ4の記憶フォーマットにおいては、最
初のエリアM(1)に、演算命令データとして加算コマ
ンド゛+“、次のエリアM(2)に、部門側合b1°メ
モリ3の行アドレス上、更に次のエリアM(3)に、個
、数及び金額テークが記憶されているBレジスタ(入力
レジスフ)のアドレスB1そして、吹のエリアM(4)
に、上記エリアム1(2)と同様の行アドレス1、次の
エリアIA(1)に終了コーr’ ” E b: D
”を設定した状態を示している。すなわち、最初のデー
タは、演算命令データ、2番目およo’ 3番目のデー
タは、仮d算データが記憶さ41でいるエリアのアドレ
ス、最後のデータは、演算結果テークを記憶させるエリ
アのアドレスで、本実施例では、これら4種類のデータ
を1組としたものである。なお、終了コード“END″
は、それ以降のエリアには、何んのデータも設定さnて
いないことを示すデータであるQ このよう(こしてコマンドメモリ4に所定のテークを設
定した場合、データが改定されている記憶エリアの先頭
アドレスは、上記コール先アドレスとしてCPU2内の
bレジスタに退賀される。そして、次に、部門別キーを
操作すれば、部門別合計メモリ3における当該部門に%
J応する合計器のエリアRに上記bレジスタ内のコール
先アドレスが記憶される。このLLエリアRにコール先
アドレスを記憶させない場合には、置数せずに部門別キ
ーを操作すればよい。
而して、部門廁登録において、部門別キーが操作される
と、第2図のフローにしたかった動作が実行される。先
ず、ステップS1では、操作キーに対応する部門別登録
処理が実行される。すなわち、部門別合計メモリ3の該
当部門に対応する合計器のエリアPおよびQに、入力デ
ータを加算する紫計処理が実行されると共に、入力デー
タを表示および印字する処理が実行される。
と、第2図のフローにしたかった動作が実行される。先
ず、ステップS1では、操作キーに対応する部門別登録
処理が実行される。すなわち、部門別合計メモリ3の該
当部門に対応する合計器のエリアPおよびQに、入力デ
ータを加算する紫計処理が実行されると共に、入力デー
タを表示および印字する処理が実行される。
このような通常の登録処理か終ると、次のステップS2
に進み、該当部門に対応する合H1器のエリア■からコ
ール先アドレスを読み出してaレジスタに転送し、次の
ステップS、て、その内容が“00″か否かが判断され
る。ここで、“00″と判断された場合には、以降の処
理は無効とされるが、否と判断されアこ場合には、次の
ステップS4に進む。このステップS4は、コマンドメ
モリ4の各記憶エリアのつちaレジスタでアドレス指定
されるエリアIV、(a〕内のデータを読み出してAレ
ジスタに転送するものである。そして、Aレジスタとぎ
れるか、否と4−tj [ニア1された場合には、aレ
ジスタのV4 谷k +I Tるインクリメント処理(
ステップS6 )を実行したのち、次のステップS7に
進み、コマンドメモリ4の記憶エリアM(1)の内容が
bレジスタに転送される。以下、同様Oこ、aレジスタ
の内容を+1ず之)インクリメント処理(ステップS8
、S、。)をνζ行しなから、aレジスタの内容でアド
レス指定されるコマンドメモリ4のエリアM(a)内の
データf c 、 dレジスタに順次転送する処理(ス
テップso’i SIO)が実行される0このようにし
てコマンドメモリ4から読み出したテークに基づいて、
次のステップS1□では、blCl/レジスタ内容でア
ドレス指定されることによって、、)4み出され1こ被
凍算データとのILJで、Aレジスタ内の演算命令デー
タ(コマンドA)Gこしたがつに演算を実行し、その結
果データを部門上台n1゛メモリ3において、dレジス
タの内容でアドレス指定される合計器P(tl) 、Q
(d)に転送する処理か実行される。この場合、第2
図の例では、次式にしたがった演算が実行される。i
−1−B = i 、すなわち、アドレス1で指定され
る被演算データとBレジスタ内の被演算データとが加算
され・その結果データがアドレスiでノミ:定される部
門別金言Iメモリ3の合計器に転送される0 このような演算が終ると、次のステップS13に進み、
aレジスタの内容を+1するインクリメント処理全実行
したのち、ステップS4に復帰する。
に進み、該当部門に対応する合H1器のエリア■からコ
ール先アドレスを読み出してaレジスタに転送し、次の
ステップS、て、その内容が“00″か否かが判断され
る。ここで、“00″と判断された場合には、以降の処
理は無効とされるが、否と判断されアこ場合には、次の
ステップS4に進む。このステップS4は、コマンドメ
モリ4の各記憶エリアのつちaレジスタでアドレス指定
されるエリアIV、(a〕内のデータを読み出してAレ
ジスタに転送するものである。そして、Aレジスタとぎ
れるか、否と4−tj [ニア1された場合には、aレ
ジスタのV4 谷k +I Tるインクリメント処理(
ステップS6 )を実行したのち、次のステップS7に
進み、コマンドメモリ4の記憶エリアM(1)の内容が
bレジスタに転送される。以下、同様Oこ、aレジスタ
の内容を+1ず之)インクリメント処理(ステップS8
、S、。)をνζ行しなから、aレジスタの内容でアド
レス指定されるコマンドメモリ4のエリアM(a)内の
データf c 、 dレジスタに順次転送する処理(ス
テップso’i SIO)が実行される0このようにし
てコマンドメモリ4から読み出したテークに基づいて、
次のステップS1□では、blCl/レジスタ内容でア
ドレス指定されることによって、、)4み出され1こ被
凍算データとのILJで、Aレジスタ内の演算命令デー
タ(コマンドA)Gこしたがつに演算を実行し、その結
果データを部門上台n1゛メモリ3において、dレジス
タの内容でアドレス指定される合計器P(tl) 、Q
(d)に転送する処理か実行される。この場合、第2
図の例では、次式にしたがった演算が実行される。i
−1−B = i 、すなわち、アドレス1で指定され
る被演算データとBレジスタ内の被演算データとが加算
され・その結果データがアドレスiでノミ:定される部
門別金言Iメモリ3の合計器に転送される0 このような演算が終ると、次のステップS13に進み、
aレジスタの内容を+1するインクリメント処理全実行
したのち、ステップS4に復帰する。
この結果、第2図の例では、ステップS、で[YESJ
と判断され、コマンドメモリ4内の設定データに暴づく
演算処理は終了する0 このような動作が部門別キーが操作される毎に実行され
る結果、例えは、部門別合計メモリ3の部門1.2&こ
対1心する合=を器のエリアRG01同一のコール先ア
ドレスを設定したものとTると、アドレス1で1h定さ
れる合計器P、Qのデータは、部門]、2に対応する会
計器P、Qの内容を加算した累計テークとなる。した力
・つて、例えば食料品か複数の部門に区分されているm
合において・こ不しらの部門別シL止データを!+!N
謂する演算が実行されることにより、食料品という大分
類の売上金h1テークをイ4)ることかできる。
と判断され、コマンドメモリ4内の設定データに暴づく
演算処理は終了する0 このような動作が部門別キーが操作される毎に実行され
る結果、例えは、部門別合計メモリ3の部門1.2&こ
対1心する合=を器のエリアRG01同一のコール先ア
ドレスを設定したものとTると、アドレス1で1h定さ
れる合計器P、Qのデータは、部門]、2に対応する会
計器P、Qの内容を加算した累計テークとなる。した力
・つて、例えば食料品か複数の部門に区分されているm
合において・こ不しらの部門別シL止データを!+!N
謂する演算が実行されることにより、食料品という大分
類の売上金h1テークをイ4)ることかできる。
なお、上記実施例においては、gis門別台別合計器j
ノc\して拓・定データを記憶するようにしたか、他□ の合1f目1.・2、例えば、取引別合計器、iJ<r
間イ1コ別合計器、rJ゛任肴別合上台益等でθろって
も同様に実施呵fttである0丁た、演算命令データと
しては、四則飯算に団1らず、佃のU・′!J、’>、
、例えば、百分率、+’fij戊比島のQ 令テークを
敗走するようにしてもよい。更ニ、′電子レジスタに限
らず、その他の売上テーク処理装置であってもよい。
ノc\して拓・定データを記憶するようにしたか、他□ の合1f目1.・2、例えば、取引別合計器、iJ<r
間イ1コ別合計器、rJ゛任肴別合上台益等でθろって
も同様に実施呵fttである0丁た、演算命令データと
しては、四則飯算に団1らず、佃のU・′!J、’>、
、例えば、百分率、+’fij戊比島のQ 令テークを
敗走するようにしてもよい。更ニ、′電子レジスタに限
らず、その他の売上テーク処理装置であってもよい。
この発j!、LJは、以上詳細に説明したように、累計
されたりC上データ全記、l、;、:、する台慴−1器
と対応して所定の記1ス−「エリアを示す4トf定デー
タおよびこの指定データによって111定される所定の
演算命令テークを予め記憶させてお言、入力された売上
テークを前記合計器へ累計すると共に、nす記指定デー
タで指定されるエリア内の演算命令テークに従った演算
を実行するようにしたから、予め、メーカサイドで固定
的に設定されてじするマイクロプログラムの一部をユー
ザの所望する演算Gこ容易に変更したり或は追加するこ
とかできる。
されたりC上データ全記、l、;、:、する台慴−1器
と対応して所定の記1ス−「エリアを示す4トf定デー
タおよびこの指定データによって111定される所定の
演算命令テークを予め記憶させてお言、入力された売上
テークを前記合計器へ累計すると共に、nす記指定デー
タで指定されるエリア内の演算命令テークに従った演算
を実行するようにしたから、予め、メーカサイドで固定
的に設定されてじするマイクロプログラムの一部をユー
ザの所望する演算Gこ容易に変更したり或は追加するこ
とかできる。
図面はこの発明の一実施例を示し1こもので、第1図は
この発明を適用した電子レジスタのブロック回路図、第
2図はコマンドメモリに設定したデータの具体例を示す
フォーマット、第3図は動作な説明するためのフローチ
ャートである01・・・・・・入力部、2・・・・・・
CPU、2t:]・・・・・・演算部、3・・・・・・
部門側合21メモリ、4・・・・・・コマンドメモリ。 特 許 出 願 人 カシオ計♂ヤ探株式会社代理人
弁理士 山 1)端 彦゛−パパ。
この発明を適用した電子レジスタのブロック回路図、第
2図はコマンドメモリに設定したデータの具体例を示す
フォーマット、第3図は動作な説明するためのフローチ
ャートである01・・・・・・入力部、2・・・・・・
CPU、2t:]・・・・・・演算部、3・・・・・・
部門側合21メモリ、4・・・・・・コマンドメモリ。 特 許 出 願 人 カシオ計♂ヤ探株式会社代理人
弁理士 山 1)端 彦゛−パパ。
Claims (1)
- 累計された売上データを記憶する合計データ記・1:は
手段と、この合計データ記憶手段と対応、して設けられ
)所定の記憶エリアを示す指示データを記憶する41−
1示データ記“I=手段と、前記指定データ(こよって
指定され、))「定のt3算命令データを記tQする演
算命令データ記缶手段と、入力された売上データを前記
合iIlデータ記1ニル手段へ累計すると共に、前記指
定データで指定されるエリア内の演算命令データOこ庇
った演幻を実行する演算手段とを具備してなる売上デー
タ処理装置の政算方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048759A JPS59197961A (ja) | 1983-03-25 | 1983-03-25 | 売上デ−タ処理装置の演算方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048759A JPS59197961A (ja) | 1983-03-25 | 1983-03-25 | 売上デ−タ処理装置の演算方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59197961A true JPS59197961A (ja) | 1984-11-09 |
Family
ID=12812204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58048759A Pending JPS59197961A (ja) | 1983-03-25 | 1983-03-25 | 売上デ−タ処理装置の演算方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59197961A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0498493A (ja) * | 1990-08-13 | 1992-03-31 | Matsushita Electric Ind Co Ltd | 電子式キャッシュレジスタ |
JPH0640258U (ja) * | 1992-10-30 | 1994-05-27 | 日本磁石工業株式会社 | ドアストッパ |
-
1983
- 1983-03-25 JP JP58048759A patent/JPS59197961A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0498493A (ja) * | 1990-08-13 | 1992-03-31 | Matsushita Electric Ind Co Ltd | 電子式キャッシュレジスタ |
JPH0640258U (ja) * | 1992-10-30 | 1994-05-27 | 日本磁石工業株式会社 | ドアストッパ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59197961A (ja) | 売上デ−タ処理装置の演算方式 | |
US4367535A (en) | Calculator for cross summing a plurality of operands | |
JPS6235715B2 (ja) | ||
JP7196958B2 (ja) | 計算装置、印刷制御方法及びプログラム | |
JP3358113B2 (ja) | プログラマブルコントローラ用プログラムの作成装置 | |
JPS6145550Y2 (ja) | ||
JPH0658711B2 (ja) | Posシステム | |
JPS644228B2 (ja) | ||
JPH035956Y2 (ja) | ||
JPS6315958Y2 (ja) | ||
JPS6012193Y2 (ja) | 通貨換算レ−ト表示機能を有する小型電子機器 | |
JPS609705Y2 (ja) | プリンタ−のデ−タ印字装置 | |
JP2506098B2 (ja) | 取引処理装置 | |
JPH0738995Y2 (ja) | 小型電子計算機 | |
JPH0610434Y2 (ja) | 小型電子式計算機 | |
JPS6037634Y2 (ja) | カレンダ印字装置 | |
JPS6245279Y2 (ja) | ||
JPS6137114Y2 (ja) | ||
JPS6332680A (ja) | 電子式キヤツシユレジスタのモ−ド変更装置 | |
JPS6248277B2 (ja) | ||
JPS5875262A (ja) | 電子計算機 | |
JP2000123254A (ja) | データ処理装置および記憶媒体 | |
JPS6289044U (ja) | ||
JPS6129969A (ja) | 流通端末装置 | |
JPS5942346B2 (ja) | 電子式金銭登録機におけるモ−ド指定方式 |