JP2810007B2 - 電気回路のはんだ付け方法 - Google Patents

電気回路のはんだ付け方法

Info

Publication number
JP2810007B2
JP2810007B2 JP7292999A JP29299995A JP2810007B2 JP 2810007 B2 JP2810007 B2 JP 2810007B2 JP 7292999 A JP7292999 A JP 7292999A JP 29299995 A JP29299995 A JP 29299995A JP 2810007 B2 JP2810007 B2 JP 2810007B2
Authority
JP
Japan
Prior art keywords
shield
component
metal
segment
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7292999A
Other languages
English (en)
Other versions
JPH08321675A (ja
Inventor
ヴィンチアレッリ パトリツィオ
イー． ベランド ロバート
ジェイ． イード ジョージ
エム． フィネモア フレッド
エル． アンドラス ランス
Original Assignee
ヴィエルティー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィエルティー コーポレーション filed Critical ヴィエルティー コーポレーション
Publication of JPH08321675A publication Critical patent/JPH08321675A/ja
Application granted granted Critical
Publication of JP2810007B2 publication Critical patent/JP2810007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気回路のパッケ
ージングに関する。
【０００２】
【従来の技術】パッケージングの適用例、例えばモジュ
ール方式のＤＣ−ＤＣコンバータ内のパッケージングで
は、電力消費部品から出る熱は包囲体の金属製外部表面
（例えばベース板）に効率好く導かれなければならな
い。また、金属製外部表面は電力消費部品から電気的に
絶縁されなければならない。
【０００３】1993年１１月２３日付けで出願され、本出
願の譲受人と同じ譲受人に譲渡され、かつ参照のために
ここに挙げられた米国特許出願第 07/914,347号に記載
された電力装置をパッケージングする一つの手法が図１
(a)に示されている。図１(a)において、半導体のダイ１
０（semiconductor die）は（例えばはんだ（不図示）
により）導電用銅製リード１４に接続されている。かか
る銅製リード１４は、ダイへの電気的接続をなすものと
して機能し、又、ダイ１０から発生する熱を取り去るの
を助ける熱拡散層としても機能する。銅製リード１４は
共晶あるいは酸化接着剤１６を通じてセラミック層１８
に直接接着される。接着剤２０（例えばエポキシ樹脂）
により、セラミック層１８がアルミニウムベース板２２
に対して保持される。この配列は、半導体ダイ１０から
の熱Ｈをベース板２２に導くことをねらいとするもので
ある。セラミック層１８は、導電銅製リード１４を導電
ベース板２２から電気的に絶縁する。回路部品と金属表
面との間を電気的に絶縁しかつ熱を導く他の手法とし
て、デンカ板（Denka plate）を用いるものがある。か
かるデンカ板は、薄い金属導電体（例えば銅）と比較的
厚い金属板の上に堆積されたエポキシとを積層した複合
積層体である。エポキシ樹脂の層は、導電体層と金属板
との間を絶縁するものである。部品と金属ベース板との
間に適当な静電シールドを挾み込むことによって、両者
間のキャパシタンスを減少させることは周知である。例
えば、図１(b)において、ＴＯ−２２０電力半導体パッ
ケージ 200と金属ベース板２２との間にシールドを設け
る一つの手法が示されている。図１(b)において、Ｔ０
−２２０パッケージの金属タブ 250が２つのセラミック
218a,218bと金属シールド 230とから形成されるサンド
イッチ構造体の上部表面に設けられている。かかるサン
ドイッチ構造の底部表面は、（例えばエポキシ層 220を
介して）ベース板２２に取り付けられている。例えば、
高周波信号がタブ 250上に存在し、リード 240及びベー
ス板２２が接地されていると仮定する。図１(c)にて示
されるように、リード 240及びシールド 230が（図示さ
れるように直接あるいは不図示のコンデンサを介して）
お互いに接続されているとすれば、タブ及びシールド間
のキャパシタンス 260（Cps）を経てシールド 230へ導
かれる電流（Ｉｎ）は、シールド 230を経て接地された
ソースリード 240に戻ることになり、ベース板２２へは
ほとんど流れない。一方、シールドがないかあるいはシ
ールドが接続されていなければ、電流はベース板へ直接
流れることになる。後者の場合においては、実質上大き
いＥＭＩ／ＲＦＩの軽減処置が、伝導ノイズを制御する
ために採用されなければならない。
【０００４】
【発明が解決しようとする課題】本発明の目的とすると
ころは、製造コストの低減あるいは製造時間の短縮化が
図れる、電気回路におけるはんだ付け方法、電気部品の
構造、及び電気回路用パッケージの形成あるいは製造方
法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、金属表面を有
する第１部品を金属表面を有する第２部品にはんだ付け
する方法であり、前記両表面間にギャップを形成すべく
第２部品の金属表面上の配置領域の上方に第１部品の金
属表面を保持する工程を含んでいる。さらに、前記ギャ
ップ内ではんだを流動せしめるリフローイング工程を含
んでいる。
【０００６】本発明ではさらに以下の特徴を含んでもよ
い。はんだは、前記配置領域に近接して適用される。は
んだの適用においては、前記配置領域の周辺に沿っては
んだペーストを配設（施与）する工程、あるいは前記配
置領域に成形されたはんだ成形体を配置する工程が含ま
れる。はんだを流動せしめるために、前記第２部品の金
属表面が加熱され得る。フラックスが前記配置領域内に
配設されてもよい。はんだマスクが前記第２部品の金属
表面に適用されて、前記配置領域を取り囲む囲い柵を形
成する。前記第１部品は集積電力装置であってもよい。
前記第２部品は金属プレートであってもよい。また、本
発明の方法では、第１部品と第２部品との間に接着剤パ
ターンを適用する（設ける）工程及びこの接着剤パター
ンを硬化せしめる工程を含んでいる。前記接着剤パター
ンはエポキシ樹脂の点状の塊りであってもよい。この接
着剤パターンは、前記配置領域の周辺に沿って設けられ
る。前記保持する工程では、前記配置領域に近接して前
記第２部品の金属表面上に接着剤パターンを配設する工
程、前記接着剤パターン上に前記第１部品を押圧する工
程、及び前記第１部品と第２部品との間に残存する接着
剤パターンの一部分がはね返ってギャップを形成するよ
うに第１部品を離脱する工程を含んでいる。また、前記
第１部品は、ギャップを形成するはんだ成形体上に押圧
せしめられる。第１部品を接着剤パターン上に押圧する
ことにより、第１部品は第２部品に対して設置（位置付
け固定）される。第１部品を接着剤パターン上に押圧す
ることにより、第１部品の金属表面の一部分が接着剤パ
ターン上に押圧せしめられる。第１部品の金属表面は銅
であってもよい。
【０００７】本発明の構造は、熱伝導性ベースプレート
と、前記ベースプレートに結合された電気絶縁体と、前
記絶縁体上に設けられた金属製シールドとを含んでい
る。また、本発明の構造は、電力消費電子装置を有する
集積電力装置と、はんだ接合を介してシールドに接続さ
れた第１金属層とを含んでいる。基板は開孔を含んでお
り、集積電力装置が前記開口内に位置する電力消費装置
と共に取り付けられる。また、前記基板は集積電力装置
の第２金属層に電気的に接続される導電路を含んでい
る。
【０００８】本発明では、さらに以下の特徴を含んでも
よい。前記構造の絶縁体は、かかる構造が変動する温度
下にさらされるとき、シールドに対してベースプレート
が横方向に移動するのを許容するようなコンプライアン
ス（弾力性）をベースプレートとシールドとの間におい
て生起せしめる。このことは、集積電力装置のセラミッ
ク層上における引っ張り応力を減少せしめる。シールド
の剛性は、かかる構造が変動する温度下にさらされると
き、集積電力装置のセラミック層に生じる曲がりを減少
せしめる。また、かかる構造では、シールドと基板の導
電路との間にはんだ付けされた導電シャント（導電分流
路）あるいはシールドに形成されて基板の導電路にはん
だ付けされたパント（導電用の打ち出し凸部）を含んで
いる。シールドは、入力シールドセグメント及び出力シ
ールドセグメントを含んだセグメント（切片）を有して
いてもよい。シールドはアルミニウム、銅、及び銀を含
む導電材料からなる層を積層することによって形成され
る。絶縁体は絶縁フィルムあるいはカプトンＭＴを含む
フィルム材料の層であってもよい。かかる絶縁体は熱的
に荷重が加えられたポリイミドフィルムで、その表面を
覆うように配設された接着剤を備えている。
【０００９】また、本発明は第１金属部品のリセス内に
電気絶縁体を接合する工程を含む電気回路用パッケージ
の形成方法を特徴とするものである。また、かかる方法
は、テンプレート工具（型板工具）を用いてリセス内に
第２金属部品を配設（位置決め固定）する工程及びこの
第２金属部品を絶縁体に接着（ボンディング）する工程
を含んでいる。第３部品は第２金属部品にはんだ付けさ
れる。
【００１０】本発明ではさらに以下の特徴を含んでい
る。第１金属部品はベースプレートである。第２金属部
品はシールドである。第３金属部品は集積電力装置であ
る。絶縁体はフィルム材料の層を含んでおり、この層は
表面を覆うように配設された接着剤を有している。かか
るフィルム材料はカプトン（Kapton）ＭＴであってもよ
い。リセス内に絶縁体を取り付ける工程では、捕えられ
た空気及び内部から解放されたガスを逃がすべくリセス
内の絶縁体に対して圧力プロフィルが適用される工程、
及び第１金属部品のリセス内に絶縁体を結合せしめるべ
くかかる絶縁体に対して第２圧力プロフィルが適用され
る工程を含んでいる。かかる圧力はプレス工具によって
適用され、このプレス工具はうね状に突出した部分（凸
部）を備えた表面を有している。かかるうね状部分（ri
dged portion）は、パッドの表面及びパッドの表面の輪
郭に追従する。第１金属部品を加熱する工程では、リセ
スに接するフィルム層の底部層に設けられた接着剤コー
ティングをリセスに接合せしめ得る。パッドはテフロン
からなり、このテフロンは、所定温度でこれに接するフ
ィルム層の上部層に設けられた接着剤コーティングと接
着しない。前記配設する工程では、テンプレート工具の
リセスを取り囲むその表面から第２金属部品が突出する
ようにテンプレート工具のリセス内に第２金属部品を挿
着する工程、及び第１金属部品のリセス内に第２金属部
品を配設すべく第１金属部品のリセス内にテンプレート
工具を適合させるようにテンプレート工具上に第１金属
部品を配置する工程を含んでいる。前記接着（ボンディ
ング）する工程では、第１金属部品及びテンプレート工
具をプレス内に挿着する工程、第１金属部品を予め設定
された所定温度まで加熱する工程、捕えられた空気及び
解放されたガスを逃がす（外部へ脱出させる）べく第１
所定時間に亘ってプレス工具をテンプレート工具上にリ
セットする工程、及び第２金属部品を絶縁体に接着せし
めるべく第２所定時間に亘って所定圧力でプレス工具を
テンプレート工具上に押圧せしめる工程を含んでいる。
第２金属部品は入力セグメント及び出力セグメントを含
んだセグメントを含んでおり、又、テンプレート工具は
かかる力セグメントのためのリセスを有している。前記
はんだ付け工程では、第２金属部品に形成されたパント
の上部表面を第３部品にはんだ付けする工程を含んでい
る。
【００１１】また、本発明は自動生産ラインに沿って移
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて導電シャ
ントを供給する供給部を設けることを特徴とする。生産
ライン上のステーションに近づくパッケージの各々に対
して、シールドとそのパッケージの基板との間にはんだ
付けされるのに要求されるシャントが決定され、そし
て、かかるシャントがシールドにはんだ付けされる。
【００１２】本発明ではさらに以下の特徴を含んでい
る。導電シャントは全て同一のものである。シールドは
入力シールドセグメント及び出力シールドセグメントを
含んだセグメントを含んでいる。また、前記決定する工
程では、入力シールドセグメントと基板との間及び出力
シールドセグメントと基板との間にはんだ付けされるの
に要求されるシャントを決定する工程を含んでいる。
【００１３】また、本発明は自動生産ラインに沿って移
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて異なった
数のパントを含む複数の金属シールドを供給する供給部
を設けることを特徴とする。生産ライン上のステーショ
ンに近づくパッケージの各々に対して、そのパッケージ
の基板にはんだ付けされるパントが決定され、決定され
た数のパントを備えるシールドが選択され、選択された
シールドのパントが基板にはんだ付けされる。
【００１４】本発明ではさらに以下の特徴を含んでい
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。また、本発明は自動生産ラインに沿っ
て移動せしめられる電気回路用パッケージの製造方法に
おいて、生産ラインに沿ったステーションにて、金属シ
ールドを供給する供給部を設けることを特徴とする。生
産ライン上のステーションに近づくパッケージの各々に
対して、かかる方法は、そのパッケージの基板にはんだ
付けされるパントを決定する工程、決定された数のパン
トをシールドに打ち抜き（打ち出し）形成するパンチン
グ工程、及びパンチングされたシールドのパントを基板
にはんだ付けする工程を含んでいる。
【００１５】本発明ではさらに以下の特徴を含んでい
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。導電体はプリント回路基板上に設けら
れた導電路であってもよく、シートはお互いに接着され
た導電材料からなる多重層を含んでいる。パントは全周
湾曲した形状あるいはルーバー形状を有している。本発
明の利点には以下の内容が含まれる。本構造の絶縁体
は、ベースプレートとシールドとの間において、集積電
力装置のセラミック層上の引っ張り応力を減少させる変
動温度下にかかる構造が曝されると、シールドに対して
ベースプレートの横方向の移動を許容するコンプライア
ンス（弾力性）を導くことになる。シールドの剛性は、
かかる構造体が変動温度に曝される際の集積電力装置の
セラミック層の曲がりを減少せしめる。接着剤パターン
は、集積電力装置がシールドにはんだ付けされ得るま
で、シールド上に集積電力装置を正確に位置め固定す
る。テンプレート工具を用いることにより、シールドが
１工程でベースプレートのリセス内に設置されて接合さ
れるため、製造コストの低減及び製造時間の短縮化が図
れる。また、テンプレート工具を用いることで、シール
ドをリセス内に正確に設置することができる。絶縁体に
対して押圧せしめられる表面にうね状部分（凸部分）を
有したパッドを備えるプレス工具を用いることにより、
絶縁体の層同士の間から又絶縁体とリセスとの間から逃
れる捕えられた空気及び解放されたガスの量を増加させ
ることができる。
【００１６】シャント及びパントは、シールドがＰＣＢ
上のポイント間あるいはＰＣＢ上のポイントと出力ピン
との間で電流を通すことを許容する。シャントの代わり
にパントを用いることにより、在庫品を減少でき、又、
シャントを配置する工程及びはんだ付けする工程を削減
できる。全周が湾曲形状をなしたパントの代わりにルー
バータイプのパントを用いることにより、必要なシール
ドの量（面積）を減少せしめることができ、又、シャン
トを配置する工程及びはんだ付けする工程を削減でき
る。全周が湾曲形状をなしたパントの代わりにルーバー
タイプのパントを用いることにより、必要なシールドの
量（面積）を減少せしめることができ、又、パントを成
形する際にシールドのエッジ（縁部）が波打つのを防止
することができる。
【００１７】他の利点及び特徴は、以下の詳細な説明及
び特許請求の範囲により明らかとなる。
【００１８】
【実施例】アルミニウム（Ａｌ）の熱膨張係数は、約
6.35×10-4 mm/mm℃（２５×１０- 6インチ／インチ・
℃）である。しかしながら、セラミック（酸化アルミニ
ウム，Ａｌ２Ｏ３）の熱膨張係数は、約 2.032×１０-4
mm/mm・℃（８×１０-6インチ／インチ・℃）である。
図１(a)に示される構造において、ベースプレート２２
の厚さが増加すると、熱膨張係数の相違によりベース板
２２によってセラミック層１８上に加えられる機械的応
力は増加し、そしてセラミック層１８内にクラックある
いは円錐状の割れ２４が生じ得る。セラミック層１８内
にクラック及び割れが生じないようにベース板とセラミ
ックの厚さの比が設定されるところでさえも、まだ熱膨
張及び収縮の危険にさらされ、あるいは粘着層２０の機
械的（及び熱的）完全性を破壊する危険性がある。
【００１９】図２を参照するに、熱膨張の影響に対する
対抗力及びダイとベース板３２との間の熱抵抗は共にセ
ラミック層３０をベース板３２から機械的に切り離すこ
とによって改善される。銅の層３４は共晶接着剤３６を
介してセラミック層３０の底面に直接接着されている。
半導体ダイ１０及び銅製リード１４はセラミック層３０
の上面に取り付けられている。銅の層３４の底面ははん
だ３８によって金属シールド板４０に取り付けられてい
る。シールド板４０及びベース板３２は、電気絶縁体４
２によって分離されている。シールド４０がダイ１０と
ベース板３２の間に挿入されそして両者を絶縁している
ので、それは（以下に述べる手段によって）静電シール
ドとして接続されてダイ１０とベース板３２との間のキ
ャパシタンス（静電容量）を減少せしめる。
【００２０】図１(a)に示すアセンブリにおけるセラミ
ック１８の破壊（割れ）は、セラミックが曲げられて最
大許容値を越える引っ張り応力が誘発された場合に生じ
る。かかる最大許容引っ張り応力は、一般に脆性破壊を
生じる最大許容圧縮応力よりもかなり小さい。この曲げ
は、アルミニウム２２とセラミック１８の熱膨張係数の
相違及び製造及び作動時における温度の急激な上昇によ
って引き起こされる。応力を引き起こす温度に抵抗する
ための図２に示されるアセンブリの能力は、絶縁層４２
の低い伸縮率がベース板３２とシールド４０との間にコ
ンプライアンス（追従性，弾力性）を生じて、金属の相
対的な横方向の移動を許容するという事実を含んだ要因
の組み合せによるものである。それ故、かかるコンプラ
イアンスにより、セラミック内の最大引っ張り応力が２
次的に減少すると共にセラミック３０の曲げ量が減少せ
しめられる。また、（アルミニウムベース板３２よりも
高い伸縮率を有する銅層３４を用いることにより）複合
金属層の伸縮率が増加することで、セラミック３０に対
する金属積層全体の剛性が増加し、その結果セラミック
の曲げが減少する。
【００２１】さらに、セラミック層３０とベース板３２
との間の熱抵抗は、図１(a)の構造に比べて改善され
る。図１(a)においては、全ての熱（Ｈ）は粘着ボンド
２０の領域を通ってセラミック１８の下部表面からベー
ス板内に通過しなければならない。エポキシ樹脂の如き
本発明にとって好ましい接着剤は、一般的に熱伝導率が
低い。図２において、熱は高い熱伝導性を有する金属層
３４，３８を通り抜け、そして、高い熱伝導性を有する
金属シールド４０によって比較的広い範囲にわたって拡
散せしめられる。その際、熱は絶縁体４２を通り抜けて
ベース板へ流れ込む。通常、カプトン（Kapton）ＭＴポ
リイミドシートの如き絶縁体４２は、エポキシ樹脂の接
着剤を好み、又、比較的に熱伝導率が低い。しかしなが
ら、熱が通過する絶縁体４２（図２）の領域を粘着ボン
ド２０の領域よりもかなり大きくできるので、図２の構
造ではセラミックの下部表面と金属ベース板との間にお
いて良好な熱伝導性が得られる。
【００２２】図３を参照するに、6063アルミニウム合金
により形成されたベース板３２は、リセス（凹部）４
４、リセス４４の外縁部に位置する外周凸部４６、及び
側部５０，５２に沿ったアンダーカット４８を含んでい
る。アルミニウムは、その良熱伝導性、製造容易性及び
機械加工容易性によりベース板３２の材料として用いる
ことができるが、他の熱伝導性材料を用いることも可能
である。また、図４(a)，４(b)を参照するに、リセス４
４及びアンダーカット４８により、熱可塑性材料（例え
ばバロックス又はアルテム）により成形されてアンダー
カット４８に適合するように形成された歯５８を備える
側壁５６を有する略カップ形状のケース５４をベース板
３２に連結することができる。ケース５４及びベース板
３２は、電気部品（不図示）を囲繞し、この電気部品に
は、セラミック層（すなわち、図２中のセラミック層３
０）の上に銅製リードを介して設けられたプリント回路
基板（ＰＣＢ，不図示）に電気的に接続された半導体ダ
イを含んで、電気装置を形成している。かかる電気装置
は電力コンバータである。収納されたＰＣＢに対しての
外部からの接続は、ケース５４の孔５９を通って延出す
るリード（不図示）を介して行われる。ケース及びケー
スとベース板とのアセンブリに関する詳細な内容は、本
出願の譲受人と同じ譲受人に譲渡された 1993年１１月
２３日付出願の米国特許出願第 07/914,347号に記載さ
れている。
【００２３】熱伝導性のあるポリイミドフィルム６０，
６２（図３）の２つの薄い層は、リセス４４内に配置さ
れている。この２つの層は略同一のものであり、又、米
国オハイオ州サークル市（Circleville, Ohio, USA）に
あるデュポンフィルムズ社（Dupont Films）によって製
造販売されているカプトンＭＴ（Kapton MT)と呼ばれる
タイプのものでもよい。ポリイミドフィルムの一方の層
は、他方の層の上に設けられてアルミニウムベース板３
２を導電シールド板９２（図９）から電気的に絶縁すべ
く十分な絶縁耐力を提供する。
【００２４】しかしながら、国際安全機関（例えば、保
険業研究所（Underwriters Laboratory…U.L.）によっ
て強要された要求を満たすために、単一のフィルム層内
のピンホールによって生じるショートから保護すべく一
般に２つの層を必要とする。積層されたポリイミドフィ
ルム層両方にあるピンホールがショートを形成する可能
性も僅かながら存在する。ポリイミドフィルム層６０，
６２は、そのフィルム層をベース板３２へ、又そのフィ
ルム層６０，６２同士を、さらに導電シールド板９２へ
取り付けるために、ポリイミド接着剤（例えば、デュポ
ン製の純粋なポリイミド熱硬化性樹脂で、フィルムの両
サイドに分散させられる）で両サイドが被覆されてい
る。
【００２５】図５を参照するに、フィルム層６０，６２
をベース板３２に接着しかつフィルム層同士をお互いに
接着するために、ベース板３２がプレス６５のヒートプ
レート６４上に置かれて、ベース板３２は約 190℃まで
熱せられる。テフロンパッド６８が取り付けられりたプ
レス工具６６は、リセス４４内のフィルム層６０，６２
上に降下せしめられる。テフロンパッドはフィルム層６
０の上面に設けられたポリイミド接着剤を突き刺すこと
もなく、又かき乱すこともない。その結果、かかる接着
剤を後の導電シールド板９２（図９）の取り付けに用い
ることができる。
【００２６】初めに、プレス工具の重量のみ、すなわち
０から 0.0141kg/mm2（０から２０ポンド／インチ2（ps
i)）の範囲の圧力がフィルム層に加えられる。これによ
り、層の間に捕えられた空気及び接着コーティングから
放出された（例えば解放された）ガスが、フィルム層６
０，６２の間から、又、底部フィルム層６２とベース板
３２との間から脱出せしめられる。 190℃において、全
てのガスを解放して逃がすのに約３０秒を要する。
【００２７】図６(a),(b),(c)を参照するに、逃れるガ
スの量を増加させるために、テフロンパッド６８の底側
７１（図５）の中央部は、うね状部７０を備えるように
形成されている。かかるうね状部は、テフロンパッド６
８の幅Ｗ２よりも小さい幅Ｗ１を有する別のテフロン層
７２（図６(b))をテフロンパッド６８に接合する方法、
あるいは突出部７４（図６(c))を有するようにテフロン
パッド６８を成形する方法を含んだ種々の方法によって
形成される。このうね状部は、捕えられたガスが逃れる
ために移動しなければならない距離Ｄを短くし、０から
0.0141kg/mm2（０から２０psi）の圧力において、うね
状部７０は捕えられたガスが逃れることができるようフ
ィルム層６０，６２の縁部に向かって移動せしめられる
ような“波動効果”を生起する。
【００２８】両フィルム層は異なった形状をしていても
良く、又、ベース板のリセスの内部に配置される必要は
ない。フィルム層の形状に対応し又テフロンパッド及び
フィルム層の形状に追従する中央うね部を有したテフロ
ンパッドは、再びフィルム層同士が接合される際に両フ
ィルム層の間から逃れるガスの量を増加させるのに使用
され得る。例えば、フィルム層７６，７８が円形（図７
(a))のところでは、円形のテフロンパッド８２を備えた
円形プレス工具８０が提供され、そして、図７(b)に示
されるように、テフロンパッド８２の底部８５中央に円
形うね状部８４が位置付けられる。同様に、フィルム層
がＬ形状（不図示）のところでは、Ｌ形状のテフロンパ
ッド８６（図８）が、その底部８９上中央に位置付けら
れたＬ形状うね状部８８を備えた形で提供される。
【００２９】捕えられたガスが脱出せしめられた後、プ
レス６５はプレス工具６６及びテフロンパッド６８（図
５）に対して 0.281kg /mm2（ 400psi）まで圧力を加え
る。この圧力は 190℃において約１０秒間フィルム層６
０，６２及びベース板３２に加えられて、フィルム層を
お互いに（図２中の成形絶縁層４２）又ベース板に接着
する。その後、プレス工具は上昇せしめられ、ベース板
及び接着されたフィルム層はプレスから取り外されて、
冷却される。
【００３０】190℃という温度は、ポリイミド接着剤の
接着温度範囲内においてポリイミドフィルム層の融点よ
りも高くテフロンパッドの融点よりも低く選ばれたもの
である。図９及び１０を参照するに、シールド板９２は
リセス４４内の接着されたフィルム層６０の上部表面９
０に配置される。シールド板９２は連続したシートで
も、又、複数のセグメント（切片）例えば９２ａ及び９
２ｂを有するものでもよい。例えば、電力コンバータに
おいて、シールド９２ａ（入力シールド）は、コンバー
タの入力（不図示）に接続された電子回路構成に結合あ
るいは接続される。また、シールド切片９２ｂ（出力シ
ールド）は、コンバータの出力（不図示）に接続された
電子回路構成に結合あるいは接続される。ベース板３２
内のノッチ９４は、装置を製造する際にリセス内にシー
ルドを位置付けるのを助ける基準点として用いられる。
【００３１】ある安全機関の基準を満たす電力コンバー
タの場合においては、入力シールド９２ａ，出力シール
ド９２ｂ、及びベース板３２はお互いに絶縁されること
が必要である。電力変換装置において、Ｕ．Ｌ．の安全
基準では、入力シールド９２ａと出力シールド９２ｂと
の間で 3000ボルトにまで達する電圧に耐え得ることを
要求している。同様に、Ｕ．Ｌ．の安全基準では、装置
が入力シールド９２ａとベース板３２の内側エッジ９６
との間で 2000ボルト、出力シールド９２ｂとベース板
３２の内側エッシ９６との間で 1000ボルトにまで達す
る電圧に耐え得ることを要求している。
【００３２】一方、距離Ｄ１（入力シールド９２ａから
エッシ９６まで）、Ｄ２（出力シールド９２ｂからエッ
ジ９６まで）、及びＤ３（入力シールド９２ａから出力
シールド９２ｂまで）の値を大きくすればするほど、耐
え得る電圧も大きくなる。他方、シールド片はできるだ
け大きくかつお互いに又ベース板のエッジにできるだけ
接近させて形成することが望ましく、これにより例え
ば、熱抵抗をできるかぎり最小にし、又、最大量の電流
を伝えることができる。
【００３３】型板工具（template tool)として引用され
る配置工具 100（図１１）は、入力シールド９２ａ及び
出力シールド９２ｂ（図９及び１０）をベース板のリセ
ス４４内に設定（すなわち正確に配置）するのに用いら
れる。テンプレート工具 100は、入力シールド９２ａ及
び出力シールド９２ｂの形状各々に適合するリセス 10
2,104を備えるように製造される。
【００３４】リセス 102,104は、シールドの寸法を入力
したコンピュータ数値制御（ＣＮＣ）によって正確にミ
ーリング（切削）される。シールドの設計が変わると、
新しいシールドの寸法を用いて新たなテンプレート工具
が迅速かつ容易に作製される。テンプレート工具 100の
外径寸法 106,108は、リセス４４（図９及び１０）の寸
法に適合する。外側凸部 110の幅Ｗ３は、入力シールド
９２ａがベース板の外周凸部４６の内側エッジ９６から
取り除かれるのに必要な距離Ｄ１と正確に適合し、外側
凸部 111の幅Ｗ４は、出力シールド９２ｂが内側エッジ
９６から取り除かれるのに必要な距離Ｄ２と正確に適合
し、内側凸部 112の幅Ｗ５は入力及び出力シールド９２
ａ，９２ｂがお互いに取り去られるのに必要な距離Ｄ３
に正確に適合する。
【００３５】図１２に示されるように、入力及び出力シ
ールド９２ａ，９２ｂはテンプレート工具 100のリセス
102,104内にセットされる。図１３を参照するに、かか
る図にはベース板３２の底部３２ａが示されており、ベ
ース板３２はテンプレート工具 100に組み込まれてテン
プレート工具 100は（点線 114で示された）リセス４４
内に正確に適合する。
【００３６】図１５に示されるように、シールド９２
ａ，９２ｂの厚さ約 0.0762mm（0.003インチ）の部分 1
16は、テンプレート工具 100内のリセス 102,104から突
出している。その結果、プレス工具６６が、組み込まれ
たテンプレート工具とベース板（図１４）の上に下降せ
しめられると、シールドはフィルム層６０，６２と接着
せしめられるが、工具上の凸部 110,111,112はフィルム
層と接着せしめられることはない。
【００３７】ベース板３２がプレス６５内に戻される
と、ヒートプレート６４がベース板を約 250℃に加熱す
る。プレス工具６６はテンプレート工具 100上で約３０
秒間０から約 0.0141kg/mm2（２０psi）まで圧力を加
え、これにより解放されたガス及び空気が除出され、そ
してプレイよる圧力がさらに３０秒間約 0.281kg/mm
2（400psi）まで増加させられる。その結果、シールド
は確実にリセス４４内に設定され（取り付けられ）そし
てフィルム層６０，６２に接着される。取り付けが高精
度故に、シールドはできるだけ大きくすることができ、
ベース板の外周凸部４６の縁部９６にできるだけ接近さ
せて配置され（すなわち、図１０においてＤ１及びＤ２
の寸法を小さくでき）、又、シールド同士をお互いにで
きるだけ接近させて配置することができる（すなわち、
Ｄ３の寸法を小さくできる）。その後、テンプレート工
具 100及びベース板３２は、プレス６５から取り外さ
れ、ベース板は冷却される。
【００３８】接着されたフィルム層６０，６２（すなわ
ち、図２中の絶縁層４２）は、各々約 0.066mm (0.0026
インチ）の厚さしかない。シールドのばり（すなわち、
鋭い突出部）は、シールドとベース板との間に短絡路
（short circuit）を形成し得る。フィルム層上の破片
も同様の危険を提供する。シールドのばりが及ぼす他の
危険性としては、外周凸部４６の内側エッシ９６とある
いは他のシールドと短絡（ショート）を生ずる可能性が
あり（図１０）、又、ベース板のエッジ９６とシールド
との間あるいはシールド同士との間における最大電圧を
減少させる可能性がある。従って、フィルム層は汚染さ
れないようにしなければならず、又、シールドにばりが
生じないようにしなければならない。
【００３９】エッチング、パンチング（打ち抜き）、及
び金属シートからシールドを切り取るレーザカッティン
グを含むシールドの形成方法としては種々の方法が存在
する。レーザカッティングは、ばりの発生を防止でき
る。化学的エッチング処理は、レーザカッティングより
も安価であり、又、エッチング液がエッチングされる層
のエッジ（縁部）まわりをエッチングするため、本質的
にばりを生ずることはない。表面あるいはシールドが収
納されそしてリセス内にそれらを配置する直前にシール
ドがとり除かれるところの取り付け具をエッチングする
ことにより、ハンドリングを少なくでき、又、ばりが存
在しない状態でシールドを維持することができる。
【００４０】シールド材料のシートからシールドを打ち
抜くパンチングは、エッチングよりも安価であるが、ば
りを生じさせる。幸いにも、パンチングにおいてばりが
生じた場合には、それらは同じ方向を向いた状態で発生
する。ばりが発生する方向におけるシールドの表面は、
テンプレート工具 100のリセス 102,104内に配置される
表面である。リセスはばりを収容するレリーフにミーリ
ングされ（削られ）得る。
【００４１】シールドをベース板と同じ材料（例えばア
ルミニウム）で作ると、シールドとベース板との間の熱
膨張係数が異なるのを防止できる。しかしながら、銅層
３４（図２）はアルミニウムに対して容易にはんだ付け
することができない。逆に、銀は銅に対して容易にはん
だ付けされる。また、他のさらに高価な材料が金及び白
金の如き貴金属を含んだ銅に対して容易にはんだ付けさ
れる。しかしながら、銅の層が銀の層にはんだ付けされ
ると、アルミニウム層の上の銀の層が分離してしまう。
従って、図１６に示されるように、３重の積層シールド
が、約 0.483mm(0.019インチ）の厚さＴ１を有するアル
ミニウム層122、約 0.025mm(0.001インチ）の厚さＴ２
を有する銅の中間層 124、及び約 0.051mm(0.002イン
チ）の厚さＴ３を有する銀の層 126により提供される。
厚いアルミニウムの層は、シールドの熱膨張係数がアル
ミニウムベース板のそれに近づくのを保証する。銅の層
124は、それが銀の層にはんだ付けされる際に、銀の層
126とアルミニウムの層 122が分離するのを防止する。
さらに、シールド４０は高い熱伝導性を有することにな
る。ニッケルの如き他の材料がアルミニウムの層と銀の
層とが分離するのを防止する中間層として使用され得る
が、銅はその高い熱伝導性故に好ましいものである。
【００４２】入力及び出力シールドがベース板のリセス
４４内に位置するフィルム層６０，６２（すなわち、図
２中の絶縁層４２）に接着された後、その接着状態の完
全性は、各々のシールドとベース板との間のキャパシタ
ンス（静電容量）を測定することによって試験される。
各々のシールドの表面領域、フィルム層の厚さ、及びフ
ィルムの誘電率は、各々のシールドとベース板との間の
キャパシタンスを予め決定する。かかる予め決定された
キャパシタンスと測定されたキャパシタンスとの相違
は、接着の完全性の指表となる。
【００４３】ベース板、絶縁フィルム、及びシールド間
のギャップは、キャパシタンスの測定値を減少せしめ
る。測定されたキャパシタンスが予め決定された閾（し
きい）値よりも小さければ、それはアセンブリに欠陥が
あるという信頼性ある表示として用いられる。図１７及
び１８には、シールドへの電力装置の一般的な取り付け
及びＰＣＢへの電力装置の接続が示されている。図示さ
れるように、銅の層３４は、共晶接着剤３６を介してセ
ラミック層３０に直接接着されている。導電銅リード 1
40は共晶接着剤 142を介してセラミック層３０の上部に
接続されている。また、半導体ダイ 144は銅リード 140
の上側にはんだ付けされている。ワイヤ 154を介してダ
イ 144の上部に位置する導電パッド 156に電気的に接続
された他の２つの銅リード 150,152は、また共晶接着剤
158,160を介してセラミック層３０に直接接着されてい
る。銅リード 140,150,及び 152は、後にＰＣＢ 164上
の導電路 162にはんだ 161付けされ得る。
【００４４】ダイ 144、銅リード 140,150,152、セラミ
ック層３０、及び銅層３４の組み合わせは、集積電力装
置（ＩＰＤ）として称される。既に述べたように、シー
ルド９２（図１７）は（例えば、図１７及び１８におい
てリード 140,150,152とベース板３２との間の、図１８
においてＰＣＢのエッチ 162とベース板３２との間の）
静電シールドとして機能すべく、図１(d)に示されたそ
れと同様に接続され得る。また、シールドはアセンブリ
内の異なるポイント間で電流を伝えるのにも使用され
る。これを成すために、導電シャント（shunts）が、接
続部一般的にＰＣＢとシールドとの間の接続部が位置す
ることになる場所に、形成される。
【００４５】図１９を参照するに、電力コンバータ装置
のためのシールドアセンブリには、数個のシャントのた
めの位置が印されている。すなわち入力シールド９２ａ
上の１つのシャント位置 120a及び出力シールド９２ｂ
上のシャント位置 120b,120c,120d,120eである。図２０
において、導電シャント 120はシールド９２とＰＣＢ16
4のエッチ（etch)166との間に挿入されて示されてい
る。はんだ 168は、シャント 120をシールド９２及びエ
ッチ 166に接続する。
【００４６】図２１において、導電シャント 120は、
（図１９に示される種類の３つの金属層 122,124,126を
有した）３重積層シールド４０とＰＣＢ 164上のエッチ
166との間に取り付けられている。はんだ 168は、シャ
ント 120の上面及び底面をシールド９２及びエッチ 166
に接続する。取り付けに際し、はんだベーストが、シャ
ント 120が取り付けられる位置においてシールドの上面
に配置される。そして、シャントがはんだペースト上に
置かれる。はんだはベース板を加熱することにより再流
動（リフロー）せしめられる。ある適用例において、シ
ールド上にはんだマスク 169を置くことは有効なことで
ある。かかるマスクは、囲い柵（corral）として機能し
て、溶融したはんだがマスクによって画定される領域の
外側へ流れ出るのを防止する。また、これにより、リフ
ロープロセス（reflow process）の間、シャントが回転
したりあるいは囲い柵の領域を越えて移動するのが防止
され、又、シャント 120に近接した範囲内に全てのはん
だを保持するように機能する。 シャント 120は、パン
ト（Punt） 210（図２２及び２３）に起き変えることが
できる。パント 210はシールド９２に打ち出したシャン
トである。パント 210の上部表面 212は、ＰＣＢ 164の
エッチ 166にはんだ 168付けされて、シールドとＰＣＢ
との間に電気的接続を提供している。シャントの代わり
にパントを用いることにより、在庫品を減少させること
ができ、又、シャントをシールドに位置付けしてはんだ
付けする工程を除去することができる。
【００４７】図２４を参照するに、パント 210を形成す
るために、シールド９２はくぼみ 216を備えたダイ 214
の上に横たえられる。そして、くぼみに対して配列され
た押抜き具（ポンチ） 218が、シールドに向けて押し下
げ（矢印 219)られる。ダイ214の湾曲した表面 222及び
ポンチ 218の湾曲した表面 224により、シールドはダイ
の中へ引き伸ばしあるいは引き下げられて、パント 210
の湾曲部分 226,228及び 230（図２３）が形成される。
ダイ 214のエッジ 232及びポンチ 218のエッジ 234は、
鋭く（すなわち、丸くなく）、又、エッジ 236a及び 23
6bに沿ってシールド９２を切断して、ルーバー形状を備
えたパント 210が得られる。
【００４８】ルーバータイプのパントに代えて、全ての
側部 242,244,246及び 248を打ち出すことによって、全
周が湾曲したパント 240（図２５及び２６）を得ること
ができる。パントの側面の曲率の程度（すなわち、勾
配）は、シールドのテンパー（すなわち、硬度）、及び
積層材料（すなわち、多層）の場合、層間の接着強さに
よって制限される。全周が湾曲したパントでは、ルーバ
ータイプのパントが３つの側部のみを打ち延ばされる故
に、一般にルーバータイプのパントよりも大きいシール
ド面積が必要とされる（すなわち、図２６中の寸法Ｗ１
は図２３中の寸法Ｗ２よりも大きい）。シールドの縁部
250（図１９）の近くに全周湾曲したパントを位置付け
ると、シールドを打ち出し（すなわち、引き延ばし）て
パントを形成する際に、縁部が波打ったりあるいは変形
したりする。しかしながら、シールド９２の縁部（すな
わち、図１９中の縁部 250）の近くにルーバータイプの
パントの切断されたエッジ 236bを位置付けると、シー
ルドが切断エッジ 236bに沿って引き延ばされないた
め、シールドの縁部の波打ちは防止される。
【００４９】シャント 120あるいはパント 210は、シー
ルドとＰＣＢ上の回路構成との間の基準接続部を形成す
るように機能的に使用され得、それによりシールドが静
電シールドとして機能することになる。また、シャント
あるいはパントは、（シールド上のどこかに位置する他
のシャントあるいはパント（不図示）を介して）ＰＣＢ
上の他の領域に電流を供給する手段としてＰＣＢの回路
構成からシールドの中へ電流を伝えるために、あるいは
ＰＣＢから出力終端リードに電流を供給するために使用
される。全周湾曲パントは、その全周がシールドの残り
の部分に接続されているため、ルーバータイプのパント
よりも大きい電流を通過せしめることができる。シール
ドに有効に形成される断面積（すなわち、厚さ×幅）
は、大電流を伝えるためにそれらを理想的なものとす
る。
【００５０】ＰＣＢとシールドとを接続するためにシャ
ントあるいはパントを用いる利点は、（例えば、シール
ドに正しい角度で接続するために打ち抜かれたタブを用
いるものとは対照的に）単一のシャント（例えば、銅ワ
イヤ）あるいはパントで、直径0.762mm (0.030インチ）
及び長さ 2.54mm (0.1インチ）のものが幅広い種類の製
品あるいは製品バリエーションのために使用され得ると
いうことである。異なったレベルの電流は、単にシャン
トあるいはパントを追加することによって提供され得
る。例えば、低電流を電力コンバータ（例えば、５０ボ
ルトで１アンペアの出力を供給する５０ワットコンバー
タ）では、シールドを介してその出力終端に電流を伝え
るのに１つのシャントあるいはパントを用いればよい。
一方、高電流コンバータ（例えば、５ボルトで１０アン
ペアの出力を供給する５０ワットコンバータ）では、シ
ールドを介してその出力終端に電力を伝えるのに３つの
シャントあるいはパントを用いればよい。両電力コンバ
ータにおいては、共通のシールド配列及びＰＣＢが使用
され得る。低電流モデルにおいては、１つのシャント
（例えば、図１９中のシャント 120d)あるいはパント
（例えば、図２２中のパント 210）がシールド上に設け
られる。高電流モデルにおいては、３つのシャント（12
0b,120c,120d)あるいはパント（不図示）が設けられ
る。
【００５１】図３１を参照するに、自動生産ラインがベ
ース板（電気絶縁体（不図示）が既にベース板内に設け
られている）にシールド（不図示）を取り付けるのに使
用される。コンベヤベルト 274は、ベース板 272を先ず
シールドステーション 276搬送する。かかるシールドス
テーション 276では、このシールドステーションを通過
するベース板に対応するシールドがシールド供給部278
から選別されてそのベース板に取り付けられる。その
後、コンベヤベルトはベース板及びシールドアセンブリ
279をＰＣＢステーション 280に搬送し、かかるＰＣＢ
ステーションでは、このＰＣＢステーションを通過する
ベース板及びシールドアセンブリに対応するＰＣＢを選
択してベース板に取り付ける。
【００５２】シールドとＰＣＢとの間に電気的接続を形
成すべくシャント（不図示）を用いる場合は、自動生産
ラインにはさらにシャントステーション 282が含まれ
る。シャントステーション 282においては、複数のシャ
ントがシャント供給部 284から選択されてシールドには
んだ付けされる。シャントの数及びその形状は、シャン
トステーションを通過するベース板及びシールドアセン
ブリに対応する。
【００５３】シールドとＰＣＢとの間に電気的接続を形
成すべくパント（不図示）を用いる場合は、シールドス
テーションにおいて、このシールドステーションを通過
するベース板に対応するパントの数及び形状を備えるシ
ールドがシールド供給部から選択される。代用されるも
のとして、シールドステーション 276でシールド供給部
からシールドが選択され、各々の選択されたシールドに
予め決定された数及び形状のパントが成形（例えば、打
ち抜き）される。シールドステーションでは、全てを湾
曲タイプのパント、全てをルーバータイプのパント、あ
るいはルーバータイプと湾曲タイプのパントを組み合わ
せて打ち抜くこともできる。全てのパントを同時に打ち
抜くために、全パターンのパントを含んだ大きいダイを
用いることもでき、又、各々のパントを個々に打ち抜く
ためにシールドを小さいダイの上に移動させることもで
きる。
【００５４】シールドがベース板のリセス内に正確に収
容されているため、ベース板のエッジ及びノッチ９４
（図１０）は、ＩＰＤを例えば入力シールド９２ａ上に
正確に配置するための基準としてロボット機構により使
用され得る。しかしながら、ＩＰＤのはんだ付けが終了
するまでは、それは、はんだ付けの間、あるいは移動あ
るいはハンドグリップの間に位置を変えることができ、
従って、ＩＰＤとＰＣＢとのアラインメント（位置合わ
せ）を損うことになる。
【００５５】図２７を参照するに、ＩＰＤがはんだ付け
されるまでそれが動くのを防止するために、エポキシデ
ィスペンサ（供給機）によって、３つＩＰＤが配置され
ることとなる（点線 180,182,184で示された）３つの位
置の周辺に沿う位置において、エポキシの塊り（点） 1
74,176,178が配設される。例えば、矩形形状のＩＰＤで
は、１つのエポキシの塊りがその取り付け位置の四隅の
各々に配設される。ＩＰＤは種々の形状に形成されるこ
とができ、又、エポキシの塊りの配設もそれらＩＰＤの
形状に応じて変えることができる。また、フラックス
（flux) 186,188,190の塊りが、位置 180,182,184の中
央に配設される。図２８を参照するに、エポキシの塊り
はＩＰＤを正確にそれが配置されるシールド９２ａの表
面上に保持し、又、銅層３４とシールド９２ａの表面と
の間にはんだが流れることのできるギャップ 192を提供
する。
【００５６】ギャップ 192が大き過ぎると、結局はんだ
は役立たなくなり、熱抵抗が増加してしまう。しかしな
がら、ギャップ 192が小さ過ぎても、はんだにより銅層
３４とシールド９２ａとの間に良好な接続を形成するこ
とはできない。かかるギャップの実際の高さは、エポキ
シ樹脂の粘度、ＩＰＤを配置する際に及ぼされる力、及
びエポキシ樹脂の粒子材料あるいは充填材の寸法（サイ
ズ）を含んだ他の要因の関数によるものである。ギャッ
プの高さは約 0.0254mm(0.001インチ）が好ましく、0.0
254〜0.0762mm(0.001〜0.003インチ）が許容範囲であ
る。
【００５７】エポキシがＩＰＤをシールドに（あるい
は、図１(a)に示されるように直接ベース板に）取り付
けるのに用いられるとするならば、ダイ（図１(a)中の
符号１０）とベース板（図１(a)中の符号２２）との間
の全熱抵抗のほとんどが熱伝導性の低いエポキシによっ
て決定されてしまうことから、３：１という範囲のエポ
キシの厚さのバリエーションはほとんど許容され得るも
のではない。しかしながら、はんだがＩＰＤを取り付け
るために用いられるところでは、はんだが非常に高い熱
伝導性を有することから熱伝導性におけるギャップの幅
（図２８中の符号192）の全ての影響は他の要因（例え
ば、セラミック３０の厚さ）に関してほとんど無視でき
るものである。
【００５８】エポキシの塊りが硬化せしめられるまで
（すなわち、オーブン内でベースプレートアセンブリを
ベーキングすることによって硬化せしめられるまで）Ｉ
ＰＤを保持するために、エポキシ樹脂には種々の特性が
要求される。第１に、エポキシには、アセンブリがその
組み付け工程で移動せしめられる際にＩＰＤを保持する
ための十分な湿態強度（ｇｒｅｅｎ ｓｔｒｅｎｇｔ
ｈ）（すなわち、未硬化状態で何かに付着する能力）を
備えた揺変性（ｔｈｉｘｏｔｒｏｐｉｃ）が必要とされ
る。エポキシの塊りはＩＰＤの周辺に配置されることか
ら、その塊りには底部銅層３４を覆う露出したセラミッ
ク層３０の部分に付着することが要求され、又、銅層３
４の部分に付着してもよい。セラミック層３０が銅層３
４のまわりにおいて露出されなければ、エポキシの塊り
には銅層３４に付着することが要求される。塊りの高さ
は、投射（配設）時点で、約０．２５４ｍｍ〜０．７６
２ｍｍ（０．０１０〜０．０３０インチ）が好ましい。
ＩＰＤの配置に、よって各々のエポキシの塊りの一部分
がはずれることがある。各々の塊りにはいくらかのはね
返り（ｂｏｕｎｃｅ ｂａｃｋ）があり、その結果得ら
れる塊りの高さＨ１（図２８）は、底部銅層３４の厚さ
（すなわち０．１２７ｍｍ（０．０１０インチ））より
も大きいことが必要となる。
【００５９】第２に、エポキシには、セラミック層３０
と入力シールド９２ａとの間の熱膨張係数の不釣合を補
償するためのローモジュラス（low modulus）を有する
こと（すなわち、高い弾性を備えること）が要求され
る。最後に、エポキシの湿態強度はフラックスの塊りに
よって減少され得ない。フラックスは揺変性ではなく、
従って、フラックスの塊り 190が位置 184の中央に配置
されると、それは外側へ拡がり（図２８）、エポキシの
塊り 178と接触することになる。エポキシがフラックス
に対して抵抗力がなければ、エポキシはＩＰＤを所定位
置に保持することができない。アブレスティクラブ（Ab
lestik Labs）によって販売される９３３−１の如きエ
ポキシが有効である。
【００６０】図２９に示されるように、はんだマスク 1
96はシールドの製造中シールドの上に位置付けられる。
はんだマスク 196は、ＩＰＤに直接接する覆われない領
域 198（すなわち、囲い柵）を残しつつＩＰＤの位置を
取り囲む。かかる囲い柵（corral）により、その領域内
に溶融はんだを保持することでＩＰＤの直下領域にはん
だが満たされ、又、溶融はんだがシールドの表面を越え
てＩＰＤから放れて流れ出るのを防止する。
【００６１】ＩＰＤがエポキシの塊りの上に配置された
後、ベースプレートアセンブリがオーブン内に配置さ
れ、エポキシの塊りが硬化せしめられる。図２９を参照
するに、はんだペースト 194がＩＰＤの一側部あるいは
それ以上の側部に沿って配設（施与）される。そして、
ベースプレート（ベース板）が加熱されて、はんだは毛
管現象によってギャップ 192（図２８）内に流れ込む。
ＳＮ９６（すなわち、９６1/2％スズ、３７1/2％銀）の
如き高温度のはんだは、その再流動特性の点から好まし
く、また、このようなはんだを用いる場合ベースプレー
トは約 221℃まで加熱される。
【００６２】はんだベーストに代わるものとして、はん
だ成形体がある。かかるはんだ成形体は、巻かれたはん
だの薄いシートからＩＰＤの形状に応じて打ち抜かれ
る。エポキシの塊りは、前述したように、シールドの上
に配設される。また、フラックスの塊りも配設され、あ
るいははんだ成形体がフラックスコーティングと共に打
ち抜かれ得る。図３０を参照するに、成形体 200はエポ
キシの塊り 178のパターンの間においてシールド上に配
置される。そして、ＩＰＤがその成形体の上に配置さ
れ、エポキシが硬化せしめられ、又、ベースプレート
は、はんだ成形体が再流動して銅層３４とシールド９２
ａ（又は９２ｂ）との間にはんだ接着剤を形成すべく、
加熱される。
【００６３】はんだ成形体（成形はんだ）を用いること
の利点は、シールドとＩＰＤの底部銅層との間のギャッ
プの高さはＨ２が、正確に調節されて成形体の厚さと等
しくなることである。しかしながら、はんだ成形体は薄
弱で取り扱いが難しく、又、正確に配置するのが難し
い。さらに、各々の異なったＩＰＤに対しては、異なっ
た形状の成形体が必要となる。その結果、システムに施
与される単一のはんだペーストは、ソフトウェア制御の
下で多くの異なった製品及び製品バリエーションを製造
するのに使用され得るが、同様の範囲の製品をはんだ成
形体を用いて製造する場合は、製造ラインにおいて幅広
い種類の成形体を購入する必要性、在庫品調べ、取り扱
い、及び配置の面でより複雑なものとなる。
【００６４】他の実施例が、本願特許請求の範囲に含ま
れる。
【図面の簡単な説明】
【図１】 図１(a)は電気回路パッケージング構造の側
断面図であり、図１(b）は他の電気回路パッケージング
構造の側断面図であり、図１(c)は図１(b)に示すパッケ
ージング構造の概略側断面図である。
【図２】 他の電気回路パッケージング構造の側断面図
である。
【図３】 絶縁フィルム層及びベース板を分離した斜視
切断図である。
【図４】 図４(a)はケースとベース板とを分離した斜
視図であり、図４(b)は図４(a)に示す構造の一部を拡大
した斜視切断図である。
【図５】 接着工程を示す分解斜視切断図である。
【図６】 図６(a)はパッドの底面図であり、図６(b)及
び(c)はパッドの側断面図である。
【図７】 図７(a)は組み立て工程の斜視図であり、図
７(b)はパッドの斜視底面図である。
【図８】 パッドの斜視底面図である。
【図９】 パッケージング構造の一部を示す分解斜視切
断図である。
【図10】 組み立てにおける後の段階を示す斜視図であ
る。
【図11】 テンプレートツール（型板）の凹部（リセ
ス）内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
【図12】 テンプレートツール（型板）の凹部（リセ
ス）内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
【図13】 ベース板及びテンプレートツールの分解斜視
図である。
【図14】 接着工程での斜視切断図である。
【図15】 テンプレートツールのリセス内に配置される
シールドを備えたテンプレートツールの他の斜視底面図
である。
【図16】 シールドの一部を示す側断面図である。
【図17】 電気回路パッケージング構造の側面図であ
る。
【図18】 電気回路パッケージング構造の斜視図であ
る。
【図19】 シャント（分路）を示す斜視図である。
【図20】 シャントを備えた電気回路パッケージング構
造の側面図である。
【図21】 シャントを備えた電気回路パッケージング構
造の斜視図である。
【図22】 パントを備えた電気回路パッケージング構造
の側断面図である。
【図23】 図２２に示されるパントの上面図である。
【図24】 パントを成形する方法を示す側断面図であ
る。
【図25】 パントを備えた電気回路パッケージング構造
の側断面図である。
【図26】 図２５に示されるパントの上面図である。
【図27】 エポキシの塊りとフラックスの塊りを示す斜
視図である。
【図28】 エポキシの塊りとフラックスの塊りを示す断
面図である。
【図29】 エポキシの塊りと囲い柵を示す平面図であ
る。
【図30】 エポキシの塊りと成形されたはんだを示す断
面図である。
【図31】 自動化された生産ラインのブロック線図であ
る。
【主要部分の符号の説明】
１０ 半導体ダイ １４ 銅リード ３０ セラミック層 ３２ ベースプレート ３６ 共晶接着剤 ３８ はんだ ４０ 金属シールド板 ４２ 絶縁層 ４４ リセス（凹部） ４６ 外周凸部 ４８ アンダーカット ５４ ケース ６０，６２ ポリイミドフィルム ６４ ヒート（熱）プレート ６５ プレス ６６ プレス工具 ６８ テフロンパッド ７０ うね状部（凸部） ７４ 突出部 ８０ 円形プレス工具 ８２ 円形テフロンパッド ８４ 円形うね状部 ９２ シールド板 ９２ａ 入力シールド ９２ｂ 出力シールド １００ テンプレート（型板）工具 １２０ シャント １２２ アルミニウム層 １２４ 銅層 １２６ 銀層 １６４ ＰＣＢ（プリント回路基板） １６８ はんだ １６９ はんだマスク １７４，１７６，１７８ エポキシの塊り １８６，１８８，１９０ フラックス １９２ ギャップ １９６ はんだマスク ２１０ ルーバー型パント ２４０ 全周湾曲パント ２７２ ベースプレート ２７４ コンベヤベルト ２７６ シールドステーション ２７８ シールド供給部 ２７９ シールドアセンブリ ２８０ ＰＣＢステーション ２８２ シャントステーション ２８４ シャント供給部
フロントページの続き (72)発明者 ジョージ ジェイ． イード アメリカ合衆国 マサチューセッツ州 01844 メシュエン ノースストリート 36 (72)発明者 フレッド エム． フィネモア アメリカ合衆国 マサチューセッツ州 01864 ノースリーディング パークス トリート 76 (72)発明者 ランス エル． アンドラス アメリカ合衆国 マサチューセッツ州 01772 サウスボロ サーセンストーン ウェイ 12 (56)参考文献 特開 平２−192792（ＪＰ，Ａ) 特開 平７−254781（ＪＰ，Ａ) 特開 平７−202475（ＪＰ，Ａ) 実開 昭63−114095（ＪＰ，Ｕ) 特公 昭51−9459（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/32 - 3/34

Claims (59)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属表面を有する第１部品を金属表面を
    有する第２部品にはんだ付けするはんた付け方法であっ
    て、 前記両金属表面間にギャップを形成すべく前記第１部品
    の金属表面を前記第２部品の金属表面上の配置領域の上
    方の位置に保持する工程と、 前記ギャップ内には、はんだペーストを入れないように
    しつつ、前記ギャップの端部にはんだを供給する工程
    と、を有し、 前記保持する工程は、 前記配置領域の近傍において前記第２部品の金属表面上
    に接着剤パターンを配設する工程と、 前記接着剤パターン上に第１部品を押圧せしめる工程
    と、前記第１部品を解放して 前記第１部品と前記第２部品と
    の間に残存する前記接着剤パターンの一部分のはね返り
    によって前記ギャップを形成する工程と、を含むことを
    特徴とする電気回路のはんだ付け方法。
  2. 【請求項２】 前記接着剤パターン上に前記第１部品を
    押圧する工程は、前記第２部品に対して前記第１部品を
    設置する、ことを特徴とする請求項１記載の電気回路の
    はんだ付け方法。
  3. 【請求項３】 前記接着剤パターンを硬化せしめる工程
    を含む、ことを特徴とする請求項１記載の電気回路のは
    んだ付け方法。
  4. 【請求項４】 前記接着剤パターンはエポキシ樹脂の塊
    りを含む、ことを特徴とする請求項１記載の電気回路の
    はんだ付け方法。
  5. 【請求項５】 前記接着剤パターン上に前記第１部品を
    押圧する工程は、前記接着剤パターン上に前記第１部品
    の金属表面の一部を押圧する、ことを特徴とする請求項
    １記載の電気回路のはんだ付け方法。
  6. 【請求項６】 集積電力装置を金属プレートにはんだ付
    けする電気回路のはんだ付け方法であって、 前記金属プレートの表面と前記集積電力装置の銅層の表
    面との間にはんだペーストを入れることなく、ギャップ
    を形成すべく前記金属プレートの表面上の配置領域の上
    方に前記集積電力装置の銅層の表面を固定する工程と、 前記配置領域の周辺に沿って前記金属プレートの表面上
    の予め決定された位置にエポキシ樹脂の塊りを配設する
    工程と、 前記ギャップを形成する前記エポキシ樹脂の塊りの上に
    前記集積電力装置を配置する工程と、 前記エポキシ樹脂の塊りを硬化させる工程と、 前記配置領域の周辺に沿ってはんだペーストを配設する
    工程と、 前記ギャップ内で前記はんだペーストを流動せしめるべ
    く前記金属プレートを加熱する工程と、を含むことを特
    徴とする電気回路のはんだ付け方法。
  7. 【請求項７】 前記はんだペーストの配設工程の前に、 前記配置領域内にフラックスを配設する工程を有する、
    ことを特徴とする請求項６記載の電気回路のはんだ付け
    方法。
  8. 【請求項８】 前記固定する工程の前に、前記配置領域
    を取り囲む囲い柵を形成すべく前記金属プレートの表面
    にはんだマスクを供給する工程を有する、ことを特徴と
    する請求項６記載の電気回路のはんだ付け方法。
  9. 【請求項９】 熱伝導性ベースプレートと、前記ベース
    プレートに接合される電気絶縁体と、前記絶縁体上に設
    けられた金属シールドと、電力消費電子部品を含む集積
    電力装置と、はんだ接合を介して前記シールドに接続さ
    れた第１金属層と、基板と、を有し、 前記基板は、前記電力消費装置と共に取り付けられる前
    記集積電力装置が位置する開孔と、前記集積電力装置の
    第２金属層に電気的に接続される導電路とを含むことを
    特徴とする電気部品の構造。
  10. 【請求項１０】 前記絶縁体は、前記集積電力装置のセ
    ラミック層上の張力を減少させる変動温度に曝された際
    に、前記ベースプレートが前記シールドに対して横方向
    に移動するのを許容するべく前記ベースプレートと前記
    シールドとの間にコンプライアンスを生起せしめる、こ
    とを特徴とする請求項９記載の電気部品の構造。
  11. 【請求項１１】 前記シールドの剛性は、変動温度下に
    おいて前記集積電力装置のセラミック層の曲がりを減少
    せしめる、ことを特徴とする請求項９記載の電気部品の
    構造。
  12. 【請求項１２】 前記シールドにはんだ付けされた第１
    表面及び前記基板の第２導電路にはんだ付けされた第２
    表面を有する導電シャントを含む、ことを特徴とする請
    求項９記載の電気部品の構造。
  13. 【請求項１３】 前記金属シールドは、前記基板の第２
    導電路にはんだ付けされた表面を有する導電パントを含
    む、ことを特徴とする請求項９記載の電気部品の構造。
  14. 【請求項１４】 前記シールドはセグメントを含む、こ
    とを特徴とする請求項９記載の電気部品の構造。
  15. 【請求項１５】 前記セグメントは、入力シールドセグ
    メント及び出力シールドセグメントを含む、ことを特徴
    とする請求項１４記載の電気部品の構造。
  16. 【請求項１６】 前記シールドは導電材料の層を積層す
    ることによって形成されている、ことを特徴とする請求
    項９記載の電気部品の構造。
  17. 【請求項１７】 前記導電材料は、アルミニウム、銅、
    及び銀を含む、ことを特徴とする請求項１６記載の電気
    部品の構造。
  18. 【請求項１８】 前記絶縁体は絶縁フィルムを含む、こ
    とを特徴とする請求項９記載の電気部品の構造。
  19. 【請求項１９】 前記絶縁体はフィルム材料の層を含
    む、ことを特徴とする請求項９記載の電気部品の構造。
  20. 【請求項２０】 前記絶縁体は熱的に荷重を及ぼされた
    ポリイミドフィルムを含む、ことを特徴とする請求項９
    記載の電気部品の構造。
  21. 【請求項２１】 前記フィルムは、表面を覆って配設さ
    れた接着剤を含む、ことを特徴とする請求項２０記載の
    電気部品の構造。
  22. 【請求項２２】 前記フィルム材料にはカプトンＭＴが
    含まれる、ことを特徴とする請求項１９記載の電気部品
    の構造。
  23. 【請求項２３】 前記集積電力装置の前記第１金属層の
    一部が硬化せしめられたエポキシ樹脂の塊りを備える前
    記シールドに隣接した位置に固定され、前記第１金属層
    と前記シールドとの間に位置する前記硬化せしめられた
    エポキシ樹脂の塊りの一部の高さが前記はんだ接合の厚
    さを画定する、ことを特徴とする請求項９記載の電気部
    品の構造。
  24. 【請求項２４】 電気回路パッケージを形成する方法で
    あって、 第１金属部品のリセス内に電気絶縁体を取り付ける工程
    と、 テンプレート工具を用いて前記リセス内に第２金属部品
    を配設する工程と、 前記第２金属部品を前記絶縁体に接着する工程と、 前記第２金属部品に第３部品をはんだ付けする工程と、
    を含むことを特徴とする電気回路用パッケージの形成方
    法。
  25. 【請求項２５】 前記第１金属部品はベースプレートで
    ある、ことを特徴とする請求項２４記載の電気回路用パ
    ッケージの形成方法。
  26. 【請求項２６】 前記第２金属部品はシールドである、
    ことを特徴とする請求項２４記載の電気回路用パッケー
    ジの形成方法。
  27. 【請求項２７】 前記第３部品は集積電力装置である、
    ことを特徴とする請求項２４記載の電気回路用パッケー
    ジの形成方法。
  28. 【請求項２８】 前記絶縁体はフィルム材料の層を含
    む、ことを特徴とする請求項２４記載の電気回路用パッ
    ケージの形成方法。
  29. 【請求項２９】 前記層は表面を覆うように配設された
    接着剤を含む、ことを特徴とする請求項２８記載の電気
    回路用パッケージの形成方法。
  30. 【請求項３０】 前記フィルム材料にはカプトンＭＴが
    含まれる、ことを特徴とする請求項２８記載の電気回路
    用パッケージの形成方法。
  31. 【請求項３１】 前記取り付け工程は、捕えられた空気
    及び解放されたガスを逃がすべく前記リセス内の前記絶
    縁体に対して圧力プロフィルを適用する工程を含む、こ
    とを特徴とする請求項２４記載の電気回路用パッケージ
    の形成方法。
  32. 【請求項３２】 前記第１金属部品のリセス内に前記絶
    縁体を結合すべく前記リセス内の前記絶縁体に対して第
    ２の圧力プロフィルを適用する工程を含む、ことを特徴
    とする請求項３１記載の電気回路用パッケージの形成方
    法。
  33. 【請求項３３】 前記絶縁体はフィルム材料の層を含
    み、前記取り付け工程は、 前記第１金属部品を所定温度に加熱する工程と、 捕えられた空気及び解放されたガスを逃がすべぐ第１所
    定時間に亘って前記フィルム層上にプレス工具をリセッ
    トする工程と前記フィルム層同士をお互いにかつ前記リ
    セスに結合すべく第２所定時間に亘って所定圧力で前記
    フィルム層上に前記プレス工具を押圧せしめる工程と、
    を含む、ことを特徴とする請求項２４記載の電気回路用
    パッケージの形成方法。
  34. 【請求項３４】 前記絶縁体はフィルム材料の層を含
    み、前記取り付け工程は、 前記第１金属部品を所定温度に加熱する工程と、 捕えられた空気及び解放されたガスを逃がすべく第１所
    定時間に亘ってうね状部分を有する表面を備えたパッド
    を含むプレス工具を前記フィルム上で前記うね状部分が
    接するようにリセットする工程と、 前記フィルム層同士をお互いにかつ前記リセスに結合す
    べく第２所定時間に亘って所定圧力で前記フィルム層上
    に前記プレス工具を押圧せしめる工程と、を含むことを
    特徴とする請求項２４記載の電気回路用パッケージの形
    成方法。
  35. 【請求項３５】 前記うね状部分は前記パッドの表面の
    中央部に位置付けられて、前記パッドの表面形状の輪郭
    に追従する、ことを特徴とする請求項３４記載の電気回
    路用パッケージの形成方法。
  36. 【請求項３６】 前記第１金属部品を加熱する工程は、
    前記リセスに接した前記フィルム層の底部層上に設けら
    れた接着剤コーティングを前記リセスに結合せしめ、前
    記パッドは所定温度にてそれに接する前記フィルム層の
    上部層上に設けられた接着剤コーティングに結合しない
    テフロンである、ことを特徴とする請求項３４記載の電
    気回路用パッケージの形成方法。
  37. 【請求項３７】 前記配設する工程は、 前記テンプレート工具のリセスを取り囲む前記テンプレ
    ート工具の表面から前記第２金属部品が突出するように
    前記テンプレート工具のリセス内に前記第２金属部品を
    挿着する工程と、 前記第１金属部品のリセス内に前記第２金属部品を配設
    すべく、前記第１金属部品のリセス内に前記テンプレー
    ト工具を適合させるように前記テンプレート工具上に前
    記第１金属部品を配置する工程と、を含むことを特徴と
    する請求項２４記載の電気回路用パッケージの形成方
    法。
  38. 【請求項３８】 前記接着する工程は、 前記第１金属部品及び前記テンプレート工具をプレス内
    に挿着せしめる工程と、 前記第１金属部品を所定温度まで加熱する工程と、 捕えられた空気及び解放されたガスを逃がすべく第１所
    定時間に亘って前記テンプレート工具上にプレス工具を
    リセットする工程と、 前記第２金属部品を前記絶縁体に接合すべぐ第２所定時
    間に亘って所定圧力で前記テンプレート工具上に前記プ
    レス工具を押圧せしめる工程と、を含むことを特徴とす
    る請求項３７記載の電気回路用パッケージの形成方法。
  39. 【請求項３９】 前記第２金属部品はセグメントを含
    む、ことを特徴とする請求項２４記載の電気回路用パッ
    ケージの形成方法。
  40. 【請求項４０】 前記セグメントは入力セグメント及び
    出力セグメントを含む、ことを特徴とする請求項３９記
    載の電気回路用パッケージの形成方法。
  41. 【請求項４１】 前記配設する工程は、 前記テンプレート工具の第１リセスを取り囲む前記テン
    プレート工具の表面から前記入力セグメントが突出する
    ように前記入力セグメントを前記テンプレート工具の前
    記第１リセス内に挿着する工程と、 前記テンプレート工具の第２リセスを取り囲む前記テン
    プレート工具の表面から前記出力セグメントが突出する
    ように前記出力セグメントを前記テンプレート工具の前
    記第２リセス内に挿着する工程と、 前記第１金属部品のリセス内に前記テンプレート工具を
    適合させるように前記テンプレート工具上に前記第１金
    属部品を配置する工程と、を含むことを特徴とする請求
    項４０記載の電気回路用パッケージの形成方法。
  42. 【請求項４２】 前記はんだ付けする工程は、前記第２
    金属部品に形成されたパントの上部表面を前記第３部品
    にはんだ付けする工程を含む、ことを特徴とする請求項
    ２４記載の電気回路用パッケージの形成方法。
  43. 【請求項４３】 自動生産ラインに沿って移動する電気
    回路用のパッケージを製造する方法であって、 前記生産ラインに沿うステーションにおいて、前記ステ
    ーションに近づく前記パッケージの各々に対して複数の
    導電シャントを供給する導電シャント供給部を設ける工
    程と、 シールドと前記パッケージの基板との間にはんだ付けさ
    れるのに要求される前記シャントを決定する工程と、 前記要求されるシャントを前記シールドにはんだ付けす
    る工程と、を含むことを特徴とする電気回路用パッケー
    ジの形成方法。
  44. 【請求項４４】 前記複数の導電シャントは同一の形状
    を有する、ことを特徴とする請求項４３記載の電気回路
    用パッケージの形成方法。
  45. 【請求項４５】 前記シールドはセグメントを含む、こ
    とを特徴とする請求項４３記載の電気回路用パッケージ
    の形成方法。
  46. 【請求項４６】 前記セグメントは入力シールドセグメ
    ント及び出力シールドセグメントを含み、 前記決定する工程は、前記入力シールドセグメントと前
    記基板との間及び前記出力シールドセグメントと前記基
    板との間にはんだ付けされるのに要求される前記シャン
    トを決定する工程を含み、 前記はんだ付けする工程は、前記要求されるシャントを
    前記入力シールドセグメント及び前記出力シールドセグ
    メントにはんだ付けする工程を含む、 ことを特徴とする請求項４５記載の電気回路用パッケー
    ジの形成方法。
  47. 【請求項４７】 自動生産ラインに沿って移動する電気
    回路用のパッケージを製造する方法であって、 前記生産ラインに沿うステーションにおいて前記ステー
    ションに近づく前記パッケージの各々に対して異なった
    数の導電パントを含む複数の金属シールドを供給する金
    属シールド供給部を設ける工程と、 前記パッケージの基板にはんだ付けされるのに要求され
    る前記パントを決定する工程と、 決定された数のパントを備えるシールドを選択する工程
    と、 前記選択されたシールドのパントを前記基板にはんだ付
    けする工程と、 を含むことを特徴とする電気回路用パッケージの製造方
    法。
  48. 【請求項４８】 前記複数の導電パントは同一の形状を
    有する、ことを特徴とする請求項４７記載の電気回路用
    パッケージの製造方法。
  49. 【請求項４９】 前記シールドはセグメントを含む、こ
    とを特徴とする請求項４７記載の電気回路用パッケージ
    の製造方法。
  50. 【請求項５０】 前記セグメントは入力シールドセグメ
    ント及び出力シールドセグメントを含み、 前記決定する工程は、前記入力シールドセグメントと前
    記基板との間及び前記出力シールドセグメントと前記基
    板との間にはんだ付けされるのに要求される前記パント
    を決定する工程を含む、ことを特徴とする請求項４９記
    載の電気回路用パッケージの製造方法。
  51. 【請求項５１】 自動生産ラインに沿って移動する電気
    回路用のパッケージを製造する方法であって、 前記生産ラインに沿うステーションにおいて、前記ステ
    ーションに近づく前記パッケージの各々に対して複数の
    金属シールドを供給する金属シールド供給部を設ける工
    程と、 前記パッケージの基板にはんだ付けされるのに要求され
    るパントを決定する工程と、 予め決定された数のパントをシールドに打ち抜くパンチ
    ング工程と、 パンチングされたシールドのパントを前記基板にはんだ
    付けする工程と、 を含むことを特徴とする電気回路用パッケージの製造方
    法。
  52. 【請求項５２】 前記複数の導電パントは同一の形状を
    有する、ことを特徴とする請求項５１記載の電気回路用
    パッケージの製造方法。
  53. 【請求項５３】 前記シールドはセグメントを含む、こ
    とを特徴とする請求項５１記載の電気回路用パッケージ
    の製造方法。
  54. 【請求項５４】 前記セグメントは入力シールドセグメ
    ント及び出力シールドセグメントを含み、 前記決定する工程は、前記入力シールドセグメントと前
    記基板との間及び前記出力シールドセグメント及び前記
    基板との間にはんだ付けされるのに要求される前記パン
    トを決定する工程を含む、ことを特徴とする請求項５３
    記載の電気回路用パッケージの製造方法。
  55. 【請求項５５】 電気伝導体と、前記電気伝導体にはん
    だ付けされるパントを含む導電材料からなるシートと、
    を有することを特徴とする電気部品の構造。
  56. 【請求項５６】 前記電気伝導体はプリント回路基板上
    の導電路を含む、ことを特徴とする請求項５５記載の電
    気部品の構造。
  57. 【請求項５７】 前記シートはお互いに接合された導電
    材料からなる複数の層を含む、ことを特徴とする請求項
    ５５記載の電気部品の構造。
  58. 【請求項５８】 前記パントは全周が湾曲せしめられた
    形状を有する、ことを特徴とする請求項５５記載の電気
    部品の構造。
  59. 【請求項５９】 前記パントはルーバー形状を有する、
    ことを特徴とする請求項５５記載の電気部品の構造。
JP7292999A 1994-11-10 1995-11-10 電気回路のはんだ付け方法 Expired - Fee Related JP2810007B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33726994A 1994-11-10 1994-11-10
US08/337269 1995-09-05
US08/523,873 US5906310A (en) 1994-11-10 1995-09-05 Packaging electrical circuits
US08/523873 1995-09-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10054610A Division JPH10303542A (ja) 1994-11-10 1998-03-06 電気回路のはんだ付け方法

Publications (2)

Publication Number Publication Date
JPH08321675A JPH08321675A (ja) 1996-12-03
JP2810007B2 true JP2810007B2 (ja) 1998-10-15

Family

ID=26990620

Family Applications (2)

Application Number Title Priority Date Filing Date
JP7292999A Expired - Fee Related JP2810007B2 (ja) 1994-11-10 1995-11-10 電気回路のはんだ付け方法
JP10054610A Pending JPH10303542A (ja) 1994-11-10 1998-03-06 電気回路のはんだ付け方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10054610A Pending JPH10303542A (ja) 1994-11-10 1998-03-06 電気回路のはんだ付け方法

Country Status (4)

Country Link
US (5) US5906310A (ja)
EP (1) EP0712153B1 (ja)
JP (2) JP2810007B2 (ja)
DE (1) DE69523409T2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
EP0789397B1 (en) * 1996-02-07 2004-05-06 Hitachi, Ltd. Circuit board and semiconductor device using the circuit board
DE19654606C2 (de) * 1996-12-20 1998-10-22 Siemens Ag Beidseitig oder mehrschichtig kupferkaschierte Leiterplatte und Verfahren zu ihrer Herstellung
US6157076A (en) * 1997-06-30 2000-12-05 Intersil Corporation Hermetic thin pack semiconductor device
US6110213A (en) 1997-11-06 2000-08-29 Vlt Coporation Fabrication rules based automated design and manufacturing system and method
JPH11312881A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 基板の接合方法、及び高周波回路、アンテナ、導波管、線路変換器、線路分岐回路、並びに通信システム
US6247639B1 (en) * 1998-04-29 2001-06-19 Medallion Technology, Llc Fixed-gap solder reflow method
US6166464A (en) 1998-08-24 2000-12-26 International Rectifier Corp. Power module
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6352763B1 (en) 1998-12-23 2002-03-05 3M Innovative Properties Company Curable slurry for forming ceramic microstructures on a substrate using a mold
US6876053B1 (en) * 1999-08-13 2005-04-05 Intel Corporation Isolation structure configurations for modifying stresses in semiconductor devices
US6316737B1 (en) 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
US6549409B1 (en) 2000-08-21 2003-04-15 Vlt Corporation Power converter assembly
JP3805266B2 (ja) * 2002-02-27 2006-08-02 Ｕｈｔ株式会社 セラミック積層体の製造装置
US6543673B2 (en) * 2000-11-06 2003-04-08 Seagate Technology Llc Dissolving shunt connection system for ESD sensitive components
US7443229B1 (en) 2001-04-24 2008-10-28 Picor Corporation Active filtering
US6985341B2 (en) 2001-04-24 2006-01-10 Vlt, Inc. Components having actively controlled circuit elements
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
JP3805273B2 (ja) * 2002-03-29 2006-08-02 Ｕｈｔ株式会社 積層型電子部品の製造装置
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
US20050237663A1 (en) * 2004-04-21 2005-10-27 Riospring, Inc. Insulator with pocket features
GB2418539A (en) * 2004-09-23 2006-03-29 Vetco Gray Controls Ltd Electrical circuit package
US20060086519A1 (en) * 2004-10-26 2006-04-27 Fu-Chi Tsai Casing of an electronic apparatus and manufacturing method for the same
DE102004055511B3 (de) * 2004-11-17 2006-02-09 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
US7646567B2 (en) * 2005-06-28 2010-01-12 Seagate Technology Llc Flex on suspension with a heat-conducting protective layer for reflowing solder interconnects
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
KR20080037848A (ko) * 2006-10-27 2008-05-02 삼성전자주식회사 광차단막을 갖는 반도체 레이저 소자의 제조방법
US7655527B2 (en) * 2006-11-07 2010-02-02 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US7791209B2 (en) * 2008-03-12 2010-09-07 International Business Machines Corporation Method of underfill air vent for flipchip BGA
US20090289097A1 (en) * 2008-05-21 2009-11-26 Weng-Jin Wu Wafer Leveling-Bonding System Using Disposable Foils
EP2296177B1 (en) 2008-06-06 2021-04-14 Mitsubishi Materials Corporation Method for manufacturing a power module substrate
US8242375B2 (en) * 2008-09-18 2012-08-14 United Technologies Corporation Conductive emissions protection
DE102008042449A1 (de) * 2008-09-29 2010-04-01 Robert Bosch Gmbh Radarsensor mit abgeschirmtem Signalstabilisator
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
JP5425461B2 (ja) 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
US8114712B1 (en) 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP2013118407A (ja) * 2013-03-06 2013-06-13 Renesas Electronics Corp 半導体装置の製造方法
DE102015107724B4 (de) * 2015-04-02 2016-12-01 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls
CN112492863B (zh) 2019-09-10 2023-09-26 群光电能科技股份有限公司 绝缘罩固定结构以及防护装置
NL2027068B1 (en) * 2020-12-08 2022-07-07 Stichting Chip Integration Tech Centre Integrated circuit comprising improved die attachment layer

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1127179B (de) * 1959-06-25 1962-04-05 Sulzer Ag Anordnung der Rillen in mindestens einer der zylindrischen Loetflaechen von metallischen Werkstuecken
NL260635A (ja) * 1960-04-25
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3621338A (en) * 1970-01-02 1971-11-16 Fairchild Camera Instr Co Diaphragm-connected, leadless package for semiconductor devices
JPS519459B1 (ja) * 1970-07-23 1976-03-26
US3683241A (en) * 1971-03-08 1972-08-08 Communications Transistor Corp Radio frequency transistor package
US3737729A (en) * 1971-06-14 1973-06-05 Zeltex Inc Electronic package and method of construction
JPS5732503B2 (ja) * 1974-01-22 1982-07-12
US3924943A (en) * 1974-06-11 1975-12-09 Xerox Corp Segmented biased transfer member
US4315175A (en) * 1975-06-30 1982-02-09 General Electric Company Aluminum-to-copper transition member for aluminum wound motors and aluminum wound motor equipped with the same
JPS5211769A (en) * 1975-07-17 1977-01-28 Sony Corp Method of adhering semiconductor proper and semiconductor holder
JPS548462A (en) * 1977-06-21 1979-01-22 Nec Home Electronics Ltd Manufacture for semiconductor
US4218724A (en) * 1978-11-21 1980-08-19 Kaufman Lance R Compact circuit package having improved circuit connectors
FR2447652A1 (fr) * 1979-01-24 1980-08-22 Materiel Telephonique Operateur pour reseau de commutation de donnees numeriques par paquets
US4278990A (en) * 1979-03-19 1981-07-14 General Electric Company Low thermal resistance, low stress semiconductor package
US4417296A (en) * 1979-07-23 1983-11-22 Rca Corp Method of connecting surface mounted packages to a circuit board and the resulting connector
US4531145A (en) * 1980-08-04 1985-07-23 Fine Particle Technology Corporation Method of fabricating complex micro-circuit boards and substrates and substrate
US4994215A (en) * 1980-08-04 1991-02-19 Fine Particle Technology Corp. Method of fabricating complex microcircuit boards, substrates and microcircuits and the substrates and microcircuits
US4400762A (en) * 1980-08-25 1983-08-23 Allen-Bradley Company Edge termination for an electrical circuit device
JPS5753948A (ja) * 1980-09-17 1982-03-31 Toshiba Corp Handotaisoshinomauntohoho
JPS6023906B2 (ja) * 1981-05-18 1985-06-10 松下電器産業株式会社 部品の半田付方法
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
EP0141582B1 (en) * 1983-10-20 1988-09-07 Plessey Overseas Limited Improvements in pyroelectric detectors
JPS60109362U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 多層プリント基板のア−ス構造
JPS60260192A (ja) * 1984-06-06 1985-12-23 富士電機株式会社 混成集積回路の製造方法
DE3442537A1 (de) * 1984-11-22 1986-05-22 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten
JPS61156791A (ja) * 1984-12-28 1986-07-16 株式会社東芝 セラミツクス回路基板
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
JPS61177762A (ja) * 1985-02-01 1986-08-09 Toshiba Corp 半導体装置
JPS6272576A (ja) * 1985-09-26 1987-04-03 株式会社東芝 セラミツクス−金属接合体
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
US4750089A (en) * 1985-11-22 1988-06-07 Texas Instruments Incorporated Circuit board with a chip carrier and mounting structure connected to the chip carrier
WO1987004892A1 (en) * 1986-02-06 1987-08-13 Fujitsu Limited Grounding structure of a metal core printed board
GB2194477A (en) * 1986-08-28 1988-03-09 Stc Plc Solder joint
US4769525A (en) * 1986-09-02 1988-09-06 Hughes Aircraft Company Circuit package attachment apparatus and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
DE3777522D1 (de) * 1986-10-17 1992-04-23 Hitachi Ltd Verfahren zum herstellen einer gemischten struktur fuer halbleiteranordnung.
JPH088155B2 (ja) * 1986-10-31 1996-01-29 ソニー株式会社 螢光管駆動回路
JPS63119242A (ja) * 1986-11-07 1988-05-23 Toshiba Corp 基板
US4740414A (en) * 1986-11-17 1988-04-26 Rockwell International Corporation Ceramic/organic multilayer interconnection board
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
JPS63273398A (ja) * 1987-05-01 1988-11-10 Senju Metal Ind Co Ltd プリント基板のリフロ−はんだ付け方法
FR2620296B1 (fr) * 1987-09-03 1990-01-19 Bendix Electronics Sa Boitier pour circuit electronique
JPH01161892A (ja) * 1987-12-18 1989-06-26 Toshiba Corp セラミックス回路基板およびその製造方法
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
US4990490A (en) * 1988-06-03 1991-02-05 Cps Superconductor Corp. Electrical superconducting ceramic fiber devices
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US4872081A (en) * 1988-10-11 1989-10-03 Pass & Seymour, Inc. Duplex electrical receptacle with voltage surge suppression
JPH02192792A (ja) * 1989-01-20 1990-07-30 Tokyo Electric Co Ltd 低耐熱性電子部品の半田付け方法
US5028987A (en) * 1989-07-03 1991-07-02 General Electric Company High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
US5019941A (en) * 1989-11-03 1991-05-28 Motorola, Inc. Electronic assembly having enhanced heat dissipating capabilities
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US4996116A (en) * 1989-12-21 1991-02-26 General Electric Company Enhanced direct bond structure
JP3011433B2 (ja) * 1990-05-25 2000-02-21 株式会社東芝 セラミックス回路基板の製造方法
JP2881223B2 (ja) * 1990-05-29 1999-04-12 光洋精工株式会社 樹脂製プーリ
JP2504610B2 (ja) * 1990-07-26 1996-06-05 株式会社東芝 電力用半導体装置
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
JP2600516B2 (ja) * 1991-05-23 1997-04-16 三菱電機株式会社 半導体装置
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
DE4126913A1 (de) * 1991-08-14 1993-02-18 Siemens Ag Verfahren zum beloten und montieren von leiterplatten mit bauelementen
JP3422495B2 (ja) * 1991-10-01 2003-06-30 イビデン株式会社 セラミックスｄｂｃ基板の製造方法
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
JP2636602B2 (ja) * 1991-11-05 1997-07-30 三菱電機株式会社 半導体装置
JP3298194B2 (ja) * 1992-05-12 2002-07-02 富士電機株式会社 はんだ付け方法
JPH05347475A (ja) * 1992-06-12 1993-12-27 Fujitsu Ltd ソルダリング装置
JPH05347477A (ja) * 1992-06-15 1993-12-27 Toshiba Chem Corp フレキシブル印刷回路基板用接着剤組成物
FR2692887B1 (fr) * 1992-06-29 1996-11-29 Alsthom Cge Alcatel Procede pour realiser une liaison entre du cuivre et un substrat pour l'electronique de puissance en ceramique non oxyde.
JP2791216B2 (ja) * 1992-07-17 1998-08-27 ヴィエルティー コーポレーション 電気部品用パッケージ、電力損発生部品の取付方法、及び導体端子ピンと回路基板との接続方法
JPH0648851A (ja) * 1992-07-30 1994-02-22 Toshiba Corp セラミックス−金属接合体
US5447267A (en) * 1993-02-08 1995-09-05 Matsushita Electric Industrial Co., Ltd. Method of soldering electronic part using a bond for tacking the electronic part
US5324890A (en) * 1993-09-09 1994-06-28 Delco Electronics Corporation Direct bond copper-output footprint
JP3269235B2 (ja) * 1993-12-28 2002-03-25 松下電器産業株式会社 電子部品
JPH07254781A (ja) * 1994-03-16 1995-10-03 Matsushita Electric Ind Co Ltd 電子部品の実装方法
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US5911356A (en) * 1996-08-19 1999-06-15 Sony Corporation Method for attaching lead parts and shield case to printed circuit board, and method for attaching chip parts, lead parts and shield case to printed circuit board
KR100677005B1 (ko) * 1996-10-31 2007-01-31 라미나 세라믹스, 인크. 전자 집적 회로

Also Published As

Publication number Publication date
US6096981A (en) 2000-08-01
US6159772A (en) 2000-12-12
EP0712153B1 (en) 2001-10-24
DE69523409D1 (de) 2001-11-29
US6119923A (en) 2000-09-19
US5906310A (en) 1999-05-25
US5808358A (en) 1998-09-15
EP0712153A3 (en) 1997-10-08
DE69523409T2 (de) 2002-06-27
EP0712153A2 (en) 1996-05-15
JPH10303542A (ja) 1998-11-13
JPH08321675A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
JP2810007B2 (ja) 電気回路のはんだ付け方法
EP1818979B1 (en) Electronic component and fabrication method thereof
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
TW452896B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CA1108305A (en) Electronic circuit device and method of making the same
US7528460B2 (en) Semiconductor device sealed with electrical insulation sealing member
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US3387365A (en) Method of making electrical connections to a miniature electronic component
EP1168447A2 (en) Multi-layered semiconductor device and method
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
KR20000011194A (ko) 반도체장치와그제조방법
KR100592137B1 (ko) 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치
US4517738A (en) Method for packaging electronic parts
GB2199988A (en) Multi-layer molded plastic ic package
EP0696882A1 (en) Printed circuit board with bi-metallic heat spreader
EP0569705B1 (en) Electronic part assembly
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
US8330049B2 (en) Circuit board module and method of manufacturing the same
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP2600898B2 (ja) 薄型パッケージ装置
JP2001217279A (ja) 高密度実装装置
JPH0650341U (ja) 半導体装置
JPH09153668A (ja) 多層配線基板及び混成集積回路装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees