JP2782804B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2782804B2
JP2782804B2 JP1169504A JP16950489A JP2782804B2 JP 2782804 B2 JP2782804 B2 JP 2782804B2 JP 1169504 A JP1169504 A JP 1169504A JP 16950489 A JP16950489 A JP 16950489A JP 2782804 B2 JP2782804 B2 JP 2782804B2
Authority
JP
Japan
Prior art keywords
metal film
hole
interlayer insulating
insulating film
lower wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1169504A
Other languages
English (en)
Other versions
JPH0334353A (ja
Inventor
浩己 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1169504A priority Critical patent/JP2782804B2/ja
Publication of JPH0334353A publication Critical patent/JPH0334353A/ja
Application granted granted Critical
Publication of JP2782804B2 publication Critical patent/JP2782804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
（従来の技術） 半導体装置の高集積化が進むに伴ない、パターンの一
層の微細化が進み、配線金属膜とスルーホールとの間の
目合せマージンが少くなってきているため、リソグラフ
ィ技術の目合せ精度の要求も益々大きくなって来た。
従来、リソグラフィ工程における目合せずれは、バー
ニアパターンを用いて目視のチェックを行っていた。
〔発明が解決しようとする課題〕
上述した従来の目合せずれのチェックは、人間による
目視のチェックとなっているので、個人差が大きく、時
間がかかるという欠点がある。
〔課題を解決するための手段〕
本発明は、半導体基板上に設けられた電極及び配線
と、該電極及び配線を覆う第１層間絶縁膜と、該第１層
間絶縁膜上に形成された下層配線金属膜と、該下層配線
金属膜を覆う第２層間絶縁膜と、前記下層配線金属膜の
上の第２層間絶縁膜に形成されたコンタクト形成用スル
ーホールと、前記第２層間絶縁膜上に設けられ前記スル
ーホールを介して前記下層配線金属膜と電気的に接続す
る上層配線層を有する半導体装置において、前記下層配
線金属膜の一部に四角形のパターンを設け、この四角形
のパターンに前記スルーホールを形成すると共に、前記
スルーホールの大きさを前記下層配線金属膜のパターン
より目合せずれ許容寸法だけ小さい寸法とすることによ
り、前記電極及び配線と前記上層配線層との間の電気的
導通がある時、前記下層配線金属膜と前記スルーホール
との間に目合わせずれがあると判定することにしたこと
を特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図（ａ），（ｂ）は本発明の一実施例の平面図及
びＡ−Ａ′線断面図である。
半導体基板８上にゲート電極1,層間絶縁膜６を形成
し、下層配線形成用の金属膜を堆積し、例えば２μｍ×
２μｍの正方形にパターンニングして下層配線金属膜２
を形成する。層間絶縁膜７を堆積し、リソグラフィ技術
により１μｍ×１μｍの大きさのスルーホール３を形成
する。この上に上層配線金属膜４を形成する。
このようにすると、目合せマージン５は0.5μｍにな
り、もしリソグラフィ工程において0.5μｍ以上の目合
せずれが生じると、層間絶縁膜６がスルーホールのパタ
ーンニング時にエッチングされるため、上層配線金属膜
４とゲート電極１が短絡し、電気的導通チェックで目合
せずれをチェックすることが出来る。
上記実施例では下層配線金属膜２を正方形にしたが、
横方向または縦方向に長辺を有する矩形に形成し、その
矩形内にスルーホール３を設けても同じ効果が得られ
る。
〔発明の効果〕
以上説明したように、本発明は、電気的導通チェック
を行うことができるような構造にしたので配線とスルー
ホールの目合せずれがチェックできる効果がある。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ′線断面図である。 １……ゲート電極、２……下層配線金属膜、３……スル
ーホール、４……上層配線金属膜、５……目合せマージ
ン、6,7……層間絶縁膜、８……半導体基板。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/64 - 21/66 H01L 21/3205 - 21/3213 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上に設けられた電極及び配線
    と、該電極及び配線を覆う第１層間絶縁膜と、該第１層
    間絶縁膜上に形成された下層配線金属膜と、該下層配線
    金属膜を覆う第２層間絶縁膜と、前記下層配線金属膜の
    上の第２層間絶縁膜に形成されたコンタクト形成用スル
    ーホールと、前記第２層間絶縁膜上に設けられ前記スル
    ーホールを介して前記下層配線金属膜と電気的に接続す
    る上層配線層を有する半導体装置において、前記下層配
    線金属膜の一部に四角形のパターンを設け、この四角形
    のパターンに前記スルーホールを形成すると共に、前記
    スルーホールの大きさを前記下層配線金属膜のパターン
    より目合せずれ許容寸法だけ小さい寸法とすることによ
    り、前記電極及び配線と前記上層配線層との間の電気的
    導通がある時、前記下層配線金属膜と前記スルーホール
    との間に目合わせずれがあると判定することにしたこと
    を特徴とする半導体装置。
JP1169504A 1989-06-29 1989-06-29 半導体装置 Expired - Lifetime JP2782804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1169504A JP2782804B2 (ja) 1989-06-29 1989-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169504A JP2782804B2 (ja) 1989-06-29 1989-06-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH0334353A JPH0334353A (ja) 1991-02-14
JP2782804B2 true JP2782804B2 (ja) 1998-08-06

Family

ID=15887739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169504A Expired - Lifetime JP2782804B2 (ja) 1989-06-29 1989-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2782804B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103497B2 (ja) 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP4630164B2 (ja) 2005-09-20 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置とその設計方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666366B2 (ja) * 1981-06-24 1994-08-24 株式会社日立製作所 半導体集積回路装置の製造方法
JPS60109240A (ja) * 1983-11-18 1985-06-14 Hitachi Ltd 半導体装置およびその製造法
JPS6136951A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0334353A (ja) 1991-02-14

Similar Documents

Publication Publication Date Title
JP3359780B2 (ja) 配線装置
JPH0546984B2 (ja)
JPS60119749A (ja) 多層配線部材
JP2782804B2 (ja) 半導体装置
KR920005338A (ko) 반도체장치 제조방법
JPS5849637Y2 (ja) 厚膜配線板
JP2770390B2 (ja) 半導体装置
JPS6340347A (ja) 半導体集積回路装置
JPH0223004Y2 (ja)
JPH0546274Y2 (ja)
JPH01747A (ja) 半導体装置の製造方法
JPS6347952A (ja) 半導体装置
JPS6235537A (ja) 半導体装置及びその製造方法
JPH0339874U (ja)
JPS6329549A (ja) 多層配線構造
JPS62154758A (ja) 半導体装置とその製造法
JP3114196B2 (ja) 半導体装置
IE39122L (en) Citric acid production
JPH0779137B2 (ja) 半導体装置
JPH0286186A (ja) プリント配線板
JPS6239027A (ja) 半導体装置の製造方法
JPS59188144A (ja) 多層配線の形成法
JPH09232430A (ja) 半導体デバイスの配線形成方法及び配線構造
JPS6435937A (en) Semiconductor device
JPS6130422B2 (ja)