JP2651031B2 - デジタルデータ受信装置 - Google Patents
デジタルデータ受信装置Info
- Publication number
- JP2651031B2 JP2651031B2 JP2023587A JP2358790A JP2651031B2 JP 2651031 B2 JP2651031 B2 JP 2651031B2 JP 2023587 A JP2023587 A JP 2023587A JP 2358790 A JP2358790 A JP 2358790A JP 2651031 B2 JP2651031 B2 JP 2651031B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- differential amplifier
- amplifier circuit
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6933—Offset control of the differential preamplifier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタルデータ受信装置、特に、バーストモ
ードデジタルデータを受信する受信装置に関する。
ードデジタルデータを受信する受信装置に関する。
［従来技術の説明］ コンピュータ間通信及びコンピュータ内通信はしばし
ばバーストモードデータ伝送が特徴的である。従来、連
続的なデータ伝送を意図した交流結合光受信装置が通常
使用されている。しかし、データの符号化によりシステ
ムの複雑さが増し、効率的なデータ伝送速度が減少され
るので好ましくない。一方、バーストモード動作に理想
的に適した高速直流結合受信装置は構成することが困難
である。これは受信されたデータパルスの直流中心の数
ミリボルト（データ信号の最小及び最大の振れの和の半
分）内に論理的な基準電圧VREFレベルを確立することが
必要なためである。
ばバーストモードデータ伝送が特徴的である。従来、連
続的なデータ伝送を意図した交流結合光受信装置が通常
使用されている。しかし、データの符号化によりシステ
ムの複雑さが増し、効率的なデータ伝送速度が減少され
るので好ましくない。一方、バーストモード動作に理想
的に適した高速直流結合受信装置は構成することが困難
である。これは受信されたデータパルスの直流中心の数
ミリボルト（データ信号の最小及び最大の振れの和の半
分）内に論理的な基準電圧VREFレベルを確立することが
必要なためである。
データリンクからのデジタルデータ信号が、直流結合
受信装置のプリアンプ（前置増幅器）により受信される
と、このデジタルデータ信号は論理的な０と１のレベル
の間において、不確実な振幅とゼロでない遷移時間を持
つアナログ型信号に劣化されてしまう。プリアンプ出力
の直流中心は、決定回路がアナログ型信号をきれいなデ
ジタル型複合に復旧させることができるように、この決
定回路の論理しきい値に一致するのが理想的である。プ
リアンプ出力の直流中心がこの論理しきい値に一致しな
いと、決定回路によりパルス幅歪み（PWD）が起こるか
又は論理的遷移を検出することができなくなることがあ
る。このPWDは望ましくない。これはシステムの感度及
び最大帯域幅を減少させるからである。問題は、入力デ
ータの振幅が100以上の倍率で変化し得ることにより更
に複雑化している。
受信装置のプリアンプ（前置増幅器）により受信される
と、このデジタルデータ信号は論理的な０と１のレベル
の間において、不確実な振幅とゼロでない遷移時間を持
つアナログ型信号に劣化されてしまう。プリアンプ出力
の直流中心は、決定回路がアナログ型信号をきれいなデ
ジタル型複合に復旧させることができるように、この決
定回路の論理しきい値に一致するのが理想的である。プ
リアンプ出力の直流中心がこの論理しきい値に一致しな
いと、決定回路によりパルス幅歪み（PWD）が起こるか
又は論理的遷移を検出することができなくなることがあ
る。このPWDは望ましくない。これはシステムの感度及
び最大帯域幅を減少させるからである。問題は、入力デ
ータの振幅が100以上の倍率で変化し得ることにより更
に複雑化している。
かくして、最小化されたPWDと増大した感度を持つ
（バーストモード）デジタルデータ受信装置を設計する
ことが望まれている。
（バーストモード）デジタルデータ受信装置を設計する
ことが望まれている。
（発明の概要） 本発明のバーストモードデジタルデータ受信装置は、
到来バーストデータパケット振幅に調整され、入力デー
タパルスの直流中心にその論理しきい値電圧を自動的に
調整する。本受信装置は、入力バーストデータ信号を受
信する第１入力点と、論理しきい値電圧を設定する電圧
基準回路に接続された第２入力点を有する平衡型の差動
入力トランスインピーダンス回路を有する。電圧基準回
路はトランスインピーダンス回路の出力点及び第２入力
点の両方の間においてフィードバックループに接続され
て、差動入力トランスインピーダンス回路にフィードバ
ック信号を発生し、これにより、本受信装置は、ａ）入
力データが不存在中、及び入力データ信号がそのピーク
振幅値より小さいときの両方の場合に、第１利得値を有
し、及びｂ）入力データ信号のピーク振幅値が達成され
た後所定時間、第１利得値の２倍にほぼ等しい第２利得
値を有することになる。
到来バーストデータパケット振幅に調整され、入力デー
タパルスの直流中心にその論理しきい値電圧を自動的に
調整する。本受信装置は、入力バーストデータ信号を受
信する第１入力点と、論理しきい値電圧を設定する電圧
基準回路に接続された第２入力点を有する平衡型の差動
入力トランスインピーダンス回路を有する。電圧基準回
路はトランスインピーダンス回路の出力点及び第２入力
点の両方の間においてフィードバックループに接続され
て、差動入力トランスインピーダンス回路にフィードバ
ック信号を発生し、これにより、本受信装置は、ａ）入
力データが不存在中、及び入力データ信号がそのピーク
振幅値より小さいときの両方の場合に、第１利得値を有
し、及びｂ）入力データ信号のピーク振幅値が達成され
た後所定時間、第１利得値の２倍にほぼ等しい第２利得
値を有することになる。
この実施例では、電圧基準回路及びトランスインピー
ダンス回路は、ほぼ同一の最大データ伝送速度を有し、
フィードバックループは、トランスインピーダンス回路
の最大データ速度で安定する。結果として、論理的なし
きい値電圧は、到来のバーストデータパケットの開始点
に続く１ビット時間内において、入力データパルスの直
流中心にほぼ等しくなるように調整される。
ダンス回路は、ほぼ同一の最大データ伝送速度を有し、
フィードバックループは、トランスインピーダンス回路
の最大データ速度で安定する。結果として、論理的なし
きい値電圧は、到来のバーストデータパケットの開始点
に続く１ビット時間内において、入力データパルスの直
流中心にほぼ等しくなるように調整される。
［実施例の説明］ 第１図は従来技術の直流結合バーストモード動作光受
信装置を例示する。第１図において、光検出器101は光
波信号100から光検出器101によって受信された光パワー
入力に比例する光入力電流IINを送出する。この電流は
トランスインピーダンス前置増幅器プリアンプ）102に
よって電圧に変換され、そして、「決定」回路103の入
力点に送られる。決定回路103は高利得増幅器又はクロ
ック再生ラッチでもよく、その目的は不確実な振幅を持
つ受信アナログ信号をきれいなデジタルの０又は１に復
旧することである。クロックラッチとして構成された場
合、この決定回路103は分散、パルス幅歪み及びタイミ
ングジッタのような要因から生じる位相雑音を除くよう
に、その出力点における論理遷移のダイミングをし直す
ようにも作用する。決定回路103の他の入力点は論理し
きい値を設定する基準電圧VREFに接続されている。
信装置を例示する。第１図において、光検出器101は光
波信号100から光検出器101によって受信された光パワー
入力に比例する光入力電流IINを送出する。この電流は
トランスインピーダンス前置増幅器プリアンプ）102に
よって電圧に変換され、そして、「決定」回路103の入
力点に送られる。決定回路103は高利得増幅器又はクロ
ック再生ラッチでもよく、その目的は不確実な振幅を持
つ受信アナログ信号をきれいなデジタルの０又は１に復
旧することである。クロックラッチとして構成された場
合、この決定回路103は分散、パルス幅歪み及びタイミ
ングジッタのような要因から生じる位相雑音を除くよう
に、その出力点における論理遷移のダイミングをし直す
ようにも作用する。決定回路103の他の入力点は論理し
きい値を設定する基準電圧VREFに接続されている。
本発明の問題点を第２図ないし第５図に関して説明す
る。これらの図は、第１図の受信装置の場合、互いに異
なる受信信号レベル（例えば、V1,V2及びV3）の直流中
心電圧をVREFがたどらない場合に、結果として生じるPW
Dを示す。
る。これらの図は、第１図の受信装置の場合、互いに異
なる受信信号レベル（例えば、V1,V2及びV3）の直流中
心電圧をVREFがたどらない場合に、結果として生じるPW
Dを示す。
プリアンプの102の出力V0は、理想的な場合は、光入
力電流（光電流）IINの存在又は不存在にそれぞれ応じ
て、VREFの上下に対称的に振れる。この現象は直流中心
電圧がVREFに等しいときであり、この場合、直流中心電
圧は、本明細では、出力信号V0の最小と最大の振れの和
の半分として定義する。この条件は第２図に示してあ
り、この図では、繰り返される010101などのデータシー
ケンスに対する電圧VDが示されている。特に、直流中心
電圧V2がVREFに等しい場合には、出力信号VDはV2を中心
に対称的に振れる。従って、第３図に示した決定回路10
3の出力VDは、論理的な０と１のビット期間は一様な幅
を有する。論理的な０（T2″−T2）と論理的な１（T2−
T2′）のビット幅は等しいので、パルス幅歪み（PWD）
は生じない。
力電流（光電流）IINの存在又は不存在にそれぞれ応じ
て、VREFの上下に対称的に振れる。この現象は直流中心
電圧がVREFに等しいときであり、この場合、直流中心電
圧は、本明細では、出力信号V0の最小と最大の振れの和
の半分として定義する。この条件は第２図に示してあ
り、この図では、繰り返される010101などのデータシー
ケンスに対する電圧VDが示されている。特に、直流中心
電圧V2がVREFに等しい場合には、出力信号VDはV2を中心
に対称的に振れる。従って、第３図に示した決定回路10
3の出力VDは、論理的な０と１のビット期間は一様な幅
を有する。論理的な０（T2″−T2）と論理的な１（T2−
T2′）のビット幅は等しいので、パルス幅歪み（PWD）
は生じない。
しかし、光入力電流IINが非常に小さいとき、第２図
にVOSと示したプリアンプ出力信号の対応電圧の振れは
小さく、プリアンプの出力に結果として生じる直流中心
電圧（第２図のV1）も小さくなる。この様な条件下で
は、VREFは直流中心電圧V1よりも大きくなる。この結
果、第４図に示すように、決定回路の出力VDは幅の拡大
した論理０レベル（T1″−T1）と幅の狭くなった論理レ
ベル（T1−T1′）を有することになる。VDが示すこの非
対称出力は、実際、PWDであって、これはVREFがパルス
の中心に存在しない（即ち、VREFは直流中心電圧V1に等
しくはない）ために生じる。第５図はVREFが直流中心電
圧（例えば、V3）よりも小さいときの影響を示す。これ
が生じるのは入力電流IINが非常に大きく、従って出力V
Dが大きい（第２図のVDLを参照）ときである。決定回路
103の出力VDは狭い幅の論理０（T3″−T3）と広い幅の
論理１（T3−T3′）を示す。第４図と第５図のPWDは望
ましくない。それは、第１図の受信装置の最大データ伝
送速度と感度を減少させるからである。入力電流IINの
変化の振幅としてのPWDを最小にするために、電圧VREF
も対応する量だけ変化しなければならない。
にVOSと示したプリアンプ出力信号の対応電圧の振れは
小さく、プリアンプの出力に結果として生じる直流中心
電圧（第２図のV1）も小さくなる。この様な条件下で
は、VREFは直流中心電圧V1よりも大きくなる。この結
果、第４図に示すように、決定回路の出力VDは幅の拡大
した論理０レベル（T1″−T1）と幅の狭くなった論理レ
ベル（T1−T1′）を有することになる。VDが示すこの非
対称出力は、実際、PWDであって、これはVREFがパルス
の中心に存在しない（即ち、VREFは直流中心電圧V1に等
しくはない）ために生じる。第５図はVREFが直流中心電
圧（例えば、V3）よりも小さいときの影響を示す。これ
が生じるのは入力電流IINが非常に大きく、従って出力V
Dが大きい（第２図のVDLを参照）ときである。決定回路
103の出力VDは狭い幅の論理０（T3″−T3）と広い幅の
論理１（T3−T3′）を示す。第４図と第５図のPWDは望
ましくない。それは、第１図の受信装置の最大データ伝
送速度と感度を減少させるからである。入力電流IINの
変化の振幅としてのPWDを最小にするために、電圧VREF
も対応する量だけ変化しなければならない。
第６図はPWDの感度を減少するように設計された従来
技術の受信装置を示す。第６図では、プリアンプ302を
差動出力構成に変換することによって、決定回路303へ
の差動入力が使用されている。この回路では、プリアン
プ303の出力電圧はＱとであるので、差電圧Ｑ−は
決定回路303の論理状態を決定し、VREFの正確な値は重
要ではない。従って、直流中心電圧に等しくないレベル
のVREFを有することはPWDに対して影響を持たない。し
かし、この試みによれば、光入力電流IINが存在しない
（例えば、論理０の入力）のとき、Ｑとの出力点にお
ける同一の直流電圧は未定義の論理状態に決定回路303
を置くという新しい問題が生じる。従って、光入力が存
在しないとき、決定回路303が十分に定義された論理０
の状態にあることを保証するために十分大きな「論理０
のオフセット」が入力点に確立されしなければならな
い。要求されたLZO（Logic Zerc Offset）の大きさは、
最大ビット速度及び最大許容可能PWDで決定回路303の入
力感度に基づいて選定される。
技術の受信装置を示す。第６図では、プリアンプ302を
差動出力構成に変換することによって、決定回路303へ
の差動入力が使用されている。この回路では、プリアン
プ303の出力電圧はＱとであるので、差電圧Ｑ−は
決定回路303の論理状態を決定し、VREFの正確な値は重
要ではない。従って、直流中心電圧に等しくないレベル
のVREFを有することはPWDに対して影響を持たない。し
かし、この試みによれば、光入力電流IINが存在しない
（例えば、論理０の入力）のとき、Ｑとの出力点にお
ける同一の直流電圧は未定義の論理状態に決定回路303
を置くという新しい問題が生じる。従って、光入力が存
在しないとき、決定回路303が十分に定義された論理０
の状態にあることを保証するために十分大きな「論理０
のオフセット」が入力点に確立されしなければならな
い。要求されたLZO（Logic Zerc Offset）の大きさは、
最大ビット速度及び最大許容可能PWDで決定回路303の入
力感度に基づいて選定される。
第７図には、実際の立ち上がり及び立ち下がり時間を
持つ0101010などの入力データシーケンスに応答する時
間関数としてプリアンプ302のＱとの相補出力が示さ
れている。理想的な場合には、LZOがプリアンプ302の出
力の振れの正確に1/2となるように選定されている場
合、決定回路303により出力される論理的な０と論理的
な１のパルスの幅は第８図に示したように等しく、PWD
は存在しない。しかし、第９図は、入力電流IINが２倍
になると、プリアンプ302の出力の振れは振幅が２倍に
なるが、LZOは前のレベルに固定されたままであること
を示す。従って、論理的な１のパルスの幅は第10図に示
したように論理的な０のそれよりも大きくなり、PWDは
大きくなる。実際、2xLZO以外のどのプリアンプ302の出
力振幅の振れについてもPWDは存在することになる。
持つ0101010などの入力データシーケンスに応答する時
間関数としてプリアンプ302のＱとの相補出力が示さ
れている。理想的な場合には、LZOがプリアンプ302の出
力の振れの正確に1/2となるように選定されている場
合、決定回路303により出力される論理的な０と論理的
な１のパルスの幅は第８図に示したように等しく、PWD
は存在しない。しかし、第９図は、入力電流IINが２倍
になると、プリアンプ302の出力の振れは振幅が２倍に
なるが、LZOは前のレベルに固定されたままであること
を示す。従って、論理的な１のパルスの幅は第10図に示
したように論理的な０のそれよりも大きくなり、PWDは
大きくなる。実際、2xLZO以外のどのプリアンプ302の出
力振幅の振れについてもPWDは存在することになる。
更に、入力電流IINの振幅が増大するに従って、PWDは
増大して、ついに立ち上がり及び立ち下がりの時間によ
り決定されるある入力レベルでは、論理０のパルスはま
ったく消滅する。この理由は、１（複数）の長いシーケ
ンスにより差動出力が単一の論理１の場合の電圧よりも
大きな電圧に移り、単一の０のパルスが論理状態の反転
を起こすに不十分な時間しかが残されないからである。
最小のPWDを別の表現で示すと（第７図から）、（Ｑ−
）０＝−（Ｑ−）１となる。
増大して、ついに立ち上がり及び立ち下がりの時間によ
り決定されるある入力レベルでは、論理０のパルスはま
ったく消滅する。この理由は、１（複数）の長いシーケ
ンスにより差動出力が単一の論理１の場合の電圧よりも
大きな電圧に移り、単一の０のパルスが論理状態の反転
を起こすに不十分な時間しかが残されないからである。
最小のPWDを別の表現で示すと（第７図から）、（Ｑ−
）０＝−（Ｑ−）１となる。
従って、第１図及び第６図の従来技術の直流結合受信
回路は、望ましくない量のPWDを示さずには大きな動的
範囲を持つ入力信号を検出することができなかった。
回路は、望ましくない量のPWDを示さずには大きな動的
範囲を持つ入力信号を検出することができなかった。
本発明の適応電圧基準回路は、入力データパケットの
振幅を測定し、その到着時の数ナノビット秒内において
（本実施例の場合）論理しき値電圧を入力信号の直流中
心電圧に自動的に調整する。従って、PWDは最小化さ
れ、システムの全感度は最大化される。
振幅を測定し、その到着時の数ナノビット秒内において
（本実施例の場合）論理しき値電圧を入力信号の直流中
心電圧に自動的に調整する。従って、PWDは最小化さ
れ、システムの全感度は最大化される。
本発明は第11図に示してあるが、この第11図では、受
信装置500は２つの回路ユニット501と502を有してい
る。第１の回路ユニット501は、例示的にはフィードバ
ック抵抗ZTにより決定されるZTの公称トランスインピー
ダンス値を持つ公知の差動入力／出力トランスインピー
ダンス増幅器である。第２の回路ユニット502は第１の
回路ユニット501用の論理しきい値電圧を設定する基準
電圧VREFを発生するピーク検出器として例示的に構成さ
れた電圧基準回路である。以下、電圧基準回路（器）50
2とピーク検出回路（器）502なる用語が相互に交換可能
に使用されている。ピーク検出器502は差動増幅器A2、
阻止トランジスタTX、ピーク電圧保持コンデンサCPD及
びバッファトランジスタTYを有している。
信装置500は２つの回路ユニット501と502を有してい
る。第１の回路ユニット501は、例示的にはフィードバ
ック抵抗ZTにより決定されるZTの公称トランスインピー
ダンス値を持つ公知の差動入力／出力トランスインピー
ダンス増幅器である。第２の回路ユニット502は第１の
回路ユニット501用の論理しきい値電圧を設定する基準
電圧VREFを発生するピーク検出器として例示的に構成さ
れた電圧基準回路である。以下、電圧基準回路（器）50
2とピーク検出回路（器）502なる用語が相互に交換可能
に使用されている。ピーク検出器502は差動増幅器A2、
阻止トランジスタTX、ピーク電圧保持コンデンサCPD及
びバッファトランジスタTYを有している。
ピーク検出器502はトランスインピーダンス増幅器A1
の正の出力リード線（▲Ｖ− ０▼）に接続された差動増
幅器A2の正の入力点と、トランスインピーダンス増幅器
A1の負の入力点に接続された抵抗ZT1（ZT1＝ZT）に接続
された出力503とを有している。この接続によりトラン
スインピーダンス増幅器A1のリード線（▲Ｖ− ０▼）の
電圧からリード線503の基準直流電圧を発生する負帰還
ループが形成される。差動増幅器A2とトランジスタTX、
TYを有する他の帰還ループ504はピーク検出器502の電圧
利得を制御する。
の正の出力リード線（▲Ｖ− ０▼）に接続された差動増
幅器A2の正の入力点と、トランスインピーダンス増幅器
A1の負の入力点に接続された抵抗ZT1（ZT1＝ZT）に接続
された出力503とを有している。この接続によりトラン
スインピーダンス増幅器A1のリード線（▲Ｖ− ０▼）の
電圧からリード線503の基準直流電圧を発生する負帰還
ループが形成される。差動増幅器A2とトランジスタTX、
TYを有する他の帰還ループ504はピーク検出器502の電圧
利得を制御する。
本発明の動作はピーク検出器502の接続の結果として
トランスインピーダンス増幅器A1の差動伝達関数を解析
することにより十分に理解される。
トランスインピーダンス増幅器A1の差動伝達関数を解析
することにより十分に理解される。
トランスインピーダンス増幅器A1については、低周波
差動伝達関数はΔV0＝▲Ｖ− ０▼−▲Ｖ− ０▼＝＋ZTI
INである。ここで、IINは入力電流である。
差動伝達関数はΔV0＝▲Ｖ− ０▼−▲Ｖ− ０▼＝＋ZTI
INである。ここで、IINは入力電流である。
ピーク検出器502はトランスインピーダンス増幅器A1
の出力の１つだけをサンプルし、従って、シングルエン
ド伝達関数ΔV0＝ZTIIN/2のピーク値を記憶する。かく
して、ピークの差動信号の振れの正確に1/2に等しい振
幅を持つVREFがピーク検出器502から発生して、トラン
スインピーダンス増幅器A1の負の入力点に加えられる。
本発明の好適な実施例は差動増幅器（即ちA1）の固有の
信号分割特性を利用して入力信号振幅で理想的に調整さ
れるVREFを発生する。
の出力の１つだけをサンプルし、従って、シングルエン
ド伝達関数ΔV0＝ZTIIN/2のピーク値を記憶する。かく
して、ピークの差動信号の振れの正確に1/2に等しい振
幅を持つVREFがピーク検出器502から発生して、トラン
スインピーダンス増幅器A1の負の入力点に加えられる。
本発明の好適な実施例は差動増幅器（即ちA1）の固有の
信号分割特性を利用して入力信号振幅で理想的に調整さ
れるVREFを発生する。
回路の動作をよりよく理解するために次の一連の事象
を考える。時間Ｔ＝０ではデータは存在せず、従って、
IIN＝０と仮定する。ピーク検出器502のコンデンサCPD
は放電されている。データバーストが到着すると、Δ▲
Ｖ+ 0▼＝−Δ▲Ｖ- 0▼の条件で、第11図の回路の伝達式
はΔV0＝IINZT/2である。（ここで「Δ」はデータバー
ストの到着後の電圧レベルの変化を意味する。）ピーク
検出器の差動増幅器A2は、この増幅器の＋と−のノード
の電圧が等しくなるまでコンデンサCPDを充電する。TX
とTYのターンオン電圧のオフセット（VBE）は差動増幅
器A2のオープンループ利得に比例した比率で振幅が減少
される。IINZT/2に比例するコンデンサCPDに蓄えられた
電圧は、所望のVREFに等しい。
を考える。時間Ｔ＝０ではデータは存在せず、従って、
IIN＝０と仮定する。ピーク検出器502のコンデンサCPD
は放電されている。データバーストが到着すると、Δ▲
Ｖ+ 0▼＝−Δ▲Ｖ- 0▼の条件で、第11図の回路の伝達式
はΔV0＝IINZT/2である。（ここで「Δ」はデータバー
ストの到着後の電圧レベルの変化を意味する。）ピーク
検出器の差動増幅器A2は、この増幅器の＋と−のノード
の電圧が等しくなるまでコンデンサCPDを充電する。TX
とTYのターンオン電圧のオフセット（VBE）は差動増幅
器A2のオープンループ利得に比例した比率で振幅が減少
される。IINZT/2に比例するコンデンサCPDに蓄えられた
電圧は、所望のVREFに等しい。
あるいは、決定回路の機能（即ち、第１図の回路103
により行われる機能）が差動入力のトランスインピーダ
ンス増幅器501に組み込まれており、そして、基準しき
い値電圧（即ち、第１図のVREF）が入力電流IINの中間
点に等しい基準直流電流を抵抗ZT1を介して確立すると
いうように本発明を概念的に理解してもよい。かくし
て、ピーク検出器502は、直流中心電圧に等しい直流基
準電圧VREFをリード線503に動的に発生する。これによ
り、確実に、IINは基準電流VREF/ZT1を中心に対称的に
変化し、従って、V2＝VREFの場合第２図２ないし第５図
に述べた方法に似た方法でPWDが最小にされる。かくし
て、入力電流IINが増加するとき、VREFは増加し、IINが
減少するとき、VREFは減少する。これにより、受信装置
500は（低IINの場合）改良された感度と大きな動的入力
範囲（高IIN対低IINの比）を有することができる。
により行われる機能）が差動入力のトランスインピーダ
ンス増幅器501に組み込まれており、そして、基準しき
い値電圧（即ち、第１図のVREF）が入力電流IINの中間
点に等しい基準直流電流を抵抗ZT1を介して確立すると
いうように本発明を概念的に理解してもよい。かくし
て、ピーク検出器502は、直流中心電圧に等しい直流基
準電圧VREFをリード線503に動的に発生する。これによ
り、確実に、IINは基準電流VREF/ZT1を中心に対称的に
変化し、従って、V2＝VREFの場合第２図２ないし第５図
に述べた方法に似た方法でPWDが最小にされる。かくし
て、入力電流IINが増加するとき、VREFは増加し、IINが
減少するとき、VREFは減少する。これにより、受信装置
500は（低IINの場合）改良された感度と大きな動的入力
範囲（高IIN対低IINの比）を有することができる。
データバーストが通過すると、ピーク検出器502のコ
ンデンサCPDに蓄えられた電圧はバッファトランジスタT
Yのベース電流の振幅により決定される放電速度で減衰
する。このことは、受信装置500の周波数応答特性が３
つの領域に小分割できるということを示唆する。第１
の、低周波数領域では、ピーク検出器502のコンデンサ
ＣPDは開回路により近似されるので、ピーク検出器502
は単に利得１の増幅器となり、全小信号利得関数はΔV0
＝IINZTとなる。第２の、高周波数領域では、ピーク検
出器502のコンデンサCPDは入力電流IINの振幅の半分に
比例する一定値まで充電され、そして、小信号利得関数
はΔV0＝＋2IINZTとなる。第３の、更に高周波領域で
は、利得関数は、トランスインピーダンス増幅器A1の利
得により（大体）割り算されたトランスインピーダンス
増幅器A1の正の入力点における容量とZTの積により決定
される支配的な極でロールオフする。問題の低周波数領
域および高周波数領域におけるトランスインピーダンス
増幅器A1のトランスインピーダンスの詳細な解析は後述
する。
ンデンサCPDに蓄えられた電圧はバッファトランジスタT
Yのベース電流の振幅により決定される放電速度で減衰
する。このことは、受信装置500の周波数応答特性が３
つの領域に小分割できるということを示唆する。第１
の、低周波数領域では、ピーク検出器502のコンデンサ
ＣPDは開回路により近似されるので、ピーク検出器502
は単に利得１の増幅器となり、全小信号利得関数はΔV0
＝IINZTとなる。第２の、高周波数領域では、ピーク検
出器502のコンデンサCPDは入力電流IINの振幅の半分に
比例する一定値まで充電され、そして、小信号利得関数
はΔV0＝＋2IINZTとなる。第３の、更に高周波領域で
は、利得関数は、トランスインピーダンス増幅器A1の利
得により（大体）割り算されたトランスインピーダンス
増幅器A1の正の入力点における容量とZTの積により決定
される支配的な極でロールオフする。問題の低周波数領
域および高周波数領域におけるトランスインピーダンス
増幅器A1のトランスインピーダンスの詳細な解析は後述
する。
２つの要件が、受信装置500に付加される。まず、
「冷えた」（cold停止している）システムがバーストの
データの第２ビットに間に合って「暖かい」（warm立ち
上げ）状態に移ることができるように、ピーク検出器50
2のコンデンサＣPD迅速に（理想的には、単一の１のパ
ルスの幅に匹敵する時間内に）充電されなければならな
い。200Mb/sのデータ伝達速度では、これにより、パル
ス増幅情報の獲得には5nsが与えられる。第２に、出力
ΔV0は数ミリボルト位の大きさなので、全ての回路オフ
セットは一次オーダまで自己相殺されなければならな
い。これらの要件を満足するために、トランスインピー
ダンス増幅器A1と差動増幅器A2は、好適な実施例ではほ
ぼ同一の動作特性（即ち、A1およびA2が互いに「双子」
である）を持つように設計されている。どの与えられた
データ速度の場合にも、トランスインピーダンス増幅器
A1はそのデータ速度を満足させる十分な帯域幅を持つよ
うに設計されなければならない。従って、トランスイン
ピーダンス増幅器A1の双子としの増幅器A2を選択するこ
とによって、差動増幅器A2は単一のビット期間に（CPD
が大きすぎない場合）振幅サンプリング機能を果たすに
十分な帯域幅を本来確実に有する。更に、増幅器A2（本
明細書では、TXとTYを含むように定義した）はトランス
インピーダンス増幅器A1の双子であるので、A2内の大部
分の構造的なオフセット（例えば、トランジスタVBEの
降下）はトランスインピーダンス増幅器A1内の同一のオ
フセットにより一次オーダまで平衡化される。小さな残
留オフセットは更に差動増幅器A2を巡るフィードバック
により減少される。かくして、要素の不整合はIC製造技
術で制御することができる場合、高速、高精度パルス振
幅の獲得が保証される。
「冷えた」（cold停止している）システムがバーストの
データの第２ビットに間に合って「暖かい」（warm立ち
上げ）状態に移ることができるように、ピーク検出器50
2のコンデンサＣPD迅速に（理想的には、単一の１のパ
ルスの幅に匹敵する時間内に）充電されなければならな
い。200Mb/sのデータ伝達速度では、これにより、パル
ス増幅情報の獲得には5nsが与えられる。第２に、出力
ΔV0は数ミリボルト位の大きさなので、全ての回路オフ
セットは一次オーダまで自己相殺されなければならな
い。これらの要件を満足するために、トランスインピー
ダンス増幅器A1と差動増幅器A2は、好適な実施例ではほ
ぼ同一の動作特性（即ち、A1およびA2が互いに「双子」
である）を持つように設計されている。どの与えられた
データ速度の場合にも、トランスインピーダンス増幅器
A1はそのデータ速度を満足させる十分な帯域幅を持つよ
うに設計されなければならない。従って、トランスイン
ピーダンス増幅器A1の双子としの増幅器A2を選択するこ
とによって、差動増幅器A2は単一のビット期間に（CPD
が大きすぎない場合）振幅サンプリング機能を果たすに
十分な帯域幅を本来確実に有する。更に、増幅器A2（本
明細書では、TXとTYを含むように定義した）はトランス
インピーダンス増幅器A1の双子であるので、A2内の大部
分の構造的なオフセット（例えば、トランジスタVBEの
降下）はトランスインピーダンス増幅器A1内の同一のオ
フセットにより一次オーダまで平衡化される。小さな残
留オフセットは更に差動増幅器A2を巡るフィードバック
により減少される。かくして、要素の不整合はIC製造技
術で制御することができる場合、高速、高精度パルス振
幅の獲得が保証される。
次に、問題の低周波領域及び高周波領域における第11
図の受信装置500の動作モードについて述べる。
図の受信装置500の動作モードについて述べる。
（１）低周波、即ち、データバーストの開始時におい
て：ピーク検出器502の差動増幅器A2は利得１のフィー
ドバック増幅器として単に差動する。
て：ピーク検出器502の差動増幅器A2は利得１のフィー
ドバック増幅器として単に差動する。
（２）高周波：ピーク検出器502の差動増幅器A2はデー
タ振幅をサンプリングして、トランスインピーダンス増
幅器A1の負の入力端子に「基準」電圧のみを提供する。
タ振幅をサンプリングして、トランスインピーダンス増
幅器A1の負の入力端子に「基準」電圧のみを提供する。
モード１の動作 モード１の動作中（低周波又はピーク検出中）、ピー
ク検出器502の差動増幅器A2は利得１の増幅器のように
動作する。これは、本明細書で、コンデンサCPDの放電
及び充電によりピーク検出回路502が増幅器501のＱ出力
を辿ることができる場合の周波数を意味する「低」が定
義されるからである。次式はモード１中での回路動作を
定義する： 及び ここでVoffsetは固有の増幅器のオフセット電圧であ
り、Ｇはトランスインピーダンス増幅器A1の電圧利得で
ある（Ｇ＞＞０）。
ク検出器502の差動増幅器A2は利得１の増幅器のように
動作する。これは、本明細書で、コンデンサCPDの放電
及び充電によりピーク検出回路502が増幅器501のＱ出力
を辿ることができる場合の周波数を意味する「低」が定
義されるからである。次式はモード１中での回路動作を
定義する： 及び ここでVoffsetは固有の増幅器のオフセット電圧であ
り、Ｇはトランスインピーダンス増幅器A1の電圧利得で
ある（Ｇ＞＞０）。
（Ａ）入力光電流が存在しない、即ち、IIN＝０と仮定
すると、式（１）と（２）を式（３）に代入し、次の式
を得る、 それ故、受信装置500は改良された感度又は精度を有す
る。これは、受信装置500がトランスインピーダンス増
幅器A1のオープンループ利得Ｇにより固有の電圧オフセ
ットを減少するからである。従って、次の解析では、V
offsetを無視する。
すると、式（１）と（２）を式（３）に代入し、次の式
を得る、 それ故、受信装置500は改良された感度又は精度を有す
る。これは、受信装置500がトランスインピーダンス増
幅器A1のオープンループ利得Ｇにより固有の電圧オフセ
ットを減少するからである。従って、次の解析では、V
offsetを無視する。
（Ｂ）データバーストの開始点において、電流IINは０
ではない。従って、式（１）と（２）を式（３）に代入
すると、 ΔV0＝Ｇ（−ΔV0＋IINZT） これを解くと、 データパルスが存在している場合（IIN≠０）、即ち、
論理１の信号のとき及びデータパルスが存在しない（I
IN＝０）、即ち、論理０の信号のときの出力電圧の差は
式（５）−（４）、即ち である。
ではない。従って、式（１）と（２）を式（３）に代入
すると、 ΔV0＝Ｇ（−ΔV0＋IINZT） これを解くと、 データパルスが存在している場合（IIN≠０）、即ち、
論理１の信号のとき及びデータパルスが存在しない（I
IN＝０）、即ち、論理０の信号のときの出力電圧の差は
式（５）−（４）、即ち である。
かくして、低周波差動トランスインピーダンスは次の
式により与えられる。
式により与えられる。
モード２の動作 モード２の動作中は（高周波：ピーク検出器が一定の
「基準」レベルまで充電された）、ＶIN＝ピーク検出器
の差動増幅回路A2により出力されたVREFである。VREFは
次のように計算される： データパルスが存在しない場合（IIN＝０）、式
（４）から前に計算されたように 前に述べたように、解析を簡単にするためにVoffsetは
小さく、その影響は無視される。かくして、式（４）は
ΔV0０となる、即ち、 データが存在しない場合の直流出力電圧（８） 対応的に 光電流ＩINの存在の有無に関わらず式（９）は常に成立
つ。これは差動増幅器A1の出力段階における電流の保存
のためである。
「基準」レベルまで充電された）、ＶIN＝ピーク検出器
の差動増幅回路A2により出力されたVREFである。VREFは
次のように計算される： データパルスが存在しない場合（IIN＝０）、式
（４）から前に計算されたように 前に述べたように、解析を簡単にするためにVoffsetは
小さく、その影響は無視される。かくして、式（４）は
ΔV0０となる、即ち、 データが存在しない場合の直流出力電圧（８） 対応的に 光電流ＩINの存在の有無に関わらず式（９）は常に成立
つ。これは差動増幅器A1の出力段階における電流の保存
のためである。
つぎに定義により、VREFは、電流パルスが存在すると
きの▲V+ 0▼のピーク値である。即ち、 式（５） を式（９） に加えてこれを▲V+ 0▼（ピーク）について解くと、 ＶREFが計算されると、データが存在する場合及びしな
い場合（それぞれIIN≠０及びIIN＝０、）のΔV0の計算
に進むことができる。
きの▲V+ 0▼のピーク値である。即ち、 式（５） を式（９） に加えてこれを▲V+ 0▼（ピーク）について解くと、 ＶREFが計算されると、データが存在する場合及びしな
い場合（それぞれIIN≠０及びIIN＝０、）のΔV0の計算
に進むことができる。
（Ｃ）電流パルスIINが存在し、又Voffsetを無視し、式
（３）、（11）及び を用いると、 又、 従って、 ▲Ｖ- 0▼について式（13）を式（12）に代入すると、 （Ｄ）電流パルスが消滅すると（IIN＝０）、ＶREFはピ
ーク検出器のために変化しない（高周波の場合）。従っ
て、 高周波の場合、データパルスが存在するとき（IIN≠
０）とデータパルスが存在しないとき（IIN＝０）の出
力電圧の差は 高周波差動トランスインピーダンスは、従って、 従って、開ループ利得「Ｇ」が大の場合（＞＞２）の高
周波利得対低周波利得の比は 要約すると、受信装置500は次の特性を有する： I.電流パルスが存在しない場合、即ち直流では、本来の
オフセットはトランスインピーダンス増幅器A1の開ルー
プ利得Ｇにより大いに減少される（式（４））。
（３）、（11）及び を用いると、 又、 従って、 ▲Ｖ- 0▼について式（13）を式（12）に代入すると、 （Ｄ）電流パルスが消滅すると（IIN＝０）、ＶREFはピ
ーク検出器のために変化しない（高周波の場合）。従っ
て、 高周波の場合、データパルスが存在するとき（IIN≠
０）とデータパルスが存在しないとき（IIN＝０）の出
力電圧の差は 高周波差動トランスインピーダンスは、従って、 従って、開ループ利得「Ｇ」が大の場合（＞＞２）の高
周波利得対低周波利得の比は 要約すると、受信装置500は次の特性を有する： I.電流パルスが存在しない場合、即ち直流では、本来の
オフセットはトランスインピーダンス増幅器A1の開ルー
プ利得Ｇにより大いに減少される（式（４））。
II.低周波（直流まで）又は、データバーストの開始点
においては、差動トランスインピーダンス（式（７））
は次の式に等しい III.高周波では、データバーストの最初のデータパルス
のピークの後では差動トランスインピーダンスは（式
（17）から）次の式に等しい IV.受信装置500はデータバースト中次の関係が存在する
ように自己調整する： ΔV0（パルスが存在）−ΔV0（パルスの不存在）
（Ｇ＞＞１のとき）。
においては、差動トランスインピーダンス（式（７））
は次の式に等しい III.高周波では、データバーストの最初のデータパルス
のピークの後では差動トランスインピーダンスは（式
（17）から）次の式に等しい IV.受信装置500はデータバースト中次の関係が存在する
ように自己調整する： ΔV0（パルスが存在）−ΔV0（パルスの不存在）
（Ｇ＞＞１のとき）。
第７図に示し、そして、前に述べたように、これは最
小のパルス幅歪み（PWD）の必要な条件である。即ち、 （Ｑ−）０＝−（Ｑ−）１。
小のパルス幅歪み（PWD）の必要な条件である。即ち、 （Ｑ−）０＝−（Ｑ−）１。
特定実施例 本発明の詳細な実施例を第12図に示す。第12図を第11
図と共に説明する。第11図のトランスインピーダンス増
幅器A1は差動対Q1−Q2、フォロワー／レベルシフト段Q3
−Q4、Q5−Q6、及び電流源Q7−Q9から構成されている。
トランスインピーダンス抵抗TTとTT1はそれぞれR2とR3
である。抵抗R5、R6及びR7はバイアス電流抵抗であり、
抵抗R1とR4は利得設定抵抗である。Q1、Q3及びQ4は共
に、従来のシングルエンド型のトランスインピーダンス
増幅器を有しており、Q2、Q5及びQ6は他のシングルエン
ド型のトランスインピーダンス増幅器を有している。ト
ランスインピーダンス増幅器A1は差動増幅構成にQ1とQ2
のエミッタで共に結合された上記の２つのシングルエン
ド型のトランスインピーダンス増幅器よりなる。
図と共に説明する。第11図のトランスインピーダンス増
幅器A1は差動対Q1−Q2、フォロワー／レベルシフト段Q3
−Q4、Q5−Q6、及び電流源Q7−Q9から構成されている。
トランスインピーダンス抵抗TTとTT1はそれぞれR2とR3
である。抵抗R5、R6及びR7はバイアス電流抵抗であり、
抵抗R1とR4は利得設定抵抗である。Q1、Q3及びQ4は共
に、従来のシングルエンド型のトランスインピーダンス
増幅器を有しており、Q2、Q5及びQ6は他のシングルエン
ド型のトランスインピーダンス増幅器を有している。ト
ランスインピーダンス増幅器A1は差動増幅構成にQ1とQ2
のエミッタで共に結合された上記の２つのシングルエン
ド型のトランスインピーダンス増幅器よりなる。
第11図のピーク検出器502の差動増幅器A2はトランス
インピーダンス増幅器A1の「双子」である。第11図の差
動増幅器A2はトランジスタQ16〜Q21を有し、そのバイア
ス電流抵抗（R18、R19）と利得設定抵抗（R16、R17）は
A1のそれらと整合している。第11図のトランジスタTXと
TYそれぞれ第12図のトランジスタQ19とQ20である。ピー
ク検出器502のコンデンサCPDは２つの機能を果たす。即
ち、それは前に記載したようにサンプリングされた入力
パルス振幅を記憶し、そして、ピーク検出器502のフィ
ードバックループにおける「低周波」支配ノードをも確
立し、かくして、回路を安定化する。尚、双子の整合増
幅器の概念は（A1のQ8又はQ9に対応する）Q19のエミッ
タにおける電流源トランジスタを省略することにより得
られる。CPDの放電時間の延長を助けながら、それはQ19
とQ3（又はQ5）との間のベース−エミッタ電圧にオフセ
ットを導入することをも行う。これは差動増幅器A2の利
得が本受信装置のために要求されるレベルまで減少する
入力参照オフセット電流に相当する。R3と並列配置の分
路コンデンサC1はQ2のベースにおける極を平衡させるよ
うに０を加えることによって受信装置500の遷移応答を
改善する。電圧VBIASは抵抗R5、R6、R7、R18及びR19を
用いてトランジスタのバイアス電流を設定する。
インピーダンス増幅器A1の「双子」である。第11図の差
動増幅器A2はトランジスタQ16〜Q21を有し、そのバイア
ス電流抵抗（R18、R19）と利得設定抵抗（R16、R17）は
A1のそれらと整合している。第11図のトランジスタTXと
TYそれぞれ第12図のトランジスタQ19とQ20である。ピー
ク検出器502のコンデンサCPDは２つの機能を果たす。即
ち、それは前に記載したようにサンプリングされた入力
パルス振幅を記憶し、そして、ピーク検出器502のフィ
ードバックループにおける「低周波」支配ノードをも確
立し、かくして、回路を安定化する。尚、双子の整合増
幅器の概念は（A1のQ8又はQ9に対応する）Q19のエミッ
タにおける電流源トランジスタを省略することにより得
られる。CPDの放電時間の延長を助けながら、それはQ19
とQ3（又はQ5）との間のベース−エミッタ電圧にオフセ
ットを導入することをも行う。これは差動増幅器A2の利
得が本受信装置のために要求されるレベルまで減少する
入力参照オフセット電流に相当する。R3と並列配置の分
路コンデンサC1はQ2のベースにおける極を平衡させるよ
うに０を加えることによって受信装置500の遷移応答を
改善する。電圧VBIASは抵抗R5、R6、R7、R18及びR19を
用いてトランジスタのバイアス電流を設定する。
トランスインピーダンス増幅器A1と差動増幅器A2は各
々エミッタ結合論理（ECL）ゲートに似た回路構成を有
している。したがって、A1とA2のフィードバック結合は
２ゲート遅延回路に等価であり、トランスインピーダン
スA1と差動増幅器A2は同等の帯域幅を有する。更に、こ
のようなフィードバック回路は便宜上いずれかの増幅器
のみの帯域幅に近い帯域幅で単一で支配的なノードコン
デンサ（CPD）により安定化される。トランスインピー
ダンス増幅器A1の最大データ速度で単一の論理パルスの
期間にほぼ似た時間内で論理パルスの直流中心にVREFを
設定可能にするのはこの構成である。
々エミッタ結合論理（ECL）ゲートに似た回路構成を有
している。したがって、A1とA2のフィードバック結合は
２ゲート遅延回路に等価であり、トランスインピーダン
スA1と差動増幅器A2は同等の帯域幅を有する。更に、こ
のようなフィードバック回路は便宜上いずれかの増幅器
のみの帯域幅に近い帯域幅で単一で支配的なノードコン
デンサ（CPD）により安定化される。トランスインピー
ダンス増幅器A1の最大データ速度で単一の論理パルスの
期間にほぼ似た時間内で論理パルスの直流中心にVREFを
設定可能にするのはこの構成である。
他の構成では、差動増幅器A2の利得段の数は増加して
もよい。これはA2の全利得を増加し、それによって更
に、電圧オフセットとピーク検出器502のコンデンサ充
電時間を減少させるという利点がある。しかしながら、
結合されたトランスインピーダンスとVREF回路のフィー
ドバックループの安定化を確保するためには更に付加的
な安定化方法が要求される可能性がある。
もよい。これはA2の全利得を増加し、それによって更
に、電圧オフセットとピーク検出器502のコンデンサ充
電時間を減少させるという利点がある。しかしながら、
結合されたトランスインピーダンスとVREF回路のフィー
ドバックループの安定化を確保するためには更に付加的
な安定化方法が要求される可能性がある。
差動増幅器501とピーク検出器502の組み合わせに関す
る低周波伝達関数は次式により与えられる。
る低周波伝達関数は次式により与えられる。
そして、「高周波」伝達関数は次の式により与えられ
る トランスインピーダンス増幅器A1の利得Ｇは次の式によ
り与えられる。
る トランスインピーダンス増幅器A1の利得Ｇは次の式によ
り与えられる。
これらの式で、V1＝kT/qで、I0は差動入力段（Q1、Q
2）のバイアス電流であり、及びR2は前に述べたトラン
スインピーダンスZ1に相当する。又R1＝R4及びR2＝R3を
も要件とした。項βはトランジスタQ1とQ2の電流利得で
ある。低周波伝達関数はピーク検出器502の振幅追従特
性を定義し、一方、高周波伝達関数はピーク検出器502
がVREF、即ち、基準電圧の振幅の半分まで充電されたと
きの正味のトランスインピーダンスを示す。
2）のバイアス電流であり、及びR2は前に述べたトラン
スインピーダンスZ1に相当する。又R1＝R4及びR2＝R3を
も要件とした。項βはトランジスタQ1とQ2の電流利得で
ある。低周波伝達関数はピーク検出器502の振幅追従特
性を定義し、一方、高周波伝達関数はピーク検出器502
がVREF、即ち、基準電圧の振幅の半分まで充電されたと
きの正味のトランスインピーダンスを示す。
前に述べたように、データが存在しない場合、決定回
路が十分に定義された論理０の状態にあるということを
保証するために、増幅器の出力には公知のオフセットが
存在しなければならない。このオフセット及び要素の不
整合はオフチップ抵抗R15又はR20よりプログラムされて
いる。このオフチップ抵抗R15又はR20は、必要な電圧オ
フセットの極性に依存し、それぞれ抵抗R21とR22を介し
て入力差動対（即ち、Q1、Q2）の一方の側又は他方の側
のベースへオフセット電流を注入する。コンデンサC2と
C3はバイパスコンデンサである。差動的な論理０のオフ
セット電圧は、データが存在しない場合に論理０の決定
を保証するために必要とされる最小値に合わされるべき
である。これによりシステム感度は最大となり、PWDは
最小となる。
路が十分に定義された論理０の状態にあるということを
保証するために、増幅器の出力には公知のオフセットが
存在しなければならない。このオフセット及び要素の不
整合はオフチップ抵抗R15又はR20よりプログラムされて
いる。このオフチップ抵抗R15又はR20は、必要な電圧オ
フセットの極性に依存し、それぞれ抵抗R21とR22を介し
て入力差動対（即ち、Q1、Q2）の一方の側又は他方の側
のベースへオフセット電流を注入する。コンデンサC2と
C3はバイパスコンデンサである。差動的な論理０のオフ
セット電圧は、データが存在しない場合に論理０の決定
を保証するために必要とされる最小値に合わされるべき
である。これによりシステム感度は最大となり、PWDは
最小となる。
ピーク検出器502の充電（開始）及び放電（減衰）特
性はデータバーストの最初の数ビット内における誤りの
可能性を最小にするように設計されているので、ピーク
検出器502のコンデンサCPDは最高速度で充電される。シ
ステム感度を最大にするために、コンデンサCPDは今ま
でに獲得された最長の期間その電荷を維持する。充電時
間は如何に多くの電流をトランジスタQ19がCPDに供給で
きるかにより決定されるが、この電流はQ19のベースエ
ミッタ接合に基づく電圧の振れの程度に依存する。かく
して、入力電流IINの振幅が大きくなるに従ってＣPDは
より迅速に充電される。CPDは適切な線形速度でQ20のベ
ース電流により放電される。充電時間は、データバース
トが到着し、そして、ピーク検出器502がそのデータバ
ーストの最初のビット中に完全充電に到達するようにC
PDを選択することにより制御することができる。
性はデータバーストの最初の数ビット内における誤りの
可能性を最小にするように設計されているので、ピーク
検出器502のコンデンサCPDは最高速度で充電される。シ
ステム感度を最大にするために、コンデンサCPDは今ま
でに獲得された最長の期間その電荷を維持する。充電時
間は如何に多くの電流をトランジスタQ19がCPDに供給で
きるかにより決定されるが、この電流はQ19のベースエ
ミッタ接合に基づく電圧の振れの程度に依存する。かく
して、入力電流IINの振幅が大きくなるに従ってＣPDは
より迅速に充電される。CPDは適切な線形速度でQ20のベ
ース電流により放電される。充電時間は、データバース
トが到着し、そして、ピーク検出器502がそのデータバ
ーストの最初のビット中に完全充電に到達するようにC
PDを選択することにより制御することができる。
本発明の開示実施例は相補バイポーラ集積回路（CBI
C）の線形アレイ技術を用いて完全差動形で構成するこ
とができるが、集積バイポーラ、即ち、FETを含む他の
回路技術を利用することもできる。
C）の線形アレイ技術を用いて完全差動形で構成するこ
とができるが、集積バイポーラ、即ち、FETを含む他の
回路技術を利用することもできる。
この回路は、例えば、シリコンガリウムヒ素又は他の
適当な半導体材料を使用して構成することができる。更
に、本発明の教示から逸脱せずに第12図に示した差動増
幅ユニット501又は電圧基準回路502を構成するためには
他の公知の回路を利用することができよう。
適当な半導体材料を使用して構成することができる。更
に、本発明の教示から逸脱せずに第12図に示した差動増
幅ユニット501又は電圧基準回路502を構成するためには
他の公知の回路を利用することができよう。
更に、本発明はバーストモード動作データシステムで
使用される直流受信装置として記載されたが、連続デー
タ伝送を利用するシステムで利用することができる。本
発明は光信号との使用について記載されたが同様に非光
信号で利用することもできる。
使用される直流受信装置として記載されたが、連続デー
タ伝送を利用するシステムで利用することができる。本
発明は光信号との使用について記載されたが同様に非光
信号で利用することもできる。
最後に、本発明は、トランスインピーダンス増幅器か
ら電圧増幅器への充電ユニット501により（電流入力信
号よりはむしろ）電圧入力信号で使用することができ
る。これは光検出器101を特定の出力インピーダンスを
持つ電圧信号源で置換することにより達成される。
ら電圧増幅器への充電ユニット501により（電流入力信
号よりはむしろ）電圧入力信号で使用することができ
る。これは光検出器101を特定の出力インピーダンスを
持つ電圧信号源で置換することにより達成される。
上記のことは単に本発明の原理の利用を例示するもの
である。本発明の趣旨および範囲から逸脱せずに他の方
法及び回路も当業者により構成することができる。
である。本発明の趣旨および範囲から逸脱せずに他の方
法及び回路も当業者により構成することができる。
（発明の効果） 本発明によれば、適応電圧基準回路が到来バーストデ
ータパケットの振幅を測定し、その到着時の数ナノビッ
ト内において論理しきい値電圧を入力信号の直流中心電
圧に自動的に調整する。したがって、PWDは最小に化さ
れ、システムの全感度を最大にすることができる。
ータパケットの振幅を測定し、その到着時の数ナノビッ
ト内において論理しきい値電圧を入力信号の直流中心電
圧に自動的に調整する。したがって、PWDは最小に化さ
れ、システムの全感度を最大にすることができる。
第１図は従来技術の直流結合バーストモード受信装置の
図、 第２図ないし第５図は、第１図の受信装置の論理基準電
圧VREFが異なる受信信号レベルの直流中心電圧を追跡し
ない場合に生ずるPWDを示す図、 第６図は従来技術の他の直流結合バーストモード受信装
置を示す図、 第７図ないし第10図は、第６図の受信装置の異なる受信
信号レベルでのPWDを示す図、 第11図は本発明のバーストモード受信装置を示す図、 第12図は本発明の実施例を示す図である。
図、 第２図ないし第５図は、第１図の受信装置の論理基準電
圧VREFが異なる受信信号レベルの直流中心電圧を追跡し
ない場合に生ずるPWDを示す図、 第６図は従来技術の他の直流結合バーストモード受信装
置を示す図、 第７図ないし第10図は、第６図の受信装置の異なる受信
信号レベルでのPWDを示す図、 第11図は本発明のバーストモード受信装置を示す図、 第12図は本発明の実施例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 10/28
Claims (13)
- 【請求項１】デジタルデータ入力信号を受信する第１入
力点、基準信号を受信する第２入力点、およびデータ出
力点を備えた直流結合の差動増幅回路と、 前記データ出力点からのデータ出力を用いて前記デジタ
ルデータ入力信号のピーク振幅値を検出し、デジタルデ
ータ入力信号の不存在中およびデジタルデータ入力信号
が前記ピーク振幅値より小さい間に、前記差動増幅回路
の利得を第１利得値に制御するように基準信号を発生
し、デジタルデータ入力信号が前記ピーク振幅値に到達
した後の所定時間に、前記差動増幅回路の利得を第１利
得値のほぼ２倍に等しい第２利得値に制御するように基
準信号を発生する基準信号発生手段とからなることを特
徴とするデジタルデータ受信装置。 - 【請求項２】前記基準信号発生手段が、前記差動増幅回
路のデータ出力点と第２入力点との間のフィードバック
ループ内に結合されていることを特徴とする請求項１の
装置。 - 【請求項３】前記基準信号発生手段が、前記デジタルデ
ータ入力信号のピーク振幅値を検出するピーク検出回路
を有することを特徴とする請求項１の装置。 - 【請求項４】前記差動増幅回路および前記基準信号発生
手段がそれぞれ、互いにほぼ整合された動作特性を備え
た差動増幅手段を有することを特徴とする請求項３の装
置。 - 【請求項５】前記差動増幅回路および前記基準信号発生
手段が、集積回路の一部として構成されることを特徴と
する請求項４の装置。 - 【請求項６】前記差動増幅回路が、この差動増幅回路の
入力電流−電圧出力特性の大きさを制御する第１フィー
ドバックループを有し、 前記基準信号発生手段が、前記ピーク検出回路の利得を
制御する第１フィードバックループを有することを特徴
とする請求項３の装置。 - 【請求項７】前記基準信号発生手段が、 前記デジタルデータ入力信号のピーク振幅値を記憶する
キャパシタと、 このキャパシタの放電速度を制御する増幅手段とを有す
ることを特徴とする請求項３の装置。 - 【請求項８】前記キャパシタが、前記データ出力点と前
記差動増幅回路の第２入力点の間のフィードバックルー
プ内に結合されるとともに、前記ピーク検出回路の利得
を制御する別のフィードバックループ内にも結合される
ことを特徴とする請求項７の装置。 - 【請求項９】前記データ出力点と前記差動増幅回路の第
２入力点の間のフィードバックループが、前記差動増幅
回路の第２入力点のインピーダンス極を打ち消すように
前記差動増幅回路の第２入力点に直列接続された抵抗お
よびコンデンサの並列回路を有することを特徴とする請
求項８の装置。 - 【請求項１０】前記差動増幅回路が、この差動増幅回路
の第１入力点および第２入力点に流れる電流の差に相当
する直流オフセット電流を設定する手段を有すること特
徴とする請求項１の装置。 - 【請求項１１】前記基準信号発生手段および前記差動増
幅回路が、ほぼ同一の高いデータ速度で動作し、 前記フィードバックループが、前記データ速度で安定
し、 結果として生じる前記第２入力点の電圧が、受信データ
のバーストの開始点に続く単一のビット期間内に、入力
信号の直流中心にほぼ等しくなることを特徴とする請求
項２の装置。 - 【請求項１２】バーストモードのデジタルデータ入力信
号を受信する第１入力点と基準電圧回路に接続された第
２入力点を有する直流結合の差動入力増幅回路を有する
バーストモードデジタルデータ受信装置において、 前記基準電圧回路が、前記デジタルデータの入力信号の
ピーク振幅値に応答して、前記デジタルデータ入力信号
の開始点から所定時間内に、受信したデータ入力信号の
振幅のほぼ半分に等しい直流電圧を発生し、 本受信装置が、前記基準電圧回路からの基準信号に応答
して、デジタルデータ入力信号の不存在中およびデジタ
ルデータ入力信号が前記ピーク振幅値より小さい間に第
１利得値を有し、デジタルデータ入力信号が前記ピーク
振幅値に到達した後の所定時間に第１利得値のほぼ２倍
に等しい第２利得値を有することを特徴とするバースト
モードデジタルデータ受信装置。 - 【請求項１３】デジタルデータ入力信号を受信する第１
入力点、電圧基準回路に接続された第２入力点およびデ
ータ出力点を有する直流結合の差動増幅回路を有するデ
ジタルデータ受信装置において、 前記電圧基準回路が、前記データ出力点と前記第２入力
点の間のフィードバックループ内に接続され、前記デジ
タルデータ信号のピーク振幅値を検出し、前記差動増幅
回路へのフィードバック信号を発生し、これにより、本
受信装置が、デジタルデータ入力信号の不存在中および
デジタルデータ入力信号が前記ピーク振幅値より小さい
間に第１利得値を有し、デジタルデータ入力信号が前記
ピーク振幅値に到達した後の所定時間に第１利得値のほ
ぼ２倍に等しい第２利得値を有することを特徴とするデ
ジタルデータ受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/305,035 US5025456A (en) | 1989-02-02 | 1989-02-02 | Burst mode digital data receiver |
| US305035 | 1989-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266630A JPH02266630A (ja) | 1990-10-31 |
| JP2651031B2 true JP2651031B2 (ja) | 1997-09-10 |
Family
ID=23179030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023587A Expired - Lifetime JP2651031B2 (ja) | 1989-02-02 | 1990-02-01 | デジタルデータ受信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5025456A (ja) |
| EP (1) | EP0381371B1 (ja) |
| JP (1) | JP2651031B2 (ja) |
| KR (1) | KR970000063B1 (ja) |
| DE (1) | DE69028328T2 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146476A (en) * | 1990-12-03 | 1992-09-08 | Reliance Comm/Tec Corporation | High gain amplifier for reception of low level pulse code modulation nonreturn-to-zero signals |
| JPH04313902A (ja) * | 1991-03-25 | 1992-11-05 | Mitsubishi Electric Corp | 電流電圧変換回路 |
| US5295161A (en) * | 1991-05-10 | 1994-03-15 | International Business Machines Corporation | Fiber optic amplifier with active elements feedback circuit |
| JPH0775356B2 (ja) * | 1991-06-05 | 1995-08-09 | 株式会社東芝 | 光受信器 |
| US5250800A (en) * | 1991-10-04 | 1993-10-05 | Sumitomo Electric Industries Ltd. | Photo-electric integrated circuit device with opposite phase amplifiers into logic circuitry |
| JPH05206943A (ja) * | 1991-12-04 | 1993-08-13 | Nec Corp | 光並列信号受信回路 |
| JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
| US5371763A (en) * | 1992-11-13 | 1994-12-06 | At&T Corp. | Packet mode digital data receiver |
| CA2106439A1 (en) * | 1992-11-13 | 1994-05-14 | Yusuke Ota | Burst mode digital data receiver |
| US5463345A (en) * | 1993-01-07 | 1995-10-31 | Nec Corporation | Circuit for converting unipolar input to bipolar output |
| US5315168A (en) * | 1993-04-28 | 1994-05-24 | Fujitsu Limited | Peak hold circuit with improved linearity |
| CA2108103C (en) * | 1993-10-08 | 2001-02-13 | Michel T. Fattouche | Method and apparatus for the compression, processing and spectral resolution of electromagnetic and acoustic signals |
| FR2718910B1 (fr) * | 1994-04-18 | 1996-05-31 | Sat | Dispositif de décision à seuils adaptatifs pour modulation à multiétat. |
| US5499244A (en) * | 1994-05-02 | 1996-03-12 | At&T Corp. | Packet data reciever with sampled data output and background light cancellation |
| JP2647014B2 (ja) * | 1994-09-08 | 1997-08-27 | 日本電気株式会社 | ＢｉＣＭＯＳ論理回路 |
| JP2656734B2 (ja) * | 1994-09-12 | 1997-09-24 | 宮城日本電気株式会社 | 光受信回路 |
| JP2636758B2 (ja) * | 1994-12-01 | 1997-07-30 | 日本電気株式会社 | バーストモードディジタル受信器 |
| US5822104A (en) * | 1995-02-24 | 1998-10-13 | Nec Corporation | Digital optical receiving apparatus |
| JP3357772B2 (ja) * | 1995-03-31 | 2002-12-16 | 株式会社東芝 | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
| US5790295A (en) * | 1995-08-28 | 1998-08-04 | Apple Computer, Inc. | Gated integrator preamplifier for infrared data networks |
| US5703504A (en) * | 1995-12-26 | 1997-12-30 | Motorola | Feedforward adaptive threshold processing method |
| US5801867A (en) * | 1996-03-20 | 1998-09-01 | Ericsson Raynet | DC-coupled receiver for shared optical system |
| JPH1084231A (ja) * | 1996-05-24 | 1998-03-31 | Toshiba Corp | デジタル信号受信回路 |
| USRE39266E1 (en) * | 1996-07-01 | 2006-09-05 | Dr. Reddy's Laboratories, Limited | Heterocyclic compounds, process for their preparation and pharmaceutical compositions containing them and their use in the treatment of diabetes and related diseases |
| US6114526A (en) | 1996-07-01 | 2000-09-05 | Dr. Reddy's Research Foundation | Heterocyclic compounds, process for their preparation and pharmaceutical compositions containing them and their use in the treatment of diabetes and related diseases |
| BR9711098B1 (pt) * | 1996-07-01 | 2011-10-04 | compostos heterocìclicos, processo para sua preparação e composições farmacêuticas contendo os mesmos e seu uso no tratamento de diabetes e doenças relacionadas. | |
| US6372750B2 (en) | 1996-07-01 | 2002-04-16 | Dr. Reddy's Research Foundation | Heterocyclic compounds, process for their preparation and pharmaceutical compounds containing them and their use in the treatment of diabetes and related diseases |
| JP2891197B2 (ja) * | 1996-09-10 | 1999-05-17 | 日本電気株式会社 | 光受信方法および装置 |
| JP3340341B2 (ja) * | 1996-10-03 | 2002-11-05 | 沖電気工業株式会社 | レベル識別回路 |
| JPH10190385A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 増幅回路ユニットおよび増幅回路 |
| JP3039439B2 (ja) | 1997-04-23 | 2000-05-08 | 日本電気株式会社 | 識別レベル制御回路 |
| JP2970844B2 (ja) | 1997-06-04 | 1999-11-02 | 日本電気株式会社 | 光受信器及びそれを用いた光ネットワークシステム |
| US6166566A (en) * | 1997-11-14 | 2000-12-26 | Linear Technology Corporation | Adaptive threshold circuit for comparators |
| KR100249816B1 (ko) | 1997-12-17 | 2000-03-15 | 정선종 | 대역폭이 서로 다른 두개의 증폭기를 사용한 버스트 모드 광수신기 |
| US6519069B1 (en) * | 1999-03-02 | 2003-02-11 | Nvision, Inc. | Optoelectric converter |
| JP3606143B2 (ja) | 1999-12-15 | 2005-01-05 | 日本電気株式会社 | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
| KR100381410B1 (ko) * | 2000-08-23 | 2003-04-23 | 학교법인 한국정보통신학원 | 다단 궤환형 버스트모드 광수신기 |
| US7072408B2 (en) | 2001-02-20 | 2006-07-04 | Lucent Technologies Inc. | Method and system for using power lines for signaling, telephony and data communications |
| US6963696B1 (en) * | 2001-04-30 | 2005-11-08 | Quantum Bridge Communications, Inc. | AC-coupled burst mode receiver with wide dynamic range |
| US6768384B1 (en) * | 2001-11-15 | 2004-07-27 | Cypress Semiconductor Corporation | High-speed differential preamplifier |
| KR100630089B1 (ko) * | 2002-04-15 | 2006-09-27 | 삼성전자주식회사 | 차동 출력 구조의 버스트모드 광 수신기 |
| US6882218B2 (en) * | 2002-08-26 | 2005-04-19 | Broadcom Corporation | Transimpedance amplifier and offset correction mechanism and method for lowering noise |
| US20040071952A1 (en) * | 2002-10-01 | 2004-04-15 | Anderson David Wayne | Aramid paper laminate |
| US6882208B1 (en) * | 2003-10-22 | 2005-04-19 | Texas Instruments Incorporated | Adjustment of amplitude and DC offsets in a digital receiver |
| WO2005057688A2 (en) * | 2003-12-09 | 2005-06-23 | Intelleflex Corporation | Battery activation circuit |
| US6937071B1 (en) | 2004-03-16 | 2005-08-30 | Micrel, Incorporated | High frequency differential power amplifier |
| KR100601048B1 (ko) * | 2004-04-22 | 2006-07-14 | 한국전자통신연구원 | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 |
| US7394996B2 (en) * | 2004-06-16 | 2008-07-01 | Industrial Technology Research Institute | Burst mode optical receiver and system and method therefor |
| KR100640783B1 (ko) * | 2004-10-30 | 2006-11-01 | 주식회사 하이닉스반도체 | 노이즈를 줄일 수 있는 데이터 출력 드라이버 |
| EP1750367B1 (en) * | 2005-08-04 | 2009-07-15 | Dibcom | Method and device for automatic gain control with limited jitter |
| US7860395B2 (en) * | 2006-02-02 | 2010-12-28 | Oki Electric Industry Co., Ltd. | Optical access network system |
| US7447395B2 (en) * | 2006-06-15 | 2008-11-04 | Sioptical, Inc. | Silicon modulator offset tuning arrangement |
| US7697793B2 (en) * | 2006-06-15 | 2010-04-13 | Lightwire, Inc. | Silicon modulator offset tuning arrangement |
| CN101789825B (zh) * | 2009-01-22 | 2012-12-26 | 宁波环球广电科技有限公司 | 光接收模块 |
| CN102568365B (zh) * | 2010-12-14 | 2014-05-07 | 神基科技股份有限公司 | 可截止特定光源信号的传输组件及电子装置 |
| JP2012235376A (ja) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | 電子回路及び光受光回路 |
| US9252889B2 (en) | 2011-11-03 | 2016-02-02 | Mellanox Technologies Denmark Aps | Fast optical receiver |
| CN110708032A (zh) * | 2018-07-09 | 2020-01-17 | 住友电气工业株式会社 | 跨阻放大电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149416A (ja) * | 1983-02-16 | 1984-08-27 | Hitachi Ltd | 波形整形回路 |
| JPS6379443A (ja) * | 1986-09-22 | 1988-04-09 | Matsushita Electric Ind Co Ltd | デ−タ伝送装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947769A (en) * | 1974-10-23 | 1976-03-30 | Hoffman Electronics Corporation | Threshold correction system in FSK transmissions |
| US4545076A (en) * | 1979-03-13 | 1985-10-01 | Spectronics, Inc. | Data transmission link |
| US4236256A (en) * | 1979-03-26 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Asynchronous data receiver |
| FR2511824A1 (fr) * | 1981-08-21 | 1983-02-25 | Thomson Csf | Systeme emetteur-recepteur de transmission numerique par voie optique et a debit variable |
| US4471451A (en) * | 1982-02-22 | 1984-09-11 | Texas Instruments Incorporated | Digital data sense amplifier and signal differentiator |
| JPS59257A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | デイジタル変調信号読取装置 |
| JPS59196636A (ja) * | 1983-04-21 | 1984-11-08 | Mitsubishi Electric Corp | 光受信器 |
| DE3319521A1 (de) * | 1983-05-28 | 1984-11-29 | Kienzle Apparate Gmbh, 7730 Villingen-Schwenningen | Waermeaustauscher fuer fluessige medien |
| DE3781698T2 (de) * | 1986-02-07 | 1993-02-11 | Matsushita Electric Ind Co Ltd | Geraet zur wiedergabe von digitalinformationen. |
| JPS62287731A (ja) * | 1986-06-06 | 1987-12-14 | Sumitomo Electric Ind Ltd | 光受信器 |
| US4736391A (en) * | 1986-07-22 | 1988-04-05 | General Electric Company | Threshold control with data receiver |
| US4688097A (en) * | 1986-10-30 | 1987-08-18 | Jerrold Electronics Corp. | D.C.-coupled video clamping circuit |
-
1989
- 1989-02-02 US US07/305,035 patent/US5025456A/en not_active Expired - Lifetime
-
1990
- 1990-01-25 DE DE69028328T patent/DE69028328T2/de not_active Expired - Fee Related
- 1990-01-25 EP EP90300768A patent/EP0381371B1/en not_active Expired - Lifetime
- 1990-01-30 KR KR1019900000988A patent/KR970000063B1/ko not_active IP Right Cessation
- 1990-02-01 JP JP2023587A patent/JP2651031B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149416A (ja) * | 1983-02-16 | 1984-08-27 | Hitachi Ltd | 波形整形回路 |
| JPS6379443A (ja) * | 1986-09-22 | 1988-04-09 | Matsushita Electric Ind Co Ltd | デ−タ伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000063B1 (ko) | 1997-01-04 |
| JPH02266630A (ja) | 1990-10-31 |
| EP0381371B1 (en) | 1996-09-04 |
| US5025456A (en) | 1991-06-18 |
| DE69028328T2 (de) | 1997-03-27 |
| EP0381371A2 (en) | 1990-08-08 |
| KR900013742A (ko) | 1990-09-06 |
| EP0381371A3 (en) | 1992-05-27 |
| DE69028328D1 (de) | 1996-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2651031B2 (ja) | デジタルデータ受信装置 | |
| US5430765A (en) | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier | |
| JP2991911B2 (ja) | デジタルデータ受信機 | |
| US5539779A (en) | Automatic offset control circuit for digital receiver | |
| JP2656734B2 (ja) | 光受信回路 | |
| US5844445A (en) | Feedback type pre-amplifier | |
| JPH06232916A (ja) | デジタルデータ受信機 | |
| EP0568880A1 (en) | Preamplifier for optical communication having a gain control circuit | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US4375037A (en) | Receiving circuit | |
| US5381052A (en) | Peak detector circuit and application in a fiber optic receiver | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| US4707840A (en) | Line equalizer having pulse-width deviation detector for compensating long-term level variations | |
| US5323423A (en) | Receive side pulse width controlled adaptive equalizer | |
| WO1998043355A1 (en) | A low pass filter for a delay locked loop circuit | |
| US5874861A (en) | Amplifier circuit | |
| JPH0779259A (ja) | 光ファイバ・システム | |
| JPS63136807A (ja) | 増幅回路 | |
| EP1145426B1 (en) | Data pulse receiver | |
| JP3532633B2 (ja) | 光受信装置 | |
| US5381146A (en) | Voltage-tracking circuit and application in a track-and-hold amplifier | |
| CA2356242C (en) | Pll and gain control for clock recovery | |
| Swartz et al. | Electronics for high speed, burst mode optical communications | |
| JP2020010203A (ja) | トランスインピーダンス増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |