JP2605108Y2 - 信号伝送システムの伝送試験装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は信号伝送システムの伝
送試験装置に関し、例えば、データ伝送システムの伝送
試験などに適用し得るものである。

【０００２】

【従来の技術】近年、データ伝送システムはいろいろな
システム環境で実現されている。そして、この様なデー
タ伝送システムの保守や点検を行う方法についても、い
ろいろと提案され、実現されている。そして、この様な
データ伝送システムを保守・点検するための試験装置に
ついても、例えば、ＣＣＩＴＴ．勧告Ｖ．５４『モデム
用ループ試験デバイス』などによって試験装置の仕様が
勧告されている。

【０００３】例えば、図２は、データ伝送システムのモ
デム用ループ試験を行うためのシステムの構成を示して
いる。

【０００４】この図２において、データ端末装置ＤＴＥ
１の送信データはモデム１によって変調され、回線を通
じて相手側モデム２に与えられる。相手側モデム２に与
えられた変調信号は復調され復調データ（受信データ）
はデータ端末装置ＤＴＥ２に与えられる。

【０００５】また、相手側のデータ端末装置ＤＴＥ２か
ら送信されたデータはモデム２で変調され、この変調信
号は回線を通じてモデム１に与えられる。そして、この
モデム１は、与えられた変調信号を復調して復調データ
をデータ端末装置ＤＴＥ１に与える。

【０００６】以上の様にして、データ端末装置ＤＴＥ１
とＤＴＥ２の間でデータ通信を行うことができる。そし
て、この様なデータ伝送システムにおいて、モデムルー
プ試験を行う場合は、図２に図示の様に、試験装置５、
９をモデム１、２に接続して行う。この試験装置５、９
は、両方とも同じ機能構成とする。そして、試験装置５
は自装置側のモデム１に接続される。試験装置９は、相
手側モデム２に接続される。

【０００７】例えば、試験装置５を使用してモデム１〜
相手側モデム２までのループ試験を行う場合の試験動作
を説明する。先ず、試験装置５のループスイッチＳＷ１
をオンして制御部５３を動作させる。すると、制御部５
３は制御信号を切換器３に与える。同時に制御部５３は
信号発生部５１に対して命令を与える。すると、信号発
生部５１は試験用信号（データ）を発生して切換器３に
与える。切換器３は、制御部５３からの制御信号によっ
て、接点を切換え、変調器１ａに対して送信データでは
無く、試験用信号（データ）を与える様に切り換える。

【０００８】そして、モデム１の変調器１ａは切換器３
からの試験信号（データ）を変調して変調信号をモデム
２に与える。このモデム２は与えられた変調信号を復調
して復調データをデータ端末装置ＤＴＥ２に与えると共
に試験装置９の信号検出部に与える。そして、この信号
検出部では、復調データから試験信号（データ）を検出
し、ループ制御信号をモデム２に与えて折り返しループ
モードＡにさせる。これによって、モデム１からの変調
信号はモデム２で折り返しされて、モデム１の復調器１
ｂに与えられる。

【０００９】そして、モデム１の復調器１ｂは折り返し
て戻されてきた変調信号を復調して復調データをデータ
端末装置ＤＴＥ１に与えると共に、信号検出部５２に与
える。そして、信号検出部５２は、折り返して戻ってき
た復調データを検査して、信号の変化などから異常の有
無を調べる。そして、この異常の有無からモデム機能な
どの試験を行うことができる。

【００１０】そして、以上の様な試験装置５、９は、論
理ゲート回路やＣＰＵなどを用いて実現する事が出来
る。そして、ＣＰＵを用いて実現した場合、送信データ
や受信データの速度や変調速度や復調速度が速くなる
と、処理速度の高速なＣＰＵが必要となってくる。

【００１１】例えば、データ速度がおよそ１４．４ｋｂ
ｐｓ程度位までは、一般の８ビットＣＰＵなどで十分に
この様な処理を行うことができる。例えば、沖電気工業
製の８ビットＣＰＵであるＭＳＭ８０Ｃ５１Ｆ／ＭＳＭ
８０Ｃ３１Ｆなどで実現することができる。

【００１２】

【考案が解決しようとする課題】しかしながら、伝送速
度が数十ｋｂｐｓ程度のデータの伝送試験を行う場合
は、上記の様な８ビットＣＰＵ程度のものに因る試験装
置５、９では、処理することが出来ないという問題があ
った。

【００１３】このため、ＣＰＵの速度の高速のもので試
験装置５、９を実現し様としても、ＣＰＵの処理速度は
有限であるため、必ず限界となる速度がある事になり、
簡単に実現することは簡単には行い得なかった。

【００１４】この様な事から、数十ｋｂｐｓ程度以上の
データ伝送システムにおける伝送試験を行い得るための
新たな伝送試験装置を開発しなければならないという困
難があった。

【００１５】従って、簡単な仕組みで容易に数十ｋｂｐ
ｓ程度以上のデータ伝送システムであっても、伝送試験
を行い得る伝送試験装置が要請されていた。

【００１６】この考案は、以上の課題に鑑み為されたも
のであり、その目的とする所は、高速の信号伝送システ
ムにおいても、簡単な構成で、容易に低速処理で試験判
定処理を行い得る信号伝送システムの伝送試験装置を提
供することである。

【００１７】

【課題を解決するための手段】この考案は、以上の目的
を達成するために、少なくとも１以上の端末装置から信
号速度がＮの信号を与えられると、この信号を処理した
処理信号を伝送路に送信出力する送信側の処理装置と、
伝送路から処理信号が与えられると、この信号を受信処
理して信号速度がＮの受信出力信号を受信出力する受信
側の処理装置とを有してなる信号伝送システムについて
の伝送試験を行う伝送試験装置において、以下の様な特
徴的な構成で実現した。

【００１８】すなわち、送信側の処理装置及び受信側の
処理装置に接続される伝送試験装置に、試験用信号生成
手段、信号速度変換手段及び試験判定回路をそれぞれ備
えることにし、各手段又は回路が、伝送試験時に以下の
動作をするような構造とした。送信側の試験用信号発生
手段は、端末装置から与えられる信号の代わりに信号速
度がＮ／Ａ（但し、Ａは２以上の整数）の試験用信号を
送信側の処理装置に与え、送信側の処理装置は、信号速
度がＮ／Ａの試験用信号を信号速度がＮの試験用信号に
変換して伝送路に接続された受信側の処理装置に送信出
力し、受信側の処理装置は、信号速度がＮの試験用信号
の受信出力信号を所定の信号経路を介して折り返し、伝
送路を介して接続された送信側の処理装置に再度戻し、
送信側の信号速度変換手段は、送信側の処理装置から取
り出される信号速度がＮの受信タイミング信号及び送信
タイミング信号の信号速度をそれぞれＮ／Ａに変換し、
速度変換後の受信タイミング信号を試験判定回路に、速
度変換後の送信タイミング信号を試験用信号生成手段に
それぞれ与え、送信側の試験判定回路は、信号速度がＮ
／Ａの受信タイミング信号を動作クロックとして、送信
側の処理回路から出力された信号速度がＮの受信出力信
号を処理し、試験判定を行い、試験用信号生成手段は、
信号速度がＮ／Ａの送信タイミング信号を動作クロック
として、信号速度がＮ／Ａの試験用信号を生成するよう
にした。

【００１９】尚、上記処理装置としては、例えば、モデ
ムや、多重化・分離化装置や、交換装置などが想定され
る。

【００２０】また、上記端末装置としては、例えば、デ
ータ通信装置である。

【００２１】

【作用】この考案によれば、本来の信号伝送システムに
おける処理装置及び伝送路上では信号速度がＮ（例え
ば、４８ｋｂｐｓ）の場合であっても、この信号伝送シ
ステムの伝送試験を行うための伝送試験装置内では信号
速度がＮ／Ａ（但し、Ａは２以上の整数、例えば４）の
状態で試験が可能となる。

【００２２】つまり、送信側の処理装置（例えば、モデ
ム）には、試験用信号生成手段が試験用信号として、信
号速度がＮ／Ａ（例えば、４８ｋｂｐｓ／４＝１２ｋｂ
ｐｓ）の試験用信号を与える。この場合に、送信側の処
理装置（例えば、モデム）は、当該試験用信号をＡ倍し
て信号速度がＮ（例えば、４８ｋｂｐｓ）の試験用信号
に変換し、伝送路に出力す。一方、受信側の処理装置
（例えば、モデム）は、信号速度がＮ（例えば、４８ｋ
ｂｐｓ）の試験用信号を所定の信号経路を介して折り返
し、再度、送信側の処理装置（例えば、モデム）に戻
す。

【００２３】かくして、送信側の処理装置（例えば、モ
デム）には、信号速度がＮ（例えば、４８ｋｂｐｓ）の
試験用信号が与えられ、その受信出力信号が送信側の試
験判定回路に与えられる。ただし、送信側の試験判定回
路には、信号速度がＮ（例えば、４８ｋｂｐｓ）の受信
タイミング信号を１／Ａ倍した信号速度がＮ／Ａ（例え
ば、４８ｋｂｐｓ／４＝１２ｋｂｐｓ）の受信タイミン
グ信号が動作クロックとして送信側の信号速度変換手段
より与えられるため、試験判定回路は、実際上、信号速
度がＮ／Ａ（例えば、４８ｋｂｐｓ／４＝１２ｋｂｐ
ｓ）の受信出力信号を処理することになる。

【００２４】この様に信号速度を変換する信号速度変換
手段を新たに伝送試験装置の付加し、しかも試験判定回
路の入力側に設けることによって、試験判定回路自体は
Ｎ／Ａの信号速度にされた受信出力信号を処理すること
ができる。しかも、信号速度変換手段は、例えば、論理
ゲート（例えば、カウンタやシフトレジスタやゲートな
ど）による分周回路や、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ
ｅｄ Ｌｏｏｐ、位相同期ループ）回路などで実現する
こともできるので、比較的容易に実現することができ
る。

【００２５】従って、信号伝送システムにおける端末装
置と処理装置（例えば、モデム）との間の信号速度が高
速であっても、それに合わせて伝送試験装置の試験判定
回路を高速に処理動作させる必要が無い。

【００２６】

【実施例】次にこの考案をモデムが介在するデータ伝送
システムのモデムループ試験装置に適用する場合の好適
な一実施例を図面を用いて説明する。

【００２７】（データ伝送システムの構成） 図１は
一実施例のデータ伝送システム及びこのシステムのため
の伝送試験用の試験装置の構成図である。そして、従来
のデータ伝送システムの図２と同じ部分には、同じ符号
を使用しているので、説明を省略する。そして、試験装
置７、８は同じ機能構成としている。即ち、試験装置
７、８は、試験部５、１１と、分周回路６、１０とから
構成されている。そして、試験部５、１１は、従来の図
２の試験装置と同様に信号発生部５１と、信号検出部５
２と、制御部５３とから構成されている。ここで、特徴
的に異なる部分は、分周回路６、１０の追加構成であ
る。

【００２８】（試験装置の構成７、８の構成） そし
て、図１において試験装置７、８には、新たに分周回路
６、１０が追加構成されている。この分周回路６は、同
期式のモデム１から送信タイミングＳｇ３と受信タイミ
ング信号Ｓｇ４とを取り込み、例えば、１／４分周させ
て、それぞれ試験部５に与える。即ち、１／４分周され
た送信タイミング信号は、信号発生部５１に与えられ
る。そして、１／４分周された受信タイミング信号は信
号検出部５２に与えられる。

【００２９】そして、図１の試験装置８の分周回路１０
も、同期式のモデム２から送信タイミングＳｇ５と受信
タイミング信号Ｓｇ６とを取り込み、例えば、１／４分
周させて、それぞれ試験部１１に与える。即ち、１／４
分周された送信タイミング信号は、試験部１１の信号発
生部５１に与えられる。そして、１／４分周された受信
タイミング信号は試験部１１の信号検出部５２に与えら
れる。

【００３０】（試験動作） 次に図１のデータ伝送シ
ステムにおけるモデムループ試験の動作を説明する。先
ず、試験装置７、８の試験部５、１１は、従来と同様に
低速処理、例えば、１２ｋＨｚ程度の処理速度で処理す
るものとする。そして、データ端末装置ＤＴＥ１から
は、データが例えば４８ｋｂｐｓで切換器３を通じてモ
デム１に与えられている。そして、モデム１で送信用デ
ータを例えば、４８ｋＨｚで変調して、変調信号を回線
を通じてモデム２に供給する。

【００３１】そして、図１のモデム２は、与えられた変
調信号を例えば、４８ｋＨｚの処理速度で復調を行い、
４８ｋｂｐｓの復調データを受信出力し、データ端末装
置ＤＴＥ２に与え、同時に試験部１１にも与えられる。

【００３２】更に、データ端末装置ＤＴＥ２からも４８
ｋｂｐｓ程度の送信データも上述と同様な動作で、モデ
ム２で変調されてモデム１に変調信号が与えられる。そ
して、モデム１に与えられた変調信号は、例えば、４８
ｋＨｚ程度の処理速度で復調されて、４８ｋｂｐｓの復
調データがデータ端末装置ＤＴＥ１に与えられると共
に、試験部５に与えられる。

【００３３】（モデムループ試験の動作） そして、
モデムループ試験を行う場合は、先ず、ループスイッチ
ＳＷ１をオンとすると、試験装置７は試験動作を開始す
る。即ち、試験部５の制御部５３は、切換信号を切換器
３に与える。そして、モデム１からの送信タイミング信
号Ｓｇ３（図３（Ａ））を分周回路６で１／４に分周し
て、分周信号（図３（Ｂ））を試験部５の信号発生部５
１に与える。すると、信号発生部５１は、この分周信号
に対応して、１２ｋｂｐｓの試験用信号（図３（Ｃ））
を発生して切換器３に与える。

【００３４】そして、切換器３は、切換信号によって切
り換えられているので、試験用信号は切換器３を通じて
モデム１に与える。そして、モデム１は試験用信号を、
例えば、９６ｋＨｚ程度の処理速度で変調して変調信号
を出力し、回線を通じて相手側のモデム２に与える。そ
して、モデム２は、変調信号の復調を、例えば９６ｋＨ
ｚで行い、４８ｋｂｐｓの復調データを出力し、データ
端末装置ＤＴＥ２と試験部１１とに与える。

【００３５】そして、試験部１１の信号検出部５２で
は、復調データからモデムループ試験モードであること
を検出すると、制御部５３に対して、モデムループ試験
モードに制御させる。つまり、制御部５３は、モデム２
に対してループ制御信号Ｓｇ１２を与える。すると、モ
デム２は、図１の折り返しモードＡとなり、受信復調デ
ータをそのまま、再び変調して変調信号をモデム１に戻
す。

【００３６】そして、モデム１に戻された変調信号は復
調され、４８ｋｂｐｓの復調データと、これに同期した
４８ｋＨｚの受信タイミング信号Ｓｇ４（図３（Ａ））
とが試験装置７に与えられる。即ち、受信タイミング信
号Ｓｇ４（図３（Ａ））は、分周回路６に与えられ、こ
こで、１／４に分周されて、１２ｋＨｚの分周信号（図
３（Ｂ））が試験部５の信号検出部５２に与えられる。
そして、信号検出部５２は、この１２ｋＨｚの分周信号
のタイミングで４８ｋｂｐｓの受信復調データを読みと
って、試験判定を行う。即ち、試験用信号の変化などか
ら図１の折り返しＡによるモデムループの正常／異常の
判定や、モデム１、２の正常／異常の判定などを検出す
る。

【００３７】図３は一実施例の図１の各部の信号波形図
である。この図３において、図３（Ａ）は、モデム１の
４８ｋＨｚの送信タイミング信号Ｓｇ３、受信タイミン
グ信号Ｓｇ４の波形図である。図３（Ｂ）は送信タイミ
ング信号Ｓｇ３を１／４に分周した１２ｋＨｚの分周出
力信号Ｓｇ７である。更に、この図３（Ｂ）は受信タイ
ミング信号Ｓｇ４を１／４に分周した１２ｋＨｚの分周
出力信号Ｓｇ８でもある。図３（Ｃ）は、図３（Ｂ）の
１２ｋＨｚの分周出力信号Ｓｇ７、Ｓｇ８に同期したも
のであって、試験用信号の発生タイミングを表してい
る。更に、この図３（Ｃ）は、ループ制御信号Ｓｇ１０
を出力するタイミングでもある。

【００３８】一実施例の効果 以上の一実施例のデー
タ伝送システムの試験装置によれば、試験装置７、８の
従来からの試験部５は１２ｋＨｚの低速処理であって
も、高速のデータ伝送速度４８ｋｂｐｓのデータ伝送シ
ステムのモデムループ試験に適用することが出来た。

【００３９】これは、試験装置７、８に新たに分周回路
６、１０を付加して、送信タイミング信号Ｓｇ３、受信
タイミング信号Ｓｇ４などを試験部５で処理し得る信号
に変換しているからである。

【００４０】従って、上述の様な分周回路６、１０は、
論理ゲート回路などで簡単に実現でき、試験部５は従来
の構成がそのまま使用出来るので、全体としては比較的
容易に実現することが出来る。

【００４１】つまり、制御部５３や信号検出部５２や信
号発生部５１などは変更すること無く、しかも、プログ
ラムの変更などを行うこと無く、従来の試験装置５、９
を使用して試験を行うことができる。

【００４２】他の実施例 （１）尚、以上の一実施例
においては、データ伝送システムにモデムが介在するシ
ステムを例に説明したが、この様なシステムへの適用に
限定するものでは無い。例えば、モデムでなくても、多
重化・分離化装置や交換装置などであっても適用するこ
とができる。

【００４３】（２）また、上述の一実施例における試験
装置７、８の機能ブロック図は一例であって、この様な
構成に限定されるものでは無い。また、信号速度も上述
の一実施例に限定されるものでは無い。

【００４４】例えば、上述の一実施例では、分周回路
６、１０は、試験装置７、８の中に構成されているが、
この様に構成しなくても、試験装置７、８の外に別個に
分周回路６、１０を接続できる様に構成することであっ
ても良い。

【００４５】（３）更に、上述の一実施例の図１におい
ては、分周回路６、１０は、論理ゲート回路から構成す
ることもできるし、また、ＰＬＬ（位相同期ループ）回
路などで実現することもできる。この様な構成であれ
ば、数百ｋＨｚ程度までの周波数の信号を発生する上で
は簡単な構成で安定的に実現することができる。

【００４６】（４）更にまた、上述の一実施例では、モ
デムループ試験を例として説明したが、この様な試験に
限定するものでは無い。例えば、ループ試験でなく、単
に試験装置７から送信側のモデム１に試験用信号を与
え、受信側のモデム２で受信して、受信復調データを試
験装置８に取り込んで、試験判定を行う場合であっても
この発明を適用することができる。

【００４７】

【考案の効果】以上述べた様にこの考案の信号伝送シス
テムの伝送試験装置によれば、上記試験用信号として信
号速度がＮ／Ａ（但し、Ａは２以上の整数）の試験用信
号を送出して、上記送信側の処理装置に与える試験用信
号生成手段と、上記受信側の処理装置の受信出力信号の
信号速度Ｎを、Ｎ／Ａに変換して上記試験判定回路に与
える信号速度変換手段とを備えたことによって、高速の
信号伝送システムにおいても、簡単な構成で、容易に低
速処理で試験判定処理を行い得る。

【図面の簡単な説明】

【図１】この考案の一実施例のデータ伝送システムの試
験構成図である。

【図２】従来例のデータ伝送システムの試験構成図であ
る。

【図３】一実施例の各部の信号タイミングチャートであ
る。

【符号の説明】

１、２…モデム、５…試験部、６、１０…分周回路、
７、８…試験装置、ＤＴＥ１〜ＤＴＥ２…端末装置。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 少なくとも１以上の端末装置から信号速
   度がＮの信号を与えられると、この信号を処理した処理
   信号を伝送路に送信出力する送信側の処理装置と、伝送
   路から前記処理信号が与えられると、この信号を受信処
   理して信号速度が前記Ｎの受信出力信号を受信出力する
   受信側の処理装置とを有してなる信号伝送システムにつ
   いての伝送試験を行う伝送試験装置において、 前記送信側の処理装置及び前記受信側の処理装置に接続
   される伝送試験装置には、試験用信号生成手段、信号速
   度変換手段及び試験判定回路がそれぞれ備えられてお
   り、 伝送試験時、前記送信側の試験用信号発生手段は、前記
   端末装置から与えられる信号の代わりに信号速度がＮ／
   Ａ（但し、Ａは２以上の整数）の試験用信号を前記送信
   側の処理装置に与え、 前記送信側の処理装置は、信号速度が前記Ｎ／Ａの試験
   用信号を信号速度がＮの試験用信号に変換して伝送路に
   接続された前記受信側の処理装置に送信出力し、 前記受信側の処理装置は、信号速度が前記Ｎの試験用信
   号の受信出力信号を所定の信号経路を介して折り返し、
   伝送路を介して接続された前記送信側の処理装置に再度
   戻し、 前記送信側の信号速度変換手段は、前記送信側の処理装
   置から取り出される信号速度が前記Ｎの受信タイミング
   信号及び送信タイミング信号の信号速度をそれぞれＮ／
   Ａに変換し、速度変換後の受信タイミング信号を前記試
   験判定回路に、速度変換後の送信タイミング信号を前記
   試験用信号生成手段にそれぞれ与え、 前記送信側の試験判定回路は、信号速度が前記Ｎ／Ａの
   受信タイミング信号を動作クロックとして、前記送信側
   の処理装置から出力された信号速度が前記Ｎの受信出力
   信号を処理することで試験判定を行い、 前記試験用信号生成手段は、信号速度が前記Ｎ／Ａの送
   信タイミング信号を動作クロックとして、信号速度が前
   記Ｎ／Ａの試験用信号を生成する ことを 特徴とする信号
   伝送システムの伝送試験装置。