KR100234135B1 - 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로 - Google Patents

비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로 Download PDF

Info

Publication number
KR100234135B1
KR100234135B1 KR1019970045940A KR19970045940A KR100234135B1 KR 100234135 B1 KR100234135 B1 KR 100234135B1 KR 1019970045940 A KR1019970045940 A KR 1019970045940A KR 19970045940 A KR19970045940 A KR 19970045940A KR 100234135 B1 KR100234135 B1 KR 100234135B1
Authority
KR
South Korea
Prior art keywords
clock
board
interface
atm
reference clock
Prior art date
Application number
KR1019970045940A
Other languages
English (en)
Other versions
KR19990024669A (ko
Inventor
나승혁
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970045940A priority Critical patent/KR100234135B1/ko
Publication of KR19990024669A publication Critical patent/KR19990024669A/ko
Application granted granted Critical
Publication of KR100234135B1 publication Critical patent/KR100234135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로에 대한 것으로서,
자체 발생된 기준 클럭 및 각 인터페이스 보드로부터 복구되어 전해진 외부 클럭 중의 하나를 선택하여 각 인터페이스 보드로 제공하는 주 프로세서 보드와; 백플레인 보드를 통하여 전송된 기준 클럭을 사용하여 수신 데이터와 클럭을 복구하여 ATM 교환기의 인터페이스를 제공하기 위한 인터페이스 보드 및 상기 주 프로세서 보드와 상기 인터페이스 보드들을 실장하고 있는 백플레인 보드를 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성된 본 발명은 ATM SONET/SDH STS-3c/STM-1 155.52Mbps 인터페이스를 제공하는 ATM 교환기에서, 자신에게 접속된 단말 또는 다른 ATM 교환기와의 데이터 송수신에 필요한 155.52MHz 클럭을 만들어 내는데 필요한 19.44MHz의 기준 클럭의 소스를 ATM 교환기 자체 내부의 클럭을 쓸것인지, 아니면 외부 망에서 수신된 데이터에서 복구한 클럭을 쓸것인지 선택할 수 있다.

Description

비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로
본 발명은 비동기 전송 모드(Asynchronous Transfer Mode: ATM) 교환기(Switch)에서 망 동기용 기준 클럭 발생 회로(reference clock generator)에 관한 것으로서, 특히 SONET/SDH STS-3c/STM-1 인터페이스를 제공하는 ATM 교환기를 이용하여 망을 구성할 때 ATM 교환기에 연결된 단말 또는 하부 망의 기준 클럭의 소스(Source)를 선택할 수 있도록 구성된 회로에 관한 것이다.
도 1 은 일반적인 ATM 교환기 시스템의 블럭도를 나타낸 것이다.
도시된 바와 같이, 기준 클럭을 제공하는 주 프로세서 보드(Main Processor Board)(100)와; 상기 주 프로세서 보드(100)로부터 발생된 클럭을 각 보드로 전달하는 백플레인 보드(Backplane Board)(200) 및 상기 백플레인 보드(200)를 통하여 전송된 기준 클럭과 외부의 송/수신 클럭 및 데이터를 입력받아 수신 데이터와 클럭을 복구하여 ATM 교환기의 인터페이스를 제공하기 위한 인터페이스 보드(Interface Board)(300)를 포함하여 구성되어 있다.
상기 주 프로세서 보드(100)는 19.44MHz의 클럭을 발생시키는 발진기(Oscillator)(110)와, 상기 발진기(110)로부터 발생된 클럭을 여러 보드로 전달하는 클럭 구동기(Clock Driver)(120)로 구성되어 있다.
또한 상기 인터페이스 보드(300)는 상기 백플레인 보드(200)를 통하여 전해진 기준 클럭을 사용하여 수신 데이터와 클럭을 복구해내는 클럭 회수기(Clock Recovery Unit: CRU)(310)와, 상기 클럭 회수기(310)로부터 복구된 수신 데이터와 수신 클럭을 제공받아 ATM SONET/SDH STS-3c/STM-1 인터페이스를 제공하는 ATM UNI(User Node Interface)(320)로 구성되어 있다.
상기 주 프로세서 보드(100) 및 여러 인터페이스 보드(300)들은 상기 백플레인 보드(200)에 실장되어 있다.
상기 도 1 과 같이 구성된 ATM 교환기에서, 19.44MHz 기준 클럭은 주로 주 프로세서 보드(100)의 자체 발진기(110)의 출력을 클럭 구동기(120)로 구동하여 백플레인 보드(200)를 통해서 각각의 인터페이스 보드(300)에 제공된다.
상기 인터페이스 보드(300)내의 클럭 회수기(310)는 백플레인 보드(200)를 통하여 19.44MHz 기준 클럭 입력을 받아 위상 동기 루프(Phase Locked Loop: PLL)를 구동하여 수신된 데이터로부터 155.52MHz 데이터와 클럭을 복구해 낸다.
송신시에는 자체 입력기준 클럭을 받아 PLL을 구동하여 발생시킨 클럭에 맞추 송신하거나, 외부 제어 신호의 입력에 따라 수신된 데이터에서 복구된 클럭에 맞추어 데이터를 송신할 수도 있다.
따라서 여러 장의 ATM SONET/SDH STS-3c/STM-1 인터페이스를 제공하는 ATM 교환기는 각 인터페이스 보드별로는 수신된 복구 클럭에 맞춰 송신을 할 수 있지만, 외부에서 수신된 데이터로부터 복구된 하나의 마스터 클럭에 전체 인터페이스 보드를 동기시켜 송수신 할 수 없다.
본 발명은 상기와 같은 문제점을 해결하기 위하여,
ATM SONET/SDH STS-3c/STM-1 155.52Mbps 인터페이스를 제공하는 ATM 교환기에서, 자신에게 접속된 단말 또는 다른 ATM 교환기와의 데이터 송수신에 필요한 155.52MHz 클럭을 만들어 내는데 필요한 19.44MHz의 기준 클럭의 소스(Source)를 ATM 교환기 자체 내부의 클럭을 쓸것인지, 아니면 외부 망에서 수신된 데이터에서 복구한 클럭을 쓸것인지 선택할 수 있는 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로를 제공하는 것을 목적으로 한다.
도 1 은 일반적인 ATM 교환기 시스템의 블럭도.
도 2 는 본 발명에 의한 ATM 교환기 시스템의 블럭도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 주 프로세서 보드 110 : 발진기
120 : 클럭 구동기 130 : 다중화기
200 : 백플레인 보드
300 : 인터페이스 보드 310 : 클럭 회수기
320 : ATM UNI 330 : 클럭 분주기
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 자체 발생된 기준 클럭 및 각 인터페이스 보드로부터 복구되어 전해진 외부 클럭 중의 하나를 선택하여 각 인터페이스 보드로 제공하는 주 프로세서 보드와; 백플레인 보드를 통하여 전송된 기준 클럭을 사용하여 수신 데이터와 클럭을 복구하여 ATM 교환기의 인터페이스를 제공하기 위한 인터페이스 보드 및 상기 주 프로세서 보드와 여러 인터페이스 보드들을 실장하고 있는 백플레인 보드를 포함하여 구성되는 것을 특징으로 한다.
도 2 는 본 발명에 의한 ATM 교환기 시스템의 블럭도를 나타낸 것이다. 도시된 바와 같이, 자체 발생된 기준 클럭 및 각 인터페이스 보드로부터 복구되어 전해진 외부 클럭 중의 하나를 선택하여 제공하는 주 프로세서 보드(100)와; 상기 주 프로세서 보드(100)로부터 발생된 클럭을 각 보드로 전달하는 백플레인 보드(200) 및 상기 백플레인 보드(200)를 통하여 전송된 기준 클럭을 사용하여 수신 데이터와 클럭을 복구하여 ATM 교환기의 인터페이스를 제공하기 위한 SONET/SDH STS-3C/STM-1 인터페이스 보드(300)를 포함하여 구성되어 있다.
상기 주 프로세서 보드(100)는 19.44MHz의 클럭을 발생시키는 발진기(110)와, 상기 발진기로부터 발생된 클럭과 각 인터페이스 보드로부터 전송된 19.44MHz 클럭 입력 중에서 1개의 기준 클럭을 선택하는 n:1 다중화기(130), 상기 다중화기(130)로부터 발생된 기준 클럭을 백플레인 보드(200)로 전달하는 클럭 구동기(120)로 구성되어 있다.
또한 상기 인터페이스 보드(300)는 상기 백플레인 보드(200)를 통하여 전해진 기준 클럭을 사용하여 수신 데이터와 클럭을 복구해내는 클럭 회수기(310)와, 상기 클럭 회수기(310)로부터 복구된 수신 데이터와 클럭을 제공받아 ATM SONET/SDH STS-3c/STM-1 인터페이스를 제공하는 ATM UNI(320) 및 상기 클럭 회수기(310)에서 복구된 155.52MHz의 수신 클럭을 19.44MHz TTL 클럭으로 만들어 백플레인 보드(200)를 통하여 주 프로세서 보드(100)로 전달하는 클럭 분주기(clock divider)(330)로 구성되어 있다.
상기 주 프로세서 보드(100) 및 각각의 인터페이스 보드(300)들은 백플레인 보드(200)에 실장되어 있다.
이하 본 발명의 동작에 대하여 상세히 설명하면 다음과 같다.
상기 도 2 에서, ATM 교환기가 초기화되면 n:1 다중화기(130)는 19.44MHz 발진기(U1)의 출력을 선택하여 클럭 구동기(120)의 입력으로 구동된다.
클럭 구동기(120)의 출력은 백플레인 보드(200)를 통해서 각각의 ATM SONET/SDH STS-3c/STM-1 인터페이스 보드(300)로 보내진다.
클럭 회수기(310)는 백플레인 보드(200)를 통하여 입력된 19.44MHz 기준 클럭을 사용하여 위상 동기 루프를 구동시켜 입력 수신 데이터로부터 155.52MHz 차등(differential) PECL 클럭을 복구해 낸다.
복구된 PECL 클럭은 클럭 분주기(330)에 의해 8분주되고 TTL 레벨로 변환되어, 백플레인 보드(200)을 통해서 다시 주 프로세서 보드(100)의 n:1 다중화기(130)로 입력된다.
n:1 다중화기(130)의 선택 입력(select input)은 NMS(Network Management Station)나 콘솔 포트(Console Port)를 사용하여 선택할수 있다.
n:1 다중화기(130)의 선택 입력 값이 변하면 특정 인터페이스 보드에서 복구된 19.44MHz 기준 클럭이 선택되고, 클럭 구동기(120)에 의해 전체 인터페이스 보드로 보내진다.
따라서 모든 인터페이스 보드는 특정 인터페이스 보드에서 복구된 19.44MHz 클럭에 동기를 맞춰 데이터를 송수신하게 된다.
상기에서 설명한 바와 같이 ATM SONET/SDH STS-3c/STM-1 인터페이스를 제공하기 위해서는, 155.52Mbps 라인 클럭을 복구해 내기 위한 19.44MHz의 기준 클럭이 필요로 한다.
상기된 바와 같이 동작하는 본 발명은, 19.44MHz 기준 클럭을 발생시킴에 있어서 ATM 교환기 자체 내부의 발진기에서 발생된 클럭뿐만 아니고 외부 망에서 송신한 데이터에서 복구한 클럭을 선택할 수 있게 함으로써, ATM 교환기를 이용하여 사설 백본 망(private backbone network)을 구성할 때 하나의 마스터 기준 클럭을 사용하여 망 전체를 동기시킬 수 있도록 하는데 있다.

Claims (6)

  1. 자체 발생된 기준 클럭 및 각 인터페이스 보드로부터 복구되어 정해진 외부 클럭 중의 하나를 선택하여 각 인터페이스 보드로 제공하는 주 프로세서 보드와;
    백플레인 보드를 통하여 전송된 기준 클럭을 사용하여 수신 데이터와 클럭을 복구하여 ATM 교환기의 인터페이스를 제공하기 위한 인터페이스 보드 및
    상기 주 프로세서 보드와 여러 인터페이스 보드들을 실장하고 있는 백플레인 보드를 포함하여 구성되는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
  2. 제 1 항에 있어서, 상기 주 프로세서 보드는,
    19.44MHz의 클럭을 발생시키는 발진기;
    상기 발진기로부터 발생된 클럭과 각 인터페이스 보드로부터 전송된 19.44MHz 클럭 입력 중에서 1개의 기준 클럭을 선택하는 n:1 다중화기; 및
    상기 다중화기로부터 발생된 기준 클럭을 백플레인 보드로 전달하는 클럭 구동기를 포함하는 구성되는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
  3. 제 1 항에 있어서, 상기 인터페이스 보드는,
    백플레인 보드를 통하여 전해진 기준 클럭을 사용하여 수신 데이터와 클럭을 복구해내는 클럭 회수기;
    상기 클럭 회수기로부터 복구된 송/수신 데이터와 송/수신 클럭을 제공받아 ATM 인터페이스를 제공하는 ATM UNI 및
    상기 클럭 회수기에서 복구된 155.52MHz의 수신 클럭을 19.44MHz TTL 클럭으로 만들어 백플레인 보드를 통하여 주 프로세서 보드로 전달하는 클럭 분주기를 포함하여 구성되는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
  4. 제 2 항에 있어서, 상기 n:1 다중화기는 ATM 교환기가 초기화될 때 상기 발진기로부터 발생된 클럭을 선택하는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
  5. 제 2 항에 있어서, 상기 n:1 다중화기의 셀렉트 입력은 NMS나 콘솔 포트를 사용하는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
  6. 제 2 항에 있어서, 상기 ATM UNI는 SONET/SDH STS-3C STM-1 인터페이스를 제공하는 것을 특징으로 하는, 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로.
KR1019970045940A 1997-09-05 1997-09-05 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로 KR100234135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045940A KR100234135B1 (ko) 1997-09-05 1997-09-05 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045940A KR100234135B1 (ko) 1997-09-05 1997-09-05 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로

Publications (2)

Publication Number Publication Date
KR19990024669A KR19990024669A (ko) 1999-04-06
KR100234135B1 true KR100234135B1 (ko) 1999-12-15

Family

ID=19520904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045940A KR100234135B1 (ko) 1997-09-05 1997-09-05 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로

Country Status (1)

Country Link
KR (1) KR100234135B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440572B1 (ko) * 2001-12-24 2004-07-21 한국전자통신연구원 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440572B1 (ko) * 2001-12-24 2004-07-21 한국전자통신연구원 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템

Also Published As

Publication number Publication date
KR19990024669A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
JP3465227B2 (ja) 電話端末装置
JP2001186183A (ja) 交換装置とスクランブル方法
CA1218773A (en) Apparatus and method for providing a transparent interface across a satellite communications link
GB2220327A (en) Telephone exchange synchronized with digital network
KR100234135B1 (ko) 비동기 전송 모드 교환기에서 망 동기용 기준 클럭 발생 회로
EP1493233B1 (en) Selectable clocking architecture
KR100256691B1 (ko) 임의 조합의 종속신호를 수용하는 광전송 장치
KR100293430B1 (ko) 스위칭 장비의 시스템 동기 클럭 분배 시스템
JP3253514B2 (ja) Ｐｌｌ回路におけるクロック生成回路
JPH03195144A (ja) リング型ローカルエリアネットワークのクロック同期装置
KR100307403B1 (ko) 이동통신 교환기의 망동기 장치
KR0153951B1 (ko) 비동기 전달모드 기준클럭을 이용한 일반 전화 서비스용 클럭 발생 장치
KR200292559Y1 (ko) 다중화시스템의 동기원 생성장치
JP3232036B2 (ja) セルシェーピング装置
KR200259810Y1 (ko) 액세스 게이트웨이와 교환 시스템 간의 라인 인터페이스장치
KR930004097B1 (ko) 64Kbps 데이타 다중장치
KR100257713B1 (ko) 에이티엠-랜 교환기의 시스템 동기 클럭 분배 장치
KR960009475B1 (ko) 에스.티.엠(stm)-4 다중화 및 역다중화 장치
KR100395503B1 (ko) 무선 네트워크 제어기 내의 망 동기용 기준 클럭 발생장치 및 그 방법
KR100228020B1 (ko) 파생 클럭 발생기능을 갖는 동기식 광전송 시스템의 클럭 발생장치
KR20040049181A (ko) 에이티엠 교환기 내부 구성 장치 및 방법
KR19990050567A (ko) 망 동기된 이3 및 디에스3 클럭 생성 장치
JP2000115105A (ja) クロック信号を送信する方法、クロック発生器またはネットワ―ク要素の同期をとる方法ならびにネットワ―ク要素とクロック発生器。
KR100350390B1 (ko) 이동통신 교환기내 국부 데이터 링크 회로팩에서 데이터클럭 및 프레임 동기 일치장치
JP2730519B2 (ja) スタッフ同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080804

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee