KR930004097B1 - 64Kbps 데이타 다중장치 - Google Patents
64Kbps 데이타 다중장치 Download PDFInfo
- Publication number
- KR930004097B1 KR930004097B1 KR1019900020730A KR900020730A KR930004097B1 KR 930004097 B1 KR930004097 B1 KR 930004097B1 KR 1019900020730 A KR1019900020730 A KR 1019900020730A KR 900020730 A KR900020730 A KR 900020730A KR 930004097 B1 KR930004097 B1 KR 930004097B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- transmission
- channel
- clock
- multiplexing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 개략적인 구성을 나타내는 기능 블럭도.
제2도는 본 발명의 구성회로중 송신데이트 다중부를 나타내는 상세 블럭도.
제3도는 본 발명의 구성회로중 수신데이타 역 다중부를 나타내는 상세 블럭도.
제4도는 본 발명에 의한 데이타 다중장치를 망에 적용한 일실시예시도.
제5도는 본 발명에 이용된 8비트 엔빌로프 구성 형태도.
* 도면의 주요부분에 대한 부호의 설명
101 : 채널 접속부 102 : 송신 데이타 다중부
103 : 수신 데이타 역 다중부 104 : 공통 제어부
105 : 링크제어부 201 : 채널 속도 정합부
202 : X.50 데이타 다중부 203 : 링크 속도 정합부
204 : 채널 클럭 생성부 205 : 상태 비트 제어부
206 : X.50 멀티 프레임 패턴 생성부 207 : 경보 비트 제어부
208 : 송신 시스템 클럭제어부 209 : 위상 평활 회로
301 : 채널 속도 정합부 302 : X.50 데이타 역 다중부
303 : 링크 속도 정합부 304 : 채널 클럭 생성부
305 : 상태 비트 제어부 306 : X. 50 멀티 프레임 검출부
307 : 경보 비트 제어부 308 : 수신 시스템 클럭 제어부
309 : 위상 평활 회로
본 발명은 데이타 다중장치에 관한 것으로서, 특히 문자형 단말기 및 패킷형 단말기를 단순 다중화시켜, 한개의 선로를 통해서 여러개의 터미널 데이타를 동시에 전송할 수 있는 데이타 다중장치에 관한 것이다.
기존의 단말기들은 데이타망에 접속시킬때 한개의 선로를 할당하여야 하기 때문에 다수의 터미널을 접속하기 위해서는 동수의 전송선로가 필요하였다. 그러므로 전송선로의 사용이 비효율적이었으며, 데이타 망의 구성이 복잡하였다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 한개의 선로를 통해서 여러개의 단말데이타를 동시에 전송하여 선로 활용도를 높이고, 데이타 망 설계시 가입자 루프의 유연성을 높이는 64Kbps 데이타 다중장치를 제공함에 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위해 단말과 접속되는 채널 접속부, 상기 채널 접속부에 연결되어 있으며 데이타를 다중하는 송신 데이타 다중부, 상기 채널 접속부에 연결되어 있으며 64Kbps 전송속도로 다중되어 오는 데이타를 각 채널로 역 다중하는 수신 데이타 역 다중부, 상기 채널 접속부에 연결되어서 시스템 제어 및 유지보수를 감당하는 공통제어부, 상기 송신 데이타 다중부, 및 수신데이타 역 다중부와 공통제어부에 연결되어 있어서 TTL를 CCITT V.35 신호 또는 ECM 2W 신호로 바꾼뒤 링크로 신호를 전송하는 링크 접속부로 구성되어 기존의 데이타 망에서 사용되고 있는 문자형 단말기 및 패킷형 단말기를 단순 다중시킴으로서 한개의 선로를 통하여 여러개의 터미널을 동시에 전송하는 것을 특징으로 하는 데이타 다중장치이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 의한 전체적인 구성을 나타내는 블럭도로서 도면에서 101은 송신 채널 접속부, 102는 송신데이타 다중부, 103은 수신데이타 역 다중부, 104는 공통제어부, 105는 링크 접속부를 나타낸다.
도면에서 도시한 바와 같이 터미널에서 수신되는 데이타인 RS-232C V.24 신호를 TTL 레벨신호로 바꾸어 주는 채널 접속부(101), 상기 채널 접속부(101)에 연결되어 있고 다중 프레임 구성에 필요한 부가 비트를 삽입하는 송신데이타 다중부(102), 상기 채널 접속부(101)에 연결되어 있으며 프레임 동기를 잡고 채널별로 해당 데이타를 축출하는 수신데이타 역 다중부(103), 상기 채널 접속부에 연결되어 있고 시스템 제어 및 유지보수를 담당하는 공통제어부(104), 상기 송신데이타 다중부(102), 및 수신 데이타 역 다중부(103), 공통제어부(104)에 연결되어 있고, TTL 신호를 CCITTV-35 신호나 ECM 2W 신호로 바꾸어 주는 링크 접속부(105)로 구성되며 다음과 같은 동작을 한다.
터미널에서 수신되는 데이타는 채널 접속부(101)에 의해 RS-232C 0.24 신호에서 TTL 레벨신호로 바뀌어 송신데이타 다중부(102)로 전달되면 송신데이타 다중부(102)에서는 CCITT X.50에서 권고하는 방식에 따라 다중 프레임 구성에 필요한 부가 비트를 삽입한다. 이렇게 다중된 데이타는 링크 접속부(105)로 전송되고 링크 접속부(105)에서는 TTL 신호를 CCITT V.35 신호 또는 ECM 2W 신호로 바뀐뒤 링크로 신호를 전송한다. 또한 링크로 부터 수신되는 데이타는 링크 접속부(105)에서 TTL 신호로 변환된 뒤 수신데이타 역 다중부(103)에 전달되면 수신데이타 역 다중부(103)에서는 X.50 멀티 프레임 패턴에 의해 프레임 동기를 잡고 다중된 데이타 스트림에서 각 채널별로 해당 데이타를 축출하고 축출된 데이타는 채널 접속부(101)에서 V.24 신호로 바뀌어 터미널로 송신된다.
제2도는 본 발명을 기능적으로 상세히 설명하기 위한 것으로서, 상기 송신데이타 다중부의 상세 블럭도이다.
도면에서 201은 송신 채널 속도 정합부, 202는 송신 X.50 데이타 다중부, 203은 송신 링크 속도 정합부, 204는, 송신 채널 클럭 생성부, 205는 송신 상태 비트제어부, 206은 송신 X.50 멀티프레임 패턴 생성부, 207은 송신 경보 비트제어부, 208은 송신 시스템 클럭 제어부, 209는 송신 위상 평활회로(PLL)를 나타낸다.
도면에서 도시한 바와 같이 여러가지 속도를 단순다중하며 상기 채널 접속부(101)에 연결되어 있는 송신 채널 속도 정합부(201), 상기 송신 채널 속도 정합부(201)에 연결되어 있고 각 채널 데이타 클럭을 생성하는 송신 채널 클럭 생성부(204), 상기 송신 채널 속도 정합부에 연결되어 있으며 엔빌로프 다중을 수행하는 송신 X.50 데이타 다중부(202), 상기 송시 X.50 데이타 다중부(202)에 연결되어 있는 송신 상태 비트 제어부(202), 상기 송신 X.50 데이타 다중부(202)에 연결되어 있는 송신 경보 비트제어부(207), 상기 송신 X. 50 데이타 다중부(202)에 연결되어 있는 송신 X.50 멀티프레임 패턴 생성부(206), 상기 송신 X.50 데이타 다중부(202)에 연결되어 다중된 데이타를 동기화 시키는 송신 링크 속도 정합부(203), 상기 송신 X.50 데이타 다중부(202)와 송신 채널 클럭 생성부(204)와 송신 X.50 멀티프레임 패턴 생성부(206) 및 송신 링크 속도 정합부(203)에 연결되어 있는 송신 시스템 클럭 생성부(208), 상기 송신 링크 속도 정합부(203) 및 송신 시스템 클럭 생성부(208)에 연결되어 있는 송신 위상 평활 회로(209)로 구성되며 다음과 같은 동작을 한다.
채널부에서 수신된 데이타는 X.50 단순다중 방식으로 다중되기 위해서 송신 채널 속도 정합부(201)을 통해서 X.50 엔빌로프 다중의 엔빌로프내의 6개의 정오비트로 삽입되도록 속도가 변하게 된다. 송신 X.50 다중부(202)에서는 상기 송신 채널속도 정합부(201)에서 수신된 채널 정보비트에 송신 상태비트 제어부(205)와 송신 경보 비트제어부(207)에서 생성된 부가비트와 송신 X.50 멀티프레임 패턴 생성부(206)에서 생성된 멀티프레임 비트를 삽입하여 한개의 엔빌로프를 구성하고, CCITT X.50 권고 20 멀티프레임 규격에 따라 엔빌로프 다중을 수행한다.
이렇게 다중된 데이타는 송신 링크 속도 정합부(203)에서 링크 속도 및 클럭에 동기되어 링크 접속부(105)로 송신된다. 여기서 시스템내 클럭은 링크로 부터 수신되는 데이타 클럭에 의해서 8KHz 동기신호를 만들고 8HKz 동기신호에 의해서 송신 위상 평활회로(209)를 구동시켜 송신채널 클럭 생성부(204)에서 필요로 하는 384KHz 클럭을 생성하고 이 384KHz 클럭으로 실제 채널에서 필요로 하는 9600Hz, 4800Hz, 2400Hz 클럭을 생성하게 된다.
제3도는 본 발명을 기능적으로 상세히 설명하기 위한 것으로서 링크에서 수신된 다중데이타를 각 채널별로 역 다중화시켜 주는 수신데이타 역 다중부(103)의 상세 블럭도를 나타낸다.
도면에서 301은 수신 채널 속도 정합부, 302는 수신 X.50 데이타 역 다중부, 303은 수신 링크 속도 정합부, 304는 수신 채널 클럭 생성부, 305는 수신 상태, 비트제어부, 306은 수신 X.50 멀티프레임 검출부, 307은 수신 경보 비트 제어부, 308은 수신 시스템 클럭 제어부, 309는 수신 위상 평활회로를 나타낸다.
도면에서 나타낸 바와 같이 상기 링크 접속부(103)에 연결되어 있으며 링크로 부터 수신되는 데이타를 리타이밍 하는 수신 링크 속도 정합부(303), 상기 수신 링크 속도 정합부(303)에 연결되며 멀티프레임 동기에 의해서 각 채널 데이타와 상태 비트 및 경보비트를 및 축출하는 수신 X.50 데이타 역 다중부(302), 상기 수신 X.50 데이타 역 다중부(302)에 연결되어 있는 수신 상태비트 제어부(305), 상기 수신 X.50 데이타 역 다중부(302)에 연결되어 있는 수신 경보 비트제어부(307), 상기 수신 링크 속도 정합부(303)의 출력단 및 수신 X.50 데이타 역 다중부(302)에 연결되어 있는 수신 X.50 멀티프레임 검출부(306), 상기 수신 X.50 멀티프레임 검출부(306)의 출력단(306)과 수신 X.50 데이타 역 다중부(302) 및 수신 링크 속도 정합부(303)에 연결되어 시스템내 클럭을 생성하는 수신 시스템 클럭 생성부(308), 상기 수신 시스템 클럭 생성부(308)에 연결되어 있는 수신 위상 평활회로(309), 상기 수신 시스템 클럭 생성부(308)에 연결되어 각 채널 클럭을 생성하는 수신 채널 클럭 생성부(304), 상기 수신 채널 클럭 생성부(304) 및 수신 X.50 데이타 역 다중부(302)에 연결되어 상기 채널 접속부(101)로 데이타를 전송하는 수신 채널 속도 정합부(301)로 구성되며 다음과 같은 동작을 한다.
링크로 부터 수신되는 데이타는 수신 링크 속도 정합부(303)에서 64Kbps 시스템 클럭으로 리타이밍 된 후 X.50 수신 데이타 역 다중부(302)와 수신 X.50 멀티프레임 검출부(306)로 송신되면 수신 X.50 멀티프레임 검출부(306)에서 X.50 멀티프레임 동기를 잡고 이 동기신호에 의해서 수신 시스템 클럭 생성부(304)에서 시스템내 클럭을 생성한다. 또한 수신 X.50 데이타 역 다중부(302)에서는 멀티프레임 동기에 의해서 각 채널 데이타와 상태 비트, 경보비트를 축출하여 채널 데이타는 수신 채널 속도 정합부(301)에 전달하고 상태비트는 수신 상태 비트 제어부(305)로, 경보비트는 수신 경보 비트제어부(307)로 전달한다. 수신 채널 속도정합부(301)에서는 수신 채널 클럭 생성부(304)에서 생성된 각 채널 데이타 클럭에 의해서 상기 수신 X.50 데이타 역 다중부(302)에서 넘어온 데이타를 실제 터미널 속도로 바꾸어서 채널 접속부로 데이타를 전송한다.
제4도는 본 발명에 의한 데이타 다중장치를 망에 적용한 일실시 예시도이다.
도면에 도시된 바와 같이 64Kbps 링크는 기존의 DSU를 이용하여 점대점 연결되고 주 시스템 쪽에서는 컴퓨터 시스템을 연결하고 원격의 터미널들을 부 시스템에서 수용하는 형태이며 이렇게 응용될 경우 한개의 선로를 통해서 다수의 터미널들이 원거리에 있는 컴링크퓨터 시스템을 동시에 사용할 수 있다는 것을 나타내고 있다.
제5도는 본 발명에 있어서 터미널로 부터 수신되는 데이타를 X.50으로 다중하기 위하여 프레임 비트와 채널 상태 비트를 추가하여 구성되는 정보단위인 엔빌로프 구성을 나타낸다.
프레임 비트는 X.50 단순다중의 멀티프레임 패턴이 삽입되며 이 멀티프레임 순서에 의해서 채널 동기를 수행할 수 있다.
상기와 같이 본 발명은 여러대의 단말데이타를 데이타 망에 접속시킬때 저속단말 데이타를 CCITT X.50 방식에 따라 64Kbps로 단순 다중화하여 한개의 선로를 통해서 전송할 수 있도록 하기 때문에 선로 활용도 및 데이타 망을 설계할때 가입자 루프의 유연성을 높일 수 있는 효과가 있다.
Claims (5)
- 데이타 다중장치에 있어서; 단말과 접속되는 채널 접속수단(101), 상기 채널 접속수단(101)에 연결되어 있으며 데이타를 다중하는 송신 데이타 다중수단(102), 상기 채널 접속수단(101)에 연결되어 있으며 64Kbps 전송속도로 다중되어 오는 데이타를 각 채널로 역 다중하는 수신데이타 역 다중수단(103), 상기 채널접속수단(101)에 연결되어 시스템 제어 및 유지보수를 감당하는 공통제어수단(104), 상기 송신 데이타 다중수단(102), 및 수신데이타 역 다중수단(103)과 공통제어수단(104)에 연결되어 입력신호를 변환하여 링크로 전송하는 링크 접속수단(105)으로 구성되어 기존의 데이타 망에서 사용되고 있는 문자형 단말기 및 패킷형단말기를 단순 다중 시킴으로서 한개의 선로를 통하여 여러개의 터미널로 동시에 전송하는 것을 특징으로 하는 데이타 다중장치.
- 제1항에 있어서, 상기 송신 데이타 다중수단(102)은 상기 채널 접속수단(101)에서 수신되는 데이타를 X.50 엔빌로프 다중의 엔빌로프 내의 6개의 정오비트로 삽입되도록 속도를 변환시키는 송신 채널 속도 정합수단(201), 상기 채널 속도 정합수단(201)에 연결되어 있고 실제 채널에서 필요로 하는 각 채널 데이타 클럭(9600, 4800, 2400bps)을 생성하는 송신 채널 클럭 생성수단(204), 상기 채널 속도 정합수단(201)에 연결되어 있으며 CCITT X.50 권고 20 멀티프레임 규격에 따라 엔빌로프 다중을 수행하는 송신 X.50 데이타 다중수단(202), 상기 송신 X.50 데이타 다중수단(202)에 연결되어 부가 비트를 삽입하는 송신상태 비트 제어수단(205), 상기 송신 X.50 데이타 다중수단(202)에 연결되어 부가 비트를 삽입하는 송신 경보 비트 제어수단(207), 상기 송신 X.50 데이타 다중수단(202)에 연결되어 멀티프레임을 삽입하는 송신 X.50 멀티프레임 패턴 생성수단(206), 상기 송신 X.50 데이타 다중수단(202)에 연결되어 다중된 데이타를 링크속도 및 클럭에 동기화시키는 송신 링크 속도 정합수단(203), 상기 송신 X.50 데이타 다중수단(202)와 송신 채널클럭 생성수단(204)와 송신 X.50 밀트프레임 패턴 생성부(206) 및 송신 링크 속도 정합수단(203)에 연결되어 384KHz의 크럭을 생성하고 삽입하는 송신시스템 클럭 생성수단(208), 상기 송신 링크 속도 정합수단(203) 및 송신시스템 클럭 생성수단(208)에 연결되어 8KHz 동기신호에 의해 구동되는 송신 위상 평활회로(PLL)(209)로 구성되는 것을 특징으로 하는 데이타 다중장치.
- 제1항에 있어서, 상기 수신데이타 역 다중수단(103)은 상기 링크 접속수단(105)에 연결되어 있으며 링크로 부터 수신되는 데이타를 64Kbps 시스팀 클럭으로 리타이밍하는 수신 링크 속도 정합수단(303), 상기 수신 링크 속도 정합수단(303)에 연결되어 멀티프레임 동기에 의해서 각 채널 데이타와 상태비트, 경보비트를 축출하는 수신 X.50 데이타 역 다중수단(302), 상기 수신 X.50 데이타 역 다중수단(302)에 연결되어 상태비트가 입력되는 수신 상태비트 제어수단(305). 상기 수신 X.50 데이타 역 다중수단(302)에 연결되어 경보비트가 입력되는 수신 경보비트 제어수단(307), 상기 수신 링크 속도 정합수단(303)의 출력단 및 수신 X.50 데이타 역 다중수단(302)에 연결되어 X.50 멀티프레임 동기를 잡는 수신 X.50 멀티프레임 검출수단(306). 상기 수신 X.50 멀티프레임 검출수단(306)의 출력단과 수신 X.50 데이타 역 다중수단(302)과 수신 링크 속도 정합수단(303)에 연결되어 상기 수신 X.50 멀티프레임 검출수단(306)의 동기신호에 의해 시스템내 클럭을 생성하는 수신 시스템 클럭 생성수단(308), 상기 수신 시스템 클럭 생성수단(308)에 연결되어 있는 수신 위상평활회로(309), 상기 수신 시스템 클럭 생성수단(308)에 연결되어 각 채널 클럭을 생성하는 수신 채널 클럭 생성수단(304), 상기 수신 채널 클럭 생성수단(304) 및 수신 X.50 데이타 역 다중수단(302)에 연결되어, 상기 수신 채널 클럭 생성수단(304)에서 생성된 각 채널 데이타 클럭에 의해서 상기 수신 X.50 데이타 역 다중수단(302)에서 넘어온 데이타를 실제 터미널 속도로 바꾸어서 상기 채널 접속수단(101)으로 데이타를 전송하는 수신 채널 속도 정합수단(301)로 구성되어 64Kbps 전송속도로 다중되어 오는 데이타를 각 채널별로 역 다중하는 것을 특징으로 하는 데이타 다중장치.
- 제1항에 있어서, 상기 송신 데이타 다중수단(102)은 데이타를 다중할때 CCITT X.50의 20 멀티프레임 방식에 따라서 단순 다중하는 것을 특징으로 하는 데이타 다중장치.
- 제2항에 있어서 상기 송신데이타 다중수단(102)은 링크에서 수신한 데이타 클럭으로 8KHz 클럭을 생성하고 이 8KHz 클럭으로 상기 송신 위상평활회로(309)로 384KHz 클럭을 생성한뒤 이 클러으로 채널클럭(9600,4800,2400bps)을 생성하는 것을 특징으로 하는 데이타 다중장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020730A KR930004097B1 (ko) | 1990-12-15 | 1990-12-15 | 64Kbps 데이타 다중장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020730A KR930004097B1 (ko) | 1990-12-15 | 1990-12-15 | 64Kbps 데이타 다중장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013980A KR920013980A (ko) | 1992-07-30 |
| KR930004097B1 true KR930004097B1 (ko) | 1993-05-20 |
Family
ID=19307627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020730A KR930004097B1 (ko) | 1990-12-15 | 1990-12-15 | 64Kbps 데이타 다중장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930004097B1 (ko) |
-
1990
- 1990-12-15 KR KR1019900020730A patent/KR930004097B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013980A (ko) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940456A (en) | Synchronous plesiochronous digital hierarchy transmission systems | |
| US5220563A (en) | Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode | |
| EP0573861A2 (en) | SDH radio communication system and transmitter/receiver equipment therefore | |
| KR930004097B1 (ko) | 64Kbps 데이타 다중장치 | |
| KR100256691B1 (ko) | 임의 조합의 종속신호를 수용하는 광전송 장치 | |
| JP3246423B2 (ja) | 網同期装置 | |
| KR0157151B1 (ko) | 비동기 전달모드 교환기에서 고속 중계선 정합 장치 | |
| KR100360011B1 (ko) | 2.5Ｇｂｐｓ 광전송용 트랜시버 장치 | |
| KR100233099B1 (ko) | 양방향 stm-1 정합을 갖는 시분할 스위치 장치 | |
| KR200259810Y1 (ko) | 액세스 게이트웨이와 교환 시스템 간의 라인 인터페이스장치 | |
| JPH02266631A (ja) | Ｉｓｄｎベーシックアクセス端末 | |
| KR20000046390A (ko) | 광가입자 전송장치에서 펄스코드변조 채널장치의 운용유지보수용 데이터 통신장치 | |
| KR100263383B1 (ko) | 광 가입자 전송장치에 있어서의 분기/결합 장치 | |
| KR0126846B1 (ko) | 에스티엠-4(stm-4)급 다중장치 | |
| KR200273136Y1 (ko) | 에이티엠(atm)망의비-채널(b-ch)인터페이스장치 | |
| KR100198431B1 (ko) | 10gbps 광전송 시스템의 고속부와 종속부간의 신호 연결 장치 | |
| KR100206155B1 (ko) | 채널 고유번호 비트를 이용한 1.2지 광전송장치 및 방법 | |
| KR950015086B1 (ko) | 동기식 다중 전송장치 | |
| KR960015602B1 (ko) | 스위칭 기능을 가진 광 케이블 티.브이(catv) 분배센터용 협대역 종합정보 통신망 프레임 맵핑/디맵핑 장치 | |
| JP2757826B2 (ja) | 回線監視システム | |
| KR940009332B1 (ko) | 155Mbps급 시스템의 DS1-CEPT(2.048Mbps)신호 사상 및 저속 다중기 | |
| KR100549596B1 (ko) | 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치 | |
| KR100271312B1 (ko) | 광가입자 전송장치에서의 관리단위신호 교환장치 | |
| KR100315891B1 (ko) | 광전송장치의 데이터 처리회로 | |
| JPH0681115B2 (ja) | フレ−ム同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020430 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |