JP2655089B2 - 受信レベル試験回路 - Google Patents
受信レベル試験回路Info
- Publication number
- JP2655089B2 JP2655089B2 JP6147378A JP14737894A JP2655089B2 JP 2655089 B2 JP2655089 B2 JP 2655089B2 JP 6147378 A JP6147378 A JP 6147378A JP 14737894 A JP14737894 A JP 14737894A JP 2655089 B2 JP2655089 B2 JP 2655089B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transmission
- reception
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は受信レベル試験回路に関
し、特に特殊なフレームを用いた装置の受信レベルの確
認及び調整試験に関する。
し、特に特殊なフレームを用いた装置の受信レベルの確
認及び調整試験に関する。
【０００２】
【従来の技術】従来、ディジタル伝送装置においては、
受信レベルの確認及び調整試験が、０ｄＢｍ０、１ｋＨ
ｚの正弦波を８ｋＨｚサンプリングしたディジタル信号
を受信回路に入力し、０ｄＢｍ０、１ｋＨｚのアナログ
出力を得ることによって行われている。
受信レベルの確認及び調整試験が、０ｄＢｍ０、１ｋＨ
ｚの正弦波を８ｋＨｚサンプリングしたディジタル信号
を受信回路に入力し、０ｄＢｍ０、１ｋＨｚのアナログ
出力を得ることによって行われている。
【０００３】ここで、マルチフレーム等の特殊なフレー
ムを用いた装置においては、図２に示すように、「同期
信号」Ｆ１〜Ｆ８＋「受信回路にてデコーディングした
ときに０ｄＢｍ０、１ｋＨｚのアナログ出力を得ること
ができるディジタル信号（標準レベルディジタル信
号）」Ｄ１〜Ｄ８を受信レベルの確認及び調整試験のた
めに用意する必要がある。
ムを用いた装置においては、図２に示すように、「同期
信号」Ｆ１〜Ｆ８＋「受信回路にてデコーディングした
ときに０ｄＢｍ０、１ｋＨｚのアナログ出力を得ること
ができるディジタル信号（標準レベルディジタル信
号）」Ｄ１〜Ｄ８を受信レベルの確認及び調整試験のた
めに用意する必要がある。
【０００４】尚、この信号のフレーム先頭に付与された
Ｓはフレーム同期ビットである。また、上記のマルチフ
レームについては、特開平３−１８３２２４号公報に詳
述されている。
Ｓはフレーム同期ビットである。また、上記のマルチフ
レームについては、特開平３−１８３２２４号公報に詳
述されている。
【０００５】
【発明が解決しようとする課題】上述した従来の受信レ
ベルの確認及び調整試験では、「同期信号」＋「受信回
路にてデコーディングしたときに０ｄＢｍ０、１ｋＨｚ
のアナログ出力を得ることができるディジタル信号」を
発生する回路を用意しなければならない。
ベルの確認及び調整試験では、「同期信号」＋「受信回
路にてデコーディングしたときに０ｄＢｍ０、１ｋＨｚ
のアナログ出力を得ることができるディジタル信号」を
発生する回路を用意しなければならない。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、「同期信号」＋「標準レベルディジタル信号」を
発生する回路を用意することなく、簡単に受信レベルの
確認及び調整試験を行うことができる受信レベル試験回
路を提供することにある。
消し、「同期信号」＋「標準レベルディジタル信号」を
発生する回路を用意することなく、簡単に受信レベルの
確認及び調整試験を行うことができる受信レベル試験回
路を提供することにある。
【０００７】
【課題を解決するための手段】本発明による受信レベル
試験回路は、伝送路に信号を送信する送信回路と、前記
伝送路からの信号を受信する受信回路とを含むディジタ
ル伝送装置の受信レベル試験回路であって、前記受信回
路への受信レベル試験用の特定ディジタル信号を前記受
信回路を迂回させて前記送信回路に入力する手段と、前
記送信回路に入力された前記特定ディジタル信号に同期
信号を付与する手段と、前記同期信号が付与された特定
ディジタル信号を前記受信回路に入力する手段とを具備
している。
試験回路は、伝送路に信号を送信する送信回路と、前記
伝送路からの信号を受信する受信回路とを含むディジタ
ル伝送装置の受信レベル試験回路であって、前記受信回
路への受信レベル試験用の特定ディジタル信号を前記受
信回路を迂回させて前記送信回路に入力する手段と、前
記送信回路に入力された前記特定ディジタル信号に同期
信号を付与する手段と、前記同期信号が付与された特定
ディジタル信号を前記受信回路に入力する手段とを具備
している。
【０００８】本発明による他の受信レベル試験回路は、
伝送路に信号を送信する送信回路と、前記伝送路からの
信号を受信する受信回路とを含むディジタル伝送装置の
受信レベル試験回路であって、前記受信回路への受信レ
ベル試験用の特定ディジタル信号を前記受信回路を迂回
させて前記送信回路に入力する第１の切換え手段と、前
記第１の切換え手段によって前記送信回路に入力された
前記特定ディジタル信号に同期信号を付加する手段と、
前記同期信号が付加された特定ディジタル信号を前記受
信回路に入力する第２の切換え手段とを備えている。
伝送路に信号を送信する送信回路と、前記伝送路からの
信号を受信する受信回路とを含むディジタル伝送装置の
受信レベル試験回路であって、前記受信回路への受信レ
ベル試験用の特定ディジタル信号を前記受信回路を迂回
させて前記送信回路に入力する第１の切換え手段と、前
記第１の切換え手段によって前記送信回路に入力された
前記特定ディジタル信号に同期信号を付加する手段と、
前記同期信号が付加された特定ディジタル信号を前記受
信回路に入力する第２の切換え手段とを備えている。
【０００９】本発明による別の受信レベル試験回路は、
伝送路に信号を送信する送信回路と、前記伝送路からの
信号を受信する受信回路とを含むディジタル伝送装置の
受信レベル試験回路であって、前記受信回路に対する受
信レベル試験用の特定ディジタル信号の迂回と前記特定
ディジタル信号に同期信号を付与した信号の前記受信回
路への入力と前記伝送路からの信号の前記受信回路への
入力とを行う第１の切換え手段と、前記伝送路に送信す
る信号の前記送信回路への送出と前記第１の切換え手段
で迂回された前記特定ディジタル信号の前記送信回路へ
の送出とを行う第２の切換え手段と、前記第２の切換え
手段から前記送信回路に送出された前記特定ディジタル
信号に前記同期信号を付与する手段と、前記送信回路か
らの信号の前記伝送路への送出と前記同期信号が付与さ
れた特定ディジタル信号の前記第１の切換え手段への送
出とを行う第３の切換え手段とを備えている。
伝送路に信号を送信する送信回路と、前記伝送路からの
信号を受信する受信回路とを含むディジタル伝送装置の
受信レベル試験回路であって、前記受信回路に対する受
信レベル試験用の特定ディジタル信号の迂回と前記特定
ディジタル信号に同期信号を付与した信号の前記受信回
路への入力と前記伝送路からの信号の前記受信回路への
入力とを行う第１の切換え手段と、前記伝送路に送信す
る信号の前記送信回路への送出と前記第１の切換え手段
で迂回された前記特定ディジタル信号の前記送信回路へ
の送出とを行う第２の切換え手段と、前記第２の切換え
手段から前記送信回路に送出された前記特定ディジタル
信号に前記同期信号を付与する手段と、前記送信回路か
らの信号の前記伝送路への送出と前記同期信号が付与さ
れた特定ディジタル信号の前記第１の切換え手段への送
出とを行う第３の切換え手段とを備えている。
【００１０】
【作用】受信回路における受信レベルの確認及び調整試
験を行う場合、標準レベルディジタル信号をスイッチ回
路により受信回路を迂回させて送信回路に入力する。
験を行う場合、標準レベルディジタル信号をスイッチ回
路により受信回路を迂回させて送信回路に入力する。
【００１１】送信回路に入力された標準レベルディジタ
ル信号に同期信号を付加し、スイッチ回路を介して受信
回路に入力する。受信回路に入力された同期信号＋標準
レベルディジタル信号はコーデック回路によって復号化
されて出力される。
ル信号に同期信号を付加し、スイッチ回路を介して受信
回路に入力する。受信回路に入力された同期信号＋標準
レベルディジタル信号はコーデック回路によって復号化
されて出力される。
【００１２】これによって、スイッチ回路に標準レベル
ディジタル信号を入力するだけで、受信回路の受信レベ
ルの確認及び調整試験が可能となるので、「同期信号＋
標準レベルディジタル信号」を生成する回路が不要とな
る。
ディジタル信号を入力するだけで、受信回路の受信レベ
ルの確認及び調整試験が可能となるので、「同期信号＋
標準レベルディジタル信号」を生成する回路が不要とな
る。
【００１３】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１４】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例による受
信レベル試験回路は、送信回路１と、受信回路２と、イ
ンタフェース回路３と、コーデック回路（ＣＯＤＥＣ）
４と、スイッチ回路（ＳＷ）５〜７とを含んで構成され
ている。
ック図である。図において、本発明の一実施例による受
信レベル試験回路は、送信回路１と、受信回路２と、イ
ンタフェース回路３と、コーデック回路（ＣＯＤＥＣ）
４と、スイッチ回路（ＳＷ）５〜７とを含んで構成され
ている。
【００１５】送信回路１はコーデック回路４で符号化さ
れた送信データを格納するＦＩＦＯ（ファーストインフ
ァーストアウト）メモリ１１と、インタフェース回路３
からのクロック信号１０４を基に同期信号を発生してイ
ンタフェース回路３に出力する同期信号（ＳＹＮＣ）発
生回路１２とを含んで構成されている。
れた送信データを格納するＦＩＦＯ（ファーストインフ
ァーストアウト）メモリ１１と、インタフェース回路３
からのクロック信号１０４を基に同期信号を発生してイ
ンタフェース回路３に出力する同期信号（ＳＹＮＣ）発
生回路１２とを含んで構成されている。
【００１６】受信回路２はインタフェース回路３を介し
て受信した受信データを格納するＦＩＦＯメモリ２１
と、受信データに付与された同期信号を検出してコーデ
ック回路４に出力する同期信号検出回路２２とを含んで
構成されている。
て受信した受信データを格納するＦＩＦＯメモリ２１
と、受信データに付与された同期信号を検出してコーデ
ック回路４に出力する同期信号検出回路２２とを含んで
構成されている。
【００１７】インタフェース回路３は外部からのクロッ
ク信号１０３を基に生成したクロック信号１０４を出力
するとともに、ＦＩＦＯメモリ１１に格納された送信デ
ータに同期信号発生回路１２で発生した同期信号を付加
して送信データ１０１として送出する。また、インタフ
ェース回路３は受信した受信データ１０２をＦＩＦＯメ
モリ１２に格納する。
ク信号１０３を基に生成したクロック信号１０４を出力
するとともに、ＦＩＦＯメモリ１１に格納された送信デ
ータに同期信号発生回路１２で発生した同期信号を付加
して送信データ１０１として送出する。また、インタフ
ェース回路３は受信した受信データ１０２をＦＩＦＯメ
モリ１２に格納する。
【００１８】コーデック回路４は送信アナログ信号１０
０を符号化してＦＩＦＯメモリ１１に出力するととも
に、ＦＩＦＯメモリ２１に格納された受信データを同期
信号検出回路２２で検出された同期信号を基に復号化し
て受信アナログ信号１０５として送出する。
０を符号化してＦＩＦＯメモリ１１に出力するととも
に、ＦＩＦＯメモリ２１に格納された受信データを同期
信号検出回路２２で検出された同期信号を基に復号化し
て受信アナログ信号１０５として送出する。
【００１９】スイッチ回路５はコーデック回路４からの
送信データとスイッチ７からの受信データとを切換えて
ＦＩＦＯメモリ１１に出力する。スイッチ回路６はイン
タフェース回路３からの送信データを送信データ１０１
として出力するか、あるいはその送信データをスイッチ
回路７に出力するかを切換える。
送信データとスイッチ７からの受信データとを切換えて
ＦＩＦＯメモリ１１に出力する。スイッチ回路６はイン
タフェース回路３からの送信データを送信データ１０１
として出力するか、あるいはその送信データをスイッチ
回路７に出力するかを切換える。
【００２０】スイッチ回路７は受信データ１０２をイン
タフェース回路３に出力するか、あるいはその受信デー
タ１０２をスイッチ回路５に出力するか、またはスイッ
チ回路６からの送信データをインタフェース回路３に出
力するかを切換える。
タフェース回路３に出力するか、あるいはその受信デー
タ１０２をスイッチ回路５に出力するか、またはスイッ
チ回路６からの送信データをインタフェース回路３に出
力するかを切換える。
【００２１】受信回路２における受信レベルの確認及び
調整試験を行う場合、図示せぬ生成回路で生成された
「受信回路２にてデコーディングしたときに０ｄＢｍ
０、１ｋＨｚのアナログ出力を得ることができるディジ
タル信号」（以下、標準レベルディジタル信号とする）
ａをスイッチ回路７に入力する。
調整試験を行う場合、図示せぬ生成回路で生成された
「受信回路２にてデコーディングしたときに０ｄＢｍ
０、１ｋＨｚのアナログ出力を得ることができるディジ
タル信号」（以下、標準レベルディジタル信号とする）
ａをスイッチ回路７に入力する。
【００２２】このとき、スイッチ回路７は標準レベルデ
ィジタル信号ａをインタフェース回路３を介して受信回
路２に出力せずに、スイッチ回路５に出力する。スイッ
チ回路５はコーデック回路４からの信号を断とし、スイ
ッチ回路７からの標準レベルディジタル信号ａを送信回
路１に出力する。
ィジタル信号ａをインタフェース回路３を介して受信回
路２に出力せずに、スイッチ回路５に出力する。スイッ
チ回路５はコーデック回路４からの信号を断とし、スイ
ッチ回路７からの標準レベルディジタル信号ａを送信回
路１に出力する。
【００２３】送信回路１ではスイッチ回路５からの標準
レベルディジタル信号ａをＦＩＦＯメモリ１１に格納す
る。インタフェース回路３はＦＩＦＯメモリ１１に格納
された標準レベルディジタル信号ａを読出し、この標準
レベルディジタル信号ａに同期信号発生回路１２からの
同期信号を付加した「同期信号＋標準レベルディジタル
信号」ｂをスイッチ回路６に出力する。
レベルディジタル信号ａをＦＩＦＯメモリ１１に格納す
る。インタフェース回路３はＦＩＦＯメモリ１１に格納
された標準レベルディジタル信号ａを読出し、この標準
レベルディジタル信号ａに同期信号発生回路１２からの
同期信号を付加した「同期信号＋標準レベルディジタル
信号」ｂをスイッチ回路６に出力する。
【００２４】スイッチ回路６はインタフェース回路３か
らの「同期信号＋標準レベルディジタル信号」ｂをスイ
ッチ回路７に出力し、スイッチ回路７は「同期信号＋標
準レベルディジタル信号」ｂを受信回路２に出力する。
らの「同期信号＋標準レベルディジタル信号」ｂをスイ
ッチ回路７に出力し、スイッチ回路７は「同期信号＋標
準レベルディジタル信号」ｂを受信回路２に出力する。
【００２５】受信回路２ではスイッチ回路７からの「同
期信号＋標準レベルディジタル信号」ｂをＦＩＦＯメモ
リ２１に格納し、同期信号検出回路２２で「同期信号＋
標準レベルディジタル信号」ｂから同期信号を検出す
る。
期信号＋標準レベルディジタル信号」ｂをＦＩＦＯメモ
リ２１に格納し、同期信号検出回路２２で「同期信号＋
標準レベルディジタル信号」ｂから同期信号を検出す
る。
【００２６】コーデック回路４は同期信号検出回路２２
ｂからの同期信号を基にＦＩＦＯメモリ２１に格納され
た標準レベルディジタル信号の復号化を行い、その信号
を受信アナログ信号１０５として出力する。
ｂからの同期信号を基にＦＩＦＯメモリ２１に格納され
た標準レベルディジタル信号の復号化を行い、その信号
を受信アナログ信号１０５として出力する。
【００２７】よって、スイッチ回路７に標準レベルディ
ジタル信号ａを入力するだけで、受信回路２の受信レベ
ルの確認及び調整試験が可能となるので、従来の「同期
信号＋標準レベルディジタル信号」を生成する回路は不
要となる。
ジタル信号ａを入力するだけで、受信回路２の受信レベ
ルの確認及び調整試験が可能となるので、従来の「同期
信号＋標準レベルディジタル信号」を生成する回路は不
要となる。
【００２８】このように、標準レベルディジタル信号ａ
をスイッチ回路７，５によって受信回路２を迂回させて
送信回路１に入力し、その標準レベルディジタル信号ａ
にインタフェース回路３で同期信号を付加してスイッチ
回路６，７を介して受信回路２に入力することによっ
て、「同期信号＋標準レベルディジタル信号」ｂを発生
する回路を用意することなく、簡単に受信レベルの確認
及び調整試験を行うことができる。
をスイッチ回路７，５によって受信回路２を迂回させて
送信回路１に入力し、その標準レベルディジタル信号ａ
にインタフェース回路３で同期信号を付加してスイッチ
回路６，７を介して受信回路２に入力することによっ
て、「同期信号＋標準レベルディジタル信号」ｂを発生
する回路を用意することなく、簡単に受信レベルの確認
及び調整試験を行うことができる。
【００２９】
【発明の効果】以上説明したように本発明によれば、受
信回路への受信レベル試験用の特定ディジタル信号を受
信回路を迂回させて送信回路に入力し、この特定ディジ
タル信号に同期信号を付与してから受信回路に入力する
ことによって、「同期信号」＋「標準レベルディジタル
信号」を発生する回路を用意することなく、簡単に受信
レベルの確認及び調整試験を行うことができるという効
果がある。
信回路への受信レベル試験用の特定ディジタル信号を受
信回路を迂回させて送信回路に入力し、この特定ディジ
タル信号に同期信号を付与してから受信回路に入力する
ことによって、「同期信号」＋「標準レベルディジタル
信号」を発生する回路を用意することなく、簡単に受信
レベルの確認及び調整試験を行うことができるという効
果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】「同期信号」＋「標準レベルディジタル信号」
の一例を示す図である。
の一例を示す図である。
１ 送信回路 ２ 受信回路 ３ インタフェース回路 ４ コーデック回路 ５〜７ スイッチ回路 １１，２１ ＦＩＦＯメモリ １２ 同期信号発生回路 ２２ 同期信号検出回路
Claims (4)
- 【請求項１】 伝送路に信号を送信する送信回路と、前
記伝送路からの信号を受信する受信回路とを含むディジ
タル伝送装置の受信レベル試験回路であって、前記受信
回路への受信レベル試験用の特定ディジタル信号を前記
受信回路を迂回させて前記送信回路に入力する手段と、
前記送信回路に入力された前記特定ディジタル信号に同
期信号を付与する手段と、前記同期信号が付与された特
定ディジタル信号を前記受信回路に入力する手段とを有
することを特徴とする受信レベル試験回路。 - 【請求項２】 伝送路に信号を送信する送信回路と、前
記伝送路からの信号を受信する受信回路とを含むディジ
タル伝送装置の受信レベル試験回路であって、前記受信
回路への受信レベル試験用の特定ディジタル信号を前記
受信回路を迂回させて前記送信回路に入力する第１の切
換え手段と、前記第１の切換え手段によって前記送信回
路に入力された前記特定ディジタル信号に同期信号を付
加する手段と、前記同期信号が付加された特定ディジタ
ル信号を前記受信回路に入力する第２の切換え手段とを
有することを特徴とする受信レベル試験回路。 - 【請求項３】 伝送路に信号を送信する送信回路と、前
記伝送路からの信号を受信する受信回路とを含むディジ
タル伝送装置の受信レベル試験回路であって、前記受信
回路に対する受信レベル試験用の特定ディジタル信号の
迂回と前記特定ディジタル信号に同期信号を付与した信
号の前記受信回路への入力と前記伝送路からの信号の前
記受信回路への入力とを行う第１の切換え手段と、前記
伝送路に送信する信号の前記送信回路への送出と前記第
１の切換え手段で迂回された前記特定ディジタル信号の
前記送信回路への送出とを行う第２の切換え手段と、前
記第２の切換え手段から前記送信回路に送出された前記
特定ディジタル信号に前記同期信号を付与する手段と、
前記送信回路からの信号の前記伝送路への送出と前記同
期信号が付与された特定ディジタル信号の前記第１の切
換え手段への送出とを行う第３の切換え手段とを有する
ことを特徴とする受信レベル試験回路。 - 【請求項４】 前記特定ディジタル信号は、前記受信回
路から特定レベルのアナログ出力が出力されるよう予め
設定された信号で構成されたことを特徴とする請求項１
から請求項３のいずれか記載の受信レベル試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147378A JP2655089B2 (ja) | 1994-06-29 | 1994-06-29 | 受信レベル試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147378A JP2655089B2 (ja) | 1994-06-29 | 1994-06-29 | 受信レベル試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818607A JPH0818607A (ja) | 1996-01-19 |
| JP2655089B2 true JP2655089B2 (ja) | 1997-09-17 |
Family
ID=15428894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147378A Expired - Lifetime JP2655089B2 (ja) | 1994-06-29 | 1994-06-29 | 受信レベル試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655089B2 (ja) |
-
1994
- 1994-06-29 JP JP6147378A patent/JP2655089B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818607A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345334B2 (ja) | 無線ディジタル電話システム用加入者装置システムの適応型等化器 | |
| JP3465227B2 (ja) | 電話端末装置 | |
| AU2001286076A1 (en) | Method of synchronising data | |
| JP2655089B2 (ja) | 受信レベル試験回路 | |
| WO2007141943A1 (ja) | シリアルデータ伝送装置 | |
| KR0185855B1 (ko) | 전화 채널을 이용한 음성 신호 및 디지탈 데이타 송수신기 | |
| JPH10164041A (ja) | 通信装置 | |
| JPH08154084A (ja) | ディジタル送受信方法とその装置 | |
| JPS598460A (ja) | デイジタル無線電話システム | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JP2004229031A (ja) | ファクシミリ用モデム装置 | |
| JP2002135735A (ja) | 音響付き映像伝送装置及び再生装置 | |
| KR970078190A (ko) | 에스피엠장치와 피씨엠단간의 정합회로 | |
| JPH1132123A (ja) | 音声合成端末装置 | |
| JPS5931903B2 (ja) | 位相変調通信装置 | |
| JPH05160796A (ja) | Ｐｃｍ端局装置の試験装置 | |
| JPH0783344B2 (ja) | ダイヤル信号伝送方式 | |
| JPH0591502A (ja) | 通信端末装置 | |
| JPH04368030A (ja) | 画像伝送装置 | |
| JP2001223683A (ja) | 伝送装置 | |
| JPH02230841A (ja) | ループバツク方式 | |
| JPS60184A (ja) | 画像伝送方式 | |
| JPH05292070A (ja) | 信号処理方式 | |
| JPH1041995A (ja) | 変復調装置 | |
| JPH06268637A (ja) | 双方向伝送方法および双方向伝送装置 |