KR940009842B1

KR940009842B1 - 155 Mbps급 시스템의 DSI-NAS(1.544Mbps) 신호 사상 및 저속 다중기

Info

Publication number: KR940009842B1
Application number: KR1019910026078A
Authority: KR
Inventors: 최선학; 고제수; 김재근
Original assignee: 한국전기통신공사; 이해욱; 재단법인한국전자통신연구소; 경상현
Priority date: 1991-12-30
Filing date: 1991-12-30
Publication date: 1994-10-17
Also published as: KR930015419A

Abstract

내용 없음.

Description

155 Mbps급 시스템의 DSI-NAS(1.544Mbps) 신호 사상 및 저속 다중기

제 1 도는 본 발명의 전체 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : LIU부(Line Interface Unit)

2 : VC11 ASIC부 (Virtual Contianer)

3 : TUPP ASIC부 (Tributary Unit Pointer Processor)

4 : 클럭 발생부 5 : 보드 프로세서부

6 : 클럭 감지부 7 : LOS, LOP, AIS 검출부

8 : 루우프 백 기능부

본 발명은 155Mbps급 동기식 다중장치에 비동기 DSI-NS(1.544Mbps) 신호를 접속하는 것으로써 VCII(Virtual Container) 신호사상, TU11(Tributary Unit) 포인트 처리를 하여 TUG21(Tributary Unit Group) 신호를 형성하고 이것의 역과정을 거침으로써 DSI-NAS 종속신호를 추출하는 장치에 관한 것이다.

종래의 비동기 전송방식만으로서는 전송용량의 급증, 광대역 서비스 및 망관리, 그리고 경제성등에 제약이 있어 이에 따라 통신만의 동기화를 바탕으로 하는 동기식 다중기술의 필요성이 대두되어 CCITT에서 동기식 디지틀 계위를 표준화 하였다.

따라서, 본 발명의 목적은 동기/비동기 DSI급 신호를 동기식 다중화 시키는데 필수적으로 요구되는 저속신호의 사상 및 다중 관련 개발회로로써 동기/비동기 DSI-NAS(1.544Mbps) 신호를 수용하여 동기식 컨테이너에 사상한 후 TU 포인터 처리를 하여 TUG21 신호(6.912Mbps)로 다중화하고 또한 TUG21 신호로부터 이의 역기능을 수행하여 상대국측에서 전송된 DSI-NAS 신호를 추출해 내는 DSI-NAS(1.574Mbps) 신호 사상 및 저속다중기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, DSI-NAS 종속 신호를 송,수신 인터페이스하기 위한 선로인터페이스 유니트부 ; 상기 선로 인터페이스 유니트부와 연결되어 4개의 DSI-NAS 종속신호를 사상/역사상 및 다중/역다중을 수행하기 위한 VC11 ASIC부 ; 상기 VC11 ASIC부와 VC32 신호부사이에 연결되어 포인터 처리 및 TUG21 신호를 송,수신하기 위한 TUPP ASIC부 ; 외부의 CPU에 연결되고, 상기 선로 인터페이스 유니트, 상기 VC11 ASIC부 및 상기 TUPP ASIC부에 연결되어 경보 및 성능 관련 자료를 수집 처리 및 상기 선로 인터페이스 유니트부의 루프백을 제어하는 보드 프로세서부 ; 외부로 부터 입력되는 클럭을 감시하여 장애여부를 상기 보드 프로세서부에 통보하는 클럭감시부 ; 상기 선로 인터페이스 유니트, 상기 VC11 ASIC부 및 상기 TUPP ASIC부에 연결되어 상기 기능부의 LOS(신호손실), LOP(포인터손실) 및 AIS(경보표시)의 장애 검사를 하여 상기 보드 프로세서부에 보고하는 LOS, LOP, AIS 검출부 ; 및 상기 보드 프로세서부와 외부의 보드 절체부에 연결되어 상기 선로 인터페이스 유니트의 루우프 백 동작을 지원하는 루우프 백 기능부를 구비한다.

이하, 첨부된 도면을 참조하면 본 발명을 상세히 설명한다.

제 1 도는 본 발명의 전체 구성도를 나타낸 것으로써, (1)은 LIU(선로 인터페이스 유니트)부, (2)는 VC11 ASIC부, (3)은 TUPP ASIC부, (4)는 클럭 발생부, (5)는 보드 프로세서부, (6)은 클럭 감시부, (7)은 LOS, LOP, AIS 검출부, (8)은 루우프 백 기능부를 각각 나타낸다.

LIU부(1)는 비동기 신호인 DSI-NAS 종속 신호를 입력받아 내부의 선로 인터페이스부에서 단극성 신호로 변환하고 클럭 및 데이타 복구를 수행한다. 상기 LIU부(1)에서 인터페이스하는 선로신호의 부호는 B8ZS(Bipolar 8 Zero Substitution) 혹은 AMI(Alternative Mark Inversion)를 사용한다. 그리고 라인 길이를 선택 사용할 수 있다.(0~655 Feet).

LIU부(1)는 보드 프로세서부(5)를 통해 로컬 및 원격 루우프백을 수행하고 또한 외부의 보드 절체부( LPSB)(도면에 도시하지 않았음)로 부터 직접 신호를 받아 후술할 루우프 백 기능부(8)의 처리로 루우프 백을 수행한다. 또한 LIU부(1)내의 수신 트랜스 포머는 권선비가 1:1인 것을 사용하고 송신 트랜스 포머는 권선비가 2:1인 것을 사용한다.

: LSMB(Low Speed Multiplexing Board: 본 발명을 보드화 했을 경우 보드이름) 16개의 LIU부(1)를 가진다.

그리고 LIU부(1)내의 선로 인터페이스부는 범용 IC로써 Crystal사의 61574A, 또는 Level 1사의 LXT305A IC를 이용하여 구현하였다.

VC11 ASIC(2)은 다중화부와 역다중화부로 구성되어, 다중화부는 LIU부(1)로 부터 받은 라인 코딩( B8ZS 혹은 AMI)된 신호를 디코딩하여 8단 및 32단 탄성버퍼를 통해 스터핑을 처리하며 이 신호와 오버해드 신호들을 다중화하여 VC11멀티 프레임을 형성한다. 그리고 후술할 TUPP ASIC부(3)로부터 G216KHz클럭을 받아 TU11(Tributary Unit) 신호를 형성하고 이것을 4개 다중화하여 형성된 TUG21 신호( T864KD)를 TUPP ASIC부(3)로 전송한다.

역다중화부는 다중화부의 역과정을 수행하는데, TUPP ASIC부(3)로 부터 수신한 TUG21 신호를 역다중화하여 4개의 신호로 나누고 이 각각의 신호는 TUPP ASIC부(3)로부터 수신한 수신 V5클럭을 기준으로 TU11 수신부를 거쳐 VC11 멀티프레임을 추출하고 디스터핑 처리하며 DSIN 종속신호를 얻도록 한다.

TUPP ASIC부(3)의 송신단은 VC11 ASIC부(2)로부터 전송되어진 TUG21신호에 포인터를 발생하여 삽입하고 P/S(parallel to serial) 변환하여 VC32 신호부(도면에 도시하지 않았음)로 전송한다. 이때 P/S 변환 클럭(12.096MHz)은 VC32 신호로부터 수신한다.

수신단에서는 VC32 신호부로부터 수신된 신호 (12.096Mbps)를 S/P(Serial to parallel)변환하고 이 변환된 신호로 부터 포인터를 추출, 해석하며 또한 스터핑이 일어났을 경우 바이트 단위의 성분을 비트 단위로 리킹(;eaking)을 함으로써 지터를 줄일 수 있도록 하는 비트 리킹 제어부를 구비한다. 이렇게 형성된 병렬 TUG21 신호를 VC11 ASIC부(2)로 전송한다. VC11 ASIC부(2)의 구체적 구성에 대한 설명은 본 출인이 기출원한 국내특허출원 출원번호 91-19361, 91-19362에 공개되어 있으며, TUPP ASIC부(3)는 국내특허출원 출원번호 91-19365, 90-22897, 90-22788에 공개되어 있다.

클럭 발생부(4)는 VC11 ASIC부(2)와 TUPP ASIC(3) 및 후술할 보드 프로세서부(5)에서 신호처리에 필요한 클럭을 공급하는데 PLL(Phase lock loop) 회로로 구성하여 하이브리드 (Hybrid)화 하였다. VC11 AISC부(2)당 DSIN 신호가 4개씩 수용됨으로써 LSMB당 수신 스무싱 PLL(1.544 MHz) 16개와 TUPP ASIC에 필요한 비트리킹 클럭(13,312MHz) 1개로 구성된다.

보드 프로세서부(5)는 외부의 CPU와의 연결되는 마이크로 프로세서(μP) 제어부, ROM 및 RAM, 어드레스 제어부, 인터럽트 요구(IRQ) 제어부 및 비동기 (ASYNC) 드라이브를 구비하는데, LIU부(1)의 모드조정과 루우프 백 명령을 제어하며 LOS(Loss Of Signal) 신호를 감지하고 이에 대한 처리를 수행하고 또한 VC11 ASIC부(2)와 TUPP ASIC(3)의 경보 및 성능관련 데이타를 수집하며 각 ASIC의 명령을 수행한다.

클럭 감시부(6)는 VC32 신호부와 송,수신하는 클럭(12.096MHz)과 외부 수신 클럭(1.644MHz, 1.5448MHz)이 이상이 있는지를 감시하며 장애 여부를 보드 프로세서부(5)에 보고하고 경보 표시용으로는 LED가 구동된다.

LOS, LOP(Loss Of Pointer), AIS(Alarm Indication Signal) 검출부(7)는 LID부(1), VC11 ASIC부(2), TUPP ASIC부(3)에서 LOS(신호손실), LOP(포인터 손실) 및 AIS(경보표시) 장애가 검출되면 보드 프로세서부(5)로 보고하는 기능을 가진다. 이것은 OR 게이트로 구성된다.

루우프 백 기능부(8)는 보드 프로세서부(5) 및 외부의 보드절체부로부터 루우프 백 명령 신호를 수신하여 이 신호를 처리해서 LIU부(1)로 루프백 전송한다. 그리고 보드 절체부단(LSMB)당 16개의 루우프 백 신호를 처리한다. 이것을 High(하이)일때 루우프 처리를 하도록 하여 LOW(로우)일때 정상상태를 유지하도록 한다.

따라서, 상기와 같이 구성하여 동작되는 본 발명은 155.520Mb/s 동기식 다중장치에 적용되어 비동기 DSI-NAS 신호(1.544Mbps)를 처리함으로써 향후 전송의 고속화 및 지능화 지향에 효과가 있다.

Claims

DSI-NAS 종속 신호를 송,수신 인터페이스하기 위한 선로 인터페이스 유니트부(LIU)(1), 상기 선로 인터페이스 유니트부(1)와 연결되어 4개의 DSI-NAS 종속신호를 사상/역사상 및 다중/역다중을 수행하기 위한 VC11 ASIC부(2), 상기 VC11 ASIC부(2)와 VC32 신호부사이에 연결되어 포인터 처리 및 TUG21 신호를 송,수신하기 위한 TUPP ASIC부(3), 외부의 CPU에 연결되고, 상기 선로 인터페이스 유니트(1), 상기 VC11 ASIC부(2), 및 상기 TUPP ASIC부(3)에 연결되어 경보 및 성능 관련 자료를 수집 처리 및 상기 선로 인테페이스 유니트부(1)의 루프백을 제어하는 보드 프로세서부(5), 외부로 부터 입력되는 클럭을 감시하여 장애여부를 상기 보드 프로세서부(5)에 통보하는 클럭 감시부(6), 상기 선로 인터페이스 유니트부(1), 상기 VC11 ASIC부(2) 및 상기 TUPP ASIC부(3)에 연결되어 상기 기능부(1,2,3)의 LOS(신호손실), LOP(포인터 손실) 및 AIS(경보표시)의 장애 검사를 하여 상기 보드 프로세서부에 보고하는 LOS, LOP, AIS 검출부(7), 및 상기 보드 프로세서부(5)와 외부의 보드 절체부에 연결되어 상기 선로 인터페이스 유니트(1)의 루프 백 동작을 지원하는 루프 백 기능부(8)를 구비하고 있는 것을 특징으로 하는 DSI-NMAS 신호 사상 및 저속 다중기.
제 1 항에 있어서, 상기 선로 인터페이스 유니트(1)가 4개, 상기 VC11 ASIC부(2)가 4개, TUPP ASIC부(3)가 4개로 구성되어 있는 것을 특징으로 하는 DSI-NAS 신호 사상 및 저속 다중기.