JP2521379B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2521379B2 JP2521379B2 JP3034606A JP3460691A JP2521379B2 JP 2521379 B2 JP2521379 B2 JP 2521379B2 JP 3034606 A JP3034606 A JP 3034606A JP 3460691 A JP3460691 A JP 3460691A JP 2521379 B2 JP2521379 B2 JP 2521379B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】従来から、半導体素子の層間絶縁膜は常
圧ＣＶＤ法あるいは減圧ＣＶＤ法などを用いて深さ方向
に均一な膜質の絶縁膜を形成するのが一般的なものであ
る。図２(a) 〜(f) は従来の層間絶縁膜の形成過程を示
したものである。図において、１は半導体基板、２は半
導体基板１の上に形成された下層Al配線、３は下層Al配
線２に積層される層間絶縁膜、４は層間絶縁膜３の上に
塗布されるフォトレジストである。５はこのフォトレジ
スト４に写真製版によりマスクパターンを転写すること
により形成されるレジストホール開口部であり、６はレ
ジストホール開口部５が形成されたレジストパターンを
マスクして、ウェットなどによる等方性エッチングによ
り半導体基板１上に積層された層間絶縁膜３をエッチン
グすることにより形成されるスルーホール、７は下層Al
配線２と回路を構成する上層Al配線である。
圧ＣＶＤ法あるいは減圧ＣＶＤ法などを用いて深さ方向
に均一な膜質の絶縁膜を形成するのが一般的なものであ
る。図２(a) 〜(f) は従来の層間絶縁膜の形成過程を示
したものである。図において、１は半導体基板、２は半
導体基板１の上に形成された下層Al配線、３は下層Al配
線２に積層される層間絶縁膜、４は層間絶縁膜３の上に
塗布されるフォトレジストである。５はこのフォトレジ
スト４に写真製版によりマスクパターンを転写すること
により形成されるレジストホール開口部であり、６はレ
ジストホール開口部５が形成されたレジストパターンを
マスクして、ウェットなどによる等方性エッチングによ
り半導体基板１上に積層された層間絶縁膜３をエッチン
グすることにより形成されるスルーホール、７は下層Al
配線２と回路を構成する上層Al配線である。
【０００３】ここでスルーホール６の形成工程について
説明すると、まず図２(a) に示すように、下層Al配線２
の上に層間絶縁膜３を形成する。この層間絶縁膜３をプ
ラズマＣＶＤ法を用いて形成する順序について少し詳し
く説明すると、図３に示すようにプラズマＣＶＤ装置10
のチャンバ11に設けられた加熱体12上に下層Al配線２が
積層された半導体基板１を載置し、その排気口13から真
空ポンプ14で排気して0.3 Torr程度の真空度に保持す
る。一方、ガス供給口15から供給されるSiH4, N2O など
の原料ガスはＲＦ電源16に接続された励磁電極17からの
プラズマ放電によって化学的活性種とされて、半導体基
板１の下層Al配線２上にSiO2の層間絶縁膜３を形成する
ことになる。なお、このときの半導体基板１の加熱体12
による加熱温度はほぼ300 ℃に保たれる。そして、最後
にチャンバ11内を常圧に戻して成膜を終了する。
説明すると、まず図２(a) に示すように、下層Al配線２
の上に層間絶縁膜３を形成する。この層間絶縁膜３をプ
ラズマＣＶＤ法を用いて形成する順序について少し詳し
く説明すると、図３に示すようにプラズマＣＶＤ装置10
のチャンバ11に設けられた加熱体12上に下層Al配線２が
積層された半導体基板１を載置し、その排気口13から真
空ポンプ14で排気して0.3 Torr程度の真空度に保持す
る。一方、ガス供給口15から供給されるSiH4, N2O など
の原料ガスはＲＦ電源16に接続された励磁電極17からの
プラズマ放電によって化学的活性種とされて、半導体基
板１の下層Al配線２上にSiO2の層間絶縁膜３を形成する
ことになる。なお、このときの半導体基板１の加熱体12
による加熱温度はほぼ300 ℃に保たれる。そして、最後
にチャンバ11内を常圧に戻して成膜を終了する。
【０００４】引き続き、図２(b) に示すように層間絶縁
膜３の上にフォトレジスト４を塗布した後、写真製版に
よりフォトレジスト４にスルーホール６を形成するため
のマスクパターンを転写し、レジストホール開口部５を
形成する（図２(c) ）。このレジストホール開口部５が
形成されたレジストパターンをマスクして、ウェットな
どによる等方性エッチングにより半導体基板１上に積層
された層間絶縁膜３をエッチングし、図２(d) に示すよ
うにスルーホール６を形成する。つぎに、図２(e) に示
すようにレジストパターンを除去し、図２(f) に示すよ
うに上層Al配線７を形成することにより、下層および上
層のAl配線２，７のコンタクトを得るのである。
膜３の上にフォトレジスト４を塗布した後、写真製版に
よりフォトレジスト４にスルーホール６を形成するため
のマスクパターンを転写し、レジストホール開口部５を
形成する（図２(c) ）。このレジストホール開口部５が
形成されたレジストパターンをマスクして、ウェットな
どによる等方性エッチングにより半導体基板１上に積層
された層間絶縁膜３をエッチングし、図２(d) に示すよ
うにスルーホール６を形成する。つぎに、図２(e) に示
すようにレジストパターンを除去し、図２(f) に示すよ
うに上層Al配線７を形成することにより、下層および上
層のAl配線２，７のコンタクトを得るのである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の成膜方法では膜質が深さ方向に一定である
ことから、下層Al配線２と上層Al配線７とのコンタクト
部分において層間絶縁膜３が図４に示す部分（破線で囲
んだ部分）８のように順テーパ状にエッチングされ、こ
のことにより上層Al配線７の膜厚が層間絶縁膜３の側壁
部分に形成したスルーホール６の段差のために薄くな
り、コンタクト抵抗の上昇やコンタクト不良さらには断
線の原因となる恐れがある。
ような従来の成膜方法では膜質が深さ方向に一定である
ことから、下層Al配線２と上層Al配線７とのコンタクト
部分において層間絶縁膜３が図４に示す部分（破線で囲
んだ部分）８のように順テーパ状にエッチングされ、こ
のことにより上層Al配線７の膜厚が層間絶縁膜３の側壁
部分に形成したスルーホール６の段差のために薄くな
り、コンタクト抵抗の上昇やコンタクト不良さらには断
線の原因となる恐れがある。
【０００６】ところで、特開昭63− 34928号公報にはス
ルーホールの形成方法が開示されているが、その内容は
半導体基板上に形成される配線金属の上に下層の絶縁膜
よりもエッチングレートが速い絶縁膜を上層にして複数
層の絶縁膜を形成し、その上にレジストパターンを形成
したのちエッチングでテーパ状のスルーホールを形成す
るようにしたものである。しかし、この方法においても
層間絶縁膜とエッチングレートが速い絶縁膜との境目に
段差が生じて滑らかなテーパ状とはならず、したがって
その上に形成される配線金属は階段状となってその膜厚
が均一にならないという問題があるから、根本的な解決
策とはなり得ないのである。
ルーホールの形成方法が開示されているが、その内容は
半導体基板上に形成される配線金属の上に下層の絶縁膜
よりもエッチングレートが速い絶縁膜を上層にして複数
層の絶縁膜を形成し、その上にレジストパターンを形成
したのちエッチングでテーパ状のスルーホールを形成す
るようにしたものである。しかし、この方法においても
層間絶縁膜とエッチングレートが速い絶縁膜との境目に
段差が生じて滑らかなテーパ状とはならず、したがって
その上に形成される配線金属は階段状となってその膜厚
が均一にならないという問題があるから、根本的な解決
策とはなり得ないのである。
【０００７】本発明は、このような課題を解消するため
になされた半導体装置およびその製造方法を提供するこ
とを目的とする。
になされた半導体装置およびその製造方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の態様は、
半導体基板と、該半導体基板上に施された下層アルミ配
線と、該下層アルミ配線上に堆積された層間絶縁膜と、
該層間絶縁膜上に形成される上層アルミ配線と、前記層
間絶縁膜に開孔されたスルーホールを介して前記下層ア
ルミ配線と上層アルミ配線とを接続する接続導体とから
なる半導体装置であって、前記層間絶縁膜の密度を膜厚
方向に連続的に変化させて下側から上方に向けて次第に
小さくしていくことを特徴とする半導体装置である。
半導体基板と、該半導体基板上に施された下層アルミ配
線と、該下層アルミ配線上に堆積された層間絶縁膜と、
該層間絶縁膜上に形成される上層アルミ配線と、前記層
間絶縁膜に開孔されたスルーホールを介して前記下層ア
ルミ配線と上層アルミ配線とを接続する接続導体とから
なる半導体装置であって、前記層間絶縁膜の密度を膜厚
方向に連続的に変化させて下側から上方に向けて次第に
小さくしていくことを特徴とする半導体装置である。
【０００９】また、本発明の第２の態様は、プラズマＣ
ＶＤ装置を用いて半導体装置における金属配線の層間絶
縁膜を形成するに際し、前記ＣＶＤ装置のチャンバ内の
真空度を順次低くなるように連続的に変化させながら成
膜することを特徴とする半導体装置の製造方法である。
ＶＤ装置を用いて半導体装置における金属配線の層間絶
縁膜を形成するに際し、前記ＣＶＤ装置のチャンバ内の
真空度を順次低くなるように連続的に変化させながら成
膜することを特徴とする半導体装置の製造方法である。
【００１０】
【作 用】本発明者は、上記の課題について鋭意研究・
実験を重ねた結果、プラズマＣＶＤ法を用いて層間絶縁
膜を形成する際に、チャンバ内の真空度を変化させるこ
とにより膜質が変化し、さらに膜質によって密度が変化
することを見出し、本発明を完成させるに至ったのであ
る。
実験を重ねた結果、プラズマＣＶＤ法を用いて層間絶縁
膜を形成する際に、チャンバ内の真空度を変化させるこ
とにより膜質が変化し、さらに膜質によって密度が変化
することを見出し、本発明を完成させるに至ったのであ
る。
【００１１】すなわち、本発明によれば、プラズマＣＶ
Ｄ装置のチャンバ内の真空度を所定の値から順次低くな
るように制御して垂直方向の膜質を変化させることによ
り、層間絶縁膜の密度を膜厚方向の下部で高く上部にい
くに従って低くすることができ、これによってスルーホ
ールの側壁部分の断面形状を滑らかなテーパ状にするこ
とができ、したがって上層Al配線の膜厚をほぼ均一にす
ることが可能である。なお、変化させる真空度の上限値
は0.33〜0.37Torrの範囲が望ましく、またその下限値の
範囲は0.83〜0.87Torrが望ましい。その理由は上限値は
それ以上真空度が高くなると電極内に異常放電が生じて
均一な成膜が困難になり、また下限値は真空度がそれ以
下に低くなると成膜速度が低くなってスループットが悪
くなるからである。
Ｄ装置のチャンバ内の真空度を所定の値から順次低くな
るように制御して垂直方向の膜質を変化させることによ
り、層間絶縁膜の密度を膜厚方向の下部で高く上部にい
くに従って低くすることができ、これによってスルーホ
ールの側壁部分の断面形状を滑らかなテーパ状にするこ
とができ、したがって上層Al配線の膜厚をほぼ均一にす
ることが可能である。なお、変化させる真空度の上限値
は0.33〜0.37Torrの範囲が望ましく、またその下限値の
範囲は0.83〜0.87Torrが望ましい。その理由は上限値は
それ以上真空度が高くなると電極内に異常放電が生じて
均一な成膜が困難になり、また下限値は真空度がそれ以
下に低くなると成膜速度が低くなってスループットが悪
くなるからである。
【００１２】
【実施例】以下に、本発明の実施例について図１を用い
て説明する。図に示すように、本発明のプラズマＣＶＤ
装置10には、チャンバ11内の真空度を測定して真空ポン
プ14を制御する真空度制御装置18が設けられ、真空度設
定器19によってチャンバ11内の真空度を連続的に高める
プログラムが設定される。
て説明する。図に示すように、本発明のプラズマＣＶＤ
装置10には、チャンバ11内の真空度を測定して真空ポン
プ14を制御する真空度制御装置18が設けられ、真空度設
定器19によってチャンバ11内の真空度を連続的に高める
プログラムが設定される。
【００１３】そこで、真空度設定器19を用いて真空度制
御装置18にチャンバ11内の真空度を0.35Torrから0.85To
rrまで 6.8×10-4Torr/secで変化させるように制御指示
をさせて、前出図２(a) に示したように下層Al配線２の
上に 0.6μm の層間絶縁膜３を形成した。そのときの成
膜時間は約740secであり、また加熱温度は300 ℃とし
た。
御装置18にチャンバ11内の真空度を0.35Torrから0.85To
rrまで 6.8×10-4Torr/secで変化させるように制御指示
をさせて、前出図２(a) に示したように下層Al配線２の
上に 0.6μm の層間絶縁膜３を形成した。そのときの成
膜時間は約740secであり、また加熱温度は300 ℃とし
た。
【００１４】そして、その上に前出の図２(b) 〜(f) に
示したように、フォトレジスト４を塗布しパターニング
を行い、ＢＨＦエッチングおよびレジスト剥離したの
ち、1.0 μm の上層Al配線７をスパッタリングでコンタ
クト部分を層間絶縁膜３上に形成した。このときスルー
ホール６の側壁部分の上層Al配線７の膜厚は0.8 μm
で、目標の1.0 μm に比してほとんど薄くなっていなか
った。この半導体素子を温度121 ℃, 湿度100 ％で 240
時間のＰＣＴ試験を行った結果の歩留りは100 ％であっ
た。
示したように、フォトレジスト４を塗布しパターニング
を行い、ＢＨＦエッチングおよびレジスト剥離したの
ち、1.0 μm の上層Al配線７をスパッタリングでコンタ
クト部分を層間絶縁膜３上に形成した。このときスルー
ホール６の側壁部分の上層Al配線７の膜厚は0.8 μm
で、目標の1.0 μm に比してほとんど薄くなっていなか
った。この半導体素子を温度121 ℃, 湿度100 ％で 240
時間のＰＣＴ試験を行った結果の歩留りは100 ％であっ
た。
【００１５】なお、真空度を0.3 Torrと一定にした従来
例で層間絶縁膜を形成したところ、スルーホール６の側
壁部分の上層Al配線７の膜厚は0.2 μm と薄く、またＰ
ＣＴ試験での歩留りは20％といずれも本発明例に比して
低いものであった。
例で層間絶縁膜を形成したところ、スルーホール６の側
壁部分の上層Al配線７の膜厚は0.2 μm と薄く、またＰ
ＣＴ試験での歩留りは20％といずれも本発明例に比して
低いものであった。
【００１６】
【発明の効果】以上説明したように本発明によれば、層
間絶縁膜の膜質を垂直方向に変化させることができるか
ら、スルーホールの側壁部分に滑らかなテーパ状を形成
することができ、これによって上層Al配線の膜厚をほぼ
均一に成膜することが可能となり、半導体装置の歩留り
向上に大いに寄与する。
間絶縁膜の膜質を垂直方向に変化させることができるか
ら、スルーホールの側壁部分に滑らかなテーパ状を形成
することができ、これによって上層Al配線の膜厚をほぼ
均一に成膜することが可能となり、半導体装置の歩留り
向上に大いに寄与する。
【図１】本発明の実施例を模式的に示す構成図である。
【図２】従来の層間絶縁膜の形成過程を示す説明図であ
る。
る。
【図３】従来のプラズマＣＶＤ装置の概要図である。
【図４】半導体装置の従来例を示す断面図である。
１ 半導体基板 ２ 下層Al配線 ３ 層間絶縁膜 ４ フォトレジスト ６ スルーホール ７ 上層Al配線 10 プラズマＣＶＤ装置 11 チャンバ 14 真空ポンプ 16 ＲＦ電源 17 励磁電極 18 真空度制御装置 19 真空度設定器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3213 Ｈ０１Ｌ 21/302 Ｍ (56)参考文献 特開 平２−306627（ＪＰ，Ａ) 特開 昭62−186540（ＪＰ，Ａ) 特開 平２−155275（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 半導体基板と、該半導体基板上に施さ
れた下層アルミ配線と、該下層アルミ配線上に堆積され
た層間絶縁膜と、該層間絶縁膜上に形成される上層アル
ミ配線と、前記層間絶縁膜に開孔されたスルーホールを
介して前記下層アルミ配線と上層アルミ配線とを接続す
る接続導体とからなる半導体装置であって、前記層間絶
縁膜の密度を膜厚方向に連続的に変化させて下側から上
方に向けて次第に小さくしていくことを特徴とする半導
体装置。 - 【請求項２】 プラズマＣＶＤ装置を用いて半導体装
置における金属配線の層間絶縁膜を形成するに際し、前
記ＣＶＤ装置のチャンバ内の真空度を順次低くなるよう
に連続的に変化させながら成膜することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034606A JP2521379B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034606A JP2521379B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273439A JPH04273439A (ja) | 1992-09-29 |
| JP2521379B2 true JP2521379B2 (ja) | 1996-08-07 |
Family
ID=12419021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034606A Expired - Fee Related JP2521379B2 (ja) | 1991-02-28 | 1991-02-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521379B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111519171B (zh) * | 2020-02-17 | 2021-09-07 | 佛山市思博睿科技有限公司 | 一种膜层致密的等离子化学气相沉积法镀疏水膜方法 |
-
1991
- 1991-02-28 JP JP3034606A patent/JP2521379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273439A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521379B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JP4301628B2 (ja) | ドライエッチング方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| KR0152919B1 (ko) | 반도체 소자 제조방법 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JPS6290934A (ja) | 平坦化エツチング方法 | |
| JPH08195394A (ja) | 半導体装置の配線形成方法 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH05347279A (ja) | プラズマエッチング方法及び装置 | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH10229092A (ja) | 半導体装置の製造方法 | |
| JPH0324779B2 (ja) | ||
| JPH0697126A (ja) | 半導体のドライエッチング方法及びその半導体のドライエッチング装置 | |
| JPH08195439A (ja) | 半導体装置の製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| JP2000150471A (ja) | エッチング装置及びこれを用いた半導体装置の製造方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |