JP2510082B2 - 半導体チップ組立体の形成方法 - Google Patents

半導体チップ組立体の形成方法

Info

Publication number
JP2510082B2
JP2510082B2 JP6215427A JP21542794A JP2510082B2 JP 2510082 B2 JP2510082 B2 JP 2510082B2 JP 6215427 A JP6215427 A JP 6215427A JP 21542794 A JP21542794 A JP 21542794A JP 2510082 B2 JP2510082 B2 JP 2510082B2
Authority
JP
Japan
Prior art keywords
tape
pads
fingers
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6215427A
Other languages
English (en)
Other versions
JPH07245326A (ja
Inventor
ジェームズ・アンドリュー・ビロウイズ
エドワード・ジョン・ドンブロスキイ
ウイリアム・ヒューレット・ガースリイ
リチャード・ウイリアム・ノース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07245326A publication Critical patent/JPH07245326A/ja
Application granted granted Critical
Publication of JP2510082B2 publication Critical patent/JP2510082B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイスのキャ
リア・テープ、より詳細に言えば、従来の接合用パッド
よりも高密度で配列された接合用パッドを持つ半導体チ
ップと、より高密度の入／出力用のリード線を有するキ
ャリア・テープを結合することによって半導体チップ組
立体を形成する方法に関する。
【０００２】
【従来の技術】半導体産業は、半導体チップと、リード
線とを自動的に接続し組立てる作業の自動化の方向と、
半導体チップを小型に実装する方向とを指向しており、
テープを用いた自動的接合技術（Tape Automated Bondi
ng）、いわゆる、ＴＡＢ技術を含む製造装置を使用して
いる。この技術において、ＴＡＢテープは、ポリイミド
・テープなどの材料から形成された絶縁体キャリアの開
口中に突出する複数の薄い金属フィルムを担持してお
り、この金属フィルムは、テープ・リードあるいはフィ
ンガと称されるリード線を形成する。この金属フィルム
は、通常、銅を基材としており、非常に薄く、通常、
０．００１２７ミリメートル乃至０．０７６２ミリメー
トルの厚さを持っている。
【０００３】従来の多くのＴＡＢテープは、絶縁体キャ
リア・フィルムの一方の面上に設けられた単一の金属薄
膜を有するものであった。チップの構造が一層複雑にな
り、接合用パッドが２列になったので、最近のＴＡＢテ
ープは、チップ上の２列の接合用パッドに対して結合す
ることができるように、絶縁性キャリアの裏面に第２の
金属薄膜を設けることによって対応している。
【０００４】図７は、半導体チップ１３の接合用パッド
１１及び１２に結合された従来の両面式のＴＡＢテープ
・アセンブリ１０を示す図である。ＴＡＢテープ・アセ
ンブリ１０は、一群の上部金属フィンガ１５と、一群の
下部金属フィンガ１６とを担持する絶縁性基体１４で構
成されている。一般に、これらの金属フィンガ１５、１
６は、ポリイミドのような基体１４上に被着された金属
層によって形成される。基体上に被着された金属層は、
図８に示された個々のフィンガ１５ａ及び１６ａを形成
するように、例えばフォトエッチングなどの公知の適当
な切除技術によって形成される。代表的な例として述べ
ると、フィンガの幅は、０．０５０８ミリメートルで、
エッジ相互間の間隔は、０．０３８１ミリメートルであ
る。フィンガ群１５、１６が形成された後、各フィンガ
群１５及び１６の端部１５ａ及び１６ａの間にある基板
の部分はエッチングなどの適当な処理で除去される。
【０００５】チップ上の夫々の半導体パッドに個々のフ
ィンガの先端部１５ａ及び１６ａを結合するために最も
広く用いられている方法は、フィンガ及びチップのパッ
ドに金メッキを施すことである。各フィンガ群のメッキ
されたフィンガ先端部は、接合用パッドの関連する列に
整列され、そして、すべてのフィンガの先端部と、その
下側にある接合用パッドとを同時に加熱／加圧（代表例
では、５００℃乃至５５０℃の温度で、毎平方センチメ
ートル当り約２．１乃至３．５キログラムの圧力）する
一括結合処理装置によって結合される。図７及び図８に
示されているように、フィンガ群１６の先端部１６ａ
は、パッド１１に結合され、フィンガ群１５の先端部１
５ａは、パッド１２に結合される。このため、フィンガ
群１５及び１６の間の絶縁体１４の部分を除去すること
が必要であり、また、各群の個々のフィンガの先端部は
下側のパッドに対して加圧されなければならないので、
各群の個々のフィンガは、他のフィンガから夫々独立し
且つ異なった長手方向軸に位置付けられねばならない。
従って、フィンガ群１５の各フィンガは、長手方向軸Ｌ
１５上に位置付けられ、フィンガ群１６の各フィンガ
は、長手方向軸Ｌ１６上に位置付けられねばならない。
このようにして、同じ群中の隣接する２つのフィンガの
長手方向軸は、異なる群のフィンガ間の間隔Ｓの２倍の
値に、フィンガの幅Ｗを加えた間隔で分離される。
【０００６】結合処理工程が終了すると、リード線の他
の端部は、自由端となり、第２のレベルのキャリア（図
示せず）（通常は、リード・フレーム、印刷回路カー
ド、またはキャリア基板など）に対して装着するために
利用される。第２のレベルのキャリアにＴＡＢテープ・
アセンブリの自由端を結合するのは、通常、はんだ付け
による低温度の結合で行われる。
【０００７】半導体チップ上の高密度パッドに対して
は、コストを低下させるために、半導体チップのサイズ
を小さくして、非常に小さなフィンガを狭い間隔に配列
することが望ましい。例えば、チップが４４０個のＩ／
Ｏパッドを必要とし且つＩ／Ｏパッドが、従来の両面式
のテープで使用されているように、四角形のダイの外側
を取り囲んでスタガ配列にされている場合、即ち互い違
いに２列に配列されている場合、ダイのサイズは、接合
用パッドのピッチによって、即ちチップ上のパッド列中
で隣接するパッドの中心点間の距離によって決められ
る。０．１５２４ミリメートル（６ミル）のピッチに対
して、チップのサイズは、約９．３ミリメートル四方の
大きさであり、０．１０１６ミリメートル（４ミル）の
ピッチにおいては、チップのサイズは６．２ミリメート
ル四方の大きさである。チップの接合用パッドの直径
は、通常、０．０５０８ミリメートル乃至０．０７６２
ミリメートル（２乃至３ミル）であり、加熱／加圧結合
処理によって上面がわずかに潰される。更に、このパッ
ド・ピッチは、個々のフィンガ１５及び１６の幅（Ｗ）
と、異なる群のフィンガ間の間隔（Ｓ）によって影響さ
れる。
【０００８】従って、従来の両面式テープの利点を最大
限に発揮させ、小さなダイ・サイズと高い密度とを得る
ために、従来の技術は、パッドの列１１及び１２の両方
のピッチが、符号Ｐ１１及びＰ１２で表わされている図
８に示されているように、ダブル・スタガ配列を使用し
ている。このダブル・スタガ配列の接合用パッドを使用
したチップにおいて、各列、即ちＰ１１、Ｐ１２のピッ
チは、間隔Ｓの２倍と、両方の群のフィンガの幅（Ｗ）
との和よりも小さくし得ないことに注意する必要があ
る。換言すれば、各列のピッチは、Ｐ１１＝Ｗ16＋２Ｓ
＋Ｗ15、そして、Ｐ１２＝Ｗ15＋２Ｓ＋Ｗ16である。
【０００９】テープの両面にリード線を設けた従来のＴ
ＡＢテープ方式は、密度及び性能に或る程度の利益を与
え、半導体チップのサイズを小さくすることができるけ
れども、十分ではなく、チップの接合用パッドが３列以
上に設けられた場合には適用できない。また、チップ上
のＩ／Ｏパッドの数が増加すると、チップのすべてのパ
ッドに対して、すべてのフィンガを同時に結合するのに
必要な圧力が直線的に増加するので、ダイの破損が生じ
る可能性が大きくなる。また、従来の方式は、チップの
接合用パッドが３列以上に設けられた場合は適用できな
い。更に、両面式テープでは、両面のリード線をエッチ
ングによって形成する際に両面のリード線位置を互いに
正確に画定しなけなければならず、製造が面倒であり、
製造コストが高くなる。。
【００１０】Ｃ．発明が解決しようとする課題 本発明の目的は、従来のＴＡＢテープによる自動結合シ
ステムにおける上述のような問題を解決し、高い密度の
接合用パッドを持つ半導体チップに適用することのでき
る半導体チップ組立体の形成方法を提供することであ
る。
【００１１】Ｄ．課題を解決するための手段 本発明の半導体チップ組立体の形成方法は、次のステッ
プ、即ち、(a) 表面に複数列の接合用パッドを有し、各
列のパッドが、隣接する列の夫々のパッドと同じ長手方
向軸上に整列して設けられている半導体チップを準備
し、(b) 複数の第１の導電性リード線を担持した第１の
絶縁層よりなり、各第１のリード線の端部が上記第１の
絶縁層から突出している第１のリード線担持テープを準
備し、(c) 複数の第２の導電性リード線を担持した第２
の絶縁層よりなり、各第２のリード線の端部が上記第２
の絶縁層から突出している第２のリード線担持テープを
準備し、(d) 上記第１のリード線の端部を上記半導体チ
ップの上記複数列のパッドのうちの外側の列のパッドに
整列させるように上記第１のリード線担持テープを位置
合わせし、(e) 上記第１のリード線の端部を上記外側の
列のパッドに結合し、(f) 上記第２のリード線の端部を
上記半導体チップの上記複数列のパッドのうちの内側の
列のパッドに整列させるように上記第２のリード線担持
テープを上記第１のリード線担持テープの上に配置して
位置合わせし、(g) 上記第２のリード線の端部を上記内
側の列のパッドに結合することを含む。
【００１２】本発明によれば、チップ上の接合用パッド
の従来のジグザグ的な配列を必要とせず、接合用パッド
の間の間隔を極めて狭くすることができ、しかもコスト
を低減させることができる。
【００１３】Ｅ．実施例 本発明は、半導体チップに対して、個々の且つ順次に結
合される複数の単一層テープを使用することに基づくも
のである。
【００１４】図１及び図２は、コストを低下させ、パッ
ド密度を従来のダブル・スタガ配列（図７及び図８）の
ピッチのほぼ２倍に増加し、上述の問題点を解決した本
発明によるテープ組立体の実施例を示す図である。図１
及び図２に示した本発明の実施例は、チップ３０の接合
用パッドに結合される２つの単一層テープ２０及び２１
を使用することを含んでいる。テープ２０は、一群の独
立した導電性フィンガ２０ａ及び絶縁層２４を含み、そ
して、テープ２０とは分離したテープ２１は、一群の独
立した導電性フィンガ２１ａ及び絶縁層２３を含んでい
る。当業者には明らかなように、このようなテープは、
例えば絶縁層の表面に金属層を被着した後、絶縁層上に
フィンガの端部を形成するように、金属層をエッチング
することによって作られる。
【００１５】本発明に従って、第１の単一層テープ２０
は、フィンガ２０ａの先端部が、チップ３０上の外側列
として配列されている関連入／出力（Ｉ／Ｏ）パッド２
６と整合するように作られている。第２のテープ２１
は、フィンガ２１ａの先端部が、チップ３０上に第２の
内側列として配列された関連するＩ／Ｏパッド２７と整
合するように形成される。下側のテープ２０のフィンガ
２０ａは、第１の結合処理によって、外側列のパッド２
６と整列するように位置合わせされ、結合される。上側
のテープ２１は下側のテープの上に重ねて配置され、そ
して、フィンガ２１ａの先端部は、第２の結合処理にお
いて、Ｉ／Ｏパッドの内側列のパッド２７と整列するよ
うに位置合わせされ、結合される。結合している時か、
または結合後に、第２群のフィンガ２１の下側のポリイ
ミド層２３が、適当なエポキシ樹脂の接着剤２３ａによ
って、テープ２１の下側のテープ２０の第１群のフィン
ガ２０ａに固着される。層２３及び２４が、例えばカプ
トンの商標名で販売されているポリイミドで作られてい
る場合、接着剤は、例えば商標名、ロジャース（Roger
s）８９７０で販売されているフエノール・ブチルの加
熱式接着剤でよい。他の案として、この層２３ａは、厚
さが約０．１２７ミリメートル（５ミル）までの重合性
の材料でもよく、この材料は、加熱／加圧式結合装置で
加熱された時、フィンガ２０ａの囲りに流れて、フィン
ガ２０ａと下側の絶縁層２４に接着する。必要に応じ
て、上側のテープ２１のリード線は、重合性の密封材料
で被履することができる。密封材料としては、シリコ
ン、エポキシ樹脂、アクリル樹脂、ポリイミド及びシリ
コン・ポリイミドなどがある。
【００１６】層２３ａとして重合性の材料を使用し、フ
ィンガ２０ａの周囲にこの材料を流動させ、絶縁層２４
と接着させることによって、リード線２０ａの間のバイ
アスで誘起される銅のマイグレーションが減少され、機
械的な強度が増加し、そしてテープの巻き癖が軽減され
る。
【００１７】２つの分離したフィンガ群を使用し、それ
らのフィンガ群を別々に結合することによって、下側の
パッド２６及び２７の密度を増加することができる。図
２に示されたように、各群のリード線の長手方向の軸が
同じ位置にあるので、各群のフィンガの間のピッチは同
じである。
【００１８】本発明においては、下側の第１のテープ２
０がパッドの外側の列に独立して結合され、次に上側の
テープ２１が、内側の列のパッドに独立して結合される
ので、ピッチの減少が可能となった。このようにして、
各テープの関連するフィンガは、同じ長手方向の軸と重
複する。
【００１９】本発明において、フィンガの幅は、従来の
テープのフィンガの幅と同じであるけれども、従来の両
面式のテープにより必要とするピッチの半分のピッチに
することができる。
【００２０】本発明は、第３のテープを付加することに
よって更に拡張することができる。第３のテープは、前
の２つのパッドの列に対して内側の第３のパッドの列に
結合することによって、チップのサイズに著しい影響を
与えることなく、チップ上で利用可能なパッドの数を増
加することができる。
【００２１】３層構造の実施例は図３及び図４に示され
ている。図３は、本発明の３層式の実施例が一連のパッ
ド列３２、３３及び３４を介して半導体チップ３１に結
合されていることを示す断面図であり、図４は、この３
層式組立体の平面図である。
【００２２】図３において、３枚の独立した単一面テー
プ３６、３７及び３８が使用され、各テープは絶縁層上
に形成された一群の独立したフィンガを持っている。即
ち、テープ３６は、独立したフィンガ３６ａ及び絶縁層
４０を持っており、テープ３７は、独立したフィンガ３
７ａ及び絶縁層４１を持っており、そしてテープ３８
は、独立したフィンガ３８ａ及び絶縁層４２を持ってい
る。これらのフィンガ群の各独立したフィンガは、同じ
長手方向軸Ｌ３２、Ｌ３３、Ｌ３４上に重なる。
【００２３】この３層構造は、第１の結合処理により、
テープ３６のフィンガ３６ａの先端部をパッド３２に載
置して結合し、次に、テープ３６の上にテープ３７を載
せて、パッド３３に対してフィンガ３７ａの先端部を結
合し且つテープ３６に絶縁層４１を固着し、最後に、テ
ープ３７の上にテープ３８を載せて、パッド３４に対し
てフィンガ３８ａを結合し、テープ３７にテープ３８を
固着する。この複数層のテープ構造は、各テープが同じ
長手方向の軸Ｌ３２、Ｌ３３、Ｌ３４上に位置する各テ
ープのフィンガを持っているので、図１及び図２のもの
よりも高い密度を持っていることが理解されよう。
【００２４】各テープ３７及び３８は、図１に関して説
明したような接着剤の層か、または重合性材料の層を持
つことができ、これにより、下側のフィンガ３６ａ及び
３７ａが効果的に密封できる。同様に、フィンガ３８ａ
も、図１で説明したような密閉材料で被履することがで
きる。
【００２５】もし必要ならば、中間のテープ３７は、そ
のフィンガを信号用のパッドに接続することができ、他
方、テープ３６及び３８は、接地用パッドに接続するこ
とができる。他の案として、各テープの選択されたフィ
ンガを信号用パッド、電圧供給用パッド、または接地用
パッドの何れかに接続することができる。実際問題とし
て、３つの層のフィンガを同軸ケーブル的な配列とする
ために、各信号伝達用フィンガを取り巻くようにアース
用フィンガを組み合わせることができ、これにより、組
立体の信号伝達特性を向上することが可能である。
【００２６】図５及び図６は半導体チップ組立体の変形
例を示している。図５には、一連の接合用パッド５１を
持つ半導体チップ５０が示されており、この半導体チッ
プ５０には、絶縁層５３と複数個の金属フィンガ即ちリ
ード５４とを含む単一層のテープ５２が結合されてい
る。上述したように、テープ５２のフィンガの先端部が
パッド５１に結合された後、平坦な導電性カバー・シー
ト即ち金属薄膜５６が、テープ５２の表面と、チップ５
０の動作面、即ちパッド５１を担持するチップ表面の上
に延びるように設けられて固着される。導電性カバー・
シート５６は絶縁層５５によってチップ５０及びフィン
ガ５４から分離されている。このようなカバー・シート
５６は、この実施例では、平坦な面、即ち連続面である
と同時に、厚さが均一にされているが、これは必ずしも
必要なことではない。
【００２７】金属カバー・シート５６は、ＴＡＢテープ
をチップ上のパッドに固着した後、上述した接着剤また
は加熱接着などの適当な固着方法によって、ＴＡＢテー
プに固着することができる。
【００２８】このような金属カバー・シート５６を接地
面として使用すれば、チップの信号伝送特性が改善され
る。また、金属カバー・シート５６は、信号リードのク
ロストークを減少させ、信号リードのインピーダンスを
改善し、チップの電磁特性や、高周波シールド特性を改
善することによって、チップに対して、より良い電気的
性能を与える。更に、機械的な強度を増加させ、熱的性
能を向上させ、平坦面を与えるなどの他の利点をも与え
る。
【００２９】図６は、絶縁層６３によって分離されてい
る金属フィンガ６１及び６２の２つの群を含む多層テー
プ６０を示している。フィンガ６１及び６２は、チップ
のパッド６５及び６６に夫々結合される。フィンガ６２
の上側には、上述のような適当な絶縁層６８によってフ
ィンガ６２から絶縁されて固着されている平坦な第１の
金属カバー・シート６７が設けられている。また、フィ
ンガ６１の下側には、第２の金属面即ち金属カバー・シ
ート６９が設けられ、これは、適当な絶縁層７０によっ
てフィンガ６１から絶縁されて固着されている。
【００３０】金属カバー・シート６７及び６９は、ＴＡ
Ｂテープをチップ上のパッドに固着した後、接着剤また
は加熱接着などの適当な固着方法によって、ＴＡＢテー
プに固着することができる。
【００３１】また、金属シート６７及び６９は、厚さが
均一でも、不均一でもよく、また、チップ本体の上まで
拡張することができる。
【００３２】金属シート６７及び６９を接地面として使
用すれば、フィンガ６１及び６２が信号用のリード線と
して用られるときは、デバイスの伝送特性が改善され
る。
【００３３】また、金属カバー・シート５６は、信号リ
ードのクロストークを減少させ、信号リードのインピー
ダンスを改善し、チップの電磁特性や、高周波シールド
特性を改善することによって、チップに対して、より良
い電気的性能を与える。更に、機械的な強度を増加さ
せ、熱的性能を向上させ、平坦面を与えるなどの他の利
点をも与える。
【００３４】
【発明の効果】本発明によれば、極めて密度の高い接合
用パッドを有する半導体チップの組立体を形成できる。
従来の両面式テープにおける両面のエッチングのアライ
メントの問題を回避し、２つの金属層の間のポリイミド
をエッチングにより除去する必要がなく、チップ上のパ
ッドをスタガ配列にする必要がなく、チップ上で３列以
上のパッドの列にも適用することができ、チップ上の接
合用パッドの密度を９０％増加することが可能で、その
結果、チップのサイズを著しく小さくすることができる
る。本発明によれば、両面のリード・パターンのアライ
メントが要求される面倒な両面エッチング及び絶縁層エ
ッチングの必要性がなくなるから、コストを逓減できる
だけでなく、支持されていないフィンガの長さを短くす
ることができる。また、チップ上の接合用パッドの間隔
を極めて狭くすることができ、一層コストを低減させる
ことができる。
【図面の簡単な説明】
【図１】２列の接合用パッドを有する本発明の半導体チ
ップ組立体の実施例の一部の断面図である。
【図２】図１のチップ組立体を上から見た平面図であ
る。
【図３】３列の接合用パッドを有する本発明の半導体チ
ップ組立体の第２の実施例の一部の断面図である。
【図４】図３のチップ組立体を上から見た平面図であ
る。
【図５】半導体チップの変形例を示す断面図である。
【図６】半導体チップの別の変形例を示す断面図であ
る。
【図７】従来のチップ組立体を説明する図である。
【図８】従来のチップ組立体を説明する図である。
【符号の説明】
２０ 下側の単一層のテープ ２１ 上側の単一層のテープ ２０ａ 下側のフィンガ（リード線） ２１ａ 上側のフィンガ（リード線） ２３、２４ 絶縁層 ２３ａ 接着剤層 ２６ 外側の列の接合用チップ・パッド ２７ 内側の列の接合用チップ・パッド ３０、３１ 半導体チップ ３６、３７、３８ 単一層のテープ ３６ａ、３７ａ、３８ａ フィンガ（リード線） ４０、４１、４２ 絶縁層 ３２ 外側の列の接合用チップ・パッド ３３ 中間の列の接合用チップ・パッド ３４ 内側の列の接合用チップ・パッド ５０ 半導体チップ ５１、６５、６６ 接合用チップ・パッド ５２ 単一層のテープ ６０ 多層テープ ５３、５５、６３、６８、７０ 絶縁層 ５４、６１、６２ フィンガ（リード線） ５６、６７、６９ 導電性カバー・シート
フロントページの続き (72)発明者 エドワード・ジョン・ドンブロスキイ アメリカ合衆国ヴァーモント州ジェリ コ、ボックス4071、アール・アール２番 地 (72)発明者 ウイリアム・ヒューレット・ガースリイ アメリカ合衆国ヴァーモント州エセック ス・ジャンクション、キローラン・ドラ イブ５番地 (72)発明者 リチャード・ウイリアム・ノース アメリカ合衆国ヴァーモント州フェアフ ァックス、3052シイー、アール・アール ２、パイネミュードー９番地 (56)参考文献 特開 昭60−46040（ＪＰ，Ａ) 特開 昭63−164229（ＪＰ，Ａ) 特開 昭63−302531（ＪＰ，Ａ) 実開 昭54−124472（ＪＰ，Ｕ) 実開 昭61−156244（ＪＰ，Ｕ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】(a) 表面に複数列の接合用パッドを有し、
    各列のパッドが、隣接する列の夫々のパッドと同じ長手
    方向軸上に整列して設けられている半導体チップを準備
    し、(b) 複数の第１の導電性リード線を担持した第１の
    絶縁層よりなり、各第１のリード線の端部が上記第１の
    絶縁層から突出している第１のリード線担持テープを準
    備し、(c) 複数の第２の導電性リード線を担持した第２
    の絶縁層よりなり、各第２のリード線の端部が上記第２
    の絶縁層から突出している第２のリード線担持テープを
    準備し、(d) 上記第１のリード線の端部を上記半導体チ
    ップの上記複数列のパッドのうちの外側の列のパッドに
    整列させるように上記第１のリード線担持テープを位置
    合わせし、(e) 上記第１のリード線の端部を上記外側の
    列のパッドに結合し、(f) 上記第２のリード線の端部を
    上記半導体チップの上記複数列のパッドのうちの内側の
    列のパッドに整列させるように上記第２のリード線担持
    テープを上記第１のリード線担持テープの上に配置して
    位置合わせし、(g) 上記第２のリード線の端部を上記内
    側の列のパッドに結合することを含む半導体チップ組立
    体の形成方法。
JP6215427A 1989-01-30 1994-09-09 半導体チップ組立体の形成方法 Expired - Lifetime JP2510082B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/303,207 US4912547A (en) 1989-01-30 1989-01-30 Tape bonded semiconductor device
US303207 1989-01-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018123A Division JPH07111984B2 (ja) 1989-01-30 1990-01-30 半導体チップの組立体

Publications (2)

Publication Number Publication Date
JPH07245326A JPH07245326A (ja) 1995-09-19
JP2510082B2 true JP2510082B2 (ja) 1996-06-26

Family

ID=23171012

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018123A Expired - Lifetime JPH07111984B2 (ja) 1989-01-30 1990-01-30 半導体チップの組立体
JP6215427A Expired - Lifetime JP2510082B2 (ja) 1989-01-30 1994-09-09 半導体チップ組立体の形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018123A Expired - Lifetime JPH07111984B2 (ja) 1989-01-30 1990-01-30 半導体チップの組立体

Country Status (3)

Country Link
US (1) US4912547A (ja)
EP (1) EP0380906A3 (ja)
JP (2) JPH07111984B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
US4981817A (en) * 1988-12-29 1991-01-01 International Business Machines Corporation Tab method for implementing dynamic chip burn-in
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5142351A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Via-less two-metal tape-automated bonding system
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
KR910020869A (ko) * 1990-05-10 1991-12-20 원본 미기재 무통로 2-금속 테이프 자동 접착시스템
US5313367A (en) * 1990-06-26 1994-05-17 Seiko Epson Corporation Semiconductor device having a multilayer interconnection structure
US5060052A (en) * 1990-09-04 1991-10-22 Motorola, Inc. TAB bonded semiconductor device having off-chip power and ground distribution
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5117275A (en) * 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
US5173763A (en) * 1991-02-11 1992-12-22 International Business Machines Corporation Electronic packaging with varying height connectors
US5266520A (en) * 1991-02-11 1993-11-30 International Business Machines Corporation Electronic packaging with varying height connectors
JPH0536756A (ja) * 1991-07-30 1993-02-12 Mitsubishi Electric Corp 半導体装置用テープキヤリア及びその製造方法
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
KR940005712B1 (ko) * 1991-11-14 1994-06-23 금성일랙트론 주식회사 잭 타입 아이씨 패키지(jack-type ic package)
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
KR100209457B1 (ko) 1992-07-24 1999-07-15 토마스 디스테파노 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
DE4429004A1 (de) * 1994-08-16 1995-06-14 Siemens Nixdorf Inf Syst Trägerspinne
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
EP0956745A1 (en) 1995-09-18 1999-11-17 Tessera, Inc. Microelectronic lead structures with dielectric layers
AUPP654098A0 (en) * 1998-10-16 1998-11-05 Silverbrook Research Pty Ltd Micromechanical fluid supply system (fluid05)
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP2000091818A (ja) * 1998-09-11 2000-03-31 Toyota Motor Corp フィルム型伝送線路の製造方法および該線路の接続方法
US6886915B2 (en) * 1999-10-19 2005-05-03 Silverbrook Research Pty Ltd Fluid supply mechanism for a printhead
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US6421253B1 (en) * 2000-09-08 2002-07-16 Powerwave Technologies, Inc. Durable laminated electronics assembly using epoxy preform
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
EP1573812A1 (en) * 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. High density package interconnect power and ground strap and method therefor
DE10314172B4 (de) 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
CN100437227C (zh) * 2004-03-16 2008-11-26 统宝光电股份有限公司 显示面板、接合垫与其制造方法以及接合垫阵列
TW200945530A (en) * 2008-04-24 2009-11-01 Chipmos Technologies Inc Chip package structure
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102010012457B4 (de) * 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
US9277643B2 (en) 2014-07-03 2016-03-01 Ametek Aegis S-shaped ceramic feedthrough

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (ja) * 1968-03-04 1973-08-04
JPS54124472U (ja) * 1978-02-17 1979-08-31
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
EP0115514B1 (en) * 1982-08-10 1986-11-12 BROWN, David, Frank Chip carrier
US4827377A (en) * 1982-08-30 1989-05-02 Olin Corporation Multi-layer circuitry
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPS60180154A (ja) * 1984-02-27 1985-09-13 Clarion Co Ltd 半導体装置
JPS61150253A (ja) * 1984-12-24 1986-07-08 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JPH0322915Y2 (ja) * 1985-03-16 1991-05-20
JPS629652A (ja) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp 半導体装置
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
JPS6366959A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 多重リ−ドフレ−ム
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63164229A (ja) * 1986-12-25 1988-07-07 Mitsubishi Electric Corp 半導体装置
JPS63221635A (ja) * 1987-03-10 1988-09-14 Nec Corp 半導体装置の製造方法
JPH0828392B2 (ja) * 1987-06-02 1996-03-21 株式会社東芝 半導体集積回路装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JPS6419737A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier

Also Published As

Publication number Publication date
JPH02235351A (ja) 1990-09-18
JPH07245326A (ja) 1995-09-19
US4912547A (en) 1990-03-27
EP0380906A3 (en) 1992-01-15
JPH07111984B2 (ja) 1995-11-29
EP0380906A2 (en) 1990-08-08

Similar Documents

Publication Publication Date Title
JP2510082B2 (ja) 半導体チップ組立体の形成方法
EP0563969B1 (en) High frequency signal transmission tape
CA1229155A (en) High density lsi package for logic circuits
JP3807508B2 (ja) 誘電層を備えた超小形電子リード構造体
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
JPH04127446A (ja) 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
JPS58114498A (ja) 基板
EP0814510B1 (en) TAB tape and semiconductor device using the TAB tape
US6093894A (en) Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
US5973927A (en) Mounting structure for an integrated circuit
US4829405A (en) Tape automated bonding package
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPH0322915Y2 (ja)
JP2918342B2 (ja) リードフレーム及びその製造方法
JPH0363813B2 (ja)
JP2766361B2 (ja) 半導体装置
JPH0982752A (ja) 半導体装置
JPH05283473A (ja) フィルムキャリア半導体装置とその製造方法
JPH04241447A (ja) 半導体モジュール
JPS63164226A (ja) テ−プキヤリア素子の製造方法
JPH04359464A (ja) 半導体装置
JPH07176572A (ja) 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置
JPS6050932A (ja) 半導体チップの実装方法
JPS59121859A (ja) Ｍｉｃモジユ−ルの製造方法