JP2024028326A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024028326A
JP2024028326A JP2023219306A JP2023219306A JP2024028326A JP 2024028326 A JP2024028326 A JP 2024028326A JP 2023219306 A JP2023219306 A JP 2023219306A JP 2023219306 A JP2023219306 A JP 2023219306A JP 2024028326 A JP2024028326 A JP 2024028326A
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
electrode
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023219306A
Other languages
English (en)
Inventor
英臣 須澤
哲弘 田中
裕平 佐藤
祐朗 手塚
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024028326A publication Critical patent/JP2024028326A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高い電界効果移動度を有するトランジスタを提供する。または、電気特性の安定したトランジスタを提供する。または、オフ時（非導通時）の電流の小さいトランジスタを提供する。または、当該トランジスタを有する半導体装置を提供する。【解決手段】基板上に第１の電極を形成し、第１の電極の側面に隣接して第１の絶縁層を形成し、第１の絶縁層を覆い、かつ、第１の電極の表面の少なくとも一部に接して第２の絶縁層を形成する。第１の電極の表面を不純物元素が透過しにくい導電性材料で形成し、第２の絶縁層を、不純物元素が透過しにくい絶縁性材料で形成する。第１の電極上に、第３の絶縁層を介して酸化物半導体層を形成する。【選択図】図１

Description

本発明は、物、方法、または製造方法に関する。または、本発明は、プロセス、マシン、
マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。また、本
発明の一態様は、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プ
ロセッサそれらの駆動方法またはそれらの製造方法に関する。特に、本発明の一態様は、
酸化物半導体を含む半導体装置、表示装置、または発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への形成技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する
場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると
好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光
処理を行うことで形成する方法が知られる。
近年は、酸化物半導体が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有
する非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
酸化物半導体は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成
するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体を用い
たトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の
表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を
改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流
が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタの低いリーク
特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
特開２００６－１６５５２８号公報 特開２０１２－２５７１８７号公報
高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、電
気特性の安定したトランジスタを提供することを課題の一とする。または、オフ時（非導
通時）の電流の小さいトランジスタを提供することを課題の一とする。または、消費電力
が少ないトランジスタを提供することを課題の一とする。または、信頼性の良好なトラン
ジスタを提供することを課題の一とする。または、新規なトランジスタを提供することを
課題の一とする。
または、占有面積の小さい半導体装置を提供することを課題の一とする。または、集積度
の高い半導体装置を提供することを課題の一とする。または、信頼性の良好な半導体装置
を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一
とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の電極と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、
酸化物半導体層と、を有し、第１の絶縁層は、第１の電極の側面に隣接し、第２の絶縁層
は、第１の絶縁層を覆い、かつ、第１の電極の表面の少なくとも一部に接し、第１の電極
は、第３の絶縁層を介して酸化物半導体層と重畳し、第２の絶縁層は、不純物元素が透過
しにくい絶縁性材料であり、第１の電極の表面は、不純物元素が透過しにくい導電性材料
であることを特徴とする半導体装置である。
または、本発明の一態様は、第１のゲート電極と、第２のゲート電極と、第１のゲート絶
縁層と、第２のゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、第
１の絶縁層と、第２の絶縁層と、を有し、酸化物半導体層は、第１のゲート絶縁層と、第
２のゲート絶縁層に挟まれ、第１のゲート絶縁層と、酸化物半導体層と、第２のゲート絶
縁層は、第１のゲート電極と、第２のゲート電極に挟まれ、ソース電極と、ドレイン電極
は、酸化物半導体層に接し、第１の絶縁層は、第２のゲート電極の側面に隣接し、第２の
絶縁層は、第１の絶縁層を覆い、かつ、第２のゲート電極の表面の少なくとも一部に接し
、第２の絶縁層は、不純物元素が透過しにくい絶縁性材料であり、第２のゲート電極の表
面は、不純物元素が透過しにくい導電性材料であることを特徴とする半導体装置である。
第２の絶縁層は、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸
化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウ
ム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルを用いて形成す
る。
第１の電極の表面および第２のゲート電極の表面は、インジウム錫酸化物（以下、「ＩＴ
Ｏ」ともいう。）、シリコン、リン、ボロン、窒素、および／または炭素を含むインジウ
ム錫酸化物、シリコン、リン、ボロン、窒素、および／または炭素を含むインジウムガリ
ウム亜鉛酸化物、窒化タンタル、またはルテニウムなどの導電性材料を用いて形成する。
占有面積の小さい半導体装置を提供することができる。または、集積度の高い半導体装置
を提供することができる。または、信頼性の良好な半導体装置を提供することができる。
または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタと容量素子の一例を説明する図。 本発明の一態様に係るトランジスタの作製工程例を説明する図。 本発明の一態様に係るトランジスタの作製工程例を説明する図。 本発明の一態様に係るトランジスタの作製工程例を説明する図。 本発明の一態様に係るトランジスタの作製工程例を説明する図。 エネルギーバンド構造を説明する図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ－ＯＳの成膜モデルを説明する模式図。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを説明する図、および透過電子回折測定装置の一例を説明する図。 透過電子回折測定による構造解析の一例を説明する図、および平面ＴＥＭ像。 半導体装置の一例を説明する断面図および回路図。 本発明の一態様に係る半導体装置の一例を示す回路図。 半導体装置の一例を説明するブロック図。 記憶装置の一例を説明する回路図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を説明する図。 半導体装置の一形態を説明するブロック図及び回路図。 表示モジュールを説明する図。 本発明の一態様に係る電子機器を説明する図。 実施例１で用いた試料の断面構造と分析結果を説明する図。 実施例２で用いた試料の断面構造と分析結果を説明する図。 本発明の一態様に係るトランジスタの作製工程例を説明する図。 本発明の一態様に係るトランジスタと容量素子の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とす
るため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する
発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば
、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せず
に目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）において、図面をわかりやすくするために、
一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物
理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置
されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂
直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場
合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エ
ッチング工程終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位（接地電位）またはソース電位
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が
低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体
である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元
素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水
素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素な
どがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成
する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５
族元素などがある。
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避ける
ために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものでは
ない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混
同を避けるため、特許請求の範囲において序数詞が付される場合がある。
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体（またはト
ランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる
領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極
）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのト
ランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
また、「チャネル幅」とは、例えば、半導体（またはトランジスタがオン状態のときに半
導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成され
る領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つ
のトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すな
わち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため
、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、
最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタ１００の構成例ついて、図面を用いて
説明する。
＜Ａ：トランジスタおよび容量素子の構成例＞
図１（Ａ）は、トランジスタ１００および容量素子１３０の上面図である。図１（Ｂ）は
、図１（Ａ）にＡ１－Ａ２の一点鎖線で示した部位の断面図である。図１（Ｃ）は、図１
（Ａ）にＢ１－Ｂ２の一点鎖線で示した部位の断面図である。
図１に示すトランジスタ１００は、基板１０１上に形成されている。また、トランジスタ
１００は、電極１０２、絶縁層１０６、絶縁層１０７、酸化物半導体層１０８、電極１０
９、電極１１９、絶縁層１１０、電極１１１、および絶縁層１１２を有する。また、図１
（Ａ）および図１（Ｂ）では、電極１０３および電極１０４も図示している。
より具体的には、基板１０１上に電極１０２、電極１０３、電極１０４が形成され、それ
ぞれの電極の間に絶縁層１０５が形成されている。電極１０２は、電極１０２ａの上に電
極１０２ｂを積層した構造を有する。電極１０３は、電極１０３ａの上に電極１０３ｂを
積層した構造を有する。電極１０４は、電極１０４ａの上に電極１０４ｂを積層した構造
を有する。絶縁層１０６は、電極１０２ｂの一部と、電極１０３ｂの一部と、電極１０４
ｂの一部に接して、絶縁層１０５上に形成されている。
また、絶縁層１０７は、電極１０２ｂの一部と、電極１０３ｂの一部と、電極１０４ｂの
一部に接して、絶縁層１０６上に形成されている。絶縁層１０７は凸部を有し、該凸部上
に酸化物半導体層１０８ａと酸化物半導体層１０８ｂが形成されている。また、電極１０
９および電極１１９は、酸化物半導体層１０８ｂに接して形成されている。電極１１９は
、絶縁層１０７に形成された開口を介して電極１０４と電気的に接続されている。
また、酸化物半導体層１０８ｃは、酸化物半導体層１０８ｂ、電極１０９、および電極１
１９に接して形成されている。図１では、酸化物半導体層１０８ａ、酸化物半導体層１０
８ｂ、および酸化物半導体層１０８ｃを酸化物半導体層１０８と示している。
また、酸化物半導体層１０８ｃ上に絶縁層１１０が形成され、絶縁層１１０上に電極１１
１が形成されている。また、電極１０９、電極１１９、電極１１１を覆って絶縁層１１２
が形成されている。
電極１１１は、ゲート電極として機能することができる。絶縁層１１０は、ゲート絶縁層
として機能することができる。電極１０９は、ソース電極またはドレイン電極の一方とし
て機能することができる。電極１１９は、ソース電極またはドレイン電極の他方として機
能することができる。電極１０２はバックゲート電極として機能することができる。トラ
ンジスタ１００は、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ
である。トランジスタ１００はトップゲート型のトランジスタの一種と考えることができ
る。
ここで、バックゲート電極について説明しておく。一般に、バックゲート電極は導電層で
形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配
置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。
バックゲート電極の電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位や、任意の
電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変
化させることで、トランジスタのしきい値電圧を変化させることができる。
トランジスタ１００が有する電極１１１および電極１０２は、どちらもゲート電極として
機能することができる。よって、絶縁層１１０および絶縁層１０７は、どちらもゲート絶
縁層として機能することができる。よって、電極１１１および電極１０２のどちらか一方
を、単に「ゲート電極」という場合、他方を「バックゲート電極」という。また、電極１
１１および電極１０２のどちらか一方を、「第１のゲート電極」といい、他方を「第２の
ゲート電極」という場合がある。また、電極１０２を「ゲート電極」として用いる場合は
、トランジスタ１００をボトムゲート型のトランジスタの一種と考えることができる。
酸化物半導体層１０８を挟んで電極１１１および電極１０２を設けることで、更には、電
極１１１および電極１０２を同電位とすることで、酸化物半導体層１０８においてキャリ
アの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。
この結果、トランジスタ１００のオン電流が大きくなる共に、電界効果移動度が高くなる
。
したがって、トランジスタ１００は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ１００の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
に対する静電遮蔽機能）を有する。
また、電極１１１および電極１０２は、それぞれが外部からの電界を遮蔽する機能を有す
るため、基板１０１側や、電極１１１側に設けられる荷電粒子等の電荷が酸化物半導体層
１０８に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する－
ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制さ
れると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制するこ
とができる。なお、この効果は、電極１１１および電極１０２が、同電位、または異なる
電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化（すなわち、経年変化）を、短時間で評価することができる。特に、ＢＴ
ストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるため
の重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほ
ど、信頼性が高いトランジスタであるといえる。
また、電極１１１および電極１０２を有し、且つ電極１１１および電極１０２を同電位と
することで、ＢＴストレス試験前後におけるしきい値電圧の変動量が低減される。このた
め、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタ１００は、ゲートに正の電荷を印加する＋
ＧＢＴストレス試験前後におけるしきい値電圧の変動が小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有す
る導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐ
ことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフト
するなどの電気特性の劣化を防ぐことができる。
続いて、「しきい値電圧」について説明しておく。ここでは、電極１１１をゲート電極と
して用いる。電極１１１に電圧が印加されると、該電圧に応じた強さの電界が、絶縁層１
１０を介して酸化物半導体層１０８に印加され、酸化物半導体層１０８中にキャリアが生
じ、チャネルが形成される。チャネルが形成されると、電極１０９と電極１１９が電気的
に接続されて導通状態（オン状態）となる。酸化物半導体層１０８中にチャネルが形成さ
れはじめる時の電極１１１の電圧を、「しきい値電圧」という。
例えば、トランジスタ１００がｎチャネル型のトランジスタで、電極１０９をソース電極
、電極１１９をドレイン電極として用いる場合、電極１０９の電位を０Ｖとした時に、電
極１１１にしきい値電圧以上の電圧が印加されると、電極１０９から酸化物半導体層１０
８中にキャリアが供給されて、チャネルが形成される。なお、一般に、半導体層中のチャ
ネルが形成される領域を、「チャネル形成領域」という。この時、電極１１９に正の電圧
が印加されると、電極１０９から電極１１９に向かってキャリアが流れる。換言すると、
電極１１９から電極１０９に向かって電流が流れる。なお、トランジスタがオン状態の時
のソース電極とドレイン電極間に流れる電流を「オン電流」という。また、トランジスタ
がオフ状態の時のソース電極とドレイン電極間に流れる電流を「オフ電流」という。
絶縁層１０６、絶縁層１１２は、水素、水、アルカリ金属、アルカリ土類金属等の不純物
や、酸素が透過しにくい絶縁性材料を用いて形成することが好ましい。このような材料を
用いて絶縁層１０６、絶縁層１１２を形成することにより、外部から酸化物半導体層１０
８への不純物の拡散を抑制することができる。また、酸化物半導体層１０８に含まれる酸
素が、外部へ拡散することを抑制することができる。
また、電極１０２上の少なくとも一部には、絶縁層１０６を設けないことが好ましい。電
極１０２上の少なくとも一部に絶縁層１０６を設けないことで、電極１０２と酸化物半導
体層１０８の距離を、絶縁層１０６の厚さ分短くすることができる。よって、電極１０２
が酸化物半導体層１０８に及ぼす電界強度を高めることができる。よって、電極１０２の
、ゲート電極またはバックゲート電極としての機能を高めることができる。
また、容量素子１３０は、電極１０３と電極１０９の間に、誘電体として絶縁層１０７を
挟んで形成されている。なお、本実施の形態では、電極１０３上の絶縁層１０６を除去し
ているが、電極１０３上の絶縁層１０６を除去せずに、絶縁層１０６と絶縁層１０７の積
層を誘電体として用いてもよい。
また、トランジスタ１００の外側で、絶縁層１０６と絶縁層１１２を接することが好まし
い。図１（Ｂ）では、図１（Ｂ）の両端部に絶縁層１０６と絶縁層１１２が接する領域が
示されている。このような構成とすることで、外部から酸化物半導体層１０８への不純物
の拡散を抑制する効果をより高めることができる。また、酸化物半導体層１０８に含まれ
る酸素が、外部へ拡散することを抑制する効果をより高めることができる。本発明の一態
様によれば、信頼性の良好な半導体装置を提供することができる。
〔Ａ－１：基板１０１〕
基板１０１として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる
程度の耐熱性を有していることが必要となる。例えばバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板など
を用いることができる。
また、基板１０１としてシリコンや炭化シリコンなどからなる単結晶半導体基板、多結晶
半導体基板、シリコンゲルマニウムなどからなる化合物半導体基板等を用いてもよい。ま
た、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体
素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（
ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に
適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガ
リウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。これらの半導体
を用いることで、高速動作をすることに適したトランジスタとすることができる。すなわ
ち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成さ
れた基板であってもよい。この場合、トランジスタ１００のゲート電極、ソース電極、又
はドレイン電極の少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい
。
なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板
を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、
他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置
してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトラン
ジスタや容量素子などとの間に、剥離層を設けるとよい。
〔Ａ－２：電極１０２ａ、電極１０３ａ、および電極１０４ａ〕
電極１０２ａ、電極１０３ａ、および電極１０４ａを形成するための導電性材料としては
、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン
、タングステン、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン、
マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を
成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる
。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高
い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電層の形成方法は特
に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方
法を用いることができる。
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓ
ｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａ
ｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ
：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ
ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、ＩＡＤ蒸着（ＩＡＤ：Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、ＡＬＤ（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法
などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法や蒸着法などの
、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、
また、欠陥の少ない膜が得られる。
また、電極１０２ａ、電極１０３ａ、および電極１０４ａに、インジウム錫酸化物、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム
亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化
チタン、窒化タンタルなどの窒素を含む導電性材料を適用することもできる。また、前述
した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることも
できる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積
層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料
、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。
電極１０２ａ、電極１０３ａ、および電極１０４ａは、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上
にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チ
タン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積
層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上
にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、
タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の層、ま
たは複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
電極１０２ａ、電極１０３ａ、および電極１０４ａの厚さは、１０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
〔Ａ－３：電極１０２ｂ、電極１０３ｂ、および電極１０４ｂ〕
電極１０２ｂ、電極１０３ｂ、および電極１０４ｂは、水素、水、アルカリ金属、アルカ
リ土類金属等の不純物や酸素が透過しにくい導電性材料を用いて形成することが好ましい
。このような導電性材料としては、インジウム錫酸化物、シリコン、リン、ボロン、窒素
、および／または炭素を含むインジウム錫酸化物、シリコン、リン、ボロン、窒素、およ
び／または炭素を含むインジウムガリウム亜鉛酸化物、などの導電性酸化物材料を挙げる
ことができる。また、窒化タンタル、ルテニウムなどの導電性材料を挙げることができる
。また、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂは、単層構造でも、二層以上
の積層構造としてもよい。
電極１０２ｂ、電極１０３ｂ、および電極１０４ｂの厚さは、１０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
また、電極１０２ａ、電極１０３ａ、および電極１０４ａを設けずに、電極１０２、電極
１０３、および電極１０４を、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂのみで
構成してもよい。
〔Ａ－４：絶縁層１０５〕
絶縁層１０５は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒
化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、
酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルから選ばれた材料を
、単層でまたは積層して形成することができる。また、酸化物材料、窒化物材料、酸化窒
化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をい
う。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素
の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃ
ｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる
。
絶縁層１０５を複数層の積層とする場合は、例えば、１層目を窒化シリコン層とし、２層
目を酸化シリコン層としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも
構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。
絶縁層１０５の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎ
ｍ以下とすればよい。
〔Ａ－５：絶縁層１０６〕
絶縁層１０６は、水素、水、アルカリ金属、アルカリ土類金属等の不純物や酸素が透過し
にくい絶縁性材料を用いて形成することが好ましい。このような絶縁性材料としては、酸
化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸
化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、
酸化ネオジム、酸化ハフニウム、酸化タンタルなどの絶縁性酸化物材料を挙げることがで
きる。
絶縁層１０６の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎ
ｍ以下とすればよい。
〔Ａ－６：絶縁層１０７〕
絶縁層１０７は、絶縁層１０５と同様の材料および方法で形成することができる。また、
酸化物半導体中の水素濃度の増加を防ぐために、絶縁層１０７の水素濃度を低減すること
が好ましい。具体的には、絶縁層１０７の水素濃度を、ＳＩＭＳにおいて、２×１０２０
ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３以下とする。また、酸化物半導体中の窒素濃度の増加を防ぐために、絶縁層１０７
の窒素濃度を低減することが好ましい。具体的には、絶縁層１０７の窒素濃度を、ＳＩＭ
Ｓにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ
／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０７は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用
いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁
層は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む絶縁層は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１
８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
絶縁層である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７０
０℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁層１０６の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎ
ｍ以下とすればよい。
〔Ａ－７：酸化物半導体層１０８〕
酸化物半導体層１０８は、酸化物半導体層１０８ａ、酸化物半導体層１０８ｂ、酸化物半
導体層１０８ｃを積層した構成を有する。
酸化物半導体層１０８ａ、酸化物半導体層１０８ｂ、および酸化物半導体層１０８ｃは、
インジウムもしくはガリウムの一方、または両方を含む材料で形成する。代表的には、Ｉ
ｎ－Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ－Ｚｎ酸化物（ＩｎとＺｎを含む酸化
物）、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。）がある。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。
そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル
、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオ
ジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の
元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネル
ギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機
能を有する元素である。酸化物半導体層１０８は、元素Ｍを含む酸化物半導体であること
が好ましい。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例
えば、酸化物を結晶化しやすくなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。
酸化物半導体層１０８は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法（ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ法またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含むがこれに限定されな
い）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはＰＬＤ（Ｐｕ
ｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜するとよい。特に、ＭＯ
ＣＶＤ法、ＡＬＤ法または熱ＣＶＤ法を用いると、プラズマを使わないため酸化物半導体
層１０８にダメージを与えにくく、トランジスタのオフ状態のリーク電流を低く抑えるこ
とができるので好ましい。
例えば、酸化物半導体層１０８として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成
膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用い
る。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチ
ルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ
（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代
えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜
鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、酸化物半導体層１０８として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成
膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を
形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、
更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、こ
れらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎ
ＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成して
も良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用い
ても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガス
にかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いて
も良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼
ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチル
アセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは
、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５
）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。こ
れらのガス種には限定されない。
酸化物半導体層１０８をスパッタリング法で成膜する場合、パーティクル数低減のため、
インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物
ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含む
ターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電
が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性
を高めることができる。
酸化物半導体層１０８をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉ
ｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１
：１：２、１：４：４、などとすればよい。
酸化物半導体層１０８をスパッタリング法で成膜する場合、ターゲットの原子数比からず
れた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも
膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数
比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
酸化物半導体層１０８ａおよび酸化物半導体層１０８ｃは、酸化物半導体層１０８ｂを構
成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好
ましい。このような材料を用いると、酸化物半導体層１０８ａおよび酸化物半導体層１０
８ｂとの界面、ならびに酸化物半導体層１０８ｃおよび酸化物半導体層１０８ｂとの界面
に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲
が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、ト
ランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気
特性を有する半導体装置を実現することが可能となる。
酸化物半導体層１０８ａおよび酸化物半導体層１０８ｃの厚さは、３ｎｍ以上１００ｎｍ
以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１０８ｂの厚さ
は、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましく
は３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体層１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物であり、酸化物半導体層１０８ａ
および酸化物半導体層１０８ｃもＩｎ－Ｍ－Ｚｎ酸化物であるとき、酸化物半導体層１０
８ａおよび酸化物半導体層１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、
酸化物半導体層１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ
１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物半導体層１０８ａ、酸化物半導体層１０８
ｃ、および酸化物半導体層１０８ｂを選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よ
りも１．５倍以上大きくなる酸化物半導体層１０８ａ、酸化物半導体層１０８ｃ、および
酸化物半導体層１０８ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも
２倍以上大きくなる酸化物半導体層１０８ａ、酸化物半導体層１０８ｃ、および酸化物半
導体層１０８ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大
きくなる酸化物半導体層１０８ａ、酸化物半導体層１０８ｃおよび酸化物半導体層１０８
ｂを選択する。このとき、酸化物半導体層１０８ｂにおいて、ｙ１がｘ１以上であるとト
ランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以
上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未
満であると好ましい。酸化物半導体層１０８ａおよび酸化物半導体層１０８ｃを上記構成
とすることにより、酸化物半導体層１０８ａおよび酸化物半導体層１０８ｃを、酸化物半
導体層１０８ｂよりも酸素欠損が生じにくい層とすることができる。
なお、酸化物半導体層１０８ａおよび酸化物半導体層１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物で
あり、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎとＭの原子数比率は好
ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましく
はＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半
導体層１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物であり、ＩｎおよびＭの和を１００ａｔｏｍｉｃ
％としたときのＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが
７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａ
ｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む酸化物半導体層１０８ａ、およびＩｎまたはＧａを含む酸
化物半導体層１０８ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、
１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ－Ｇａ
－Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数比のターゲットを用
いて形成したＩｎ－Ｇａ酸化物を用いることができる。また、酸化物半導体層１０８ｂと
して、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２などの原子数比のターゲ
ットを用いて形成したＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物半導
体層１０８ａ、酸化物半導体層１０８ｂおよび酸化物半導体層１０８ｃの原子数比はそれ
ぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
酸化物半導体層１０８を用いたトランジスタに安定した電気特性を付与するためには、特
に酸化物半導体層１０８中の不純物及び酸素欠損を低減して高純度真性化し、酸化物半導
体層１０８を真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
また、少なくとも酸化物半導体層１０８中のチャネル形成領域が真性または実質的に真性
と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が
、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３
未満である酸化物半導体層をいう。
ここで、酸化物半導体層１０８ａ、酸化物半導体層１０８ｂ、および酸化物半導体層１０
８ｃの積層により構成される酸化物半導体層１０８の機能およびその効果について、図６
に示すエネルギーバンド構造図を用いて説明する。図６は、図１（Ｃ）にＣ１－Ｃ２の一
点鎖線で示した部位のエネルギーバンド構造を示している。また、図６は、トランジスタ
１００のチャネル形成領域のエネルギーバンド構造を示している。
図６中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それ
ぞれ、絶縁層１０７、酸化物半導体層１０８ａ、酸化物半導体層１０８ｂ、酸化物半導体
層１０８ｃ、絶縁層１１０の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ－Ｇ
ａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである
。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ－
Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶであ
る。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ
－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶで
ある。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩ
ｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶ
である。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成した
Ｉｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅ
Ｖである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成
したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．
５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形
成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４
．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて
形成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約
５．０ｅＶである。
絶縁層１０７と絶縁層１１０は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８
３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、酸化物半導体層１０８ａと酸化物半導体層１０８ｂとの界面近傍、および、酸化物
半導体層１０８ｂと酸化物半導体層１０８ｃとの界面近傍では、混合領域が形成されるた
め、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は
存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は酸化物半導体層１
０８ｂを主として移動することになる。そのため、酸化物半導体層１０８ａと絶縁層１０
７との界面、または、酸化物半導体層１０８ｃと絶縁層１１０との界面に準位が存在した
としても、当該準位は電子の移動にほとんど影響しない。また、酸化物半導体層１０８ａ
と酸化物半導体層１０８ｂとの界面、および酸化物半導体層１０８ｃと酸化物半導体層１
０８ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動
を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ１０
０は、高い電界効果移動度を実現することができる。
なお、図６に示すように、酸化物半導体層１０８ａと絶縁層１０７の界面、および酸化物
半導体層１０８ｃと絶縁層１１０の界面近傍には、不純物や欠陥に起因したトラップ準位
３９０が形成され得るものの、酸化物半導体層１０８ａ、および酸化物半導体層１０８ｃ
があることにより、酸化物半導体層１０８ｂと当該トラップ準位とを遠ざけることができ
る。
特に、本実施の形態に例示するトランジスタ１００は、チャネル幅方向において、酸化物
半導体層１０８ｂの上面と側面が酸化物半導体層１０８ｃと接し、酸化物半導体層１０８
ｂの下面が酸化物半導体層１０８ａと接して形成されている（図１（Ｃ）参照。）。この
ように、酸化物半導体層１０８ｂを酸化物半導体層１０８ａと酸化物半導体層１０８ｃで
覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場
合、酸化物半導体層１０８ｂの電子が該エネルギー差を越えてトラップ準位に達すること
がある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が
生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それ
ぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好
ましい。
また、酸化物半導体層１０８ａ、および酸化物半導体層１０８ｃのバンドギャップは、酸
化物半導体層１０８ｂのバンドギャップよりも広いほうが好ましい。
［酸化物半導体について］
以下では、酸化物半導体層１０８に適用可能な酸化物半導体について詳細に説明する。
酸化物半導体層１０８ａ、酸化物半導体層１０８ｂ、酸化物半導体層１０８ｃに適用可能
な酸化物半導体は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含
むと、キャリア移動度（電子移動度）が高くなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネ
ルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上
３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタ
の電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密
度化および高純度化することが有効である。なお、酸化物半導体のキャリア密度は、１×
１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３
未満とする。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃
度も低減することが好ましい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。そのため、酸化物半導体と絶縁層１０７および絶縁層１１０との間におけるシリコ
ン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃ
ｍ３未満とする。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、例えば、非単結晶酸化物半導体と単結晶酸化物半導体とに分けられる。
または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けら
れる。非単結晶酸化物半導体とは、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導
体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体と
しては、単結晶酸化物半導体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物半導
体などがある。
《ＣＡＡＣ－ＯＳ》
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像および回折パターンの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察することで複数のペレットを確認することができる。
一方、高分解能ＴＥＭ像によっても明確なペレット同士の境界、即ち結晶粒界（グレイン
バウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳは、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図７（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ－ＯＳの断面の
高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒ
ｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差
補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ
。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分
析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行うことができる。
図７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図７（Ｂ）に示す。図７
（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属
原子の各層は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ－ＯＳの被形成面または上面と平行に配列する。
図７（Ｂ）において、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図７（Ｃ）は、特徴
的な原子配列を、補助線で示したものである。図７（Ｂ）および図７（Ｃ）より、ペレッ
ト一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより
生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナ
ノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ－ＯＳのペレット５
１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる
（図７（Ｄ）参照。）。図７（Ｃ）で観察されたペレットとペレットとの間で傾きが生じ
ている箇所は、図７（Ｄ）に示す領域５１６１に相当する。
また、例えば、図８（Ａ）に示すように、試料面と略垂直な方向から、ＣＡＡＣ－ＯＳの
平面のＣｓ補正高分解能ＴＥＭ像を観察する。図８（Ａ）の領域（１）、領域（２）およ
び領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図８（Ｂ）、図８（Ｃ）
および図８（Ｄ）に示す。図８（Ｂ）、図８（Ｃ）および図８（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ
－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ－ｏｆ－ｐｌａｎｅ法による構
造解析を行うと、図９（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる
場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることか
ら、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方
向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法に
よる構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳは、２θが３１°近傍にピ
ークを示し、２θが３６°近傍にピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図９（Ｂ）に示すように明瞭なピークは現れない。これに対し
、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキ
ャンした場合、図９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピーク
が６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸
およびｂ軸の配向が不規則であることが確認できる。
次に、ＣＡＡＣ－ＯＳであるＩｎ－Ｇａ－Ｚｎ酸化物に対し、試料面に平行な方向からプ
ローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折
パターンともいう。）を図１０（Ａ）に示す。図１０（Ａ）より、例えば、ＩｎＧａＺｎ
Ｏ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によ
っても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または
上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な
方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１０（Ｂ
）に示す。図１０（Ｂ）より、リング状の回折パターンが確認される。したがって、電子
回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さな
いことがわかる。なお、図１０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の
（０１０）面および（１００）面などに起因すると考えられる。また、図１０（Ｂ）にお
ける第２リングは（１１０）面などに起因すると考えられる。
このように、それぞれのペレット（ナノ結晶）のｃ軸が、被形成面または上面に略垂直な
方向を向いていることから、ＣＡＡＣ－ＯＳをＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ
ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ－ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリ
コン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなど
の、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体
から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子
半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、
結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラ
ップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
また、ＣＡＡＣ－ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
《微結晶酸化物半導体》
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ－ＯＳは、例えば、高
分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、Ｃ
ＡＡＣ－ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎ
ｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ－ＯＳは、ペレットよりも大きいプローブ径（例えば
、５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、
ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳに対し、ペレット
の大きさと近いか、ペレットより小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の
電子線を用いる電子回折（以下、ナノビーム電子回折ともいう。）を行うと、スポットが
観測される。また、ｎｃ－ＯＳに対しナノビーム電子回折を行うと、円を描くように（リ
ング状に）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳに対しナノビーム
電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
このように、それぞれのペレット（ナノ結晶）の結晶方位が規則性を有さないことから、
ｎｃ－ＯＳをＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する
酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳは、ＣＡ
ＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
《非晶質酸化物半導体》
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測さ
れる。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ－ＯＳと非晶質酸化物半導体との間の物性を示す構造を有す
る場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体
（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
ａ－ｌｉｋｅ ＯＳ（試料Ａ）、ｎｃ－ＯＳ（試料Ｂ）およびＣＡＡＣ－ＯＳ（試料Ｃ）
を準備する。いずれの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
さらに、各試料の結晶部の大きさを計測する。図１１は、各試料の結晶部（２２箇所から
４５箇所）の平均の大きさの変化を調査した例である。図１１より、ａ－ｌｉｋｅ ＯＳ
は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図
１１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎｍ２におい
ては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳおよびＣ
ＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／ｎｍ２に
なるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことが
わかる。具体的には、ｎｃ－ＯＳは図１１中の（２）で示すように、ＴＥＭによる観察の
経過によらず、結晶部の大きさは１．４ｎｍ程度であることがわかる。また、ＣＡＡＣ－
ＯＳは図１１中の（３）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大き
さは２．１ｎｍ程度であることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、
結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ－ＯＳ、および
ＣＡＡＣ－ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとん
ど見られないことがわかる。
なお、ａ－ｌｉｋｅ ＯＳおよびｎｃ－ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ
像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ
－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、
Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層状に
重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子
面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求
められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０
．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺ
ｎＯ４の結晶のａ－ｂ面に対応する。
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体
の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その
酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ－ｌｉｋ
ｅ ＯＳの密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に
対し、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は９２．３％以上１００％未満とな
る。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自
体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の
密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］を満たす酸化物半導体において、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ
３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］を満たす酸化物半導体において、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度
は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体は、キャリア
密度を低くすることができる。したがって、そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳは、ａ－
ｌｉｋｅ ＯＳおよび非晶質酸化物半導体よりも不純物濃度が低く、欠陥準位密度が低い
。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって
、ＣＡＡＣ－ＯＳまたはｎｃ－ＯＳを用いたトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性また
は実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。そのため、ＣＡＡ
Ｃ－ＯＳまたはｎｃ－ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の
高いトランジスタとなる。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、
放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。その
ため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電
気特性が不安定となる場合がある。
＜成膜モデル＞
以下では、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルの一例について説明する。
図１２（Ａ）は、スパッタリング法によりＣＡＡＣ－ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高める
スパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ－Ｇａ－Ｚｎ酸化物を有するターゲット５１３０の劈開面について説明
する。図１３（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を
示す。なお、図１３（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ
４の結晶を観察した場合の構造である。
図１３（Ａ）より、近接する二つのＧａ－Ｚｎ－Ｏ層において、それぞれの層における酸
素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有す
ることにより、近接する二つのＧａ－Ｚｎ－Ｏ層は互いに反発する。その結果、ＩｎＧａ
ＺｎＯ４の結晶は、近接する二つのＧａ－Ｚｎ－Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット－基板間距離（Ｔ－Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５
１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子である
ペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット
５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に
歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図１１中の（１）
で説明した初期核に相当する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させる場合、図１３（Ｂ）に示すように、Ｇａ－Ｚｎ－Ｏ層
、Ｉｎ－Ｏ層およびＧａ－Ｚｎ－Ｏ層の３層を有するペレット５１００が飛び出してくる
。なお、図１３（Ｃ）は、ペレット５１００をｃ軸に平行な方向から観察した場合の構造
である。したがって、ペレット５１００は、二つのＧａ－Ｚｎ－Ｏ層（パン）と、Ｉｎ－
Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負
に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電荷
同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ－ＯＳ
が、Ｉｎ－Ｇａ－Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電
する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸
素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際
にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長す
る場合がある。上述の図１１中の（２）と（１）の大きさの違いが、プラズマ中での成長
分に相当する。ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以
上成長しないためｎｃ－ＯＳとなる（図１２（Ｂ）参照。）。成膜可能な温度が室温程度
であることから、基板５１２０が大面積である場合でもｎｃ－ＯＳの成膜は可能である。
なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における
成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の
構造を安定にすることができる。
図１２（Ａ）および図１２（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向け
て電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える力
を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向き
の磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好まし
くは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板
５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５
倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上とな
る領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することに
よって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板
５１２０の上面において、ペレット５１００は、様々な方向への力を受け、様々な方向へ
移動することができる。
また、図１２（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ－ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ－ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。即ち、基板５１２０が大面積である
場合でもＣＡＡＣ－ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イ
オン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１０
０は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５
１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど
起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠
陥を形成し、クレバス化することがない。
また、ＣＡＡＣ－ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後
の加熱または曲げなどで、ＣＡＡＣ－ＯＳに縮みなどの変形が生じた場合でも、局部応力
を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導
体装置に適した構造である。なお、ｎｃ－ＯＳは、ペレット５１００（ナノ結晶）が無秩
序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出す
場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到達
する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５
ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図１４に断面模式図を示す。
図１４（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０
３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒
子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図１４（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化し
、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１
０５ｂの別の側面と接するように配置する。
次に、図１４（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図１４（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２
０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成
長が起こることで、基板５１２０上にＣＡＡＣ－ＯＳが形成される。したがって、ＣＡＡ
Ｃ－ＯＳは、ｎｃ－ＯＳよりも一つ一つのペレットが大きくなる。上述の図１１中の（３
）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット５１００の隙間が極めて小さくなることで、一つの大きなペレットが形成
される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きなペレットの
大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、ま
たは２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタのチャネル
形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結晶構造を有
する領域を用いることができる。また、ペレットが大きくなることで、トランジスタのチ
ャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領域を用いる
ことができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合
においても、ＣＡＡＣ－ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の
上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡ
Ｃ－ＯＳを成膜することは可能である。
また、ＣＡＡＣ－ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に
向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高
い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なるこ
とで、ＣＡＡＣ－ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ－ＯＳは、ペレット５１０
０が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ－ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の
隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有
するＣＡＡＣ－ＯＳとすることができる。
したがって、ＣＡＡＣ－ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などで
あっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ－ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ－ＯＳを得ることができる。
図１５（Ａ）は、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像である。また、図１５（Ｂ
）は、図１５（Ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にする
ために原子配列を強調表示している。
図１５（Ｃ）は、図１５（Ａ）のＡ－Ｏ－Ａ’間において、丸で囲んだ領域（直径約４ｎ
ｍ）の局所的なフーリエ変換像である。図１５（Ｃ）より、各領域においてｃ軸配向性が
確認できる。また、Ａ－Ｏ間とＯ－Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレ
インであることが示唆される。また、Ａ－Ｏ間では、ｃ軸の角度が１４．３°、１６．６
°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ－Ａ’
間では、ｃ軸の角度が－１８．３°、－１７．６°、－１５．９°と少しずつ連続的に変
化していることがわかる。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ－ＯＳ膜の結晶部
は配向性を有していることがわかる。
なお、ＣＡＡＣ－ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体
内に収まる大きさである。従って、ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、一辺が１０ｎ
ｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただ
し、ＣＡＡＣ－ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上
、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認され
た層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ－ＯＳ膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ－ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、微結晶酸化物半導体、ＣＡＡＣ－
ＯＳのうち、二種以上を有してもよい。
酸化物半導体が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が
可能となる場合がある。
図１６（Ｃ）に、電子銃室１０１０と、電子銃室１０１０の下の光学系１０１２と、光学
系１０１２の下の試料室１０１４と、試料室１０１４の下の光学系１０１６と、光学系１
０１６の下の観察室１０２０と、観察室１０２０に設置されたカメラ１０１８と、観察室
１０２０の下のフィルム室１０２２と、を有する透過電子回折測定装置を示す。カメラ１
０１８は、観察室１０２０内部に向けて設置される。なお、フィルム室１０２２を有さな
くても構わない。
また、図１６（Ｄ）に、図１６（Ｃ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室１０１０に設置された電子銃から放出された電
子が、光学系１０１２を介して試料室１０１４に配置された物質１０２８に照射される。
物質１０２８を通過した電子は、光学系１０１６を介して観察室１０２０内部に設置され
た蛍光板１０３２に入射する。蛍光板１０３２では、入射した電子の強度に応じたパター
ンが現れることで透過電子回折パターンを測定することができる。
カメラ１０１８は、蛍光板１０３２を向いて設置されており、蛍光板１０３２に現れたパ
ターンを撮影することが可能である。カメラ１０１８のレンズの中央、および蛍光板１０
３２の中央を通る直線と、蛍光板１０３２の上面の為す角度は、例えば、１５°以上８０
°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほ
ど、カメラ１０１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あ
らかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正すること
も可能である。なお、カメラ１０１８をフィルム室１０２２に設置しても構わない場合が
ある。例えば、カメラ１０１８をフィルム室１０２２に、電子１０２４の入射方向と対向
するように設置してもよい。この場合、蛍光板１０３２の裏面から歪みの少ない透過電子
回折パターンを撮影することができる。
試料室１０１４には、試料である物質１０２８を固定するためのホルダが設置されている
。ホルダは、物質１０２８を通過する電子を透過するような構造をしている。ホルダは、
例えば、物質１０２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホ
ルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎ
ｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの
範囲で移動させる精度を有すればよい。これらの範囲は、物質１０２８の構造によって最
適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図１６（Ｄ）に示すように物質におけるナノビームである電子１０２４の照射位
置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認すること
ができる。このとき、物質１０２８がＣＡＡＣ－ＯＳであれば、図１６（Ａ）に示したよ
うな回折パターンが観測される。または、物質１０２８がｎｃ－ＯＳであれば、図１６（
Ｂ）に示したような回折パターンが観測される。
ところで、物質１０２８がＣＡＡＣ－ＯＳであったとしても、部分的にｎｃ－ＯＳなどと
同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ－ＯＳの良否は、一
定の範囲におけるＣＡＡＣ－ＯＳの回折パターンが観測される領域の割合（ＣＡＡＣ化率
ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ－ＯＳであれば、
ＣＡＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、よ
り好ましくは９５％以上となる。なお、ＣＡＡＣ－ＯＳと異なる回折パターンが観測され
る領域を非ＣＡＡＣ化率と表記する。
一例として、形成直後（ａｓ－ｄｅｐｏと表記。）、４５０℃加熱処理後のＣＡＡＣ－Ｏ
Ｓを有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。こ
こでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測され
た回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。な
お、電子線としては、プローブ径が１ｎｍのナノビームを用いた。
各試料におけるＣＡＡＣ化率を図１７に示す。形成直後と比べて、４５０℃加熱処理後の
ＣＡＡＣ化率が高いことがわかる。即ち、４５０℃以上の加熱処理によって、非ＣＡＡＣ
化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。ここで、ＣＡＡＣ－ＯＳと異
なる回折パターンのほとんどはｎｃ－ＯＳと同様の回折パターンであった。したがって、
加熱処理によって、ｎｃ－ＯＳと同様の構造を有する領域は、隣接する領域の構造の影響
を受けてＣＡＡＣ化していることが示唆される。
このような測定方法を用いれば、複数の構造を有する酸化物半導体の構造解析が可能とな
る場合がある。
なお、ここでは、酸化物半導体層１０８を用いた場合の例を示したが、本発明の実施形態
の一態様は、これに限定されない。場合によっては、または、状況に応じて、酸化物半導
体層１０８の代わりに、別の材料を有する半導体膜を用いてもよい。例えば、チャネル領
域、ソースドレイン領域、ＬＤＤ領域などにおいて、酸化物半導体層１０８の代わりに、
シリコン、ゲルマニウム、ガリウム、ヒ素、などの元素を１つまたは複数有する半導体膜
を用いてもよい。
〔Ａ－８：電極１０９、電極１１９〕
電極１０９および電極１１９は、電極１０２ａ、電極１０３ａ、および電極１０４ａ、並
びに、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂと同様の材料および方法で形成
することができる。
なお、電極１０９および電極１１９の、少なくとも酸化物半導体層１０８ｂと接する部分
に、酸素を透過しない導電性材料を用いることが好ましい。酸素を透過しない導電性材料
を少なくとも酸化物半導体層１０８ｂと接して設けることで、酸化物半導体層１０８に含
まれる酸素が、電極１０９および電極１１９に拡散しにくくすることができる。
〔Ａ－９：絶縁層１１０〕
絶縁層１１０は、絶縁層１０５と同様の材料および方法で形成することができる。
絶縁層１１０は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした
多層膜としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。ま
た、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の
小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の
信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは
５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。また、酸化シリコ
ン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およ
びアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、
ＴＤＳ分析にて測定すればよい。
また、酸化物半導体中の水素濃度の増加を防ぐために、絶縁層１１０の水素濃度を低減す
ることが好ましい。具体的には、絶縁層１１０の水素濃度を、ＳＩＭＳにおいて、２×１
０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より
好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下とする。また、酸化物半導体中の窒素濃度の増加を防ぐために、絶縁層
１１０の窒素濃度を低減することが好ましい。具体的には、絶縁層１１０の窒素濃度を、
ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１１０は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用
いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁
層は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む絶縁層は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１
８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
絶縁層である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７０
０℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、本明細書などにお
いて、絶縁層中で化学量論的組成を満たす酸素よりも多い酸素を「過剰酸素」ともいう。
また、本明細書などにおいて、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁
層を、「過剰酸素を含む絶縁層」ともいう。
〔Ａ－１０：電極１１１〕
電極１１１は、電極１０９および電極１１９と同様の材料および方法で形成することがで
きる。電極１１１の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３０
０ｎｍ以下とすればよい。
〔Ａ－１１：絶縁層１１２〕
絶縁層１１２は、絶縁層１０６と同様の材料および方法で形成することができる。絶縁層
１１２の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下
とすればよい。
＜Ｂ：トランジスタ１００および容量素子１３０の作製方法例＞
図２乃至図５に示す断面図を用いて、トランジスタ１００の作製方法の一例を説明する。
〔Ｂ－１：電極１０２、電極１０３、および電極１０４の形成〕
まず、基板１０１上に、電極１０２ａ、電極１０３ａ、および電極１０４ａを形成するた
めの導電層（図示せず）と、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂを形成す
るための導電層（図示せず）を積層する。それぞれの導電層は、スパッタリング法、ＣＶ
Ｄ法、蒸着法などを用いて形成することができる。
例えば、導電層としてタングステンを成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順
次繰り返し導入して初期のタングステン膜を成膜し、その後、ＷＦ６ガスとＨ２ガスを同
時に導入してタングステンを成膜する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用い
てもよい。
本実施の形態では、電極１０２ａ、電極１０３ａ、および電極１０４ａを形成するための
導電層として、スパッタリング法により厚さ１５０ｎｍのタングステンを成膜する。また
、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂを形成するための導電層として、ス
パッタリング法により厚さ５０ｎｍの窒素を含むインジウムガリウム亜鉛酸化物を成膜す
る。
次に、レジストマスクを用いて、それぞれの導電層の一部を選択的にエッチングし、電極
１０２、電極１０３、および電極１０４（これらと同じ層で形成される他の電極または配
線を含む）を形成する。レジストマスクの形成は、フォトリソグラフィ法、印刷法、イン
クジェット法等を適宜用いて行うことができる。レジストマスクをインクジェット法で形
成するとフォトマスクを使用しないため、製造コストを低減できる。
それぞれの導電層のエッチングは、ドライエッチング法でもウェットエッチング法でもよ
く、両方を用いてもよい。なお、ドライエッチング法で酸化物半導体膜のエッチングを行
う場合のプラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏ
ｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（Ｈ
ＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（Ｓ
ＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などを用いることができる。特に、Ｉ
ＣＰ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。ドラ
イエッチング法で行うエッチング（以下、「ドライエッチング処理」ともいう）は、所望
の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電
力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して行う。そ
れぞれの導電層のエッチング終了後、レジストマスクを除去する（図２（Ａ）参照。）。
〔Ｂ－２：絶縁層１０５の形成〕
続いて、電極１０２、電極１０３、および電極１０４上に絶縁層１０５を形成する。絶縁
層１０５は、スパッタリング法、ＣＶＤ法、蒸着法などを用いて形成することができる。
特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少
なく好ましい。
例えば、熱ＣＶＤ法を用いて、絶縁層１０５として酸化シリコンを成膜する場合には、ヘ
キサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス
（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、熱ＣＶＤ法を用いて、絶縁層１０５として酸化ハフニウムを成膜する場合には、
溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテ
トラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤と
してオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウ
ムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス
（エチルメチルアミド）ハフニウムなどがある。
本実施の形態では、絶縁層１０５として、プラズマＣＶＤ法により厚さ２５０ｎｍの酸化
窒化シリコンを形成する（図２（Ｂ）参照。）。
次に、電極１０２ｂ、電極１０３ｂ、および電極１０４ｂの表面を露出するため、化学的
機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処
理（以下、「ＣＭＰ処理」ともいう。）を行う（図２（Ｃ）参照。）。また、ＣＭＰ処理
を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性
を高めることができる。
ここで、電極１０２、電極１０３、電極１０４、および絶縁層１０５中の水素、窒素、水
などを低減するために、加熱処理を行ってもよい。加熱処理は、３００℃以上８００℃以
下、好ましくは４００℃以上７００℃以下で行えばよい。処理時間は２４時間以内とする
。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導ま
たは熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、
ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンラン
プ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリ
ウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理
物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置であ
る。
特に、基板１０１として、半導体基板上に半導体素子が設けられたものなどを用いる場合
は、該基板１０１中に含まれる水素濃度を低減することができるため、加熱処理を行うこ
とが好ましい。
〔Ｂ－３：絶縁層１０６の形成〕
続いて、電極１０２、電極１０３、電極１０４、および絶縁層１０５上に、絶縁層１０６
を形成する。絶縁層１０６は、スパッタリング法、ＣＶＤ法、蒸着法などを用いて形成す
ることができる。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わない
ためダメージが少なく好ましい。
例えば、熱ＣＶＤ法を用いて、絶縁層１０６として酸化アルミニウムを成膜する場合には
、溶媒とアルミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させた原料ガスと、
酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式は
Ａｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミ
ニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－テトラメ
チル－３，５－ヘプタンジオナート）などがある。
本実施の形態では、絶縁層１０６として、スパッタリング法により厚さ５０ｎｍの酸化ア
ルミニウムを形成する。
次に、レジストマスクを用いて、電極１０２、電極１０３、および電極１０４と重畳する
絶縁層１０６の一部を選択的にエッチングし、電極１０２ｂ、電極１０３ｂ、および電極
１０４ｂの表面を露出させる。絶縁層１０６のエッチングは、ドライエッチング法でもウ
ェットエッチング法でもよく、両方を用いてもよい。絶縁層１０６のエッチング終了後、
レジストマスクを除去する（図２（Ｄ）参照。）。
〔Ｂ－４：絶縁層１０７の形成〕
続いて、電極１０２、電極１０３、電極１０４、および絶縁層１０６上に、絶縁層１０７
を形成する。絶縁層１０７は、スパッタリング法、ＣＶＤ法、蒸着法などを用いて形成す
ることができる。本実施の形態では、絶縁層１０７として、ＣＶＤ法により厚さ１５０ｎ
ｍの化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化シリコンを形成する。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもで
きる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンド
ーピング装置またはプラズマ処理装置を用いて行うことができる。また、イオンドーピン
グ装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素を添加
するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスま
たはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「
酸素ドープ処理」ともいう。
また、試料表面の凹凸を低減するために、ＣＭＰ処理を行ってもよい。
〔Ｂ－５：酸化物半導体層１０８ａ、酸化物半導体層１０８ｂの形成〕
続いて、絶縁層１０７上に酸化物半導体層１０８ａを形成するための酸化物半導体層１１
８ａと、酸化物半導体層１０８ｂを形成するための酸化物半導体層１１８ｂを形成する（
図３（Ａ）参照。）。
本実施の形態では、スパッタリング法により、酸化物半導体層１１８ａとして、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：３：４の原子数比のターゲットを用いて、厚さ２０ｎｍのＩｎ－Ｇａ－Ｚ
ｎ酸化物を形成する。また、酸化物半導体層１１８ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１の原子数比のターゲットを用いて、厚さ２０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成す
る。
次に、酸化物半導体層１１８ａおよび酸化物半導体層１１８ｂに含まれる水分または水素
などの不純物をさらに低減して、酸化物半導体層１１８ａおよび酸化物半導体層１１８ｂ
を高純度化するために、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層１１８ａおよび酸化物半
導体層１１８ｂに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸
素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、
前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲
気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層１０７に含まれる酸素を
酸化物半導体層１１８ａおよび酸化物半導体層１１８ｂに拡散させ、酸化物半導体層１１
８ａおよび酸化物半導体層１１８ｂの酸素欠損を低減することができる。なお、不活性ガ
ス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、
１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸
化物半導体層１１８ａおよび酸化物半導体層１１８ｂの形成後であればいつ行ってもよい
。例えば、酸化物半導体層１０８ａおよび酸化物半導体層１０８ｂの形成後に加熱処理を
行ってもよい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えば
よい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招く
ため好ましくない。
次に、レジストマスクを用いて、酸化物半導体層１１８ａおよび酸化物半導体層１１８ｂ
の一部を選択的にエッチングし、酸化物半導体層１０８ａおよび酸化物半導体層１０８ｂ
を形成する。同時に、露出した絶縁層１０７を少しエッチングし、該領域の絶縁層１０７
の膜厚を薄くする。この時の絶縁層１０７のエッチング量は、絶縁層１０７の厚さの２０
％以上８０％以下が好ましく、３０％以上７０％以下がより好ましい。このようにして、
凸部を有する絶縁層１０７を形成することができる（図３（Ｂ）参照。）。
酸化物半導体層１１８ａ、酸化物半導体層１１８ｂ、および絶縁層１０７のエッチングは
、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。エッチ
ング終了後、レジストマスクを除去する。
次に、レジストマスクを用いて、電極１０４ｂの一部、および絶縁層１０６の一部と重畳
する絶縁層１０７を選択的にエッチングし、電極１０４ｂの一部、および絶縁層１０６の
一部を露出させる（図３（Ｃ）参照。）。絶縁層１０７のエッチングは、ドライエッチン
グ法でもウェットエッチング法でもよく、両方を用いてもよい。エッチング終了後、レジ
ストマスクを除去する。
〔Ｂ－６：電極１０９、電極１１９の形成〕
続いて、酸化物半導体層１１８ｂおよび絶縁層１０７の上に、電極１０９および電極１１
９を形成するための導電層を形成する（図示せず。）。本実施の形態では、該導電層とし
て厚さ１００ｎｍのタングステンをスパッタリング法により形成する。
次に、レジストマスクを用いて、導電層の一部を選択的にエッチングし、電極１０９およ
び電極１１９（これらと同じ層で形成される他の電極または配線を含む）を形成する。導
電層のエッチングは、ドライエッチング法でもウェットエッチング法でもよく、両方を用
いてもよい。その後、レジストマスクを除去する（図４（Ａ）参照。）。
なお、チャネル長Ｌが極めて短いトランジスタを形成する場合は、電子ビーム露光、ＥＵ
Ｖ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）露光、液浸露光などの細線加工に適した
方法を用いてレジストマスクを形成し、エッチング処理を行うことによって、電極１０９
および電極１１９を形成すればよい。なお、レジストマスクとしては、ポジ型レジストを
用いれば、露光領域を最小限にすることができ、スループットを向上させることができる
。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを作製する
ことができる。
また、電極１０９および電極１１９（これらと同じ層で形成される他の電極または配線を
含む）は、その端部をテーパー形状とすることが好ましい。具体的には、端部のテーパー
角θを、８０°以下、好ましくは６０°以下、さらに好ましくは４５°以下とする。
また、電極１０９および電極１１９（これらと同じ層で形成される他の電極または配線を
含む）の端部の断面形状を複数段の階段形状とすることで、その上に被覆する層の被覆性
を向上させることもできる。なお、電極１０９および電極１１９に限らず、各層の端部の
断面形状を順テーパー形状または階段形状とすることで、該端部を覆って形成する層が、
該端部で途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる
。
〔Ｂ－７：酸化物半導体層１０８ｃの形成〕
続いて、電極１０９、電極１１９、および酸化物半導体層１０８ｂ上に、酸化物半導体層
１０８ｃを形成するための酸化物半導体層を形成する（図示せず。）。
本実施の形態では、酸化物半導体層１０８ｃを形成するための酸化物半導体層として、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：４の原子数比のターゲットを用いて、厚さ５ｎｍのＩｎ－Ｇａ
－Ｚｎ酸化物を形成する。
次に、レジストマスクを用いて、酸化物半導体層１０８ｃを形成するための酸化物半導体
層の一部を選択的にエッチングし、酸化物半導体層１０８ｃを形成する（図４（Ｂ）参照
。）。
酸化物半導体層のエッチングは、ドライエッチング法でもウェットエッチング法でもよく
、両方を用いてもよい。エッチング終了後、レジストマスクを除去する。
〔Ｂ－８：絶縁層１１０、電極１１１の形成〕
続いて、電極１０９、電極１１９、酸化物半導体層１０８ｃ上に絶縁層１２０を形成する
。絶縁層１２０は、スパッタリング法、ＣＶＤ法、蒸着法などを用いて形成することがで
きる。本実施の形態では、絶縁層１２０として、プラズマＣＶＤ法により厚さ２０ｎｍの
酸化窒化シリコンを形成する。
次に、絶縁層１２０上に導電層１２１を形成する。本実施の形態では、導電層１２１とし
て、厚さ３０ｎｍの窒化チタンと厚さ１３５ｎｍのタングステンの積層をスパッタリング
法により形成する（図４（Ｃ）参照。）。
次に、レジストマスクを用いて、絶縁層１２０および導電層１２１の一部を選択的にエッ
チングし、絶縁層１１０および電極１１１（これらと同じ層で形成される他の電極または
配線を含む）を形成する。絶縁層１２０および導電層１２１のエッチングは、ドライエッ
チング法でもウェットエッチング法でもよく、両方を用いてもよい。その後、レジストマ
スクを除去する（図５（Ａ）参照。）。
なお、このとき、絶縁層１２０は、必ずしもエッチングしなくてもよい。その場合の断面
図を図２９に示す。また、完成した場合の平面図と断面図とを図３０に示す。
絶縁層１２０および導電層１２１のエッチングは、一回のエッチング処理で同時に行って
もよいし、導電層１２１のエッチング終了後にエッチング方法を変更して、導電層１２１
をマスクとして絶縁層１２０のエッチングを行ってもよい。
また、図１（Ｃ）に示すように、トランジスタ１００は、絶縁層１０７が凸部を有するこ
とによって、電極１１１の電界によって、酸化物半導体層１０８ｂを電気的に取り囲むこ
とができる構造である（導電膜の電界によって、半導体を電気的に取り囲むトランジスタ
の構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
）。そのため、酸化物半導体層１０８ｂの全体（バルク）にチャネルが形成される場合が
ある。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることがで
き、さらに大きいオン電流を得ることができる。また、電極１１１の電界によって、酸化
物半導体層１０８ｂに形成されるチャネル形成領域の全領域を空乏化することができる。
したがって、ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくする
ことができる。
〔Ｂ－９：絶縁層１１２の形成〕
続いて、電極１０９、電極１１９、および電極１１１を覆って、絶縁層１１２を形成する
。絶縁層１１２は、スパッタリング法、ＣＶＤ法、蒸着法などを用いて形成することがで
きる。本実施の形態では、絶縁層１１２として、スパッタリング法により厚さ５０ｎｍの
酸化アルミニウムを形成する（図５（Ｂ）参照。）。
以上の工程により、トランジスタ１００および容量素子１３０を作製することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することがで
きる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明
の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼
性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導
体層に酸化物半導体を用いたトランジスタは、トランジスタがオフ状態のときのリーク電
流（「オフ電流」ともいう。）を極めて小さくすることができる。具体的には、チャネル
幅１μｍ当たりのオフ電流を室温下において１×１０－２０Ａ未満、好ましくは１×１０
－２２Ａ未満、さらに好ましくは１×１０－２４Ａ未満とすることができる。すなわち、
オンオフ比を２０桁以上１５０桁以下とすることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よっ
て、消費電力が少ない半導体装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状
況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装
置）の一例を、図面を用いて説明する。
図１８（Ａ）に半導体装置の断面図を示す。また、図１８（Ｂ）に半導体装置の回路図を
示す。
図１８（Ａ）および図１８（Ｂ）に示す半導体装置は、下部に基板７００を用いたトラン
ジスタ７５０を有し、上部に酸化物半導体を用いたトランジスタ１００、および容量素子
１３０を有している。なお、回路図には、トランジスタ１００が酸化物半導体を用いたト
ランジスタであることを明示するために、「ＯＳ」の記載を付している。
基板７００としては、シリコンや炭化シリコンなどからなる単結晶半導体基板、多結晶半
導体基板、シリコンゲルマニウムなどからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃ
ｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて
形成されたトランジスタは、高速動作が容易である。
本実施の形態では、基板７００としてｐ型の単結晶シリコン基板を用いる例を示す。トラ
ンジスタ７５０は、基板７００中にチャネルが形成されるトランジスタである。また、ト
ランジスタ７５０は、チャネル形成領域７５３、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）領域やエクステンション領域として機能するｎ型不純物領域７５４、ソース
領域又はドレイン領域として機能するｎ型不純物領域７５５、絶縁層７５２、電極７５１
を有している。電極７５１はゲート電極として機能する。絶縁層７５２はゲート絶縁層と
して機能する。なお、ｎ型不純物領域７５５の不純物濃度は、ｎ型不純物領域７５４より
も高い。電極７５１の側面には側壁絶縁層７５６が設けられており、電極７５１及び側壁
絶縁層７５６をマスクとして用いて、ｎ型不純物領域７５４、ｎ型不純物領域７５５を自
己整合法を用いて形成することができる。
また、トランジスタ７５０は、素子分離領域７８９により、基板７００に形成される他の
トランジスタ７５０と分離されている。また、電極７５１、側壁絶縁層７５６の周囲に、
絶縁層７９０と絶縁層７９１が形成されている。
また、図１８（Ａ）において、トランジスタ１００上に絶縁層１１３が形成されている。
絶縁層１１３は、実施の形態１に示した絶縁層１０５と同様の材料および方法で形成する
ことができる。また、絶縁層１１３上に電極１１４が形成され、絶縁層１１３および絶縁
層１１２に形成された開口で、電極１１９と電気的に接続している。
また、絶縁層１１３および電極１１４上に、平坦化絶縁層として絶縁層１１５が形成され
ている。絶縁層１１５としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミ
ド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の
他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、Ｂ
ＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される
絶縁膜を複数積層させることで、絶縁層１１５を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層１１５の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法
（スクリーン印刷、オフセット印刷等）などを用いればよい。絶縁層１１５の焼成工程と
他の熱処理工程を兼ねることで、効率よく半導体装置を作製することが可能となる。
また、絶縁層１１５は、実施の形態１に示した絶縁層１０５と同様の材料および方法で形
成し、その後、絶縁層１１５にＣＭＰ処理を施してもよい。
また、絶縁層１１５上に電極１１６が形成され、絶縁層１１５に形成された開口で、電極
１１４と電気的に接続している。
電極７５１は、電極１０３と電気的に接続されている。また、トランジスタ７５０が有す
るｎ型不純物領域７５５の一方は、配線３００１と電気的に接続され、ｎ型不純物領域７
５５の他方は、配線３００２と電気的に接続されている（図示せず。）。また、電極１１
９は、配線３００３と電気的に接続され、電極１０９は容量素子１３０を介して配線３０
０５と電気的に接続され、電極１１１および電極１０２は配線３００４と電気的に接続さ
れている（図示せず。）。
ここで、トランジスタ７５０のチャネルが形成される半導体層の材料と、トランジスタ１
００のチャネルが形成される半導体層の材料は、異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、トランジスタ１００のチャネルが形成される半導体層に酸化物半導体
を用いる場合、トランジスタ７５０のチャネルが形成される半導体層に酸化物半導体以外
の半導体材料を用いることが好ましい。例えば、結晶性シリコンなどの、酸化物半導体以
外の半導体材料を用いたトランジスタは、酸化物半導体を用いたトランジスタよりも高速
動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い電気
特性により長時間の電荷保持を可能とする。
例えば、トランジスタのチャネルが形成される半導体層に結晶性シリコンを用いた場合、
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタよりも高速動作が可
能となる。このため、当該トランジスタを読み出し用のトランジスタとして用いることで
、情報の読み出しを高速に行うことができる。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、特段
の説明がない限り、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の
具体的な構成をここで示すものに限定する必要はない。
また、図１８（Ａ）に示すように、トランジスタ７５０を形成する基板上にトランジスタ
１００および容量素子１３０を形成することができるため、半導体装置の集積度を高める
ことができる。
図１８（Ｂ）は、図１８（Ａ）に対応する半導体装置の回路図である。図１８（Ｂ）にお
いて、配線３００１はトランジスタ７５０のソース電極と電気的に接続され、配線３００
２はトランジスタ７５０のドレイン電極と電気的に接続されている。また、配線３００３
はトランジスタ１００のソース電極またはドレイン電極の一方と電気的に接続され、配線
３００４はトランジスタ１００のゲート電極と電気的に接続されている。そして、トラン
ジスタ７５０のゲート電極、トランジスタ１００のソース電極またはドレイン電極の他方
、および容量素子１３０の電極の一方は、ノードＮＤと電気的に接続されている。また、
配線３００５は容量素子１３０の電極の他方と電気的に接続されている。
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流を極め
て小さくすることができる。トランジスタ１００として、チャネルが形成される半導体層
に酸化物半導体を用いたトランジスタを用いることで、ノードＮＤの電荷を長期間保持す
ることができる。よって、トランジスタ７５０のゲート電極の電荷を長期間保持すること
ができる。
図１８（Ｂ）に示す半導体装置では、トランジスタ７５０のゲート電極の電荷が保持可能
という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジス
タ１００がオン状態となる電位にして、トランジスタ１００をオン状態とする。これによ
り、配線３００３の電位が、トランジスタ７５０のゲート電極、および容量素子１３０に
与えられる。すなわち、トランジスタ７５０のゲート電極には、所定の電荷が与えられる
（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷
、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、配線３００
４の電位を、トランジスタ１００がオフ状態となる電位にして、トランジスタ１００をオ
フ状態とすることにより、トランジスタ７５０のゲート電極に与えられた電荷が保持され
る（保持）。
トランジスタ１００のオフ電流は極めて小さいため、トランジスタ７５０のゲート電極の
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状
態で、配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ７５０のゲ
ート電極に保持された電荷量に応じて、配線３００２は異なる電位をとる。一般に、トラ
ンジスタ７５０をｎチャネル型とすると、トランジスタ７５０のゲート電極にＨｉｇｈレ
ベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ７５０の
ゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより
低くなるためである。ここで、「見かけのしきい値電圧」とは、トランジスタ７５０をオ
ン状態とするために必要な配線３００５の電位をいうものとする。したがって、配線３０
０５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ７
５０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈ
レベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）とな
れば、トランジスタ７５０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場
合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ７５０は
「オフ状態」のままである。このため、配線３００２の電位を判別することで、保持され
ている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態に
かかわらずトランジスタ７５０がオフ状態となるような電位、つまり、Ｖｔｈ＿Ｈより小
さい電位を配線３００５に与えればよい。または、ゲート電極の状態にかかわらずトラン
ジスタ７５０がオン状態となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を配線３
００５に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを用いることで、極めて長期にわたり記憶内容を保持するこ
とが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作
の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる
。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっ
ても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体
装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、本発明の一態様であるトランジスタを使用した半導体装置の一例につ
いて、図面を用いて説明する。図１９は、本発明の一態様に係る半導体装置の回路図の一
例である。
図１９に示す半導体装置は、容量素子６６０ａと、容量素子６６０ｂと、トランジスタ６
６１ａと、トランジスタ６６１ｂと、トランジスタ６６２ａと、トランジスタ６６２ｂと
、インバータ６６３ａと、インバータ６６３ｂと、配線ＢＬと、配線ＢＬＢと、配線ＷＬ
と、配線ＣＬと、配線ＧＬと、を有する。
図１９に示す半導体装置は、インバータ６６３ａおよびインバータ６６３ｂがリング接続
することでフリップフロップが構成されるメモリセルである。インバータ６６３ｂの出力
信号が出力されるノードをノードＶＮ１とし、インバータ６６３ａの出力信号が出力され
るノードをノードＶＮ２とする。なお、該メモリセルをマトリクス状に配置することで、
記憶装置（メモリセルアレイ）を構成することができる。
トランジスタ６６２ａのソース、ドレインの一方は配線ＢＬと電気的に接続し、ソース、
ドレインの他方はノードＶＮ１と電気的に接続し、ゲートは配線ＷＬと電気的に接続する
。トランジスタ６６２ｂのソース、ドレインの一方はノードＶＮ２と電気的に接続し、ソ
ース、ドレインの他方は配線ＢＬＢと電気的に接続し、ゲートは配線ＷＬと電気的に接続
する。
トランジスタ６６１ａのソース、ドレインの一方はノードＶＮ１と電気的に接続し、ソー
ス、ドレインの他方は容量素子６６０ａの一方の電極と電気的に接続し、ゲートは配線Ｇ
Ｌと電気的に接続する。ここで、トランジスタ６６１ａのソース、ドレインの他方と、容
量素子６６０ａの一方の電極と、の間のノードをノードＮＶＮ１とする。トランジスタ６
６１ｂのソース、ドレインの一方はノードＶＮ２と電気的に接続し、ソース、ドレインの
他方は容量素子６６０ｂの一方の電極と電気的に接続し、ゲートは配線ＧＬと電気的に接
続する。ここで、トランジスタ６６１ｂのソース、ドレインの他方と、容量素子６６０ｂ
の一方の電極と、の間のノードをノードＮＶＮ２とする。
容量素子６６０ａの他方の電極は配線ＣＬと電気的に接続する。容量素子６６０ｂの他方
の電極は配線ＣＬと電気的に接続する。
トランジスタ６６２ａおよびトランジスタ６６２ｂの導通状態、非導通状態の選択は、配
線ＷＬに与える電位によって制御することができる。トランジスタ６６１ａおよびトラン
ジスタ６６１ｂの導通状態、非導通状態の選択は、配線ＧＬに与える電位によって制御す
ることができる。
図１９に示したメモリセルの書き込み、保持および読み出しについて以下に説明する。
書き込み時は、まず配線ＢＬおよび配線ＢＬＢにデータ０またはデータ１に対応する電位
を印加する。
例えば、データ１を書き込みたい場合、配線ＢＬをハイレベルの電源電位（ＶＤＤ）、配
線ＢＬＢを接地電位とする。次に、配線ＷＬにトランジスタ６６２ａ、トランジスタ６６
２ｂのしきい値電圧にＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
次に、配線ＷＬの電位をトランジスタ６６２ａ、トランジスタ６６２ｂのしきい値電圧未
満とすることで、フリップフロップに書き込んだデータ１が保持される。
読み出し時は、あらかじめ配線ＢＬおよび配線ＢＬＢをＶＤＤとする。次に、配線ＷＬに
ＶＨを印加することで、配線ＢＬはＶＤＤのまま変化しないが、配線ＢＬＢはトランジス
タ６６２ａおよびインバータ６６３ａを介して放電し、接地電位となる。この配線ＢＬと
配線ＢＬＢとの電位差をセンスアンプ（図示せず）にて増幅することにより保持されたデ
ータ１を読み出すことができる。
なお、データ０を書き込みたい場合は、配線ＢＬを接地電位、配線ＢＬＢをＶＤＤとし、
その後配線ＷＬにＶＨを印加すればよい。次に、配線ＷＬの電位をトランジスタ６６２ａ
、トランジスタ６６２ｂのしきい値電圧未満とすることで、フリップフロップに書き込ん
だデータ０が保持される。読み出し時は、あらかじめ配線ＢＬおよび配線ＢＬＢをＶＤＤ
とし、配線ＷＬにＶＨを印加することで、配線ＢＬＢはＶＤＤのまま変化しないが、配線
ＢＬはトランジスタ６６２ｂおよびインバータ６６３ｂを介して放電し、接地電位となる
。この配線ＢＬと配線ＢＬＢとの電位差をセンスアンプにて増幅することにより保持され
たデータ０を読み出すことができる。
したがって、図１９に示す半導体装置はいわゆるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として機能する。ＳＲＡＭはフリップフロップを用いて
データを保持するため、リフレッシュ動作が不要である。そのため、データの保持時の消
費電力を抑えることができる。また、フリップフロップにおいて容量素子を用いないため
、高速動作の求められる用途に好適である。
また、図１９に示す半導体装置は、トランジスタ６６１ａを介して、ノードＶＮ１からノ
ードＮＶＮ１にデータを書き込むことが可能である。同様に、トランジスタ６６１ｂを介
して、ノードＶＮ２からノードＮＶＮ２にデータを書き込むことが可能である。書き込ま
れたデータは、トランジスタ６６１ａまたはトランジスタ６６１ｂを非導通状態とするこ
とによって保持される。例えば、電源電位の供給を止めた場合でも、ノードＶＮ１および
ノードＶＮ２のデータを保持できる場合がある。
電源電位の供給を止めると、直ちにデータが消失する従来のＳＲＡＭと異なり、図１９に
示す半導体装置は、電源電位の供給を止めた後でもデータを保持できる。そのため、適宜
電源電位の供給を止めることによって、消費電力の小さい半導体装置を実現することがで
きる。例えば、ＣＰＵの記憶領域に図１９に示す半導体装置を用いることで、ＣＰＵの消
費電力を小さくすることもできる。
なお、ノードＮＶＮ１およびノードＮＶＮ２にデータを保持する期間は、トランジスタ６
６１ａおよびトランジスタ６６１ｂのオフ電流によって変化することがわかる。したがっ
て、データの保持期間を長くするためには、トランジスタ６６１ａおよびトランジスタ６
６１ｂには、オフ電流の低いトランジスタを用いればよいことになる。または、容量素子
６６０ａおよび容量素子６６０ｂの容量を大きくすればよいことになる。
例えば、実施の形態１に示したトランジスタ１００および容量素子１３０を、トランジス
タ６６１ａおよび容量素子６６０ａとして用いれば、ノードＮＶＮ１に長期間に渡ってデ
ータを保持することが可能となる。同様に、トランジスタ１００および容量素子１３０を
、トランジスタ６６１ｂおよび容量素子６６０ｂとして用いれば、ノードＮＶＮ２に長期
間に渡ってデータを保持することが可能となる。したがって、トランジスタ６６１ａおよ
びトランジスタ６６１ｂについては、トランジスタ１００についての記載を参照すればよ
い。また、容量素子６６０ａおよび容量素子６６０ｂについては、容量素子１３０につい
ての記載を参照すればよい。
また、上記実施の形態で説明したように、トランジスタ１００および容量素子１３０は、
トランジスタ７５０と少なくとも一部を重ねて作製することができる。図１９に示すトラ
ンジスタ６６２ａ、トランジスタ６６２ｂ、インバータ６６３ａに含まれるトランジスタ
およびインバータ６６３ｂに含まれるトランジスタは、トランジスタ６６１ａ、トランジ
スタ６６１ｂ、容量素子６６０ａおよび容量素子６６０ｂと少なくとも一部を重ねて作製
することができる。したがって、図１９に示す半導体装置は、従来のＳＲＡＭと比べて占
有面積を大きく増大させることなく、作製することができる場合がある。トランジスタ６
６２ａ、トランジスタ６６２ｂ、インバータ６６３ａに含まれるトランジスタおよびイン
バータ６６３ｂに含まれるトランジスタについては、トランジスタ７５０についての記載
を参照すればよい。
以上に示したように、本発明の一態様に係る半導体装置は、占有面積に対して高い性能を
有することがわかる。また、生産性の高い半導体装置であることがわかる。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様であるトランジスタを使用した半導体装置の一例につ
いて説明する。なお、本実施の形態では、ＣＰＵを例にして本発明の一態様である半導体
装置を説明する。
図２０は、本発明の一態様のトランジスタを少なくとも一部に用いたＣＰＵの一例の構成
を示すブロック図である。
図２０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図２０に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図２０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図２０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができ
る。
図２０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
図２１は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子７３０は、電源遮断で記憶データが揮発する回路７０１と、電源遮断で記憶デー
タが揮発しない回路７０２と、スイッチ７０３と、スイッチ７０４と、論理素子７０６と
、容量素子７０７と、選択機能を有する回路７２０と、を有する。回路７０２は、容量素
子７０８と、トランジスタ７０９と、トランジスタ７１０と、を有する。なお、記憶素子
７３０は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさら
に有していても良い。
ここで、回路７０２には、上記実施の形態で説明した記憶装置を用いることができる。記
憶素子７３０への電源電圧の供給が停止した際、回路７０２のトランジスタ７０９のゲー
トには接地電位（０Ｖ）、またはトランジスタ７０９がオフする電位が入力され続ける構
成とする。例えば、トランジスタ７０９のゲートが抵抗等の負荷を介して接地される構成
とする。
スイッチ７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ７１３を用いて構
成され、スイッチ７０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトラン
ジスタ７１４を用いて構成した例を示す。ここで、スイッチ７０３の第１の端子はトラン
ジスタ７１３のソースとドレインの一方に対応し、スイッチ７０３の第２の端子はトラン
ジスタ７１３のソースとドレインの他方に対応し、スイッチ７０３はトランジスタ７１３
のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または
非導通（つまり、トランジスタ７１３のオン状態またはオフ状態）が選択される。スイッ
チ７０４の第１の端子はトランジスタ７１４のソースとドレインの一方に対応し、スイッ
チ７０４の第２の端子はトランジスタ７１４のソースとドレインの他方に対応し、スイッ
チ７０４はトランジスタ７１４のゲートに入力される制御信号ＲＤによって、第１の端子
と第２の端子の間の導通または非導通（つまり、トランジスタ７１４のオン状態またはオ
フ状態）が選択される。
トランジスタ７０９のソースとドレインの一方は、容量素子７０８の一対の電極のうちの
一方、およびトランジスタ７１０のゲートと電気的に接続される。ここで、接続部分をノ
ードＭ２とする。トランジスタ７１０のソースとドレインの一方は、低電源電位を供給す
ることのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ７０３の
第１の端子（トランジスタ７１３のソースとドレインの一方）と電気的に接続される。ス
イッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）はスイッチ
７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と電気的に接続さ
れる。スイッチ７０４の第２の端子（トランジスタ７１４のソースとドレインの他方）は
電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ７０３の第
２の端子（トランジスタ７１３のソースとドレインの他方）と、スイッチ７０４の第１の
端子（トランジスタ７１４のソースとドレインの一方）と、論理素子７０６の入力端子と
、容量素子７０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部
分をノードＭ１とする。容量素子７０７の一対の電極のうちの他方は、一定の電位が入力
される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（Ｖ
ＤＤ等）が入力される構成とすることができる。容量素子７０７の一対の電極のうちの他
方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される
。容量素子７０８の一対の電極のうちの他方は、一定の電位が入力される構成とすること
ができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される
構成とすることができる。容量素子７０８の一対の電極のうちの他方は、低電源電位を供
給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子７０７および容量素子７０８は、トランジスタや配線の寄生容量等を積極
的に利用することによって省略することも可能である。
トランジスタ７０９のゲートには、制御信号ＷＥが入力される。スイッチ７０３およびス
イッチ７０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子
の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子
の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる
。
トランジスタ７０９のソースとドレインの他方には、回路７０１に保持されたデータに対
応する信号が入力される。図２１では、回路７０１から出力された信号が、トランジスタ
７０９のソースとドレインの他方に入力される例を示した。スイッチ７０３の第２の端子
（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７０
６によってその論理値が反転された反転信号となり、回路７２０を介して回路７０１に入
力される。
なお、図２１では、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレイ
ンの他方）から出力される信号は、論理素子７０６および回路７２０を介して回路７０１
に入力する例を示したがこれに限定されない。スイッチ７０３の第２の端子（トランジス
タ７１３のソースとドレインの他方）から出力される信号が、論理値を反転させられるこ
となく、回路７０１に入力されてもよい。例えば、回路７０１内に、入力端子から入力さ
れた信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ７０３
の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号を当
該ノードに入力することができる。
図２１におけるトランジスタ７０９は、上記実施の形態１で例示したトランジスタ１００
を用いることができる。また、ゲート電極には制御信号ＷＥを入力し、バックゲート電極
には制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号とす
ればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ７０９のソース
電位よりも小さい電位などが選ばれる。制御信号ＷＥ２は、トランジスタ７０９のしきい
値電圧を制御するための電位信号であり、トランジスタ７０９のＩｃｕｔをより低減する
ことができる。なお、トランジスタ７０９としては、バックゲート電極を有さないトラン
ジスタを用いることもできる。
また、図２１において、記憶素子７３０に用いられるトランジスタのうち、トランジスタ
７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０に
チャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリ
コン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子７３
０に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジス
タとすることもできる。または、記憶素子７３０は、トランジスタ７０９以外にも、チャ
ネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトランジス
タは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトラ
ンジスタとすることもできる。
図２１における回路７０１には、例えばフリップフロップ回路を用いることができる。ま
た、論理素子７０６としては、例えばインバータやクロックドインバータ等を用いること
ができる。
本発明の一態様における半導体装置では、記憶素子７３０に電源電圧が供給されない間は
、回路７０１に記憶されていたデータを、回路７０２に設けられた容量素子７０８によっ
て保持することができる。
また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、当該トランジスタをトランジスタ７０９として用いることによって、記憶素子７３
０に電源電圧が供給されない間も容量素子７０８に保持された信号は長期間にわたり保た
れる。こうして、記憶素子７３０は電源電圧の供給が停止した間も記憶内容（データ）を
保持することが可能である。
また、スイッチ７０３およびスイッチ７０４を設けることによって、プリチャージ動作を
行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路７０１が元のデ
ータを保持しなおすまでの時間を短くすることができる。
また、回路７０２において、容量素子７０８によって保持された信号はトランジスタ７１
０のゲートに入力される。そのため、記憶素子７３０への電源電圧の供給が再開された後
、容量素子７０８によって保持された信号を、トランジスタ７１０の状態（オン状態、ま
たはオフ状態）に変換して、回路７０２から読み出すことができる。それ故、容量素子７
０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出す
ことが可能である。
このような記憶素子７３０を、プロセッサが有するレジスタやキャッシュメモリなどの記
憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこと
ができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰す
ることができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または
複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑
えることができる。
本実施の形態では、記憶素子７３０をＣＰＵに用いる例として説明したが、記憶素子７３
０は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ
、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（
Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）にも応用可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、本発明の一態様であるトランジスタを使用した半導体装置の一例につ
いて説明する。なお、本実施の形態では、ＲＦタグを例にして本発明の一態様である半導
体装置を説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非
接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴
から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証
システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼
性が要求される。
ＲＦタグの構成について図２２を用いて説明する。図２２は、ＲＦタグの構成例を示すブ
ロック図である。
図２２に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどとも
いう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８
０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８
０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。
なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流
を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆
方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止でき
る。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。な
お、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁
結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式
の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアン
テナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８
０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流
、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化すること
で入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側に
は、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内
部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御す
るための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための
回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよ
い。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０
９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成す
るための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応
じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、
入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを
有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行
うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上記実施の形態で説明した半導体装置を、記憶回路８１０に用いることができる
。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できる
ため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込
みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時
と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き
込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにし
ておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷すること
で、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にの
み固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になること
がなく出荷後の製品に対応した顧客管理が容易となる。
以下では、本発明の一態様に係るＲＦタグの使用例について図２３を用いて説明する。Ｒ
Ｆタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書
類（運転免許証や住民票等、図２３（Ａ）参照。）、包装用容器類（包装紙やボトル等、
図２３（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図２３（Ｂ）参照。）、乗
り物類（自転車等、図２３（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類
、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表
示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品
に取り付ける荷札（図２３（Ｅ）および図２３（Ｆ）参照。）等に設けて使用することが
できる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、
この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒
体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係る
ＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図るこ
とができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り
付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることが
できる。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様である半導体装置の一例について、図面を用いて説明
する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を
説明する。
図２４（Ａ）に、表示装置の一例を示す。図２４（Ａ）に示す表示装置は、画素部４０１
と、走査線駆動回路４０４と、信号線駆動回路４０６と、各々が平行または略平行に配設
され、且つ走査線駆動回路４０４によって電位が制御されるｍ本の走査線４０７と、各々
が平行または略平行に配設され、且つ信号線駆動回路４０６によって電位が制御されるｎ
本の信号線４０９と、を有する。さらに、画素部４０１はマトリクス状に配設された複数
の画素４１１を有する。
また、３つの画素４１１を１つの画素として用いることで、カラー表示を行うことができ
る。例えば、赤色光を発する画素４１１と、緑色光を発する画素４１１と、青色光を発す
る画素４１１を一つの画素として動作させることで、カラー表示を行うことができる。３
つの画素４１１が発する光の色は、赤、緑、青以外にも、黄、シアン、マゼンダなどとし
てもよい。
また、４つの画素４１１を１つの画素として用いてもよい。例えば、４つの画素４１１が
それぞれ赤、緑、青、黄の光を発する構成としてもよい。１つの画素として用いる画素４
１１の数を増やすことで、特に中間調の再現性を高めることができる。よって、表示装置
の表示品位を高めることができる。また、４つの画素４１１がそれぞれ赤、緑、青、白の
光を発する構成としてもよい。白の光を発する画素４１１を設けることで、表示領域の輝
度を高めることができる。また、表示装置の用途によっては、２つの画素４１１を１つの
画素として用いることもできる。
また、図２４（Ａ）に示す表示装置は、走査線４０７に沿って、各々が平行または略平行
に配設された容量線４１５を有する。なお、容量線４１５は、信号線４０９に沿って、各
々が平行または略平行に配設されていてもよい。また、走査線駆動回路４０４および信号
線駆動回路４０６をまとめて駆動回路部という場合がある。
各走査線４０７は、画素部４０１においてｍ行ｎ列に配設された画素４１１のうち、いず
れかの行に配設されたｎ個の画素４１１と電気的に接続される。また、各信号線４０９は
、ｍ行ｎ列に配設された画素４１１のうち、いずれかの列に配設されたｍ個の画素４１１
に電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線４１５は
、ｍ行ｎ列に配設された画素４１１のうち、いずれかの行に配設されたｎ個の画素４１１
と電気的に接続される。なお、容量線４１５が、信号線４０９に沿って、各々が平行また
は略平行に配設されている場合は、ｍ行ｎ列に配設された画素４１１のうち、いずれかの
列に配設されたｍ個の画素４１１に電気的に接続される。
図２４（Ｂ）および図２４（Ｃ）は、図２４（Ａ）に示す表示装置の画素４１１に用いる
ことができる回路構成を示している。
図２４（Ｂ）に示す画素４１１は、液晶素子４３２と、トランジスタ４３１＿１と、容量
素子４３３＿１と、を有する。トランジスタ４３１＿１として、上記実施の形態に開示し
たトランジスタ１００を用いることができる。
液晶素子４３２の一対の電極の一方の電位は、画素４１１の仕様に応じて適宜設定される
。液晶素子４３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画
素４１１のそれぞれが有する液晶素子４３２の一対の電極の一方に共通の電位（コモン電
位）を与えてもよい。また、各行の画素４１１毎の液晶素子４３２の一対の電極の一方に
異なる電位を与えてもよい。
例えば、液晶素子４３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモー
ド、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として
様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物に
より液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短
い。また、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素４１１において、トランジスタ４３１＿１のソース電極およびドレイン
電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子４３２の一対の電極
の他方に電気的に接続される。また、トランジスタ４３１＿１のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ４３１＿１は、オン状態またはオフ状態にな
ることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子４３３＿１の一対の電極の一方は、電位が供給される配線（以下、「容量線ＣＬ
」という。）に電気的に接続され、他方は、液晶素子４３２の一対の電極の他方に電気的
に接続される。なお、容量線ＣＬの電位の値は、画素４１１の仕様に応じて適宜設定され
る。容量素子４３３＿１は、書き込まれたデータを保持する保持容量としての機能を有す
る。
例えば、図２４（Ｂ）の画素４１１を有する表示装置では、走査線駆動回路４０４により
各行の画素４１１を順次選択し、トランジスタ４３１＿１をオン状態にしてデータ信号の
データを書き込む。
データが書き込まれた画素４１１は、トランジスタ４３１＿１がオフ状態になることで保
持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２４（Ｃ）に示す画素４１１は、トランジスタ４３１＿２と、容量素子４３３＿
２と、トランジスタ４３４と、発光素子４３５と、を有する。トランジスタ４３１＿２と
して、上記実施の形態に開示したトランジスタ１００を用いることができる。また、トラ
ンジスタ４３４として、上記実施の形態に開示したトランジスタ１００を用いることがで
きる。
トランジスタ４３１＿２のソース電極およびドレイン電極の一方は、データ信号が与えら
れる配線（以下、「信号線ＤＬ＿ｎ」という。）に電気的に接続される。さらに、トラン
ジスタ４３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、「走査線ＧＬ＿
ｍ」という。）に電気的に接続される。
トランジスタ４３１＿２は、オン状態またはオフ状態になることにより、データ信号のデ
ータの書き込みを制御する機能を有する。
容量素子４３３＿２の一対の電極の一方は、ノード４３６に電気的に接続され、他方は、
ノード４３７に電気的に接続される。
容量素子４３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４３４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ４３４のゲート電極は、ノード４３６に電気的
に接続される。
発光素子４３５のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、ノード４３７に電気的に接続される。
発光素子４３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子４３５としては、これに限定されず、
無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａおよび電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２４（Ｃ）の画素４１１を有する表示装置では、走査線駆動回路４０４により各行の画
素４１１を順次選択し、トランジスタ４３１＿２をオン状態にしてデータ信号のデータを
書き込む。
データが書き込まれた画素４１１は、トランジスタ４３１＿２がオフ状態になることで保
持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ４３４のソ
ース電極とドレイン電極の間に流れる電流量が制御され、発光素子４３５は、流れる電流
量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置を適用した表示モジュールについて
、図２５を用いて説明を行う。
図２５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
セル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１
０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８
０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８０
０６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６
に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチ
パネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に
光センサを設け、光学式のタッチパネルとすることも可能である。または、セル８００６
の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能であ
る。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により
発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる
場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様に係る半導体装置を用いた電子機器の一例について説
明する。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置
、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッ
サ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶さ
れた静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープ
レコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機
、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ
機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入
力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加
熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコン
ディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、
布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯
、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、
誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯
蔵システム、電力の平準化やスマートグリッドのための蓄電体等の産業機器が挙げられる
。また、蓄電体からの電力を用いて電動機により推進する移動体なども、電子機器の範疇
に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電
動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、
これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自
転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプ
ター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる
。
図２６（Ａ）は携帯型ゲーム機の一例であり、筐体９０１、筐体９０２、表示部９０３、
表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス
９０８等を有する。なお、図２６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。
図２６（Ｂ）は携帯データ端末の一例であり、第１筐体９１１、第２筐体９１２、第１表
示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部
９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けら
れている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続され
ており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能
である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２
筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部
９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加さ
れた表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置
にタッチパネルを設けることで付加することができる。または、位置入力装置としての機
能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付
加することができる。
図２６（Ｃ）はノート型パーソナルコンピュータの一例であり、筐体９２１、表示部９２
２、キーボード９２３、ポインティングデバイス９２４等を有する。
図２６（Ｄ）は電気冷凍冷蔵庫の一例であり、筐体９３１、冷蔵室用扉９３２、冷凍室用
扉９３３等を有する。
図２６（Ｅ）はビデオカメラの一例であり、第１筐体９４１、第２筐体９４２、表示部９
４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４および
レンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設け
られている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続さ
れており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可
能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐
体９４２との間の角度にしたがって切り替える構成としてもよい。
図２６（Ｆ）は自動車の一例であり、車体９５１、車輪９５２、ダッシュボード９５３、
ライト９５４等を有する。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
本実施例では、タングステン、シリコンを添加したインジウム錫酸化物（以下、「ＩＴＯ
Ｓｉ」ともいう。）、インジウムガリウム亜鉛酸化物（以下、「ＩＧＺＯ」ともいう。）
、および窒素を添加したインジウムガリウム亜鉛酸化物（以下、「ＩＧＺＯＮ」ともいう
。）上に、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を形成した試料を
それぞれ作製し、加熱による酸素分子の放出量をＴＤＳで分析した結果について説明する
。
＜試料の作製＞
図２７（Ａ）に、試料の断面構造の模式図を示す。試料は、単結晶シリコン基板２００１
上に厚さ１００ｎｍの熱酸化膜２００２を形成し、熱酸化膜２００２上にバリア層２０１
３を形成し、バリア層２０１３上にスパッタリング法により化学量論的組成を満たす酸素
よりも多くの酸素を含む厚さ３００ｎｍの酸化シリコン層２００４を形成した。
〔試料２０１０〕
バリア層２０１３として、スパッタリング法で厚さ１５０ｎｍのタングステンを形成した
試料を、試料２０１０とした。
〔試料２０２０〕
バリア層２０１３として、スパッタリング法で厚さ５０ｎｍのＩＴＯＳｉを形成した試料
を、試料２０２０とした。
〔試料２０３０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとして酸素とアルゴンの混合ガスを用いて厚さ
５０ｎｍのＩＧＺＯを形成した試料を、試料２０３０とした。
〔試料２０４０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとしてアルゴンを用いて厚さ５０ｎｍのＩＧＺ
Ｏを形成した試料を、試料２０４０とした。
〔試料２０５０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとして窒素を用いて厚さ５０ｎｍのＩＧＺＯＮ
を形成した試料を、試料２０５０とした。
＜ＴＤＳ分析結果＞
試料２０１０乃至試料２０５０について、ＴＤＳ分析（昇温脱離ガス分析）を行った。図
２７（Ｂ）に、ＴＤＳ分析によるＭ／ｚ＝３２（酸素分子）のガスの、放出量の分析結果
を示す。図２７（Ｂ）において、横軸は基板温度であり、縦軸は特定の分子量を有するガ
スの放出量に比例する信号強度である。なお、外部に放出される分子の総量は、当該信号
強度の積分値に相当する。それゆえ、当該ピーク強度の高低によって酸化物絶縁膜に含ま
れる分子の総量を評価できる。
図２７（Ｂ）において、試料２０２０乃至試料２０５０は、試料２０１０と比較して酸素
分子の放出量が多いことがわかる。このことから、試料２０１０では、酸化シリコン層２
００４に含まれる酸素の多くが、タングステンで形成したバリア層２０１３中に拡散した
と推測できる。一方、試料２０２０乃至試料２０５０のバリア層２０１３は酸素が透過し
にくいため、酸化シリコン層２００４に含まれる酸素が外部に放出され、その結果、酸素
分子の放出量が多く検出されたと推測できる。
本実施例により、タングステンは酸素を透過しやすい材料であることがわかる。また、Ｉ
ＴＯＳｉ、ＩＧＺＯ、およびＩＧＺＯＮは、酸素を透過しにくい材料であることがわかる
。
本実施例では、実施例１とは異なる試料を用いて、タングステン、ＩＴＯＳｉ、ＩＧＺＯ
、またはＩＧＺＯＮ上に形成した、化学量論的組成を満たす酸素よりも多くの酸素を含む
絶縁層からの、加熱による酸素分子の放出量をＴＤＳで分析した結果について説明する。
＜試料の作製＞
図２８（Ａ）および図２８（Ｂ）を用いて、作製した試料の断面構造と作製方法について
説明する。まず、実施例１と同様の試料を作製し、化学量論的組成を満たす酸素よりも多
くの酸素を含む厚さ３００ｎｍの酸化シリコン層２００４上に、キャップ層２００５を形
成する。キャップ層２００５として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１
の原子数比のターゲットを用い、スパッタリングガスとして酸素とアルゴンの混合ガスを
用いて形成した厚さ５０ｎｍのＩＧＺＯを用いた（図２８（Ａ）参照。）。
次に、上記試料に対して、窒素雰囲気下で４５０℃１時間の加熱処理を行った。続いて、
酸素雰囲気下で４５０℃１時間の加熱処理を行った。加熱処理終了後、キャップ層２００
５を除去し、酸化シリコン層２００４を露出させた（図２８（Ｂ）参照。）。
〔試料２１１０〕
バリア層２０１３として、スパッタリング法で厚さ１５０ｎｍのタングステンを形成した
試料を、試料２１１０とした。
〔試料２１２０〕
バリア層２０１３として、スパッタリング法で厚さ５０ｎｍの、ＩＴＯＳｉを形成した試
料を、試料２１２０とした。
〔試料２１３０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとして酸素とアルゴンの混合ガスを用いて厚さ
５０ｎｍのＩＧＺＯを形成した試料を、試料２１３０とした。
〔試料２１４０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとしてアルゴンを用いて厚さ５０ｎｍのＩＧＺ
Ｏを形成した試料を、試料２１４０とした。
〔試料２１５０〕
バリア層２０１３として、スパッタリング法でＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比
のターゲットを用い、スパッタリングガスとして窒素を用いて厚さ５０ｎｍのＩＧＺＯＮ
を形成した試料を、試料２１５０とした。
＜ＴＤＳ分析結果＞
試料２１１０乃至試料２１５０について、ＴＤＳ分析（昇温脱離ガス分析）を行った。図
２８（Ｃ）に、ＴＤＳ分析によるＭ／ｚ＝３２（酸素分子）のガスの、放出量の分析結果
を示す。図２８（Ｃ）において、横軸は基板温度であり、縦軸は特定の分子量を有するガ
スの放出量に比例する信号強度である。
図２８（Ｃ）において、試料２１１０では酸素分子の放出がほとんど確認できないことが
わかる。また、試料２１２０乃至試料２１５０では、酸素分子の放出が明確に確認できた
。キャップ層２００５をつけて加熱処理を行ったことにより、試料２１１０では、酸化シ
リコン層２００４に含まれる化学量論的組成を満たす酸素よりも多い酸素のほとんどが、
タングステンで形成したバリア層２０１３中に拡散したと推測できる。また、試料２１２
０乃至試料２１５０のバリア層２０１３と、キャップ層２００５は酸素が透過しにくいた
め、化学量論的組成を満たす酸素よりも多い酸素は、加熱処理を行っても、酸化シリコン
層２００４中に多く留まっていたと推測できる。
本実施例により、タングステンは酸素を透過しやすい材料であることがわかる。また、Ｉ
ＴＯＳｉ、ＩＧＺＯ、およびＩＧＺＯＮは、酸素を透過しにくい材料であることがわかる
。
１００ トランジスタ
１０１ 基板
１０２ 電極
１０３ 電極
１０４ 電極
１０５ 絶縁層
１０６ 絶縁層
１０７ 絶縁層
１０８ 酸化物半導体層
１０９ 電極
１１０ 絶縁層
１１１ 電極
１１２ 絶縁層
１１３ 絶縁層
１１４ 電極
１１５ 絶縁層
１１６ 電極
１１９ 電極
１２０ 絶縁層
１２１ 導電層
１３０ 容量素子
３８２ Ｅｃ
３８６ Ｅｃ
３９０ トラップ準位
４０１ 画素部
４０４ 走査線駆動回路
４０６ 信号線駆動回路
４０７ 走査線
４０９ 信号線
４１１ 画素
４１５ 容量線
４３２ 液晶素子
４３４ トランジスタ
４３５ 発光素子
４３６ ノード
４３７ ノード
７００ 基板
７０１ 回路
７０２ 回路
７０３ スイッチ
７０４ スイッチ
７０６ 論理素子
７０７ 容量素子
７０８ 容量素子
７０９ トランジスタ
７１０ トランジスタ
７１３ トランジスタ
７１４ トランジスタ
７２０ 回路
７３０ 記憶素子
７５０ トランジスタ
７５１ 電極
７５２ 絶縁層
７５３ チャネル形成領域
７５４ ｎ型不純物領域
７５５ ｎ型不純物領域
７５６ 側壁絶縁層
７８９ 素子分離領域
７９０ 絶縁層
７９１ 絶縁層
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１０１０ 電子銃室
１０１２ 光学系
１０１４ 試料室
１０１６ 光学系
１０１８ カメラ
１０２０ 観察室
１０２２ フィルム室
１０２４ 電子
１０２８ 物質
１０３２ 蛍光板
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２００１ 単結晶シリコン基板
２００２ 熱酸化膜
２００４ 酸化シリコン層
２００５ キャップ層
２０１０ 試料
２０１３ バリア層
２０２０ 試料
２０３０ 試料
２０４０ 試料
２０５０ 試料
２１１０ 試料
２１２０ 試料
２１３０ 試料
２１４０ 試料
２１５０ 試料
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
４０００ ＲＦタグ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー
１０２ａ 電極
１０２ｂ 電極
１０３ａ 電極
１０３ｂ 電極
１０４ａ 電極
１０４ｂ 電極
１０８ａ 酸化物半導体層
１０８ｂ 酸化物半導体層
１０８ｃ 酸化物半導体層
１１８ａ 酸化物半導体層
１１８ｂ 酸化物半導体層
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
４３１＿１ トランジスタ
４３１＿２ トランジスタ
４３３＿１ 容量素子
４３３＿２ 容量素子
６６０ａ 容量素子
６６０ｂ 容量素子
６６１ａ トランジスタ
６６１ｂ トランジスタ
６６２ａ トランジスタ
６６２ｂ トランジスタ
６６３ａ インバータ
６６３ｂ インバータ

Claims (3)

  1. チャネル形成領域の上方に位置する領域を有する第１のゲート電極及び前記チャネル形成領域の下方に位置する領域を有する第２のゲート電極を有するトランジスタと、
    前記トランジスタのソース電極又はドレイン電極の一方と電気的に接続された容量素子と、を有する半導体装置であって、
    前記容量素子の一方の電極としての機能を有する第１の導電層と、
    前記第１の導電層の上面と接する領域を有する第１の絶縁層と、
    前記第１の絶縁層の上方に位置する領域を有し、前記チャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面と接する領域を有し、且つ前記トランジスタのソース電極又はドレイン電極の一方としての機能を有する第２の導電層と、
    前記酸化物半導体層の上面と接する領域を有し、且つ前記トランジスタのソース電極又はドレイン電極の他方としての機能を有する第３の導電層と、
    前記酸化物半導体層の上面と接する領域を有する第２の絶縁層と、
    前記第２の絶縁層を介して前記酸化物半導体層の上方に位置する領域を有し、前記第１のゲート電極としての機能を有する第４の導電層と、
    上面が前記第１の絶縁層と接する領域と、上面が前記第３の導電層と接する領域と、を有する第５の導電層と、を有し、
    前記第１の導電層は、前記第５の導電層と同じ材料を有する、半導体装置。
  2. チャネル形成領域の上方に位置する領域を有する第１のゲート電極及び前記チャネル形成領域の下方に位置する領域を有する第２のゲート電極を有するトランジスタと、
    前記トランジスタのソース電極又はドレイン電極の一方と電気的に接続された容量素子と、を有する半導体装置であって、
    前記容量素子の一方の電極としての機能を有する第１の導電層と、
    前記第１の導電層の上面と接する領域を有する第１の絶縁層と、
    前記第１の絶縁層の上方に位置する領域を有し、前記チャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面と接する領域を有し、且つ前記トランジスタのソース電極又はドレイン電極の一方としての機能を有する第２の導電層と、
    前記酸化物半導体層の上面と接する領域を有し、且つ前記トランジスタのソース電極又はドレイン電極の他方としての機能を有する第３の導電層と、
    前記酸化物半導体層の上面と接する領域を有する第２の絶縁層と、
    前記第２の絶縁層を介して前記酸化物半導体層の上方に位置する領域を有し、前記第１のゲート電極としての機能を有する第４の導電層と、
    上面が前記第１の絶縁層と接する領域と、上面が前記第３の導電層と接する領域と、を有する第５の導電層と、を有し、
    前記第１の導電層と、前記第５の導電層とは、同じ材料を有し、
    前記第１の絶縁層において、前記第１の導電層と重なり且つ前記第２の導電層と重なる領域は、前記チャネル形成領域と重なる領域よりも小さい膜厚を有する、半導体装置。
  3. 請求項１又は２において、前記第５の導電層は、配線としての機能を有する、半導体装置。
JP2023219306A 2013-10-22 2023-12-26 半導体装置 Pending JP2024028326A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013219459 2013-10-22
JP2013219459 2013-10-22
JP2021184077A JP7084540B2 (ja) 2013-10-22 2021-11-11 半導体装置
JP2022090014A JP7202494B2 (ja) 2013-10-22 2022-06-02 半導体装置
JP2022206389A JP2023026507A (ja) 2013-10-22 2022-12-23 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022206389A Division JP2023026507A (ja) 2013-10-22 2022-12-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2024028326A true JP2024028326A (ja) 2024-03-04

Family

ID=52825401

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014214172A Expired - Fee Related JP6373718B2 (ja) 2013-10-22 2014-10-21 半導体装置
JP2018133878A Withdrawn JP2018195837A (ja) 2013-10-22 2018-07-17 半導体装置
JP2020020657A Active JP6978532B2 (ja) 2013-10-22 2020-02-10 半導体装置
JP2021184077A Active JP7084540B2 (ja) 2013-10-22 2021-11-11 半導体装置
JP2022090014A Active JP7202494B2 (ja) 2013-10-22 2022-06-02 半導体装置
JP2022206389A Withdrawn JP2023026507A (ja) 2013-10-22 2022-12-23 半導体装置
JP2023219306A Pending JP2024028326A (ja) 2013-10-22 2023-12-26 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2014214172A Expired - Fee Related JP6373718B2 (ja) 2013-10-22 2014-10-21 半導体装置
JP2018133878A Withdrawn JP2018195837A (ja) 2013-10-22 2018-07-17 半導体装置
JP2020020657A Active JP6978532B2 (ja) 2013-10-22 2020-02-10 半導体装置
JP2021184077A Active JP7084540B2 (ja) 2013-10-22 2021-11-11 半導体装置
JP2022090014A Active JP7202494B2 (ja) 2013-10-22 2022-06-02 半導体装置
JP2022206389A Withdrawn JP2023026507A (ja) 2013-10-22 2022-12-23 半導体装置

Country Status (2)

Country Link
US (3) US9455349B2 (ja)
JP (7) JP6373718B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
FR3030088B1 (fr) * 2014-12-11 2017-01-27 Commissariat Energie Atomique Radio-etiquette
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112016001703T5 (de) * 2015-04-13 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren derselben
CN107924822B (zh) * 2015-07-30 2022-10-28 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
US20170104033A1 (en) * 2015-10-13 2017-04-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method for the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN113105213A (zh) 2015-12-29 2021-07-13 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
JP6839986B2 (ja) * 2016-01-20 2021-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112017000905T5 (de) 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20170309852A1 (en) * 2016-04-22 2017-10-26 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element, Display Device, Electronic Device, and Lighting Device
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI729030B (zh) * 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
CN110678989B (zh) * 2017-03-13 2024-02-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20190142344A (ko) * 2017-04-28 2019-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2018211352A1 (en) 2017-05-18 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019066872A1 (en) * 2017-09-28 2019-04-04 Intel Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
US10283614B1 (en) * 2018-02-01 2019-05-07 United Microelectronics Corp. Semiconductor structure including high electron mobility transistor device
JP2019145562A (ja) * 2018-02-16 2019-08-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび表示装置
US10498808B2 (en) 2018-03-28 2019-12-03 Bank Of America Corporation Blockchain-based property management
US11475422B2 (en) 2018-03-28 2022-10-18 Bank Of America Corporation Blockchain-based property management
US11295402B2 (en) 2018-03-28 2022-04-05 Bank Of America Corporation Blockchain-based property repair
US10720334B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US10720337B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN110854304B (zh) 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
CN114762132A (zh) * 2019-12-20 2022-07-15 株式会社半导体能源研究所 无机发光元件、半导体装置、无机发光元件的制造方法
US20230413630A1 (en) * 2020-11-17 2023-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Display Device, Display Module, and Electronic Device
EP4117042A1 (en) * 2021-07-03 2023-01-11 Imec VZW Mixed metal oxide
EP4286339A1 (en) * 2022-05-31 2023-12-06 Imec VZW Mixed metal oxides
EP4286338A1 (en) * 2022-05-31 2023-12-06 Imec VZW Mixed metal oxide of magnesium and zinc

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2727562B2 (ja) * 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
KR20170100065A (ko) * 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
CN103069717B (zh) * 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI627756B (zh) 2011-03-25 2018-06-21 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9029863B2 (en) 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP7202494B2 (ja) 2023-01-11
JP6373718B2 (ja) 2018-08-15
US10103271B2 (en) 2018-10-16
JP2015109429A (ja) 2015-06-11
US20180151750A1 (en) 2018-05-31
US20150108472A1 (en) 2015-04-23
JP6978532B2 (ja) 2021-12-08
JP2020092280A (ja) 2020-06-11
JP7084540B2 (ja) 2022-06-14
JP2018195837A (ja) 2018-12-06
JP2022028780A (ja) 2022-02-16
US20170012138A1 (en) 2017-01-12
JP2023026507A (ja) 2023-02-24
JP2022118030A (ja) 2022-08-12
US9455349B2 (en) 2016-09-27
US9887295B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP7084540B2 (ja) 半導体装置
JP7341271B2 (ja) 半導体装置
JP7269284B2 (ja) 半導体装置
JP2019125812A (ja) 半導体装置
JP2019134182A (ja) 半導体装置
TW201521204A (zh) 半導體裝置
JP6599111B2 (ja) 酸化物半導体膜の作製方法
JP6440457B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240111