JP2023089286A - 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 - Google Patents

金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 Download PDF

Info

Publication number
JP2023089286A
JP2023089286A JP2023070937A JP2023070937A JP2023089286A JP 2023089286 A JP2023089286 A JP 2023089286A JP 2023070937 A JP2023070937 A JP 2023070937A JP 2023070937 A JP2023070937 A JP 2023070937A JP 2023089286 A JP2023089286 A JP 2023089286A
Authority
JP
Japan
Prior art keywords
capacitor
metal nitride
metal
substrate
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023070937A
Other languages
English (en)
Inventor
政奎 宋
Jeonggyu Song
圭鎬 ▲鄭▼
Kyooho Jung
潤洙 金
Yoon-Soo Kim
海龍 金
Haeryong Kim
周浩 李
Joo-Ho Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023089286A publication Critical patent/JP2023089286A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】金属窒化膜の製造方法、及び金属窒化膜を含む電子素子を提供する。【解決手段】キャパシタは、ＭＭ’Ｎと表現される金属窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素である下部電極と、該下部電極上に形成された誘電体層と、該下部電極と該誘電体層との間に形成され、ＭＭ’ＯＮと表現される金属酸窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは酸素である界面層と、該誘電体層上に形成された上部電極と、を含む。【選択図】図１

Description

本発明は、金属窒化膜の製造方法、及び金属窒化膜を含む電子素子に関する。
集積回路素子のダウン・スケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）により、キャパシタが占める空間も縮小されている。キャパシタは、上部電極・下部電極、及びそれら電極間に介在された誘電体膜からなり、高いキャパシタンスを示すために、高誘電率の誘電体物質が使用される。キャパシタの性能は、誘電体物質の誘電率だけではなく、電極材質及び製造工程によっても影響を受ける。キャパシタ製造時、薄膜蒸着のための高温工程中、電極物質の劣化が起こり、それにより、キャパシタ性能が低下してしまう。
本発明がなそうとする課題は、不純物が少ない金属窒化物製造方法を提供することである。
本発明がなそうとする課題は、また、金属窒化物を電極物質として使用し、電気的性能が良好なキャパシタを提供することである。
一類型によれば、ＭＭ’Ｎと表現される金属窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素である下部電極と、前記下部電極上に形成された誘電体層と、前記下部電極と前記誘電体層との間に形成され、ＭＭ’ＯＮと表現される金属酸窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは、酸素である界面層と、前記誘電体層上に形成された上部電極と、を含むキャパシタが提供される。
前記下部電極をなす材質において、炭素不純物含有量は、１％以下でもある。
前記界面層をなす材質において、炭素不純物含有量は、１％以下でもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。
前記キャパシタは、バイアス電圧によるキャパシタンスＣの変化範囲が、Ｃｍｉｎ≦Ｃ≦Ｃｍａｘであり、Ｃｍｉｎ／Ｃｍａｘは、０．９以上でもある。
一類型によれば、基板と、前記基板上に形成された前述のいずれか１つのキャパシタと、を含む集積回路素子が提供される。
前記基板は、半導体基板と、前記半導体基板上に形成された１以上の導電領域と、前記１以上の導電領域と、を絶縁する絶縁膜を含んでもよい。
一類型によれば、ワードラインに連結された前述のいずれか１つのキャパシタを含むメモリ素子が提供される。
一類型によれば、前記メモリ素子を含み、前記キャパシタは、トランジスタに連結され、前記キャパシタと前記トランジスタは、メモリセルの一部であるメモリシステムが提供される。
一類型によれば、トランジスタに連結された前述のいずれか１つのキャパシタを含む電子装置が提供される。
一類型によれば、ＭＭ’Ｎと表現される金属窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素であり、炭素不純物含有量が１％以下である下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極と、を含むキャパシタが提供される。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。
前記キャパシタは、バイアス電圧によるキャパシタンスＣの変化範囲が、Ｃｍｉｎ≦Ｃ≦Ｃｍａｘであり、Ｃｍｉｎ／Ｃｍａｘは、０．９以上でもある。
一類型によれば、基板と、前記基板上の前述のキャパシタと、を含む集積回路素子が提供される。
前記基板は、半導体基板と、前記半導体基板上の少なくとも１つの伝導性領域と、前記少なくとも１つの伝導性領域上の絶縁膜と、を含んでもよい。
一類型によれば、ワードラインに連結された前述のいずれか１つのキャパシタを含むメモリ素子が提供される。
一類型によれば、前記メモリ素子を含み、前記キャパシタは、トランジスタに連結され、前記キャパシタと前記トランジスタは、メモリセルの一部である、メモリシステムが提供される。
一類型によれば、トランジスタに連結された前述のいずれか１つのキャパシタを含む電子装置が提供される。
一類型によれば、反応チャンバ内に基板を配置し、前記反応チャンバに、金属有機リガンドを含む第１ソースを供給する段階と、前記第１ソースのうちから、前記基板上に吸着されていない有機リガンドを除去する一次パージング段階と、前記反応チャンバにハロゲン化合物を含む第２ソースを供給する段階と、前記第２ソースと反応していない有機リガンドを除去する二次パージング段階と、前記反応チャンバに窒化剤（ｎｉｔｒｉｄａｎｔ）を供給する段階と、を含む金属窒化膜の製造方法が提供される。
前記金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘであり、ｘは、０＜ｘ≦６の範囲でもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうち一つでもある。
前記Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート（ａｍｉｄｉｎａｔｅ）、Ｃ１－Ｃ１０アルキルアミド、Ｃ１－Ｃ１０アルキルイミド、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネート（β－ｄｉｋｅｔｏｎａｔｅｓ）のうち少なくとも１つのリガンドを含んでもよい。
前記ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）と表現され、前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
前記Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含んでもよく、ｙは、０＜ｙ≦６の範囲でもある。
前記第１ソースを供給する段階、前記第２ソースを供給する段階、前記窒化剤を供給する段階は、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用することができる。
前記窒化剤は、ＮＨ３、Ｎ２Ｈ２、Ｎ３ＨまたはＮ２Ｈ４でもある。
前記製造方法は、前記ハロゲン化合物のうちから、反応副産物として残ったハロゲン元素を除去するための熱処理段階をさらに含んでもよい。
前記方法によって製造された金属窒化膜は、炭素不純物含量が１％以下でもある。
前記製造方法は、前記金属有機リガンドを含む第１ソースを供給する段階と、前記ハロゲン化合物を含む第２ソースを供給する段階との間に、窒化剤を供給する段階を含まなくてもよい。
また、一類型によれば、前述のいずれか１つの方法により、前記基板上に金属窒化膜を形成する段階と、前記金属窒化膜上に誘電体層を形成する段階と、前記誘電体層上に上部電極を形成する段階と、を含む集積回路素子製造方法が提供される。
本発明のキャパシタは、キャパシタ動作時に形成されうる空乏層を低減させる構造であり、良好な電気的性能を示すことができる。
本発明の製造方法により、不純物が少なく、キャパシタの電極物質として適用するとき、キャパシタの電気的性能を高めることができる金属窒化膜が提供される。
本発明の製造方法により、高集積度を有し、良好な電気的性能を示すことができる集積回路素子を製造することができる。
一実施形態によるキャパシタの概略的な構造を示す断面図である。 一実施形態によるキャパシタのバイアス電圧によるキャパシタンス変化を概念的に示すグラフである。 一実施形態による集積回路素子の概略的な構造を示す断面図である。 一実施形態による、金属窒化膜の製造方法について説明するフローチャートである。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。 比較例による金属窒化膜の製造方法について概念的に説明する図面である。 比較例による金属窒化膜の製造方法について概念的に説明する図面である。 比較例による金属窒化膜の製造方法について概念的に説明する図面である。 一実施形態による集積回路素子の製造方法について説明する図面である。 一実施形態による集積回路素子の製造方法について説明する図面である。 一実施形態による集積回路素子の製造方法について説明する図面である。 一実施形態による集積回路素子の製造方法について説明する図面である。 一実施形態による金属窒化膜の製造方法を遂行する装置に係わる概略的な構成図である。 一実施形態によるキャパシタを含む電子装置に係わる概略的な構成図である。 一実施形態によるキャパシタを含むメモリシステムに係わる概略的な構成図である。
以下、添付図面を参照し、本実施形態について詳細に説明する。説明される実施形態は、ただ例示的なものに過ぎず、そのような実施形態から、多様な変形が可能である。以下の図面において、同一参照符号は、同一構成要素を指し、図面上において、各構成要素の大きさは、説明の明瞭さと便宜さとから誇張されてもいる。
以下において、「上部」や「上」と記載されたところは、接触して真上にあるものだけではなく、非接触で上にあるものを含んでもよい。
第１、第２のような用語は、多様な構成要素についての説明にも使用されるが、１つの構成要素を他の構成要素から区別する目的のみに使用される。そのような用語は、構成要素の物質または構造が異なることを限定するものではない。
単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。また、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいということを意味する。
また、明細書に記載された「…部」、「モジュール」というような用語は、少なくとも１つの機能や動作を処理する単位を意味し、それは、ハードウェアまたはソフトウェアによって具現されるか、あるいはハードウェアとソフトウェアとの結合によっても具現される。
「前記」の用語、及びそれと類似した指示用語の使用は、単数及び複数のいずれにも該当する。
方法を構成する段階は、説明された順序通りに遂行されなければならないという明白な言及がなければ、適切な順序によっても遂行される。また、全ての例示的な用語（例えば、など）の使用は、単に技術的思想について詳細に説明するためのものであり、特許請求の範囲によって限定されない以上、そのような用語により、権利範囲が限定されるものではない。
図１は、一実施形態によるキャパシタの概略的な構造を示す断面図である。
キャパシタ１００は、下部電極１１０と、上部電極１５０と、下部電極１１０と上部電極１５０との間に位置する誘電体層１３０と、を含む。また、下部電極１１０と誘電体層１３０との間には、界面層１２０が位置する。
下部電極１１０は、ＭＭ’Ｎと表現される金属窒化物を含む。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素でもある。
下部電極１１０をなす金属窒化物であるＭＭ’Ｎは、金属窒化物ＭＮに、元素Ｍ’がドーピングされたとも表現されるのである。Ｍ’は、Ｍと異なる元素であり、Ｍ’は、金属でもあるが、それらに限定されるものではなく、金属ではない他の物質であってもよい。
Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
下部電極１１０の材質は、電極としての伝導性を確保し、また、キャパシタ１００の製造過程における高温工程後にも、安定したキャパシタンス性能を維持するように選択されている。
金属窒化物であるＭＭ’Ｎにおいて、Ｍ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。言い換えれば、金属窒化物は、ＭｘＭ’ｙＮｚのようにも表現される。組成比により、電気伝導度だけではなく、キャパシタ１００の電気的特性が異なりもする。該組成は、界面層１２０の物質組成にも影響を及ぼす因子であり、界面層１２０は、バイアス電圧によるキャパシタンス変化に主要原因になるからである。該組成比は、Ｍ、Ｍ’の具体的な選択によっても異なる。
金属窒化物を製造するために、一般的に使用されるＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程において、金属物質のソースとして、金属有機リガンド物質が前駆体（ｐｒｅｃｕｒｓｏｒ）として使用される。このとき、金属物質をターゲット面に塗布した後、有機リガンドが良好に除去されない場合、炭素不純物が金属窒化膜に含まれることになり、それは、キャパシタ性能低下の原因にもなる。一実施形態によるキャパシタ１００は、前述のように、金属窒化物であるＭＭ’Ｎを下部電極１１０の材質として使用して、また、後述する製造方法により、炭素不純物がほとんどない、金属窒化物であるＭＭ’Ｎが下部電極１１０に採用されている。下部電極１１０材質の炭素含有量は、１％以下でもある。
界面層１２０は、ＭＭ’ＯＮと表現される金属酸窒化物を含む。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは酸素である。Ｍ、Ｍ’は、それぞれ前述の例示物質のうちいずれか一つであり、下部電極１１０の金属窒化物であるＭＭ’Ｎに含まれるＭ、Ｍ’とそれぞれ同一である。
界面層１２０は、下部電極１１０上に、誘電体層１３０を形成する過程における高温工程により、下部電極１１０表面酸化によって形成される。界面層１２０の厚みは、下部電極１１０の厚みよりも薄い。
界面層１２０は、電極として機能し難く、また、良質の誘電膜を形成するものでもなく、キャパシタ１００性能低下の原因になる。また、キャパシタ１００の動作時、界面層１２０内に空乏層（ｄｅｐｌｅｔｉｏｎ ｌａｙｅｒ）が形成され、そのような空乏層は、キャパシタ１００の性能低下、例えば、特に、ネガティブバイアスにおいて、キャパシタンス低下の原因にもなる。
本実施形態によるキャパシタ１００は、前述のように、ＭＭ’Ｎと表現されてなり、不純物がほとんどない金属窒化膜を下部電極１１０材質として使用しており、従って、界面層１２０をなすＭＭ’ＯＮにも、炭素不純物がほとんどなく、例えば、炭素不純物含有量は、１％以下でもある。界面層１２０によるキャパシタ１００性能低下が低減されうる。
誘電体層１３０は、所望キャパシタンスを具現することができる材質及び厚みによっても形成される。キャパシタ１００が具備される集積回路素子の集積度が高くなることにより、キャパシタ１００が占める空間は、次第に小さくなり、従って、高誘電率の誘電体が好ましい。
誘電体層１３０は、高誘電率の物質からもなる。「高誘電率」は、シリコン酸化物の誘電率よりも高い誘電率を意味する。誘電体層１３０は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、セリウム（Ｃｅ）、ランタン（Ｌａ）、タンタル（Ｔａ）及びチタン（Ｔｉ）のうちから選択される少なくとも１つの金属を含む金属酸化物が使用されうる。誘電体層１３０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３またはＴｉＯ２を含んでもよい。誘電体層１３０は、図示されているように、単層構造を有することができるが、それに限定されるものではなく、多重膜構造を有することもできる。
上部電極１５０は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせからもなる。例えば、上部電極１５０は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせからもなるが、それらに限定されるのではない。上部電極１５０は、下部電極１１０と異なる物質からもなるが、それに限定されるものではない。
図２は、一実施形態によるキャパシタのバイアス電圧によるキャパシタンス変化を概念的に示すグラフである。
図２のグラフから、点線で表示した線は、誘電体層１３０によって具現可能な理想的なキャパシタンスを示す。バイアス電圧と係わりのない一定値を示している。
一方、実線で表示したグラフは、キャパシタの実際動作時、バイアス電圧によって異なって示されるキャパシタンスを示している。負（－）方向にバイアス電圧が変わるとき、キャパシタンスが低下しており、それは、キャパシタ１００内部に形成される空乏層によるものである。バイアス電圧によるキャパシタンスＣの変化範囲は、Ｃｍｉｎ≦Ｃ≦Ｃｍａｘと示すことができる。一実施形態によるキャパシタ１００は、空乏層による性能低下が低減される構造を採用しており、それにより、増大されたＣｍｉｎ値を有することができる。言い換えれば、本実施形態によるキャパシタ１００は、下部電極１１０にＭ’がドーピングされた金属窒化膜（ＭＮ）を採用し、このとき、Ｍ’、Ｍの含量比を、伝導性特性、及びキャパシタで要求される電気的特性に符合するように調節し、下部電極１１０と誘電体層１３０との界面層１２０の状態が、空乏層が発生し難い状態にもなる。その結果、Ｃｍｉｎ値が向上し、高いＣｍｉｎ／Ｃｍａｘを有することができる。Ｃｍｉｎ／Ｃｍａｘは、０．９以上でもある。言い換えれば、Ｃｍｉｎ／Ｃｍａｘは、０．９から１．０の範囲を有することができる。
図１のキャパシタ１００において、ＭＭ’Ｎと表示される金属窒化物において、下部電極１１０を形成することにより、Ｃｍｉｎ／Ｃｍａｘを増大させることができ、下部電極１１０と誘電体層１３０との界面層１２０において、空乏層が発生し難くもなる。一方、上部電極１５０は、ＭＭ’Ｎと表示される金属窒化物及び／または下部電極１１０と同一物質を使用しても形成されるが、ＭＭ’Ｎと表示される金属窒化物において、上部電極１５０を形成することは、界面層１２０形成後、上部電極１５０を形成するために、キャパシタ１００のＣｍｉｎ／Ｃｍａｘを増大させる効果はない。しかし、下部電極１１０と上部電極１５０とが、いずれもＭＭ’Ｎと表示される同一金属窒化物から形成される場合、正のバイアスにおいて、キャパシタ１００のキャパシタンスを増大させる効果がある。
図３は、一実施形態による集積回路素子の概略的な構造を示す断面図である。
集積回路素子２００は、基板ＳＵ、及び基板ＳＵ上に形成されたキャパシタＣＡを含む。
基板ＳＵは、Ｓｉ、Ｇｅのような半導体元素、またはＳｉＣ、ＧａＡｓ、ＩｎＡｓ及びＩｎＰのような化合物半導体を含んでもよく、また、導電領域と絶縁膜とのパターンを含んでもよい。
基板ＳＵは、例示されているように、半導体基板２１０と、半導体基板２１０上に形成された下部構造物２２０と、を含んでもよい。
半導体基板２１０は、複数の活性領域や、それらを分離する素子分離膜を含んでもよい。半導体基板２１０は、例えば、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造のような多様な素子分離構造を有することができる。
下部構造物２２０は、１以上の導電領域、及びそれを絶縁する絶縁膜を含んでもよい。該導電領域は、例えば、不純物がドーピングされたウェル（ｗｅｌｌ）、または不純物がドーピングされた構造物からもなる。下部構造物２２０は、多様な導電領域、例えば、配線層、コンタクトプラグ、トランジスタと、それらを相互絶縁させる絶縁膜と、を含んでもよい。該導電領域は、ポリシリコン、金属、導電性金属窒化物、金属シリサイド、またはそれらの組み合わせからもなる。該絶縁膜は、シリコン酸化膜、シリコン窒化膜、またはそれらの組み合わせからもなる。
キャパシタＣＡは、下部電極２６０、界面層２６５、誘電体層２７０及び上部電極２８０を含んでもよい。
キャパシタＣＡは、基板ＳＵに形成された導電領域に電気的に連結されるようにも形成され、下部電極２６０は、基板ＳＵに形成された導電領域上にも形成される。
下部電極２６０は、ＭＭ’Ｎと表現される金属窒化物を含む。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素でもある。前述のＭ、Ｍ’が金属窒化物にも含まれる。
界面層２６５は、ＭＭ’ＯＮと表現される金属酸窒化物を含む。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは酸素である。Ｍ、Ｍ’は、それぞれ前述の例示物質のうちいずれか一つであり、下部電極２６０の金属窒化物であるＭＭ’Ｎに含まれるＭ、Ｍ’とそれぞれ同一である。
界面層２６５は、下部電極２６０上に誘電体層２７０を形成する過程における高温工程により、下部電極２６０の表面酸化によって形成される。界面層２６５の厚みは、下部電極２６０の厚みよりも薄い。
誘電体層２７０は、高誘電率の物質からもなる。「高誘電率」は、シリコン酸化物の誘電率よりも高い誘電率を意味し、例えば、基板ＳＵに含まれる絶縁膜の材質よりも高い誘電率を意味する。
上部電極２８０は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせからもなる。
キャパシタＣＡは、基板ＳＵに含まれる導電領域、絶縁膜などのパターンと共に、所定集積回路をなす形状に形成される点において、図１で例示したキャパシタ１００と違いがあり、残りの事項は、実質的に同一である。
図３には、１つのキャパシタＣＡだけが図示されているが、集積回路素子２００には、金属窒化膜ＭＭ’Ｎを下部電極材質として使用する多数のキャパシタが具備されうる。
集積回路素子２００に具備されるキャパシタＣＡは、バイアス電圧によるキャパシタンス変化が少ない、すなわち、安定した電気的性能を示すことができ、集積回路素子２００の集積度を高めながらも、性能を向上させるのに有利である。
一部実施形態において、図１のキャパシタ１００、及び／または図３のキャパシタＣＡは、下部電極１１０（または、２６０）及びキャパシタ１００（または、ＣＡ）がＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）装置のメモリセルにも適用される場合のように、ＤＲＡＭ装置において、キャパシタとしても使用されるが、本発明は、それに制限されるものではない。
図１及び図３を参照すれば、一部実施形態において、下部電極１１０及び／または２６０は、約２ｎｍないし約１０ｎｍの厚みを有することができ、界面層１２０及び／または２６５は、約０．５ｎｍないし約２ｎｍの厚みを有することができ、誘電体層１３０及び／または２７０は、約４ｎｍないし約７ｎｍの厚みを有することができ、上部電極１５０及び２８０は、約２ｎｍないし約１０ｎｍの厚みを有することができる。しかし、本発明は、それに限定されるものではない。
図４は、一実施形態による、金属窒化膜の製造方法について説明するフローチャートであり、図５Ａないし図５Ｈは、一実施形態による、金属窒化膜の製造方法の各段階について概念的に説明する図面である。
金属窒化膜を形成するために、金属窒化膜を形成するターゲット面を有する基板ＳＵを準備する（Ｓ３００）。
基板ＳＵは、集積回路具現に適する基板であり、前述のように、半導体元素と、多数の導電領域と、絶縁膜のパターンとを含んでもよい。
次に、基板ＳＵを反応チャンバ内に配置し、反応チャンバに、金属有機リガンドを含む第１ソースを供給する（Ｓ３１０）。
該金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘであり、ｘは、０＜ｘ≦６でもある。
Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート（ａｍｉｄｉｎａｔｅ）、Ｃ１－Ｃ１０アルキルアミド、Ｃ１－Ｃ１０アルキルイミド、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネート（β－ｄｉｋｅｔｏｎａｔｅｓ）のうち少なくともいずれか一つを含んでもよい。
第１ソースを供給する工程として、ＡＬＤ工程を使用することができる。ＡＬＤ工程は、１００℃～５００℃の温度でも遂行され、該工程温度は、金属有機リガンドの熱安定性を考慮しても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解される可能性があることを考慮し、約４００℃以下の温度でもＡＬＤ工程が遂行される。
図５Ａに図示されているように、反応チャンバ内に置かれた基板ＳＵ上に、金属有機リガンドが供給される。
反応チャンバに提供される金属有機リガンドにおいて、基板ＳＵに吸着されていない有機リガンドは、パージングによっても除去される。該パージングは、反応に参与していない有機リガンド、または反応参与後の副産物である有機リガンドを、反応チャンバ外部に排出させる工程である。該パージングには、Ａｒ、Ｈｅ、Ｎｅのような不活性ガス、またはＮ２ガスを利用することができる。
図５Ｂに図示されているように、基板ＳＵ上に金属有機リガンドが吸着される。
図５Ａ及び図５Ｂの過程は、次の化学式によっても例示される。
ｘＭＲ４→ｘＭＲ４－ａ＋ｘ＊ａＲ （１）
ｘＭＲ４－ａ＋ｘ＊ａＲ→ｘＭＲ４－ａ （２）
化学式２は、パージングにより、残留リガンド成分が除去されることを示す。
次に、さらなるＭＲｘソース供給が必要であるか否かということを判断し（Ｓ３３０）、必要である場合、Ｓ３１０、Ｓ３２０の段階が反復されうる。さらなるＭＲｘソース供給が必要ではない場合、Ｓ３４０の段階が遂行される。
次に、ハロゲン化合物を含む第２ソースを反応チャンバに供給する（Ｓ３４０）。第２ソースを供給する工程として、ＡＬＤ工程を使用することができる。ＡＬＤ工程は、１００℃～５００℃の温度でも遂行され、該工程温度は、金属有機リガンドの熱安定性を考慮しても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解される可能性があることを考慮し、約４００℃以下の温度でもＡＬＤ工程が遂行される。
金属有機リガンドを含む第１ソースを供給するＳ３１０段階と、ハロゲン化合物を含む第２ソースを供給するＳ３４０段階との間に、窒化剤を供給する段階は、含まれなくてもよい。
該ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）とも表現される。
Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含んでもよく、ｙは、０＜ｙ≦６の範囲でもある。
Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
次に、ハロゲン化合物と反応していない有機リガンドをパージングによって除去する（Ｓ３５０）。該パージングには、Ａｒ、Ｈｅ、Ｎｅなどの不活性ガス、またはＮ２ガスを利用することができる。該段階において、反応に参与していないハロゲン化合物及び反応副産物がともに除去されうる。
ハロゲン化合物を含む第２ソースの供給（Ｓ３４０）段階及びパージング（Ｓ３５０）段階は、図５Ｃないし図５Ｅに図示され、次の化学式によっても表現される。
ｙＭ’Ｃｌ４→ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ （３）
ｘＭＲ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２ （４）
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ （５）
前述の化学式において、ハロゲン元素ＡとしてＣｌが例示され、化学式５は、パージングにより、残留リガンド成分及び反応副産物が除去されることを示す。
図５Ｅに図示されているように、第１ソースによって供給されたＭと、第２ソースによって供給されたＭ’とがハロゲン元素（Ａ）と結合した状態で、基板ＳＵ上に吸着されている。
次に、さらなるＭ’Ａｙソース供給が必要であるか否かということを判断し（Ｓ３６０）、必要により、Ｓ３４０、Ｓ３５０の段階が反復されうる。
次に、図５Ｆのように、反応チャンバに窒化剤（ｎｉｔｒｉｄａｎｔ）を供給する（Ｓ３７０）。窒化剤を供給する工程として、ＡＬＤ工程を使用することができ、１００℃～５００℃の温度においても行われる。
該窒化剤は、窒素元素を含む反応ガスであり、ＮＨ３、Ｎ２Ｈ２、Ｎ３ＨまたはＮ２Ｈ４のうち少なくとも一つを含んでもよい。
該窒化剤は、ハロゲン元素（Ａ）と結合したＭ、及びハロゲン元素（Ａ）と結合したＭ’と反応し、基板ＳＵ上には、金属窒化膜、ＭＭ’Ｎが形成される。ハロゲン元素を含む反応副産物は、工程温度によってほとんど気化される。
窒化剤供給、及び窒化剤による反応は、図５Ｆないし図５Ｈに図示されており、次の化学式によっても表現される。
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｚＮＨｃ→ＭｘＭ’ｙＮｚ＋（ｚ＊ｃ）ＨＣｌ＋（（ｘ＊（４－ａ）＋ｙ＊（４－ｂ）－ｚ＊ｃ）／２）Ｃｌ２ （６）
金属窒化膜ＭＭ’Ｎが所望厚みに形成されたか否かということを確認し、必要により、Ｓ３１０～Ｓ３７０段階が反復されうる。
チャンバに窒化剤を供給する段階（Ｓ３７０）後、ハロゲン化合物のうちから、反応副産物として残ったハロゲン元素を除去するための熱処理が追加して遂行されうる。熱処理温度は、約２００℃～１０００℃であり得る。
そのような段階によって形成された金属窒化膜１０１は、ＭＭ’Ｎ以外の不純物含量が非常に低い。ＭＭ’Ｎ形成に使用されたソースに含まれた有機リガンドがほとんどいずれも除去されたために、金属窒化膜１０１には、炭素不純物がほとんどない。それは、化学式１ないし６の過程で示される通りである。そのような過程によって形成された金属窒化膜１０１に含まれた炭素不純物は、約１％以下でもある。それと異なり、既存の方法では、リガンドや反応副産物が残留してしまう。それについては、比較例に係わる図６Ａないし図６Ｃを参照して後述する。不純物含量が多くなるほど、高比抵抗を示すことになり、電極として機能するのに適さない。不純物含量により、金属窒化膜の比抵抗値は、数百倍に至る範囲において変わりうる。一実施形態の方法によって製造され、不純物がほとんどない金属窒化膜ＭＭ’Ｎは、低比抵抗値を示すことができ、優秀な電極材質としても使用される。
本実施形態による金属窒化膜の製造方法は、金属有機リガンドと窒化剤とを直接反応させる段階を含まず、それにより、金属窒化膜をさらに良好な品質に形成することができる。
図６Ａないし図６Ｃは、比較例による、金属窒化膜の製造方法について概念的に説明する図面である。
図６Ａのように、基板ＳＵを配置したチャンバ内に、金属有機リガンド、ＭＲｘを供給し、基板ＳＵに吸着されていないリガンドをパージングし、基板ＳＵ上に、金属有機リガンドが吸着され、それは、次の化学式によっても表現される。
ＭＲ４→ＭＲ４－ａ＋ａＲ （７）
次に、図６Ｂのように、窒化剤ＮＨ３を供給する。該工程は、ＡＬＤ工程によって実施され得る。このとき、ＮＨ３とＭＲｘは、低い反応性を有し、従って、高温においてＡＬＤ工程が遂行されなければならない。一方、ＮＨ３とＭＲｘとの反応性を高めるための高温工程においては、金属有機リガンドの低い熱安定性により、金属有機リガンドが分解されうる。
そのような限界により、金属有機リガンドの金属と、窒化剤の窒素とが反応した金属窒化物には、パージング後にも、有機リガンドが良好に除去されていない不純物が含まれうる。それは、次の化学式によっても表現される。
ＭＲ４－ａ＋ｂＮＨ３→ＭＣｘＮｙ＋ｄＲ’ （８）
図６Ｃのように製造された金属窒化膜１０２は、ＭＮ以外の炭素不純物（Ｃｘ、Ｒ’）を含むことになり、それにより、高比抵抗値を示してしまう。そのような金属窒化膜（ＭＮ）を電極材質として使用するキャパシタの電気的性能は、低下することになる。例えば、図２で説明したように、バイアス電圧によるキャパシタンス低下が大きく示され、すなわち、本実施形態の場合より低いＣｍｉｎ値を示し、または低いＣｍｉｎ／Ｃｍａｘ値を示すことにもなる。
図７Ａないし図７Ｄは、一実施形態による、集積回路素子の製造方法について説明する図面である。
図７Ａのように、基板ＳＵ上に、下部電極２６０を形成する。
基板ＳＵは、集積回路具現に適する基板であり、前述のように、半導体元素と、多数の導電領域と、絶縁膜のパターンとを含んでもよい。
下部電極２６０は、図５Ａないし図５Ｈで説明した方法により、不純物がほとんどないＭＭ’Ｎを含む金属窒化膜１０１を形成した後、所望形状にパターニングする過程によっても形成される。下部電極２６０は、基板ＳＵに具備された導電領域に対応するパターンを有することができる。
次に、図７Ｂのように、下部電極２６０上に、誘電体層２７０を形成する。誘電体層２７０は、ＡＬＤ工程によって形成され得る。誘電体層２７０は、下部電極２６０を全体的に覆う形態に蒸着された後、下部電極２６０に対応するパターンにもパターニングされるが、そのような方法に限定されるものではない。
誘電体層２７０を形成するＡＬＤ工程において、下部電極２６０の表面一部が酸化され、界面層２６５が形成されうる。
界面層２６５は、ＭＭ’ＯＮと表現される金属酸窒化物を含む。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは酸素である。Ｍ、Ｍ’は、下部電極２６０の金属窒化物であるＭＭ’Ｎに含まれるＭ、Ｍ’とそれぞれ同一である。
次に、図７Ｄのように、上部電極２８０を形成する。上部電極２８０は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせからもなる。上部電極２８０は、ＡＬＤ工程によって形成され得る。
製造された集積回路素子２００には、平板型の１つのキャパシタＣＡだけが図示されているが、それは、例示的なものである。金属窒化膜ＭＭ’Ｎを下部電極材質として使用する他の形状のキャパシタが形成され、また、多数のキャパシタが具備され、製造された集積回路素子２００は、バイアス電圧によるキャパシタンス変化が少ないキャパシタＣＡを具備し、安定した電気的性能を示すことができ、集積回路素子２００の集積度を高めるためにも有利である。
図８は、一実施形態による、金属窒化膜を製造する方法を遂行するための装置に係わる概略的な構成図である。
図８を参照すれば、一実施形態による装置１は、反応チャンバ１０、工程材料供給システム２０ａ、作動ステーション１０８０を含んでもよい。図示されていないが、プロセスチャンバ１０は、チャンバハウジング、電極（例えば、上部電極、下部電極）、チャンバハウジング内の基板支持部（例えば、クランプ）、及びプロセス材料供給システム２０ａと流体疎通する導管を含んでもよい。
装置１は、反応チャンバに連結された電源１０７８（例えば、回路）、ヒータ１０７６（例えば、電気回路ヒータ）、基板運搬機１０７２（例えば、ロボットアーム）及びポンピングシステム１０７４（例えば、ポンプ）をさらに含んでもよい。電源１０７８は、反応チャンバ１０、工程材料供給システム２０ａ、ヒータ１０７６、基板運搬機１０７２、ポンピングシステム１０７４、及び装置１の他の構成要素を作動させるための電力を提供することができる。
反応チャンバ１０は、基板運搬機１０７２が、基板１１０をプロセスチャンバ１０の内部及び外部に移送するときに開放され、プロセスチャンバ１０が動作（例えば、真空工程、蒸着工程）を遂行するときに閉じる弁（例えば、ゲート弁）を含んでもよい。
工程材料供給システム２０ａは、第１ソース材料供給装置３０ａ、第２ソース材料供給装置３０ｂ、硝酸塩供給装置６０ａ及びパージ（ｐｕｒｇｅ）ガス供給装置９０ａを含んでもよいが、それらに制限されるものではない。第１ソース材料供給装置３０ａ及び第２ソース材料供給装置３０ｂは、導管４２及び４３（例えば、パイプ）、気化器５０及び５１（例えば、ヒータ回路）、導管５２及び５３に連結された保存容器（第１ソース材料保存容器４０及び第２ソース材料保存容器４１）（例えば、キャニスタ（ｃａｎｉｓｔｅｒｓ））、フロー制御装置５４及び５５（例えば、バルブ）を含んでもよい。
第１ソース材料保存容器４０は、ＭＲｘ供給源を保存することができ（図４のＳ３３０参照）、第２ソース材料保存容器４１は、Ｍ’Ａｙ供給源を保存することができる（図４のＳ３６０参照）。第１ソース材料保存容器４０及び第２ソース材料保存容器４１の第１ソース材料１６及び第２ソース材料１７は、気化器５０，５１に移送され、気化器５０，５１でそれぞれ気化される。例えば、気化器５０，５１は、熱または圧力（例えば、噴霧器）を使用し、第１ソース材料１６及び第２ソース材料１７を気化させることができる。気化器５０，５１によって気化された第１ソース材料１６及び第２ソース材料１７は、反応チャンバ１０に供給され得る。
窒化物供給装置６０ａは、導管６２により、反応チャンバ１０にも連結され、導管６２は、窒化物１４（例えば、ＮＨ３、Ｎ２Ｈ２、Ｎ３Ｈ及び／またはＮ２Ｈ４）の流量を制御することができる流量制御装置６４（例えば、バルブ、ノズル）を含んでもよい。窒化物１４は、キャニスタ、シリンダ、または他の適切な容器にも保存される。
パージガス供給装置９０ａは、パージガス１９（例えば、Ａｒガス、Ｈｅガス、ＮｅガスまたはＮ２ガスのうち１以上）を、反応チャンバ１０内に供給するように構成された装置でもある。パージガス１９は、パージガス供給装置９０ａ内にも保存され、パージガス供給装置９０ａから、導管９２（例えば、パイプ）を介し、反応チャンバ１０内に供給される。パージガス供給装置９０ａは、導管９２により、反応チャンバ１０にも連結され、導管９２は、パージガス１９の流量を制御することができるフロー制御装置９４（例えば、バルブ、ノズル）を含んでもよい。
導管４２，４３，５２，５３，６２及び９２は、流体が流れることができる導管でもあり、流量制御装置４４，５４，６４及び９４は、それぞれの流体及びガスフローを制御することができるバルブシステムを含んでもよい。
工程材料供給システム２０ａは、第１ソース材料１６、第２ソース材料１７、窒化物１４及びパージガス１９を反応チャンバ１０に独立して供給することができるシステムでもある。工程材料供給システム２０ａは、第１ソース材料１６、第２ソース材料１７、窒化物１４及びパージガス１９を反応チャンバ１０に独立して供給する。
作動ステーション１０８０は、装置１の動作を制御することができる。作動ステーション１０８０は、制御器１０８２、メモリ１０８４、ディスプレイ１０８６（例えば、モニタ）及び入出力装置１０８８を含んでもよい。メモリ１０８４は、フラッシュメモリ、位相変化ランダムアクセスメモリ（ＰＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲｅＲＡＭ）または強誘電性ＲＡＭ（ＦＲＡＭ（登録商標））などの揮発性メモリ、及び／または静的ＲＡＭ（ＳＲＡＭ）、動的ＲＡＭ（ＤＲＡＭ）または同期式ＤＲＡＭ（ＳＤＲＡＭ）などの不揮発性メモリを含んでもよい。入出力装置１０８８は、キーボードまたはタッチスクリーンでもある。
メモリ１０８４は、オペレーティングシステムを保存することができ、装置１によって遂行される異なる製造プロセスに対する設定（例えば、ガス流量、温度、時間、電力、圧力など）を含むレシピ命令を保存することができる。メモリ１０８４は、本出願の図４、図５Ａないし図５Ｈ、及び図７Ａないし図７Ｄの１以上の実施形態により、基板１１０上に金属窒化物膜を形成するためのレシピ命令を保存することができる。
制御器１０８２は、論理回路を含むハードウェアのような処理回路処理回路、プロセッサ実行ソフトウェアのようなハードウェア／ソフトウェアの組み合わせ、またはそれらの組み合わせによっても具現される。例えば、該処理回路は、さらに具体的には、中央処理装置（ＣＰＵ）、算術論理装置（ＡＬＵ）、デジタル信号プロセッサ、マイクロコンピュータ、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＳｏＣ（ｓｙｓｔｅｍ－ｏｎ－ｃｈｉｐ）、プログラマブルロジックユニット、マイクロプロセッサ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などを含んでもよいが、それらに限定されるものではない。メモリ１０８４に保存されたレシピ命令を実行するとき（図４、図５Ａないし図５Ｈ、及び図７Ａないし図７Ｄの１以上の実施形態による）、基板１１０上に、例示的な実施形態による金属窒化膜を形成するために、装置１を作動させる特殊目的制御器として、制御器１０８２が構成される。
図９は、一実施形態による、キャパシタを含む電子装置に係わる概略的な構成図である。
図９を参照すれば、本発明の一実施形態による電子装置９００は、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ノート型パソコン、携帯用コンピュータ、ウェブタブレット、無線電話、携帯電話、デジタル音楽プレイヤ、有線／無線電子装置などを含んでもよいが、それらに制限されるものではない。電子装置９００は、制御器９１０、入出力装置９２０（例：キーパッド、キーボード及び／またはディスプレイ）、メモリ装置９３０及び無線インターフェース９４０を含んでもよい。制御器９１０は、論理回路を含むハードウェアのような処理回路によっても具現され、プロセッサ実行ソフトウェアのようなハードウェア／ソフトウェアの組み合わせ、またはそれらの組み合わせによっても具現される。例えば、処理回路は、さらに具体的には、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、または他の論理装置を含んでもよいが、それらに制限されるものではない。他の論理装置は、マイクロプロセッサ、デジタル信号プロセッサ及びマイクロコントローラのうちいずれか一つと類似した機能を有することができる。メモリ装置９３０は、例えば、制御器９１０によって遂行される命令を保存することができる。また、メモリ装置９３０は、ユーザデータを保存するためにも使用される。
メモリ装置９３０は、複数のメモリセルＭＣを含む。メモリセルＭＣそれぞれは、トランジスタＴＲに連結されたキャパシタＣを含んでもよい。トランジスタＴＲのゲートには、ワードラインＷＬが連結されうる。ビットラインＢＬは、トランジスタＴＲの１つのソース／ドレイン領域に連結され、キャパシタＣはトランジスタＴＲの他のソース／ドレイン領域にも連結される。キャパシタＣの他端は、電源電圧Ｖｄｄにも連結される。キャパシタＣは、図１で説明したキャパシタ１００を含んでもよい。
電子装置９００は、無線周波数（ＲＦ）信号と通信する無線通信ネットワークに、データを伝送したり、ネットワークからデータを受信したりするために、無線インターフェース９４０使用することができる。例えば、無線インターフェース９４０は、アンテナまたは無線トランシーバを含んでもよい。電子装置９００は、３世代通信システム（例：ＣＤＭＡ、ＧＳＭ、ＮＡＤＣ、Ｅ－ＴＤＭＡ、ＷＣＤＡＭ及び／またはＣＤＭＡ２０００）のような通信インターフェースプロトコルにも使用される。
図１０は、一実施形態によるキャパシタを含むメモリシステムに係わる概略的な構成図である。
図１０を参照すれば、メモリシステム１０００は、データを保存するためのメモリ装置１０１０及びメモリコントローラ１０２０を含んでもよい。メモリコントローラ１０２０は、ホスト１０３０の読み取り／書き込み要請に応答し、メモリ装置１０１０とデータを取り交わすことができる。メモリコントローラ１０２０は、ホスト１０３０（例えば、モバイル装置またはコンピュータシステム）から提供されたアドレスを、メモリ装置１０１０の物理的アドレスにマッピングするためのアドレスマッピングテーブルを作ることができる。メモリコントローラ１０２０は、論理回路を含むハードウェアのような回路、プロセッサ実行ソフトウェアのようなハードウェア／ソフトウェア組み合わせ、またはそれらの組み合わせのような処理回路によっても具現される。例えば、該処理回路は、さらに具体的には、中央処理装置（ＣＰＵ）、算術論理装置（ＡＬＵ）、デジタル信号プロセッサ、マイクロコンピュータ、ＦＰＧＡを含み、メモリ装置１０１０は、複数のメモリセルＭＣを含んでもよい。メモリシステム１０１０は、ＳｏＣ、プログラマブルロジックユニット、マイクロプロセッサ、ＡＳＩＣなどを含んでもよい。メモリセルＭＣそれぞれは、トランジスタＴＲに連結されたキャパシタＣを含んでもよく、図９で説明したメモリセルＭＣと同一構造を有することができる。キャパシタＣは、図１で説明したキャパシタ１００を含んでもよい。
前述のキャパシタ、集積回路素子、金属窒化膜の製造方法、及び集積回路素子製造方法は、図面に図示された実施形態を参照して説明されたが、それらは、例示的なものに過ぎず、当該分野で当業者であるならば、それらから、多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。前述の説明において、多くの事項が具体的に記載されているが、それらは、権利範囲を限定するというより、具体的な実施形態の例示として解釈されなければならない。権利範囲は、従って、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められなければならない。
１００，ＣＡ キャパシタ
１０１，１０２ 金属窒化膜
１１０，２６０ 下部電極
１２０，２６５ 界面層
１３０，２７０ 誘電体層
１５０，２８０ 上部電極
２１０ 半導体基板
２２０ 下部構造物
ＳＵ 基板

Claims (34)

  1. ＭＭ’Ｎと表現される金属窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素である下部電極と、
    前記下部電極上に形成された誘電体層と、
    前記下部電極と前記誘電体層との間に形成され、ＭＭ’ＯＮと表現される金属酸窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素、Ｏは酸素である界面層と、
    前記誘電体層上に形成された上部電極と、を含む、キャパシタ。
  2. 前記下部電極をなす材質において、炭素不純物含有量は、１％以下である、請求項１に記載のキャパシタ。
  3. 前記界面層をなす材質において、炭素不純物含有量は、１％以下である、請求項１または２に記載のキャパシタ。
  4. 前記Ｍは、
    Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項１から３のいずれか一項に記載のキャパシタ。
  5. 前記Ｍ’は、
    Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項１から４のいずれか一項に記載のキャパシタ。
  6. 前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４である、請求項１から５のいずれか一項に記載のキャパシタ。
  7. 前記キャパシタは、
    バイアス電圧によるキャパシタンスＣの変化範囲が、Ｃｍｉｎ≦Ｃ≦Ｃｍａｘであり、Ｃｍｉｎ／Ｃｍａｘは、０．９以上である、請求項１から６のいずれか一項に記載のキャパシタ。
  8. 基板と、
    前記基板上に形成された請求項１ないし７のうちいずれか１項に記載のキャパシタと、を含む、集積回路素子。
  9. 前記基板は、
    半導体基板と、前記半導体基板上に形成された１以上の導電領域と、前記１以上の導電領域を絶縁する絶縁膜と、を含む、請求項８に記載の集積回路素子。
  10. ワードラインに連結された請求項１ないし７のうちいずれか１項に記載のキャパシタを含むメモリ素子。
  11. 請求項１０に記載のメモリ素子を含み、
    前記キャパシタは、トランジスタに連結され、
    前記キャパシタと前記トランジスタは、メモリセルの一部である、メモリシステム。
  12. トランジスタに連結された請求項１ないし７のうちいずれか１項に記載のキャパシタを含む、電子装置。
  13. ＭＭ’Ｎと表現される金属窒化物を含み、ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素であり、炭素不純物含有量が１％以下である下部電極と、
    前記下部電極上に形成された誘電体層と、
    前記誘電体層上に形成された上部電極と、を含む、キャパシタ。
  14. 前記Ｍは、
    Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項１３に記載のキャパシタ。
  15. 前記Ｍ’は、
    Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項１３または１４に記載のキャパシタ。
  16. 前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４である、請求項１３から１５のいずれか一項に記載のキャパシタ。
  17. 前記キャパシタは、
    バイアス電圧によるキャパシタンスＣの変化範囲が、Ｃｍｉｎ≦Ｃ≦Ｃｍａｘであり、Ｃｍｉｎ／Ｃｍａｘは、０．９以上である、請求項１３から１６のいずれか一項に記載のキャパシタ。
  18. 基板と、
    前記基板上の請求項１３ないし１７のうちいずれか１項に記載のキャパシタと、を含む、集積回路素子。
  19. 前記基板は、
    半導体基板と、
    前記半導体基板上の少なくとも１つの伝導性領域と、
    前記少なくとも１つの伝導性領域上の絶縁膜と、を含む、請求項１８に記載の集積回路素子。
  20. ワードラインに連結された請求項１３ないし１７のうちいずれか１項に記載のキャパシタを含むメモリ素子。
  21. 請求項２０に記載のメモリ素子を含み、
    前記キャパシタは、トランジスタに連結され、
    前記キャパシタと前記トランジスタは、メモリセルの一部である、メモリシステム。
  22. トランジスタに連結された請求項１３ないし１７のうちいずれか１項に記載のキャパシタを含む、電子装置。
  23. 反応チャンバ内に基板を配置し、前記反応チャンバに、金属有機リガンドを含む第１ソースを供給する段階と、
    前記第１ソースのうちから、前記基板上に吸着されていない有機リガンドを除去する一次パージング段階と、
    前記反応チャンバにハロゲン化合物を含む第２ソースを供給する段階と、
    前記第２ソースと反応していない有機リガンドを除去する二次パージング段階と、
    前記反応チャンバに窒化剤を供給する段階と、を含む、金属窒化膜の製造方法。
  24. 前記金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘであり、ｘは、０＜ｘ≦６の範囲である、請求項２３に記載の金属窒化膜の製造方法。
  25. 前記Ｍは、
    Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項２４に記載の金属窒化膜の製造方法。
  26. 前記Ｒは、
    Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート、Ｃ１－Ｃ１０アルキルアミド、Ｃ１－Ｃ１０アルキルイミド、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネートのうち少なくとも１つのリガンドを含む、請求項２４または２５に記載の金属窒化膜の製造方法。
  27. 前記ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）と表現され、
    前記Ｍ’は、
    Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つである、請求項２３から２６のいずれか一項に記載の金属窒化膜の製造方法。
  28. Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含み、ｙは、０＜ｙ≦６の範囲である、請求項２７に記載の金属窒化膜の製造方法。
  29. 前記第１ソースを供給する段階、前記第２ソースを供給する段階、前記窒化剤を供給する段階は、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用する、請求項２３から２８のいずれか一項に記載の金属窒化膜の製造方法。
  30. 前記窒化剤は、ＮＨ３、Ｎ２Ｈ２、Ｎ３Ｈ、またはＮ２Ｈ４のうち少なくとも一つを含む、請求項２３から２９のいずれか一項に記載の金属窒化膜の製造方法。
  31. 前記ハロゲン化合物のうちから、反応副産物として残ったハロゲン元素を除去するための熱処理段階をさらに含む、請求項２３から３０のいずれか一項に記載の金属窒化膜の製造方法。
  32. 製造された金属窒化膜は、炭素不純物含量が１％以下である、請求項２３から３１のいずれか一項に記載の金属窒化膜の製造方法。
  33. 前記金属有機リガンドを含む第１ソースを供給する段階と、前記ハロゲン化合物を含む第２ソースを供給する段階との間に、窒化剤を供給する段階を含まない、請求項２３に記載の金属窒化膜の製造方法。
  34. 請求項２３ないし３３のうちいずれか１項に記載の方法により、前記基板上に金属窒化膜を形成する段階と、
    前記金属窒化膜上に誘電体層を形成する段階と、
    前記誘電体層上に上部電極を形成する段階と、を含む、集積回路素子製造方法。
JP2023070937A 2019-10-21 2023-04-24 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 Pending JP2023089286A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190130813A KR20210047119A (ko) 2019-10-21 2019-10-21 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
KR10-2019-0130813 2019-10-21
JP2020173203A JP7279003B2 (ja) 2019-10-21 2020-10-14 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020173203A Division JP7279003B2 (ja) 2019-10-21 2020-10-14 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子

Publications (1)

Publication Number Publication Date
JP2023089286A true JP2023089286A (ja) 2023-06-27

Family

ID=70681740

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020173203A Active JP7279003B2 (ja) 2019-10-21 2020-10-14 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子
JP2023070937A Pending JP2023089286A (ja) 2019-10-21 2023-04-24 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020173203A Active JP7279003B2 (ja) 2019-10-21 2020-10-14 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子

Country Status (5)

Country Link
US (4) US11424317B2 (ja)
EP (1) EP3813134A1 (ja)
JP (2) JP7279003B2 (ja)
KR (1) KR20210047119A (ja)
CN (1) CN112768436A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108736A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
KR20220030010A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP2001237395A (ja) 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6670266B2 (en) * 2000-03-07 2003-12-30 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property
US6797560B2 (en) * 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film
JP2002064144A (ja) 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
JP2003017581A (ja) 2001-06-28 2003-01-17 Toshiba Corp 半導体装置及びその製造方法
JP4467229B2 (ja) 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
JP2003229425A (ja) 2002-02-05 2003-08-15 Hitachi Kokusai Electric Inc 基板処理装置
US20040009336A1 (en) 2002-07-11 2004-01-15 Applied Materials, Inc. Titanium silicon nitride (TISIN) barrier layer for copper diffusion
TW200411923A (en) 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
KR100542247B1 (ko) 2002-07-19 2006-01-16 주식회사 하이닉스반도체 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
JP2010157748A (ja) * 2004-04-15 2010-07-15 Seiko Epson Corp 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
KR100594626B1 (ko) 2004-09-02 2006-07-07 한양대학교 산학협력단 원자층 증착법을 이용한 질화막의 형성 방법
KR100620451B1 (ko) 2005-01-10 2006-09-11 삼성전자주식회사 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US7537804B2 (en) 2006-04-28 2009-05-26 Micron Technology, Inc. ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates
US7723771B2 (en) 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
US20100136313A1 (en) 2008-12-01 2010-06-03 Asm Japan K.K. Process for forming high resistivity thin metallic film
KR101526182B1 (ko) * 2009-02-16 2015-06-05 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
US7968452B2 (en) 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
CN102471885A (zh) 2010-04-01 2012-05-23 乔治洛德方法研究和开发液化空气有限公司 使用氨基金属与卤化金属前体组合的含金属氮化物的薄膜沉积
TWI536451B (zh) 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
US8574997B2 (en) 2011-06-06 2013-11-05 Intermolecular, Inc. Method of using a catalytic layer to enhance formation of a capacitor stack
JP2013151722A (ja) 2012-01-25 2013-08-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9536940B2 (en) * 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
US9012298B2 (en) 2012-12-31 2015-04-21 Intermolecular, Inc. Methods for reproducible flash layer deposition
WO2014112572A1 (ja) * 2013-01-18 2014-07-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6061385B2 (ja) * 2013-01-22 2017-01-18 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
KR101993355B1 (ko) 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
KR102052664B1 (ko) 2013-03-15 2019-12-06 삼성전자주식회사 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법
US8969169B1 (en) 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes
US20160133837A1 (en) 2014-11-12 2016-05-12 Intermolecular Inc. Low-Temperature Deposition of Metal Silicon Nitrides from Silicon Halide Precursors
WO2016099755A1 (en) * 2014-12-15 2016-06-23 Applied Materials, Inc. Ultra-thin dielectric diffusion barrier and etch stop layer for advanced interconnect applications
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
KR102371350B1 (ko) * 2015-06-02 2022-03-08 삼성전자주식회사 커패시터를 포함하는 반도체 소자
EP4220751A3 (en) * 2015-09-03 2023-09-13 Navitas Systems, Llc Cathode and cathode materials for lithium sulfur batteries
JP6635839B2 (ja) 2016-03-23 2020-01-29 東京エレクトロン株式会社 窒化膜の形成方法
US10903308B2 (en) * 2016-07-13 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor device
KR20180007543A (ko) * 2016-07-13 2018-01-23 삼성전자주식회사 반도체 소자
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR101967529B1 (ko) 2017-06-12 2019-04-09 에스케이머티리얼즈 주식회사 실리콘 질화막의 제조 방법
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102646792B1 (ko) 2019-02-26 2024-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11133179B2 (en) 2019-11-27 2021-09-28 Samsung Electronics Co., Ltd. Thin-film structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20230420490A1 (en) 2023-12-28
KR20210047119A (ko) 2021-04-29
US11798980B2 (en) 2023-10-24
US11810946B2 (en) 2023-11-07
JP2021068894A (ja) 2021-04-30
US20210118982A1 (en) 2021-04-22
US11424317B2 (en) 2022-08-23
US20220293719A1 (en) 2022-09-15
JP7279003B2 (ja) 2023-05-22
EP3813134A1 (en) 2021-04-28
US20220278192A1 (en) 2022-09-01
CN112768436A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
JP2023089286A (ja) 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子
US8816447B2 (en) Transistor with reduced depletion field width
US11594592B2 (en) Capacitor, semiconductor device including the same, and method of fabricating capacitor
US8883655B2 (en) Atomic layer deposition of metal oxide materials for memory applications
US11763856B2 (en) 3-D DRAM structure with vertical bit-line
TWI322487B (en) Method for fabricating capacitor in semiconductor device
EP4033504A1 (en) Capacitor and semiconductor device indcluding the same
JP2006225381A (ja) Ｔｉ前駆体、その製造方法、該Ｔｉ前駆体を利用したＴｉ−含有薄膜の製造方法及び該Ｔｉ−含有薄膜
JP2010212492A (ja) 半導体装置の製造方法
US20130171797A1 (en) Method for forming multi-component layer, method for forming multi-component dielectric layer and method for fabricating semiconductor device
JP4616830B2 (ja) 半導体装置の製造方法
JP2004023042A (ja) 半導体装置および半導体装置の製造方法
KR100454256B1 (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법
JP2004023041A (ja) 半導体装置および半導体装置の製造方法
JP2023105824A (ja) キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
JP5360023B2 (ja) 半導体装置及びその製造方法
JP2004288684A (ja) 金属酸化膜の製造方法および容量素子の製造方法
JP2003324096A (ja) 半導体装置の製造方法および成膜処理装置
JP2004296522A (ja) 薄膜形成方法
JP2003086536A (ja) 半導体装置の製造方法
JP2003324097A (ja) 成膜装置の設計方法、成膜方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240430