JP2010212492A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010212492A JP2010212492A JP2009058056A JP2009058056A JP2010212492A JP 2010212492 A JP2010212492 A JP 2010212492A JP 2009058056 A JP2009058056 A JP 2009058056A JP 2009058056 A JP2009058056 A JP 2009058056A JP 2010212492 A JP2010212492 A JP 2010212492A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- capacitor
- manganese oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims abstract description 200
- 239000003990 capacitor Substances 0.000 claims abstract description 88
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000011572 manganese Substances 0.000 description 49
- 239000010949 copper Substances 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 150000002894 organic compounds Chemical class 0.000 description 18
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 16
- 229910052748 manganese Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- -1 for example Chemical compound 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 235000019253 formic acid Nutrition 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 4
- 239000005751 Copper oxide Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910000431 copper oxide Inorganic materials 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 235000019441 ethanol Nutrition 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 239000006200 vaporizer Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001298 alcohols Chemical class 0.000 description 2
- 150000001735 carboxylic acids Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000007524 organic acids Chemical group 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- RDMHXWZYVFGYSF-LNTINUHCSA-N (z)-4-hydroxypent-3-en-2-one;manganese Chemical compound [Mn].C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O RDMHXWZYVFGYSF-LNTINUHCSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BZORFPDSXLZWJF-UHFFFAOYSA-N N,N-dimethyl-1,4-phenylenediamine Chemical compound CN(C)C1=CC=C(N)C=C1 BZORFPDSXLZWJF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供すること。
【解決手段】 キャパシタの一方電極となる導電体1上に酸化膜2または酸窒化膜2’を形成する工程と、酸化膜2または酸窒化膜2’上に、キャパシタの誘電体膜となる酸化マンガン膜3を形成する工程と、酸化マンガン膜3上に、キャパシタの他方電極となる導電体膜4を形成する工程と、を具備する。
【選択図】図1D
【解決手段】 キャパシタの一方電極となる導電体1上に酸化膜2または酸窒化膜2’を形成する工程と、酸化膜2または酸窒化膜2’上に、キャパシタの誘電体膜となる酸化マンガン膜3を形成する工程と、酸化マンガン膜3上に、キャパシタの他方電極となる導電体膜4を形成する工程と、を具備する。
【選択図】図1D
Description
この発明は、半導体装置の製造方法に係わり、特に、キャパシタの誘電体膜の形成方法に関する。
DRAM(Dynamic Random Access Memory)に代表される半導体メモリデバイスは、従来から高集積化、微細化が進められている。特に、DRAMにおいては、キャパシタ部分の微細化が重要である。
しかし、単純にキャパシタを微細化すると、キャパシタ面積の減少により容量が減少してしまう。容量確保のために、キャパシタの誘電体膜の薄膜化とともに、誘電率の上昇のための努力がなされてきた。
近時、キャパシタの誘電体膜は、誘電率が高い材料を用いる傾向があり、一般的なSiO2(誘電率ε=約4.1)や、Si3N4(誘電率ε=約7〜8)に代わり、Ta2O5(誘電率ε=約25)、Al2O3(誘電率ε=約10)、BST[=(Ba、Sr)TiO2](誘電率ε=約200〜500)、STO[=SrTiO3](誘電率ε=約100〜200)などが用いられている(例えば、特許文献1、2参照)。
しかしながら、キャパシタの誘電体膜の薄膜化は、リーク電流が増大するので、これ以上の薄膜化は困難となっている。例えば、現状、最も薄くできると考えられているSiO2でも10nmが限界と言われている。
また、現状のキャパシタの誘電体膜の材料は成膜温度が高い。成膜温度は、熱酸化SiO2で900〜1000℃、熱CVDのSi3N4で700〜900℃、熱CVDのTa2O5で400〜500℃、熱CVDのAl2O3で400〜450℃である。このため、メモリデバイスとロジックデバイスとを混載したシステムLSIへの適用が困難化しつつある。
また、BSTやSTO等の多元系酸化膜は、膜構造が複雑で組成によって特性が変わりやすく、膜質の制御が難しい。また、高品質な膜質を得にくい、という事情がある。
さらに、MIM(Metal−Insulator−Metal)構造においては、キャパシタの誘電体膜を形成する際、下地の金属電極が酸化され、キャパシタ特性が劣化する、という事情がある。
この発明は、上記事情に鑑みてなされたもので、薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため、この発明の第1の態様に係る半導体装置の製造方法は、キャパシタの一方電極となる導電体上に酸化膜または酸窒化膜を形成する工程と、前記酸化膜または前記酸窒化膜上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、前記酸化マンガン膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、を具備する。
この発明の第2の態様に係る半導体装置の製造方法は、キャパシタの一方電極となる導電体上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、前記酸化マンガン膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、を具備する。
この発明の第3の態様に係る半導体装置の製造方法は、キャパシタの一方電極となる導電体上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、前記酸化マンガン膜上に、この酸化マンガン膜とともに前記キャパシタの誘電体膜となる誘電物膜を形成する工程と、前記誘電物膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、を具備する。
この発明によれば、薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供できる。
以下、添付図面を参照して、この発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
(第1の実施形態)
(製造方法)
図1A〜図1Dは、この発明の第1の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図1A〜図1DはMIS(Metal−Insulator−Semiconductor)構造のキャパシタの製造工程を示しており、図1A〜図1Dにおいては、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタのみを示し、キャパシタ以外の構造は省略している。
(製造方法)
図1A〜図1Dは、この発明の第1の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図1A〜図1DはMIS(Metal−Insulator−Semiconductor)構造のキャパシタの製造工程を示しており、図1A〜図1Dにおいては、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタのみを示し、キャパシタ以外の構造は省略している。
まず、洗浄・乾燥装置を用いて、半導体基板(図示せず)を洗浄することで、下部電極(例えば、ポリシリコン)1を洗浄した後、乾燥させる(図1A参照)。
次に、酸化装置を用いて、洗浄・乾燥させた下部電極1を酸化し、下部電極1上に酸化膜2を形成する。または酸窒化装置を用いて下部電極1を酸窒化し、下部電極1上に酸窒化膜2’を形成する(図1B参照)。
次に、酸化マンガンCVD装置を用いて、酸化膜2または酸窒化膜2’の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、酸化膜2または酸窒化膜2’とともにキャパシタの誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気を用い、酸素を含むガスは用いない。酸化マンガン膜3の酸素源は酸化膜2または酸窒化膜2’である(図1C参照)。
次に、PVD装置を用いて、酸化マンガン膜3上に、例えば、銅からなる上部電極4を形成する。またはCVD装置を用いてポリシリコンからなる上部電極4’を形成する。(図1D参照)。
第1の実施形態に係る半導体装置の製造方法によれば、キャパシタの誘電体膜に、CVD法を用いて形成した酸化マンガン膜3を利用する。CVD法により形成された酸化マンガン膜3は、図2に示すように、“セルフリミット”と呼ばれる性質を有しており、成膜時間に関わらず、ある膜厚以上には成長しない、という特徴を持つ。CVD法により形成された酸化マンガン膜3は、2〜6nmが膜厚の限界値であり、おおよそ1min以下の成膜時間で限界値に達する。
このように、CVD法により形成された酸化マンガン膜3は2〜6nmが膜厚の限界値であることから、このような酸化マンガン膜3をキャパシタの誘電体膜に用いれば、キャパシタの誘電体膜の薄膜化が可能である。しかも、酸化マンガン膜3の膜厚は、成膜時間がおおよそ1minを超えると、その後は成膜時間に関わらず2〜6nmの膜厚で停止する。このため、薄膜化されたキャパシタの誘電体膜を形成するために、成膜時間を精密に制御する必要もなく、薄膜化されたキャパシタの誘電体膜の形成が容易である。
また、酸化マンガン膜3はアモルファスである。このため、下部電極1と上部電極4との間でのリーク電流の削減も期待できる。
また、酸化マンガン膜3は、例えば、100〜200℃といった低温で成膜できる。このため、メモリデバイスとロジックデバイスとを混載したシステムLSIへの適用に有利である。
また、酸化マンガン膜3は、酸素とマンガンとの二元素で組成される。このため、キャパシタを、複数の元素、例えば、BSTやSTO等のように三元素以上の元素を用いてキャパシタの誘電体膜を形成する場合に比較して膜組成の制御も容易である。
よって、第1の実施形態によれば、薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供できる。
(装置構成)
次に、酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
次に、酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
図3は、第1の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置の一例を概略的に示す断面図である。
図3に示すように、酸化マンガンCVD装置100は、真空チャンバをなす処理容器101を有する。この処理容器101内にはウエハWを水平に載置するための載置台102が設けられている。載置台102内にはウエハの温調手段となるヒータ102aが設けられている。また、載置台102には昇降機構102bにより昇降自在な3本の昇降ピン102c(便宜上2本のみ図示)が設けられており、この昇降ピン102cを介して図示せぬウエハ搬送手段と載置台102との間でウエハWの受け渡しが行われる。
処理容器101の底部には排気管103の一端側が接続され、この排気管103の他端側には真空ポンプ104が接続されている。処理容器101の側壁には、ゲートバルブGにより開閉される搬送口105が形成されている。
処理容器101の天井部には載置台102に対向するガスシャワーヘッド106が設けられている。ガスシャワーヘッド106は、互いに区画されたガス室106a、106bを備え、ガス室106a、106bに供給されたガスは、それぞれガス供給孔107a、107bから処理容器101内に供給される(ポストミックス法)。ここで、ガス室106a、106bが区画されない装置を用いることもできる(プリミックス法)。
ガスシャワーヘッド106にはマンガンを含む有機化合物の蒸気をガス室106bに導入するためのMn原料ガス供給配管系108bが接続されている。Mn原料ガス供給配管系108bは原料ガス供給路109bを備え、この原料ガス供給路109bの上流側には原料貯留部113が接続されている。
原料貯留部113にはマンガンを含む有機化合物、例えば(EtCp)2Mn(ビスエチルシクロペンタジエニルマンガン)が液体の状態で貯留されている。また原料貯留部113には加圧部114が接続されており、この加圧部114から供給されたHeやArガス等によって原料貯留部113内を加圧することにより(EtCp)2Mnをガスシャワーヘッド106に向けて押し出すことができるようになっている。
また、原料ガス供給路109bには液体マスフローコントローラやバルブを含む流量調整部115及び(EtCp)2Mnを気化するためのベーパライザ116が上流側からこの順に介設されている。ベーパライザ116はキャリアガス供給源117から供給されたキャリアガスであるH2ガスと接触混合させて(EtCp)2Mnを気化させ、ガス室106bに供給する役割を果たす。
ここでMn原料を気化する方式としてベーパライザ(気化器)を使用する方式を示したが、バブリング方式を採用しても良い。
なお、図3中の118は後述する制御部112からの制御信号を受けて、キャリアガスの流量を調整し、ガス室106bへのマンガンを含む有機化合物の蒸気の給断を制御する流量調整部である。
制御部112は、プログラム、メモリ、CPUからなるデータ処理部等を備えており、プログラムには制御部112から酸化マンガンCVD装置100の各部に制御信号を送り、ステップを進行させるように命令(各ステップ)が組み込まれている。また、例えば、メモリには処理圧力、処理温度、処理時間、ガス流量または電力値等の処理パラメータの値が書き込まれる領域を備えており、CPUがプログラムの各命令を実行する際、これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号が、酸化マンガンCVD装置100の各部位に送られることになる。このプログラム(処理パラメータの入力操作や表示に関するプログラムも含む)は、コンピュータ記憶媒体、例えば、ハードディスク、コンパクトディスク、光磁気ディスク、フレキシブルディスク等の記憶部(図示せず)に格納されて制御部112にインストールされる。
このような酸化マンガンCVD装置100によれば、マンガンを含む有機化合物の蒸気、例えば、(EtCp)2Mnの蒸気と、酸化膜2または酸窒化膜2’に含まれた酸素(O)とを反応させることで、酸化膜2または酸窒化膜2’の表面上に、この酸化膜2または酸窒化膜2’とともにキャパシタの誘電体膜となる酸化マンガン膜3を形成することができる。
また、酸化マンガンCVD装置100は、マンガンを含む有機化合物として(EtCp)2Mn[=Mn(C2H5C5H4)2]を用いたが、マンガンを含む有機化合物としては、(EtCp)2Mnの他、
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
MeCpMn(CO)3[=(CH3C5H4)Mn(CO)3]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
CH3Mn(CO)5、Mn(DPM)3[=Mn(C11H19O2)3]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]
Mn(DPM)2[=Mn(C11H19O2)2]
Mn(acac)3[=Mn(C5H7O2)3]
Mn(hfac)2[=Mn(C5HF6O2)3]
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]よりなる群から選択される1以上の有機化合物を用いることもできる。
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
MeCpMn(CO)3[=(CH3C5H4)Mn(CO)3]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
CH3Mn(CO)5、Mn(DPM)3[=Mn(C11H19O2)3]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]
Mn(DPM)2[=Mn(C11H19O2)2]
Mn(acac)3[=Mn(C5H7O2)3]
Mn(hfac)2[=Mn(C5HF6O2)3]
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]よりなる群から選択される1以上の有機化合物を用いることもできる。
(第2の実施形態)
MIS構造のキャパシタには、下部電極1と上部電極4との間の対向面積を大きくするために、下部電極1の表面に凹凸をつけたHSG(HemiSpherical Grain)構造と呼ばれる構造がある。この発明に係る半導体装置の製造方法は、HSG構造のキャパシタにも適用することができる。以下、このような例を、この発明の第2の実施形態に係る半導体装置の製造方法として説明する。
MIS構造のキャパシタには、下部電極1と上部電極4との間の対向面積を大きくするために、下部電極1の表面に凹凸をつけたHSG(HemiSpherical Grain)構造と呼ばれる構造がある。この発明に係る半導体装置の製造方法は、HSG構造のキャパシタにも適用することができる。以下、このような例を、この発明の第2の実施形態に係る半導体装置の製造方法として説明する。
(製造方法)
図4A〜図4Fは、この発明の第2の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図4A〜図4Fはキャパシタの製造工程を示しており、図4A〜図4Fにおいては、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタのみを示し、キャパシタ以外の構造は省略している。
図4A〜図4Fは、この発明の第2の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図4A〜図4Fはキャパシタの製造工程を示しており、図4A〜図4Fにおいては、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタのみを示し、キャパシタ以外の構造は省略している。
まず、洗浄・乾燥装置を用いて、半導体基板(図示せず)を洗浄することで、下部電極(例えば、ポリシリコン)1を洗浄した後、乾燥させる(図4A参照)。
次に、CVD装置を用いて、下部電極1上にアモルファスシリコン層1aを形成する(図4B参照)。
次に、CVD装置を用いて、アモルファスシリコン層1a上に粒状シリコン層1bを形成する(図4C参照)。
次に、酸化装置を用いて、アモルファスシリコン層1a及び粒状シリコン層1bを酸化し、アモルファスシリコン層1a及び粒状シリコン層1b上に酸化膜2を形成する(図4D参照)。
次に、酸化マンガンCVD装置を用いて、酸化膜2の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、酸化膜2とともにキャパシタの誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気を用い、酸素を含むガスは用いない。酸化マンガン膜3の酸素源は酸化膜2である(図4E参照)。
次に、PVD装置を用いて、酸化マンガン膜3上に、例えば、銅からなる上部電極4を形成する(図4F参照)
このような第2の実施形態においても、キャパシタの誘電体膜に酸化マンガン膜3を利用するので、薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供できる。
このような第2の実施形態においても、キャパシタの誘電体膜に酸化マンガン膜3を利用するので、薄膜化が可能で、低温で成膜でき、膜質の制御も容易なキャパシタの誘電体膜を有した半導体装置の製造方法を提供できる。
(第3の実施形態)
酸化マンガン膜3の酸素源は酸化膜または酸窒化膜に限られるものではなく、成膜中に、酸化剤を添加することによっても、酸化マンガン膜3を形成することができる。この方法はMISキャパシタの電極が、平坦な場合と、HSG構造など凹凸がある場合のどちらの場合にも用いることができる。以下、このような例を、この発明の第3の実施形態に係る半導体装置の製造方法として説明する。
酸化マンガン膜3の酸素源は酸化膜または酸窒化膜に限られるものではなく、成膜中に、酸化剤を添加することによっても、酸化マンガン膜3を形成することができる。この方法はMISキャパシタの電極が、平坦な場合と、HSG構造など凹凸がある場合のどちらの場合にも用いることができる。以下、このような例を、この発明の第3の実施形態に係る半導体装置の製造方法として説明する。
(製造方法)
図5A〜図5Cは、この発明の第3の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図5A〜図5CはMIS構造のキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図5A〜図5Cは、この発明の第3の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図5A〜図5CはMIS構造のキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
まず、洗浄・乾燥装置を用いて、半導体基板(図示せず)を洗浄することで、下部電極(例えば、ポリシリコン)1を洗浄した後、乾燥させる(図5A参照)。
次に、酸化マンガンCVD装置を用いて、下部電極1の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、キャパシタの誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いる。酸化マンガン膜3の酸素源は水蒸気(H2O)である(図5B参照)。
次に、PVD装置を用いて、酸化マンガン膜3上に、例えば、銅からなる上部電極4を形成する(図5C参照)。
このように酸化マンガン膜3は、酸化膜2等の酸素源が無くても、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いることで形成することができる。
(装置構成)
次に、第3の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
次に、第3の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
図6は、第3の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置の一例を概略的に示す断面図である。
図6に示す酸化マンガンCVD装置200が、図3に示した酸化マンガンCVD装置100と異なるところは、水蒸気供給配管系108aを、さらに備えることである。これ以外は、酸化マンガンCVD装置100と同じである。よって、同一の部分には同一の参照符号を付して、その説明は省略する。
水蒸気供給配管系108aは、ガスシャワーヘッド106にマンガンの酸化物を形成するための酸素を含むガス、例えば水蒸気(H2O)をガス室106aに導入する。水蒸気供給配管系108aは水蒸気供給路109aを備え、この水蒸気供給路109aの上流側には水蒸気供給源110が接続されている。
なお、図6中の111は後述する制御部112からの制御信号を受けて、水蒸気の流量を調整し、ガス室106aへの水蒸気の給断を制御する流量調整部である。
上記酸化マンガンCVD装置100においては、マンガンの酸化物を形成するための酸素を含むガスとして、水蒸気(H2O)ガスを用いたが、マンガンの酸化物を形成するための酸素を含むガスとしては、水蒸気(H2O)の他、
O2
N2O
NO2
NO
O3
H2O2
CO
CO2
アルコール類よりなる群より選択される1以上のガスを用いることができる。
O2
N2O
NO2
NO
O3
H2O2
CO
CO2
アルコール類よりなる群より選択される1以上のガスを用いることができる。
ここで、アルコール類としては、エチルアルコール、メチルアルコールを挙げることができる。
このような酸化マンガンCVD装置200によれば、マンガンを含む有機化合物の蒸気、例えば、(EtCp)2Mnの蒸気と、酸素を含むガスとを反応させることで、下部電極1の表面上に、直接にキャパシタの誘電体膜となる酸化マンガン膜3を形成することができる。
(第4の実施形態)
MIS構造のキャパシタには、主要な誘電体となる窒化珪素膜(例えば、Si3N4)や、酸化タンタル膜(例えば、Ta2O5)、酸化アルミ膜(例えば、Al2O3)と下部電極1との間に、例えば、リーク電流の削減を目指して下地としてシリコン酸化膜を挟む構造がある。ここで主要な誘電体の他の材料として、ZrO2、HfO2、HfSiON、Nb2O5を使用することもできる。このシリコン酸化膜を、リーク電流をより削減できる酸化マンガン膜3に置換することも可能である。以下、このような例を、この発明の第4の実施形態に係る半導体装置の製造方法として説明する。
MIS構造のキャパシタには、主要な誘電体となる窒化珪素膜(例えば、Si3N4)や、酸化タンタル膜(例えば、Ta2O5)、酸化アルミ膜(例えば、Al2O3)と下部電極1との間に、例えば、リーク電流の削減を目指して下地としてシリコン酸化膜を挟む構造がある。ここで主要な誘電体の他の材料として、ZrO2、HfO2、HfSiON、Nb2O5を使用することもできる。このシリコン酸化膜を、リーク電流をより削減できる酸化マンガン膜3に置換することも可能である。以下、このような例を、この発明の第4の実施形態に係る半導体装置の製造方法として説明する。
(製造方法)
図7A〜図7Dは、この発明の第4の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図7A〜図7DはMIS構造のキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図7A〜図7Dは、この発明の第4の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図7A〜図7DはMIS構造のキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
まず、洗浄・乾燥装置を用いて、半導体基板(図示せず)を洗浄することで、下部電極(例えば、ポリシリコン)1を洗浄した後、乾燥させる(図7A参照)。
次に、酸化マンガンCVD装置、例えば、図6に示した酸化マンガンCVD装置200を用いて、下部電極1の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、以降形成される誘電体膜、例えば、酸化アルミ膜とともにキャパシタの誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いる。酸化マンガン膜3の酸素源は水蒸気(H2O)である(図7B参照)。
次に、PVD装置またはCVD装置を用いて、酸化マンガン膜3上に、例えば、酸化アルミ膜(例えば、Al2O3)5を形成する(図7C参照)。
次に、PVD装置を用いて、酸化アルミ膜5上に、例えば、銅からなる上部電極4を形成する(図7D参照)。上部電極4の材料はアルミニウム合金、銀(Ag)でも良い。
このように、酸化マンガン膜3は、キャパシタの誘電体膜の下地として使用することも可能である。
(第5の実施形態)
キャパシタには、下部電極、上部電極ともに金属、例えば、銅を用いるMIM(Metal−Insulator−Metal)構造がある。
キャパシタには、下部電極、上部電極ともに金属、例えば、銅を用いるMIM(Metal−Insulator−Metal)構造がある。
MIMキャパシタの上部電極、下部電極の材料として、例えばCu、Al、Ru、Ag、Ir、Pt、TaN、TiNを使用することができる。MIMキャパシタの誘電体膜として、例えばTa2O5、Si3N4、Al2O3、HfO2、HfSiON、Nb2O5を使用することができる。
MIM構造では、キャパシタの誘電体膜として、窒化珪素膜(例えば、Si3N4)や、酸化タンタル膜(例えば、Ta2O5)を使用すると、金属下部電極が酸化され、キャパシタ特性が劣化することがある、という事情がある。
そこで、MIM構造のキャパシタにおいて、キャパシタの誘電体膜を酸化マンガン膜3とする。以下、このような例を、この発明の第5の実施形態に係る半導体装置の製造方法として説明する。
(製造方法)
図8A〜図8Cは、この発明の第5の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図8A〜図8Cにおいてもキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図8A〜図8Cは、この発明の第5の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図8A〜図8Cにおいてもキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図8Aに示すように、下部電極6は金属である。本例では、金属として銅を採用した。まず、銅からなる金属下部電極6が形成された図示せぬ基板を、ドライタイプの熱処理装置に搬入し、基板に対して還元剤、例えば、有機酸であるカルボン酸、例えば、蟻酸(HCOOH)の蒸気を供給して、銅からなる金属下部電極6の表面に形成された銅酸化物の還元処理を行う。この処理により、銅酸化物は以下に示す反応式に従って還元されることにより、あるいは蟻酸の化学的なエッチング作用により、金属下部電極6の表面に金属銅が露出する。
(反応式)
Cu2O+HCOOH→2Cu+H2O+CO2
次に、真空雰囲気のまま、基板を、図6に示した酸化マンガンCVD装置200に搬入し、金属銅が露出した金属下部電極6の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いる。マンガンを含む有機化合物は、加熱中に酸素に触れると分解し、また、マンガンは酸素と強く結合しやすい性質を持っている。このため、図8Bに示すように、金属下部電極6上には、酸化物が形成されない、又は形成されにくい状態のままで、酸化マンガン膜3を、金属下部電極6の表面上に露出した金属銅上に形成することができる。
Cu2O+HCOOH→2Cu+H2O+CO2
次に、真空雰囲気のまま、基板を、図6に示した酸化マンガンCVD装置200に搬入し、金属銅が露出した金属下部電極6の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いる。マンガンを含む有機化合物は、加熱中に酸素に触れると分解し、また、マンガンは酸素と強く結合しやすい性質を持っている。このため、図8Bに示すように、金属下部電極6上には、酸化物が形成されない、又は形成されにくい状態のままで、酸化マンガン膜3を、金属下部電極6の表面上に露出した金属銅上に形成することができる。
次に、PVD装置を用いて、酸化マンガン膜3上に、例えば、銅からなる上部電極4を形成する(図8C参照)。
このように、酸化マンガン膜3をキャパシタの誘電体膜として利用することにより、金属下部電極6が、酸化されやすい金属、例えば、銅であったとしても、金属下部電極6上に酸化物が形成されない、又は形成されにくい状態でキャパシタの誘電体膜を形成することができる。
よって、第5の実施形態に係る半導体装置の製造方法によれば、金属下部電極が酸化され、キャパシタ特性が劣化する、という事情を解消することができる。
(第6の実施形態)
MIM構造のキャパシタには、主要な誘電体となる、例えば、酸化タンタル膜(例えば、Ta2O5)と金属下部電極6との間に、金属下部電極6の酸化の抑制を目指して下地として酸化アルミ膜(例えば、Al2O3)を挟む構造がある。この酸化アルミ膜を、金属下部電極6を酸化させ難い酸化マンガン膜3に置換することも可能である。以下、このような例を、この発明の第6の実施形態に係る半導体装置の製造方法として説明する。
MIM構造のキャパシタには、主要な誘電体となる、例えば、酸化タンタル膜(例えば、Ta2O5)と金属下部電極6との間に、金属下部電極6の酸化の抑制を目指して下地として酸化アルミ膜(例えば、Al2O3)を挟む構造がある。この酸化アルミ膜を、金属下部電極6を酸化させ難い酸化マンガン膜3に置換することも可能である。以下、このような例を、この発明の第6の実施形態に係る半導体装置の製造方法として説明する。
(製造方法)
図9A〜図9Dは、この発明の第6の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図9A〜図9Dにおいてもキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図9A〜図9Dは、この発明の第6の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図9A〜図9Dにおいてもキャパシタの製造工程を示しており、半導体基板(例えば、シリコンウエハ)上に形成される構造のうち、キャパシタ以外の構造は省略している。
図9Aに示すように、金属下部電極6は、銅とする。まず、銅からなる金属下部電極6の表面に形成された銅酸化物を、例えば、有機酸であるカルボン酸、例えば、蟻酸(HCOOH)の蒸気を供給して、銅酸化物の還元処理を行う。この処理により、金属下部電極6の表面に金属銅を露出させる。
次に、真空雰囲気のまま、基板を、図6に示した酸化マンガンCVD装置200に搬入し、金属銅が露出した金属下部電極6の表面上に、酸化マンガン膜3を形成する。この際の成膜温度は、例えば、100〜200℃で良い。酸化マンガン膜3は、以降形成される誘電体膜、例えば、酸化タンタル膜とともに誘電体膜となる。この酸化マンガン膜3の形成の際には、例えば、マンガンを含む有機化合物の蒸気と、酸素を含むガス、例えば、水蒸気(H2O)を用いる。これにより、金属下部電極6上には、酸化物が形成されない、又は形成されにくい状態のままで、酸化マンガン膜3を、金属下部電極6の表面上に露出した金属銅上に形成することができる(図9B参照)。
次に、PVD装置を用いて、酸化マンガン膜3上に、酸化タンタル膜(例えば、Ta2O5)7を形成する(図9C参照)。
次に、PVD装置を用いて、酸化タンタル膜7上に、銅からなる上部電極4を形成する(図9D参照)。
このように、酸化マンガン膜3は、MIM構造のキャパシタの誘電体膜の下地として使用することも可能である。
以上、この発明をいくつかの実施形態に従って説明したが、この発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。
例えば、上記実施形態では、酸化マンガン膜2を、下部電極1や金属下部電極6にマンガンを含む有機化合物の蒸気及び酸素ガスを供給しつつウエハを加熱するいわゆる熱CVD法により形成しているが、プラズマCVD法や光CVD法による形成を行ってもよい。
また、こられのCVD法の変形で、下部電極1や金属下部電極6にマンガンを含む有機化合物の蒸気及び酸素を含むガス(O2、H2Oなど)を断続的に供給するALD(Atomic Layer Deposition)法によって、極薄の層を積層させて酸化マンガン膜3を形成してもよい。
1…下部電極(キャパシタの一方電極)、2…酸化膜、2’…酸窒化膜、3…酸化マンガン膜(キャパシタの誘電体膜)、4…上部電極(キャパシタの他方電極)、6…金属下部電極(キャパシタの一方電極)。
Claims (7)
- キャパシタの一方電極となる導電体上に酸化膜または酸窒化膜を形成する工程と、
前記酸化膜または前記酸窒化膜上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、
前記酸化マンガン膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記酸化マンガン膜の形成の際、酸素を含むガスを使用しないことを特徴とする請求項1に記載の半導体装置の製造方法。
- キャパシタの一方電極となる導電体上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、
前記酸化マンガン膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - キャパシタの一方電極となる導電体上に、キャパシタの誘電体膜となる酸化マンガン膜を形成する工程と、
前記酸化マンガン膜上に、この酸化マンガン膜とともに前記キャパシタの誘電体膜となる誘電物膜を形成する工程と、
前記誘電物膜上に、キャパシタの他方電極となる導電体膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記キャパシタの一方電極となる導電体が金属であることを特徴とする請求項3又は請求項4に記載の半導体装置の製造方法。
- 前記酸化マンガン膜を形成する前に、前記キャパシタの一方電極となる金属の表面を還元することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記酸化マンガン膜の形成の際、酸素を含むガスを使用することを特徴とする請求項3から請求項6いずれか一項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058056A JP2010212492A (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
US12/720,831 US8124492B2 (en) | 2009-03-11 | 2010-03-10 | Semiconductor device manufacturing method |
US13/356,812 US8314004B2 (en) | 2009-03-11 | 2012-01-24 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058056A JP2010212492A (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212492A true JP2010212492A (ja) | 2010-09-24 |
Family
ID=42731071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009058056A Pending JP2010212492A (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8124492B2 (ja) |
JP (1) | JP2010212492A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5133013B2 (ja) * | 2007-09-10 | 2013-01-30 | 東京エレクトロン株式会社 | 成膜装置の排気系構造、成膜装置、および排ガスの処理方法 |
JP5653018B2 (ja) * | 2009-09-24 | 2015-01-14 | 東京エレクトロン株式会社 | 酸化マンガン膜の成膜方法 |
US9391069B1 (en) * | 2015-12-03 | 2016-07-12 | International Business Machines Corporation | MIM capacitor with enhanced capacitance formed by selective epitaxy |
US10818544B2 (en) * | 2017-09-27 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to enhance electrode adhesion stability |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5253256A (en) * | 1975-10-27 | 1977-04-28 | Nippon Electric Co | Manufacturing of thin film capacitor |
JPS63140577A (ja) * | 1986-12-02 | 1988-06-13 | Toshiba Corp | 電界効果トランジスタ |
JPH10233493A (ja) * | 1997-02-17 | 1998-09-02 | Samsung Electron Co Ltd | 半導体デバイスにおけるキャパシタ製造方法 |
JP2002260960A (ja) * | 2001-03-01 | 2002-09-13 | Shinko Electric Ind Co Ltd | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
JP2005085822A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | 半導体装置 |
JP2007073905A (ja) * | 2005-09-09 | 2007-03-22 | Toshiba Corp | 半導体装置とその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195328A (ja) | 1995-01-12 | 1996-07-30 | Toshiba Corp | 高誘電体膜キャパシタ及びその製造方法 |
US6432793B1 (en) * | 1997-12-12 | 2002-08-13 | Micron Technology, Inc. | Oxidative conditioning method for metal oxide layer and applications thereof |
EP1251530A3 (en) * | 2001-04-16 | 2004-12-29 | Shipley Company LLC | Dielectric laminate for a capacitor |
US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
JP2006324363A (ja) | 2005-05-17 | 2006-11-30 | Elpida Memory Inc | キャパシタおよびその製造方法 |
-
2009
- 2009-03-11 JP JP2009058056A patent/JP2010212492A/ja active Pending
-
2010
- 2010-03-10 US US12/720,831 patent/US8124492B2/en not_active Expired - Fee Related
-
2012
- 2012-01-24 US US13/356,812 patent/US8314004B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5253256A (en) * | 1975-10-27 | 1977-04-28 | Nippon Electric Co | Manufacturing of thin film capacitor |
JPS63140577A (ja) * | 1986-12-02 | 1988-06-13 | Toshiba Corp | 電界効果トランジスタ |
JPH10233493A (ja) * | 1997-02-17 | 1998-09-02 | Samsung Electron Co Ltd | 半導体デバイスにおけるキャパシタ製造方法 |
JP2002260960A (ja) * | 2001-03-01 | 2002-09-13 | Shinko Electric Ind Co Ltd | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
JP2005085822A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | 半導体装置 |
JP2007073905A (ja) * | 2005-09-09 | 2007-03-22 | Toshiba Corp | 半導体装置とその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
US10163817B2 (en) | 2015-12-16 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
KR101939531B1 (ko) | 2015-12-16 | 2019-01-16 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
US10224293B2 (en) | 2015-12-16 | 2019-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method for forming the same |
US10636748B2 (en) | 2015-12-16 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure |
US10943873B2 (en) | 2015-12-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
Also Published As
Publication number | Publication date |
---|---|
US8314004B2 (en) | 2012-11-20 |
US8124492B2 (en) | 2012-02-28 |
US20100233865A1 (en) | 2010-09-16 |
US20120122289A1 (en) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6743739B2 (en) | Fabrication method for semiconductor integrated devices | |
CN1790674B (zh) | 具有氧化锆的电容器及其制造方法 | |
JP4046588B2 (ja) | キャパシタの製造方法 | |
JP5882075B2 (ja) | キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法 | |
JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
JP4441099B2 (ja) | 半導体素子のキャパシターの製造方法 | |
JP2003017592A (ja) | 半導体素子のキャパシタ形成方法 | |
JP2002231656A (ja) | 半導体集積回路装置の製造方法 | |
US8314004B2 (en) | Semiconductor device manufacturing method | |
TWI263345B (en) | Capacitor with oxidation barrier layer and method for manufacturing the same | |
US20070077759A1 (en) | Method for forming dielectric film and method for manufacturing semiconductor device by using the same | |
KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
JP4094970B2 (ja) | 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス | |
US6410400B1 (en) | Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer | |
JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
US20060189071A1 (en) | Integrated circuit capacitor and method of manufacturing same | |
JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
JP2007081410A (ja) | 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ | |
JP2005184024A (ja) | 半導体装置およびその製造方法 | |
JP2004023042A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |