JP2023023401A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2023023401A JP2023023401A JP2021128912A JP2021128912A JP2023023401A JP 2023023401 A JP2023023401 A JP 2023023401A JP 2021128912 A JP2021128912 A JP 2021128912A JP 2021128912 A JP2021128912 A JP 2021128912A JP 2023023401 A JP2023023401 A JP 2023023401A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- columnar
- columnar electrode
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000007789 sealing Methods 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 27
- 238000000576 coating method Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02335—Free-standing redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置の性能を向上させると共に、半導体装置の微細化を図る。【解決手段】半導体ウェハ１０は、その上面にパッド電極ＰＤ１および複数のパッド電極ＰＤ２を有する。パッド電極ＰＤ１および複数のパッド電極ＰＤ２を覆う絶縁膜ＩＦ中には、開口部ＯＰ１および複数の開口部ＯＰ２が形成されている。パッド電極ＰＤ１は、開口部ＯＰ１の内部で再配線ＰＷ１に電気的に接続され、複数のパッド電極ＰＤ２は、複数の開口部ＯＰ２の内部で再配線ＰＷ２に電気的に接続されている。再配線ＰＷ１は、幅狭領域ＲＷ１ｂおよび幅広領域ＲＷ１ａを有し、幅広領域ＲＷ１ａ上には、柱状電極ＰＥ１が形成され、柱状電極ＰＥ１上には、柱状電極ＰＥ２が形成されている。再配線ＰＷ２上には、再配線ＲＷ３が形成され、再配線ＲＷ３上には、複数の柱状電極ＰＥ３が形成されている。【選択図】図２
Description
本発明は、半導体装置およびその製造方法に関し、例えば、再配線を有する半導体装置およびその製造方法に関する。
近年、半導体装置の動作の高速化および小型化などの要求から、半導体基板上の多層配線層の最上層の配線の一部であるパッド電極上に、再配線と呼ばれる配線を形成する技術が開発されている。再配線は、その配線抵抗を低くするために、銅を主体とする材料からなり、例えばメッキ法によって形成される。再配線の上面の一部には、例えばバンプ電極や半田ボールのような外部接続用端子が形成される。再配線を採用した半導体装置では、再配線を引き回すことで、パッド電極と異なる領域に外部接続用端子を配置することができる。
特許文献１には、ＷＬＣＳＰ（Wafer Level Chip Size Package）と称される半導体装置が開示されている。特許文献１では、パッド電極上に再配線が形成され、再配線上に半田からなるボール電極が形成され、再配線は樹脂膜によって封止されている。
特許文献２では、パッド電極上に再配線が形成され、再配線上に複数の柱状電極が形成され、複数の柱状電極上に半田ボールが形成され、再配線および複数の柱状電極は樹脂からなる封止膜によって封止されている。
特許文献３では、多層に形成された配線層のうち最上層の配線が、薄い下層パターンと厚い上層パターンとで構成されている。最上層の配線は絶縁膜によって覆われ、最上層の配線のパッド電極となる領域において、絶縁膜に開口部が形成されている。そして、開口部から露出しているパッド電極上に、バンプ電極が形成されている。大電流を必要とする最上層の配線では、下層パターンより一回り小さい平面形状の上層パターンが採用され、微細化を図ろうとする最上層の配線では、バンプ電極とほぼ同じ平面形状の上層パターンが採用されている。
最近、再配線を採用した半導体装置では、電源電圧用またはグランド電圧用の再配線に、より大きな電流を流したいという要求がある。そのような大電流は、例えば１～１０Ａである。ここで、ＷＬＣＳＰにおける一般的な再配線の幅は１０～５０μｍであるが、再配線の厚さが５～１０μｍであると、許容電流は、１～３Ａ程度に制限される。
特許文献１では、再配線の厚さは０．０１～８μｍとされている。再配線の幅を１０～５０μｍとし、上述の厚さで再配線を形成し、再配線に１～１０Ａの電流を流した場合、許容温度を超える発熱、エレクトロマイグレーションの加速、および、溶断による断線などの不具合が懸念される。許容電流を増やすために、再配線の厚さを８μｍ以上にすると、再配線間ピッチも狭くなり易いので、製造時に再配線間でのショート不良が発生する。それ故、再配線の微細化が困難になる。一方で、許容電流を増やすために、再配線間ピッチを広くすると、必要な再配線を形成するための領域が不足する。
特許文献２では、１つの再配線に複数の柱状電極を設けることで、柱状電極部の総抵抗値が低減し、端子部の許容電流を増やすことができる。しかし、特許文献２は端子部のみに柱状電極を形成する技術であるので、大電流を流す再配線では、許容電流が不足する。
特許文献３は、具体的な寸法、材料および製造方法の説明が記載されていないが、この特許文献３に開示されている技術をＷＬＣＳＰに応用した場合を考察する。
最上層の配線を覆う絶縁膜に、ＷＬＣＳＰで一般的に使用されている感光性ポリイミドが用いられているが、その場合、感光性ポリイミドの物性上の粘度または積層性などにより、被覆する再配線の厚さの影響を強く受けるので、再配線の厚さが厚いと絶縁膜表面に大きな段差が生じる。そのため、再配線層を完全に被覆することが困難になる。よって、一般的な塗布法では、感光性ポリイミド膜を適用できる再配線の厚さは、１０μｍ程度が限度であり、２０～３０μｍの厚さを有する再配線を被覆することはできない。言い換えれば、１０μｍより薄い厚さを有する再配線に対してのみ、このような絶縁膜を適用できる。
一方で、上記絶縁膜に、エポキシ樹脂などの封止樹脂を適用する場合、再配線を封止樹脂で覆った後、封止樹脂に、外部接続用端子と再配線とを接続するための開口部を形成する必要がある。しかし、封止樹脂は非感光性であるので、上記開口部を形成するためには、レーザ加工などが必要になる。従って、レーザ加工用の装置が必要になり、高価な製造工程が必要になる。また、レーザ加工によって残膜（スミア）が生じる恐れがあり、その残膜を除去するための薬液と、エッチング処理とが必要となる。すなわち、特許文献３に開示された技術にエポキシ樹脂などの封止樹脂を適用すると、製造コストが大幅に増加するという問題が発生する。
本願の主な目的は、大電流を許容できる再配線構造を提供すると共に、大電流を必要としない再配線では、微細な再配線間ピッチを実現できる技術を提供することにある。すなわち、本願の主な目的は、半導体装置の性能を向上させると共に、半導体装置の微細化を図ることにある。
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態における半導体装置は、その上面に第１パッド電極および複数の第２パッド電極を有する半導体ウェハと、前記第１パッド電極および前記複数の第２パッド電極を覆う絶縁膜と、前記第１パッド電極の上面に達するように、前記絶縁膜中に形成された第１開口部と、前記複数の第２パッド電極の上面に達するように、前記絶縁膜中に形成された複数の第２開口部と、前記第１開口部の内部および前記絶縁膜上に形成され、且つ、前記第１パッド電極に電気的に接続された第１再配線と、前記第１再配線上に形成され、且つ、前記第１再配線の厚さよりも厚い厚さを有する第１柱状電極と、前記第１柱状電極上に形成され、且つ、前記第１再配線の厚さよりも厚い厚さを有する第２柱状電極と、前記複数の第２開口部の内部および前記絶縁膜上に形成され、且つ、前記複数の第２パッド電極に電気的に接続された第２再配線と、前記第２再配線上に形成され、且つ、前記第２再配線の厚さよりも厚い厚さを有する第３再配線と、前記第３再配線上に形成され、且つ、前記第２再配線の厚さよりも厚い厚さを有する複数の第３柱状電極と、前記絶縁膜上に形成され、且つ、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を露出させるように、前記第１再配線、前記第１柱状電極、前記第２柱状電極、前記第２再配線、前記第３再配線および前記複数の第３柱状電極を封止する封止樹脂と、前記第２柱状電極および前記複数の第３柱状電極の各々の上面上に形成された複数の外部接続用端子と、を備える。ここで、前記第１再配線は、前記第１柱状電極および前記第２柱状電極を設けるための幅広領域と、前記第１開口部から前記幅広領域へ向かって延在し、且つ、前記第１パッド電極および前記幅広領域を接続する幅狭領域とを有し、平面視において、前記幅狭領域の幅は、前記幅広領域の幅よりも狭い。
一実施の形態における半導体装置の製造方法は、（ａ）その上面に第１パッド電極および複数の第２パッド電極を有する半導体ウェハを用意する工程、（ｂ）前記（ａ）工程後、前記第１パッド電極および前記複数の第２パッド電極を覆う絶縁膜を形成する工程、（ｃ）前記（ｂ）工程後、前記絶縁膜中に、前記第１パッド電極の上面に達する第１開口部と、前記複数の第２パッド電極の上面に達する複数の第２開口部とを形成する工程、（ｄ）前記（ｃ）工程後、前記第１開口部の内部および前記絶縁膜上に、前記第１パッド電極に電気的に接続される第１再配線を形成し、前記複数の第２開口部の内部および前記絶縁膜上に、前記複数の第２パッド電極に電気的に接続される第２再配線を形成する工程、（ｅ）前記（ｄ）工程後、前記第１再配線上に、前記第１再配線の厚さよりも厚い厚さを有する第１柱状電極を形成し、前記第２再配線上に、前記第２再配線の厚さよりも厚い厚さを有する第３再配線を形成する工程、（ｆ）前記（ｅ）工程後、前記第１柱状電極上に、前記第１再配線の厚さよりも厚い厚さを有する第２柱状電極を形成し、前記第３再配線上に、前記第２再配線の厚さよりも厚い厚さを有する複数の第３柱状電極を形成する工程、（ｇ）前記（ｆ）工程後、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を覆うように、前記絶縁膜上において、前記第１再配線、前記第１柱状電極、前記第２柱状電極、前記第２再配線、前記第３再配線および前記複数の第３柱状電極を封止樹脂によって封止する工程、（ｈ）前記（ｇ）工程後、前記封止樹脂を研磨することで、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を前記封止樹脂から露出させる工程、（ｉ）前記（ｈ）工程後、前記第２柱状電極および前記複数の第３柱状電極の各々の上面上に、複数の外部接続用端子を形成する工程、を備える。ここで、前記第１再配線は、前記第１柱状電極および前記第２柱状電極を設けるための幅広領域と、前記第１開口部から前記幅広領域へ向かって延在し、且つ、前記第１パッド電極および前記幅広領域を接続する幅狭領域とを有し、平面視において、前記幅狭領域の幅は、前記幅広領域の幅よりも狭い。
一実施の形態によれば、半導体装置の性能を向上できると共に、半導体装置の微細化を促進できる。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、本願において説明されるＸ方向、Ｙ方向およびＺ方向は、互いに交差し、互いに直交している。本願では、Ｚ方向をある構造体の上下方向、高さ方向または厚さ方向として説明する。また、本願で用いられる「平面図」または「平面視」などの表現は、Ｘ方向およびＹ方向によって構成される面を「平面」とし、この「平面」をＺ方向から見ることを意味する。
（実施の形態１）
＜半導体装置の構造＞
以下に図１および図２を用いて、実施の形態１における半導体装置１００について説明する。半導体装置１００は、半導体ウェハ１０の上方に再配線ＲＷ１～ＲＷ３および柱状電極ＰＥ１～ＰＥ３を備えた半導体チップである。図１は、半導体装置１００の一部を示す平面図であり、図２は、図１のＡ－Ａ線に沿った断面図である。なお、Ａ－Ａ線に沿った断面図では、本来、開口部ＯＰ２およびパッド電極ＰＤ２は図示されないが、図２では、各構成の接続関係を判り易くするために、敢えてこれらを図示している。
＜半導体装置の構造＞
以下に図１および図２を用いて、実施の形態１における半導体装置１００について説明する。半導体装置１００は、半導体ウェハ１０の上方に再配線ＲＷ１～ＲＷ３および柱状電極ＰＥ１～ＰＥ３を備えた半導体チップである。図１は、半導体装置１００の一部を示す平面図であり、図２は、図１のＡ－Ａ線に沿った断面図である。なお、Ａ－Ａ線に沿った断面図では、本来、開口部ＯＰ２およびパッド電極ＰＤ２は図示されないが、図２では、各構成の接続関係を判り易くするために、敢えてこれらを図示している。
半導体ウェハ１０には、シリコンなどの半導体基板に形成された複数のトランジスタと、上記半導体基板上に形成された多層配線層とから構成される集積回路が含まれている。また、半導体ウェハ１０は、その上面に複数のパッド電極ＰＤ１および複数のパッド電極ＰＤ２を有する。複数のパッド電極ＰＤ１および複数のパッド電極ＰＤ２は、上記多層配線層の最上層に形成された配線の一部である。複数のパッド電極ＰＤ１および複数のパッド電極ＰＤ２は、アルミニウムを主体とする導電性膜を含み、例えば３００～１０００ｎｍの厚さを有する。
図１および図２に示されるように、絶縁膜ＩＦは、複数のパッド電極ＰＤ１および複数のパッド電極ＰＤ２を覆っている。絶縁膜ＩＦは、例えば感光性ポリイミド膜であり、例えば３～１０μｍの厚さを有する。絶縁膜ＩＦには、複数のパッド電極ＰＤ１の上面に達するように、複数の開口部ＯＰ１が形成されている。また、絶縁膜ＩＦには、複数のパッド電極ＰＤ２の上面に達するように、複数の開口部ＯＰ２が形成されている。なお、絶縁膜ＩＦと、半導体ウェハ１０の上面（パッド電極ＰＤ１、パッド電極ＰＤ２）との間には、半導体ウェハ１０の内部に水分などが侵入することを防ぐために、窒化シリコン膜のような保護膜が形成されていてもよい。
再配線ＲＷ１は、開口部ＯＰ１の内部および絶縁膜ＩＦ上に形成され、且つ、パッド電極ＰＤ１に電気的に接続されている。半導体装置１００には、複数の再配線ＲＷ１が設けられているが、ここでは、１つのパッド電極ＰＤ１に対して１つの再配線ＲＷ１が接続されている。再配線ＲＷ２は、複数の開口部ＯＰ２の内部および絶縁膜ＩＦ上に形成され、且つ、複数のパッド電極ＰＤ２に電気的に接続されている。ここでは、複数のパッド電極ＰＤ２に対して１つの再配線ＲＷ２が接続されている。再配線ＲＷ１および再配線ＲＷ２は、同層に形成され、同じ厚さを有し、例えば１μｍ以上、１０μｍ以下の厚さを有する。
再配線ＲＷ１上には、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ１が形成されている。再配線ＲＷ２上には、再配線ＲＷ２の厚さよりも厚い厚さを有する再配線ＲＷ３が形成されている。柱状電極ＰＥ１および再配線ＲＷ３は、同層に形成され、同じ厚さを有し、例えば１０μｍ以上、５０μｍ以下の厚さを有する。
柱状電極ＰＥ１上には、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ２が形成されている。再配線ＲＷ３上には、再配線ＲＷ２の厚さよりも厚い厚さを有する複数の柱状電極ＰＥ３が形成されている。柱状電極ＰＥ２および複数の柱状電極ＰＥ３は、同層に形成され、同じ厚さを有し、例えば３０μｍ以上、５０μｍ以下の厚さを有する。
なお、再配線ＲＷ１～ＲＷ３および柱状電極ＰＥ１～ＰＥ３は、パッド電極ＰＤ１、ＰＤ２を構成する材料よりも低いシート抵抗値を有する材料からなり、例えば銅を主成分とする材料からなる。
絶縁膜ＩＦ上には、柱状電極ＰＥ２および複数の第３柱状電極ＰＥ３の各々の上面を露出させるように、再配線ＲＷ１～ＲＷ３および柱状電極ＰＥ１～ＰＥ３を封止する封止樹脂ＭＲが形成されている。封止樹脂ＭＲは、例えば非感光性のエポキシ樹脂である。封止樹脂ＭＲの上面には、研磨処理が施されている。このため、柱状電極ＰＥ２、複数の柱状電極ＰＥ３および封止樹脂ＭＲの各々の上面は、平坦化され、面一になっている。
柱状電極ＰＥ２および複数の第３柱状電極ＰＥ３の各々の上面上には、複数の外部接続用端子ＥＴが形成されている。外部接続用端子ＥＴは、半導体装置１００と異なる半導体チップまたは配線基板などに電気的に接続させるために設けられ、例えば半田ボールのような導電性材料からなる。
平面視において、柱状電極ＰＥ１および柱状電極ＰＥ２は、開口部ＯＰ１と異なる領域に位置し、複数の柱状電極ＰＥ３は、複数の開口部ＯＰ２と異なる領域に位置する。再配線ＲＷ１および再配線ＰＷ２によって引き回すことで、パッド電極ＰＤ１およびパッド電極ＰＤ２と異なる位置に、外部接続用端子ＥＴを設けることができる。
また、複数の柱状電極ＰＥ３、再配線ＲＷ３、再配線ＲＷ２および複数のパッド電極ＰＤ２は、電源電圧用またはグランド電圧用として設けられ、例えば１Ａ以上、１０Ａ以下のような大電流が流される。このため、再配線ＲＷ３および再配線ＲＷ２のサイズは、複数のパッド電極ＰＤ２を纏めて接続させる程に大きい。そして、再配線ＲＷ３の厚さが、再配線ＲＷ２の厚さよりも厚くなっている。従って、再配線ＲＷ３および再配線ＲＷ２に上述のような大電流を流した場合でも、許容温度を超える発熱、エレクトロマイグレーションの加速、および、溶断による断線などのような、従来技術で発生していた不具合が解消される。
一方で、柱状電極ＰＥ１、柱状電極ＰＥ２、再配線ＲＷ１およびパッド電極ＰＤ１は、電源電圧またはグランド電圧以外の用途に用いられ、例えばデジタル信号またはアナログ信号の伝達に用いられる。これらの用途では、上述のような大電流に対する対策を講じる必要は無いが、多数の再配線ＲＷ１を引き回して効率的なレイアウトを実現するために、再配線ＲＷ１は、できるだけ再配線におけるファインピッチで構成されていることが好ましい。
しかしながら、再配線ＲＷ１および再配線ＲＷ２を単純に厚く形成しようとすると、製造時に使用するレジスト膜をファインピッチに加工することが難しくなるので、ピッチを大きくする必要がある。そうすると、再配線ＲＷ１のレイアウトが制限されると共に、半導体装置１００の微細化が困難となる。
また、実施の形態１のように、再配線を積層させる思想を基にして、再配線ＲＷ１上に再配線ＲＷ３と同層の導電層（２層目の導電層）を形成しようとすると、２層目の導電層もファインピッチで形成する必要がある。それ故、２層目の導電層を形成するためのレジスト膜の材料および露光技術に制約が生じる。
以上を考慮して、実施の形態１における再配線ＲＷ１は、幅狭領域ＲＷ１ａおよび幅広領域ＲＷ１ｂを有している。平面視において、幅狭領域ＲＷ１ａの幅Ｌ１は、幅広領域ＲＷ１ｂの幅Ｌ２よりも狭くなっている。幅広領域ＲＷ１ｂは、柱状電極ＰＥ１および柱状電極ＰＥ２を設けるための領域である。幅狭領域ＲＷ１ａは、開口部ＯＰ１から幅広領域ＲＷ１ｂへ向かって延在し、且つ、パッド電極ＰＤ１および幅広領域ＲＷ１ｂを接続する。
外部接続用端子ＥＴに接続するための領域のみを幅広領域ＲＷ１ｂとし、幅狭領域ＲＷ１ａをファインピッチとすることで、効率的なレイアウトを実現できる。なお、平面視における幅狭領域ＲＷ１ａの幅Ｌ１は、５μｍ以上、５０μｍ以下である。また、２組の再配線ＲＷ１が隣接している場合、一方の再配線ＲＷ１の幅狭領域ＲＷ１ａと、他方の再配線ＲＷ１の幅狭領域ＲＷ１ａとは、５μｍ以上、５０μｍ以下の範囲内で隣接している。すなわち、図１の距離Ｌ３は５μｍ以上、５０μｍ以下である。
なお、図１では、再配線ＲＷ１は再配線ＲＷ２から離れた場所に位置しているが、再配線ＲＷ１の配置は、これに限られない。例えば、再配線ＲＷ１の幅狭領域ＲＷ１ａが、再配線ＲＷ２に隣接して延在しているような場合もあり得る。何れの場合でも、幅狭領域ＲＷ１ａと、他の再配線とは、距離Ｌ３と同じ距離または距離Ｌ３以上の距離を確保しながら配置される。
平面視における柱状電極ＰＥ２および柱状電極ＰＥ３の各々の幅は、８０μｍ以上、３００μｍ以下である。また、平面視において、柱状電極ＰＥ１の外周は、柱状電極ＰＥ２の外周を内包し、柱状電極ＰＥ１の外周と柱状電極ＰＥ２の外周との間の距離は、５μｍ～１０μｍとなっている。また、平面視において、幅広領域ＲＷ１ｂの外周は、柱状電極ＰＥ１の外周を内包し、幅広領域ＲＷ１ｂの外周と柱状電極ＰＥ１の外周との間の距離は、５μｍ～１０μｍとなっている。従って、幅広領域ＲＷ１ｂの幅Ｌ２は、１００μｍ以上、５００μｍ以下である。
なお、幅広領域ＲＷ１ｂおよび柱状電極ＰＥ１～ＰＥ３の各々の幅とは、幅狭領域ＲＷ１ａが幅広領域ＲＷ１ｂに接続されている箇所において、幅狭領域ＲＷ１ａの延在方向に対して垂直な方向の幅である。また、ここでは、幅広領域ＲＷ１ｂおよび柱状電極ＰＥ１～ＰＥ３が円柱状を成しているが、この場合の幅広領域ＲＷ１ｂおよび柱状電極ＰＥ１～ＰＥ３の各々の幅とは、これらの直径を意味する。言い換えれば、幅広領域ＲＷ１ｂおよび柱状電極ＰＥ１～ＰＥ３は、必ずしも円柱状である必要は無く、四角柱状などの多角柱状であってもよい。
このように、複数の柱状電極ＰＥ３、再配線ＲＷ３および再配線ＲＷ２を用いて大電流を流すための領域を確保できると共に、再配線ＲＷ１（幅狭領域ＲＷ１ａ）をファインピッチで配置することができる。従って、半導体装置１００の性能を向上できると共に、半導体装置１００の微細化を促進できる。
なお、平面視において、再配線ＲＷ２の外周は、再配線ＲＷ３の外周を内包し、再配線ＲＷ２の外周と再配線ＲＷ３の外周との間の距離は、５μｍ～１０μｍとなっている。また、平面視において、再配線ＲＷ３の外周は、複数の柱状電極ＰＥ３の外周を内包する。すなわち、１層目の再配線層（幅広領域ＲＷ１ｂ、再配線ＲＷ２）の外周は、２層目の再配線層（柱状電極ＰＥ１、再配線ＲＷ３）の外周を内包し、２層目の再配線層の外周は、３層目の再配線層（柱状電極ＰＥ２、柱状電極ＰＥ３）の外周を内包する。このため、上層へ向かうに連れて、オーバーハングになっている箇所が無い。これにより、封止樹脂ＭＲを形成する際に、封止樹脂ＭＲの埋め込み性を向上させることができる。
＜半導体装置の製造方法について＞
以下に図３～図１７を用いて、実施の形態１における半導体装置の製造方法について説明する。
まず、図３に示されるように、その上面にパッド電極ＰＤ１および複数のパッド電極ＰＤ２を備えた半導体ウェハ１０を用意する。次に、パッド電極ＰＤ１および複数のパッド電極ＰＤ２を覆う絶縁膜ＩＦを形成する。絶縁膜ＩＦは、例えば感光性のポリイミド膜であり、例えば塗布法によって形成できる。
以下に図３～図１７を用いて、実施の形態１における半導体装置の製造方法について説明する。
まず、図３に示されるように、その上面にパッド電極ＰＤ１および複数のパッド電極ＰＤ２を備えた半導体ウェハ１０を用意する。次に、パッド電極ＰＤ１および複数のパッド電極ＰＤ２を覆う絶縁膜ＩＦを形成する。絶縁膜ＩＦは、例えば感光性のポリイミド膜であり、例えば塗布法によって形成できる。
次に、図４に示されるように、絶縁膜ＩＦに対して選択的に露光処理を行うことで、絶縁膜ＩＦをパターニングする。これにより、絶縁膜ＩＦ中に、パッド電極ＰＤ１の上面に達する開口部ＯＰ１と、複数のパッド電極ＰＤ２の上面に達する複数の開口部ＯＰ２とを形成する。その後、絶縁膜ＩＦに対して熱処理を施すことで、絶縁膜ＩＦを硬化させる。
次に、図５に示されるように、開口部ＯＰ１の内部、複数の開口部ＯＰ２の内部および絶縁膜ＩＦ上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤは、例えばチタン膜のようなバリアメタル膜と、銅膜とからなる。なお、シード層ＳＤの膜厚は２００～８００ｎｍ程度である。
次に、図６に示されるように、絶縁膜ＩＦ上に、少なくとも開口部ＯＰ１および複数の開口部ＯＰ２を開口するパターンを有するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、塗布法によって第１レジスト膜を形成し、上記第１レジスト膜に対して選択的に露光処理を行い、上記第１レジスト膜をパターニングすることで形成される。
次に、図７に示されるように、開口部ＯＰ１の内部および絶縁膜ＩＦ上に、パッド電極ＰＤ１に電気的に接続される再配線ＲＷ１を形成し、複数の開口部ＯＰ２の内部および絶縁膜ＩＦ上に、複数のパッド電極ＰＤ２に電気的に接続される再配線ＲＷ２を形成する。具体的には、電解メッキ法によって、レジストパターンＲＰ１から露出している開口部ＯＰ１の内部および絶縁膜ＩＦ上に、シード層ＳＤを介して再配線ＲＷ１を形成し、レジストパターンＲＰ１から露出している複数の開口部ＯＰ２の内部および絶縁膜ＩＦ上に、シード層ＳＤを介して再配線ＲＷ２を形成する。
なお、以降の説明では、再配線ＲＷ１および再配線ＲＷ２に覆われているシード層ＳＤは、再配線ＲＷ１および再配線ＲＷ２の一部として説明し、その図示を省略する。
次に、図８に示されるように、レジストパターンＲＰ１、再配線ＲＷ１および再配線ＲＷ２の各々の上面上に、少なくとも再配線ＲＷ１および再配線ＲＷ２の各々の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、塗布法によって第１レジスト膜を形成し、上記第１レジスト膜に対して選択的に露光処理を行い、上記第１レジスト膜をパターニングすることで形成される。なお、ここで説明している第１レジスト膜は、レジストパターンＲＰ１の形成に用いたものと同じ材料からなる。
次に、図９に示されるように、再配線ＲＷ１上に、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ１を形成し、再配線ＲＷ２上に、再配線ＲＷ２の厚さよりも厚い厚さを有する再配線ＲＷ３を形成する。具体的には、電解メッキ法によって、レジストパターンＲＰ２から露出している再配線ＲＷ１上に柱状電極ＰＥ１を形成し、レジストパターンＲＰ２から露出している再配線ＲＷ２上に再配線ＲＷ３を形成する。
次に、図１０に示されるように、例えば剥離液による溶解によって、レジストパターンＲＰ２およびレジストパターンＲＰ１を順次除去する。レジストパターンＲＰ２およびレジストパターンＲＰ１を同一の工程によって除去することで、製造工程の簡略化を図ることができる。
なお、レジストパターンＲＰ２およびレジストパターンＲＰ１を別々の工程によって除去してもよい。すなわち、レジストパターンＲＰ２を除去した後、レジストパターンＲＰ１を除去してもよい。再配線のピッチまたは再配線の厚さによっては、レジストパターンＲＰ２またはレジストパターンＲＰ１の残渣が生じる場合があるが、個別に除去する方法を用いることで、残渣をより減らすことができる。
また、個別に除去する方法を用いる場合、レジストパターンＲＰ２となるレジスト膜は、第１レジスト膜と異なる材料からなる第２レジスト膜であってもよい。上記第２レジスト膜は、例えばドライフィルムタイプの材料からなり、ラミネート工法によって形成できる。
次に、図１１に示されるように、絶縁膜ＩＦ、柱状電極ＰＥ１および再配線ＲＷ３の各々の上面上に、少なくとも柱状電極ＰＥ１および再配線ＲＷ３の各々の一部を開口するパターンを有するレジストパターンＲＰ３を形成する。レジストパターンＲＰ３は、ラミネート法によって上記第２レジスト膜を形成し、上記第２レジスト膜に対して選択的に露光処理を行い、上記第２レジスト膜をパターニングすることで形成される。
次に、図１２に示されるように、柱状電極ＰＥ１上に、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ２を形成し、再配線ＲＷ３上に、再配線ＲＷ２の厚さよりも厚い厚さを有する複数の柱状電極ＰＥ３を形成する。具体的には、電解メッキ法によって、レジストパターンＲＰ３から露出している柱状電極ＰＥ１上に柱状電極ＰＥ２を形成し、レジストパターンＲＰ３から露出している再配線ＲＷ３上に複数の柱状電極ＰＥ３を形成する。
次に、図１３に示されるように、例えば剥離液による溶解によって、レジストパターンＲＰ３を除去する。
次に、図１４に示されるように、絶縁膜ＩＦ上に残されているシード層ＳＤに対してウェットエッチング処理を施す。これにより、再配線ＲＷ１および再配線ＲＷ２から露出しているシード層ＳＤが除去される。
次に、図１５に示されるように、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の上面を覆うように、絶縁膜ＩＦ上において、再配線ＲＷ１、柱状電極ＰＥ１、柱状電極ＰＥ２、再配線ＲＷ２、再配線ＲＷ３および複数の柱状電極ＰＥ３を、封止樹脂ＭＲによって封止する。封止樹脂ＭＲは、例えばスクリーン印刷法によって形成される。また、封止樹脂ＭＲは、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の上面から５０～１００μｍ程度の位置まで形成される。
次に、図１６に示されるように、封止樹脂ＭＲを研磨することで、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の上面を封止樹脂ＭＲから露出させる。これにより、柱状電極ＰＥ２、複数の柱状電極ＰＥ３および封止樹脂ＭＲの各々の上面は、平坦化され、面一になる。
なお、この研磨工程後、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の厚さは、例えば３０μｍ以上、５０μｍ以下になる。ここで、研磨工程によって、封止樹脂ＭＲだけでなく、柱状電極ＰＥ２および複数の柱状電極ＰＥ３も研磨される場合がある。そのような場合を想定して、図１１において、レジストパターンＲＰ３の厚さを調整し、図１２において、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の厚さを、例えば５０μｍ以上、９０μｍ以下に設定しておいてもよい。
従来技術では、厚い再配線を感光性ポリイミドによって被覆することが困難であったが、実施の形態１では、スクリーン印刷法によって封止樹脂ＭＲを形成しているので、再配線ＲＷ１～ＲＷ３および柱状電極ＰＥ１～ＰＥ３の厚さが厚くなっても、これらを完全に被覆することが可能となる。
また、従来技術では、柱状電極との接続を確保するために、封止樹脂に開口部を形成する必要があり、レーザ加工などが必要になっていた。それ故、製造コストが大幅に増加するという問題があった。実施の形態１では、研磨工程によって封止樹脂ＭＲを研磨することで、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の上面が露出されるので、これらの上面に外部接続用端子ＥＴを容易に形成でき、製造コストの増加を抑制することができる。
次に、図１７に示されるように、柱状電極ＰＥ２および複数の柱状電極ＰＥ３の各々の上面上に、複数の外部接続用端子ＥＴを形成する。外部接続用端子ＥＴは、例えば半田ボールのような導電性材料からなり、例えば、半田ペーストを印刷した後、リフロー処理を行うことで形成できる。その後、ダイシングラインＤＬに沿ってダイシングを行うことで、半導体ウェハ１０が個片化され、図２に示される半導体装置１００が、複数個取得される。
以上により、実施の形態１における半導体装置１００が製造される。
（実施の形態２）
以下に図１８～図２０を用いて、実施の形態２における半導体装置１００の製造方法について説明する。なお、以下では、主に実施の形態１との相違点について説明し、実施の形態１と重複する点についての説明を省略する。
以下に図１８～図２０を用いて、実施の形態２における半導体装置１００の製造方法について説明する。なお、以下では、主に実施の形態１との相違点について説明し、実施の形態１と重複する点についての説明を省略する。
実施の形態２の製造方法は、図９までは実施の形態１と同様である。図１８は、図９に続く製造工程を示している。
図１８に示されるように、レジストパターンＲＰ２、柱状電極ＰＥ１および再配線ＲＷ３の各々の上面上に、少なくとも柱状電極ＰＥ１および再配線ＲＷ３の各々の一部を開口するパターンを有するレジストパターンＲＰ３を形成する。レジストパターンＲＰ３は、塗布法によって第１レジスト膜を形成し、前記第１レジスト膜に対して選択的に露光処理を行い、前記第１レジスト膜をパターニングすることで形成される。なお、ここで説明している第１レジスト膜は、レジストパターンＲＰ１およびレジストパターンＲＰ２の形成に用いたものと同じ材料からなる。
次に、図１９に示されるように、電解メッキ法によって、レジストパターンＲＰ３から露出している柱状電極ＰＥ１上に柱状電極ＰＥ２を形成し、レジストパターンＲＰ３から露出している再配線ＲＷ３上に複数の柱状電極ＰＥ３を形成する。
次に、図２０に示されるように、例えばアッシング処理によって、レジストパターンＲＰ３、レジストパターンＲＰ２およびレジストパターンＲＰ１を順次除去する。レジストパターンＲＰ３、レジストパターンＲＰ２およびレジストパターンＲＰ１を同一の工程によって除去することで、実施の形態１と比較して、更に製造工程の簡略化を図ることができる。
その後の工程は、図１４以降の工程と同様である。
以上、本発明を実施の形態に基づき具体的に説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
１００ 半導体装置
１０ 半導体ウェハ
ＤＬ ダイシングライン
ＥＴ 外部接続用端子
ＩＦ 絶縁膜
ＭＲ 封止樹脂
ＯＰ１、ＯＰ２ 開口部
ＰＤ１、ＰＤ２ パッド電極
ＰＥ１～ＰＥ３ 柱状電極
ＰＲ１～ＲＰ３ レジストパターン
ＲＷ１～ＲＷ３ 再配線
ＲＷ１ａ 幅狭領域
ＲＷ１ｂ 幅広領域
ＳＤ シード層
１０ 半導体ウェハ
ＤＬ ダイシングライン
ＥＴ 外部接続用端子
ＩＦ 絶縁膜
ＭＲ 封止樹脂
ＯＰ１、ＯＰ２ 開口部
ＰＤ１、ＰＤ２ パッド電極
ＰＥ１～ＰＥ３ 柱状電極
ＰＲ１～ＲＰ３ レジストパターン
ＲＷ１～ＲＷ３ 再配線
ＲＷ１ａ 幅狭領域
ＲＷ１ｂ 幅広領域
ＳＤ シード層
Claims (19)
- その上面に第１パッド電極および複数の第２パッド電極を有する半導体ウェハと、
前記第１パッド電極および前記複数の第２パッド電極を覆う絶縁膜と、
前記第１パッド電極の上面に達するように、前記絶縁膜中に形成された第１開口部と、
前記複数の第２パッド電極の上面に達するように、前記絶縁膜中に形成された複数の第２開口部と、
前記第１開口部の内部および前記絶縁膜上に形成され、且つ、前記第１パッド電極に電気的に接続された第１再配線と、
前記第１再配線上に形成され、且つ、前記第１再配線の厚さよりも厚い厚さを有する第１柱状電極と、
前記第１柱状電極上に形成され、且つ、前記第１再配線の厚さよりも厚い厚さを有する第２柱状電極と、
前記複数の第２開口部の内部および前記絶縁膜上に形成され、且つ、前記複数の第２パッド電極に電気的に接続された第２再配線と、
前記第２再配線上に形成され、且つ、前記第２再配線の厚さよりも厚い厚さを有する第３再配線と、
前記第３再配線上に形成され、且つ、前記第２再配線の厚さよりも厚い厚さを有する複数の第３柱状電極と、
前記絶縁膜上に形成され、且つ、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を露出させるように、前記第１再配線、前記第１柱状電極、前記第２柱状電極、前記第２再配線、前記第３再配線および前記複数の第３柱状電極を封止する封止樹脂と、
前記第２柱状電極および前記複数の第３柱状電極の各々の上面上に形成された複数の外部接続用端子と、
を備え、
前記第１再配線は、前記第１柱状電極および前記第２柱状電極を設けるための幅広領域と、前記第１開口部から前記幅広領域へ向かって延在し、且つ、前記第１パッド電極および前記幅広領域を接続する幅狭領域とを有し、
平面視において、前記幅狭領域の幅は、前記幅広領域の幅よりも狭い、半導体装置。 - 請求項１に記載の半導体装置において、
平面視において、前記第１柱状電極および前記第２柱状電極は、前記第１開口部と異なる領域に位置し、
平面視において、前記複数の第３柱状電極は、前記複数の第２開口部と異なる領域に位置する、半導体装置。 - 請求項１に記載の半導体装置において、
平面視における前記幅狭領域の幅は、５μｍ以上、５０μｍ以下であり、
前記第１再配線および前記第２再配線の各々の厚さは、１μｍ以上、１０μｍ以下であり、
前記第１柱状電極および前記第２再配線の各々の厚さは、１０μｍ以上、５０μｍ以下であり、
前記第２柱状電極および前記複数の第３柱状電極の各々の厚さは、３０μｍ以上、５０μｍ以下である、半導体装置。 - 請求項３に記載の半導体装置において、
少なくとも２組の前記第１パッド電極、前記第１開口部、前記第１再配線、前記第１柱状電極および前記第２柱状電極を備え、
一方の前記第１再配線の前記幅狭領域と、他方の前記第１再配線の前記幅狭領域とは、５μｍ以上、５０μｍ以下の範囲内で隣接している、半導体装置。 - 請求項３に記載の半導体装置において、
平面視において、前記幅広領域の外周は、前記第１柱状電極の外周を内包し、前記第１柱状電極の外周は、前記第２柱状電極の外周を内包し、前記第２再配線の外周は、前記第３再配線の外周を内包し、前記第３再配線の外周は、前記複数の第３柱状電極の外周を内包する、半導体装置。 - 請求項５に記載の半導体装置において、
平面視における前記第２柱状電極および前記第３柱状電極の各々の幅は、８０μｍ以上、３００μｍ以下である、半導体装置。 - 請求項１に記載の半導体装置において、
前記第２柱状電極、前記複数の第３柱状電極および前記封止樹脂の各々の上面は、面一になっている、半導体装置。 - （ａ）その上面に第１パッド電極および複数の第２パッド電極を有する半導体ウェハを用意する工程、
（ｂ）前記（ａ）工程後、前記第１パッド電極および前記複数の第２パッド電極を覆う絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記絶縁膜中に、前記第１パッド電極の上面に達する第１開口部と、前記複数の第２パッド電極の上面に達する複数の第２開口部とを形成する工程、
（ｄ）前記（ｃ）工程後、前記第１開口部の内部および前記絶縁膜上に、前記第１パッド電極に電気的に接続される第１再配線を形成し、前記複数の第２開口部の内部および前記絶縁膜上に、前記複数の第２パッド電極に電気的に接続される第２再配線を形成する工程、
（ｅ）前記（ｄ）工程後、前記第１再配線上に、前記第１再配線の厚さよりも厚い厚さを有する第１柱状電極を形成し、前記第２再配線上に、前記第２再配線の厚さよりも厚い厚さを有する第３再配線を形成する工程、
（ｆ）前記（ｅ）工程後、前記第１柱状電極上に、前記第１再配線の厚さよりも厚い厚さを有する第２柱状電極を形成し、前記第３再配線上に、前記第２再配線の厚さよりも厚い厚さを有する複数の第３柱状電極を形成する工程、
（ｇ）前記（ｆ）工程後、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を覆うように、前記絶縁膜上において、前記第１再配線、前記第１柱状電極、前記第２柱状電極、前記第２再配線、前記第３再配線および前記複数の第３柱状電極を封止樹脂によって封止する工程、
（ｈ）前記（ｇ）工程後、前記封止樹脂を研磨することで、前記第２柱状電極および前記複数の第３柱状電極の各々の上面を前記封止樹脂から露出させる工程、
（ｉ）前記（ｈ）工程後、前記第２柱状電極および前記複数の第３柱状電極の各々の上面上に、複数の外部接続用端子を形成する工程、
を備え、
前記第１再配線は、前記第１柱状電極および前記第２柱状電極を設けるための幅広領域と、前記第１開口部から前記幅広領域へ向かって延在し、且つ、前記第１パッド電極および前記幅広領域を接続する幅狭領域とを有し、
平面視において、前記幅狭領域の幅は、前記幅広領域の幅よりも狭い、半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記絶縁膜上に、少なくとも前記第１開口部および前記複数の第２開口部を開口するパターンを有する第１レジストパターンを形成する工程、
（ｄ２）前記（ｄ１）工程後、前記第１レジストパターンから露出している前記第１開口部の内部および前記絶縁膜上に前記第１再配線を形成し、前記第１レジストパターンから露出している前記複数の第２開口部の内部および前記絶縁膜上に前記第２再配線を形成する工程、
を有し、
前記（ｅ）工程は、
（ｅ１）前記（ｄ２）工程後、前記第１レジストパターン、前記第１再配線および前記第２再配線の各々の上面上に、少なくとも前記第１再配線および前記第２再配線の各々の一部を開口するパターンを有する第２レジストパターンを形成する工程、
（ｅ２）前記（ｅ１）工程後、前記第２レジストパターンから露出している前記第１再配線上に前記第１柱状電極を形成し、前記第２レジストパターンから露出している前記第２再配線上に前記第３再配線を形成する工程、
を有する、半導体装置の製造方法。 - 請求項９に記載の半導体装置の製造方法において、
前記（ｅ２）工程と前記（ｆ）工程との間に、前記第２レジストパターンおよび前記第１レジストパターンを除去する工程、を更に備え、
前記（ｆ）工程は、
（ｆ１）前記絶縁膜、前記第１柱状電極および前記第３再配線の各々の上面上に、少なくとも前記第１柱状電極および前記第３再配線の各々の一部を開口するパターンを有する第３レジストパターンを形成する工程、
（ｆ２）前記（ｆ１）工程後、前記第３レジストパターンから露出している前記第１柱状電極上に前記第２柱状電極を形成し、前記第３レジストパターンから露出している前記第３再配線上に前記複数の第３柱状電極を形成する工程、
（ｆ３）前記（ｆ２）工程後、前記第３レジストパターンを除去する工程、
を有する、半導体装置の製造方法。 - 請求項１０に記載の半導体装置の製造方法において、
前記第１レジストパターンおよび前記第２レジストパターンの各々は、塗布法によって第１レジスト膜を形成し、前記第１レジスト膜に対して選択的に露光処理を行い、前記第１レジスト膜をパターニングすることで形成され、
前記第３レジストパターンは、ラミネート法によって第２レジスト膜を形成し、前記第２レジスト膜に対して選択的に露光処理を行い、前記第２レジスト膜をパターニングすることで形成される、半導体装置の製造方法。 - 請求項９に記載の半導体装置の製造方法において、
前記（ｆ）工程は、
（ｆ４）前記第２レジストパターン、前記第１柱状電極および前記第３再配線の各々の上面上に、少なくとも前記第１柱状電極および前記第３再配線の各々の一部を開口するパターンを有する第３レジストパターンを形成する工程、
（ｆ５）前記（ｆ４）工程後、前記第３レジストパターンから露出している前記第１柱状電極上に前記第２柱状電極を形成し、前記第３レジストパターンから露出している前記第３再配線上に前記複数の第３柱状電極を形成する工程、
（ｆ６）前記（ｆ５）工程後、前記第３レジストパターン、前記第２レジストパターンおよび前記第１レジストパターンを除去する工程、
を有する、半導体装置の製造方法。 - 請求項１２に記載の半導体装置の製造方法において、
前記第１レジストパターン、前記第２レジストパターンおよび前記第３レジストパターンの各々は、塗布法によって第１レジスト膜を形成し、前記第１レジスト膜に対して選択的に露光処理を行い、前記第１レジスト膜をパターニングすることで形成される、半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
平面視において、前記第１柱状電極および前記第２柱状電極は、前記第１開口部と異なる領域に位置し、
平面視において、前記複数の第３柱状電極は、前記複数の第２開口部と異なる領域に位置する、半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
平面視における前記幅狭領域の幅は、５μｍ以上、５０μｍ以下であり、
前記第１再配線および前記第２再配線の各々の厚さは、１μｍ以上、１０μｍ以下であり、
前記第１柱状電極および前記第２再配線の各々の厚さは、１０μｍ以上、５０μｍ以下であり、
前記第２柱状電極および前記複数の第３柱状電極の各々の厚さは、３０μｍ以上、５０μｍ以下である、半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法において、
少なくとも２つの前記第１パッド電極、前記第１開口部、前記第１再配線、前記第１柱状電極および前記第２柱状電極を備え、
一方の前記第１再配線の前記幅狭領域と、他方の前記第１再配線の前記幅狭領域とは、５μｍ以上、５０μｍ以下の範囲内で隣接している、半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法において、
前記複数の第３柱状電極、前記第３再配線、前記第２再配線および前記複数の第２パッド電極には、１Ａ以上、１０Ａ以下の電流が流される、半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法において、
平面視において、前記幅広領域の外周は、前記第１柱状電極の外周を内包し、前記第１柱状電極の外周は、前記第２柱状電極の外周を内包し、前記第２再配線の外周は、前記第３再配線の外周を内包し、前記第３再配線の外周は、前記複数の第３柱状電極の外周を内包する、半導体装置の製造方法。 - 請求項１８に記載の半導体装置の製造方法において、
平面視における前記第２柱状電極および前記第３柱状電極の各々の幅は、８０μｍ以上、３００μｍ以下である、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021128912A JP7137674B1 (ja) | 2021-08-05 | 2021-08-05 | 半導体装置およびその製造方法 |
| CN202280043842.8A CN117581339A (zh) | 2021-08-05 | 2022-04-27 | 半导体装置及其制造方法 |
| KR1020247002957A KR20240039123A (ko) | 2021-08-05 | 2022-04-27 | 반도체 장치 및 그 제조 방법 |
| PCT/JP2022/019195 WO2023013190A1 (ja) | 2021-08-05 | 2022-04-27 | 半導体装置およびその製造方法 |
| TW111117948A TW202322290A (zh) | 2021-08-05 | 2022-05-13 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021128912A JP7137674B1 (ja) | 2021-08-05 | 2021-08-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7137674B1 JP7137674B1 (ja) | 2022-09-14 |
| JP2023023401A true JP2023023401A (ja) | 2023-02-16 |
Family
ID=83279964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021128912A Active JP7137674B1 (ja) | 2021-08-05 | 2021-08-05 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7137674B1 (ja) |
| KR (1) | KR20240039123A (ja) |
| CN (1) | CN117581339A (ja) |
| TW (1) | TW202322290A (ja) |
| WO (1) | WO2023013190A1 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156209A (ja) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP2008112776A (ja) * | 2006-10-30 | 2008-05-15 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2011114133A (ja) * | 2009-11-26 | 2011-06-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012119444A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | 半導体装置 |
| JP2012186366A (ja) * | 2011-03-07 | 2012-09-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2016219655A (ja) * | 2015-05-22 | 2016-12-22 | マイクロン テクノロジー， インク． | 半導体装置 |
| JP2019102522A (ja) * | 2017-11-29 | 2019-06-24 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54729B2 (ja) | 1973-10-12 | 1979-01-16 | ||
| JP2003188313A (ja) | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2021
- 2021-08-05 JP JP2021128912A patent/JP7137674B1/ja active Active
-
2022
- 2022-04-27 KR KR1020247002957A patent/KR20240039123A/ko unknown
- 2022-04-27 CN CN202280043842.8A patent/CN117581339A/zh active Pending
- 2022-04-27 WO PCT/JP2022/019195 patent/WO2023013190A1/ja active Application Filing
- 2022-05-13 TW TW111117948A patent/TW202322290A/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156209A (ja) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP2008112776A (ja) * | 2006-10-30 | 2008-05-15 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2011114133A (ja) * | 2009-11-26 | 2011-06-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012119444A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | 半導体装置 |
| JP2012186366A (ja) * | 2011-03-07 | 2012-09-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2016219655A (ja) * | 2015-05-22 | 2016-12-22 | マイクロン テクノロジー， インク． | 半導体装置 |
| JP2019102522A (ja) * | 2017-11-29 | 2019-06-24 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023013190A1 (ja) | 2023-02-09 |
| JP7137674B1 (ja) | 2022-09-14 |
| TW202322290A (zh) | 2023-06-01 |
| KR20240039123A (ko) | 2024-03-26 |
| CN117581339A (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| JP6635328B2 (ja) | 半導体装置およびその製造方法 | |
| CN104952841A (zh) | 半导体结构及其制造方法 | |
| KR20030047682A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP5249080B2 (ja) | 半導体装置 | |
| CN111433906A (zh) | 一种内部电源焊盘间距更小的半导体封装 | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| US11705415B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US7863719B2 (en) | Wafer level chip scale package | |
| JP5465894B2 (ja) | 半導体装置 | |
| JP7137674B1 (ja) | 半導体装置およびその製造方法 | |
| JP2008244383A (ja) | 半導体装置およびその製造方法 | |
| KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP2004022653A (ja) | 半導体装置 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 | |
| JP2007095894A (ja) | 半導体装置及びその製造方法 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4794507B2 (ja) | 半導体装置 | |
| JP3925318B2 (ja) | 半導体装置 | |
| JP2005136056A (ja) | 半導体装置の製造方法およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220729 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7137674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |