JP2022141680A - 傾斜イオンビームを用いて空洞を満たすための装置及び技術 - Google Patents

傾斜イオンビームを用いて空洞を満たすための装置及び技術 Download PDF

Info

Publication number
JP2022141680A
JP2022141680A JP2022104305A JP2022104305A JP2022141680A JP 2022141680 A JP2022141680 A JP 2022141680A JP 2022104305 A JP2022104305 A JP 2022104305A JP 2022104305 A JP2022104305 A JP 2022104305A JP 2022141680 A JP2022141680 A JP 2022141680A
Authority
JP
Japan
Prior art keywords
ions
cavity
plasma
substrate
plasma chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022104305A
Other languages
English (en)
Other versions
JP7425835B2 (ja
Inventor
リアン チェン ズン
Tsung-Liang Chen
ホータラ ジョン
Hautala John
リアン シュロン
Shurong Liang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of JP2022141680A publication Critical patent/JP2022141680A/ja
Application granted granted Critical
Publication of JP7425835B2 publication Critical patent/JP7425835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

【課題】基板のトレンチ又はビアなどの空洞を満たす方法を提供する。【解決手段】方法は、プラズマをプラズマチャンバの中で生成する、ステップと、前記プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオン１２０を、基板１０４内の空洞１０６へ、前記基板の平面の垂線１２２に対して非ゼロの入射角で、向ける、ステップと、を含んでもよい。前記方法は、さらに、前記凝縮種を用いて、充填材料を前記空洞内に蒸着するステップを含んでもよく、該蒸着するステップは前記イオンを向けるステップと同時に行われてもよく、前記充填材料は、前記空洞の下部面１１０上に第１の速度で堆積し、前記空洞の側壁１０８の上部部分上に前記第１の速度より遅い第２の速度で堆積する。【選択図】図１Ｂ

Description

本実施形態は、基板の処理に関し、より詳細には、トレンチ又はビアなどの空洞を満た
すための技術に関する。
半導体デバイス、メモリデバイス及び他のデバイスなどのデバイスは、より小さい大き
さに縮小するので、ますます、より小さい構造を処理する機能は、困難であるがやりがい
のあることになる。メモリデバイス又は論理デバイスなどのデバイスの製作において、ト
レンチ又はビアなどの空洞は、所与の層又は材料内で形成することができ、続いて、別の
材料で満たすことができる。
トレンチを満たすための既知の方法は、高密度プラズマ（HDP）化学蒸着（CVD）などの
化学蒸着を含む。HDPCVDプロセスは、例えば、シラン、アルゴン、酸素（酸化物に対して
）又はNH3（窒化物に対して）を含む多数の種を用いて化学蒸着を実施することが必要と
なり得る。HDPCVDプロセスは、少なくとも部分的に材料をエッチングするための種だけで
なく、その役割が材料を蒸着するための種も含むことができる。トレンチを満たすために
用いられるとき、HDPCVDプロセスは、トレンチの領域に衝突するイオン化種のように、ア
ルゴンなどのガス分子を供給することができる。シラン及び酸素などの種は、トレンチ内
の誘電材料を蒸着するために、追加的に供給することができる。トレンチの表面に蒸着さ
れた誘電材料は、アルゴン種からスパッタ－エッチングを同時に受けることになり、トレ
ンチの充填は蒸着及びエッチングを含む。トレンチはより小さい大きさに縮小し、より高
いアスペクト比（トレンチの深さ（高さ）／トレンチの幅）を有して形成されるので、HD
PCVDプロセスは、満たすべきトレンチの理想的構造を提供するのに、非効果的であり得る
。例えば、トレンチが満たされるときに、ファセットを形成することができる。さらに、
材料のスパッタリングからの再蒸着だけでなく、蒸着材料の側壁の成長も、側壁に沿う材
料のオーバーハングをもたらし得る。このプロセスは、いわゆる、ピンチオフをもたらし
得て、トレンチ内に埋められた空間の結果として得られた構成をもたらし得る。
これらの及び他の考慮に対して、本発明が提供される。
一実施態様において、方法は、プラズマをプラズマチャンバの中で生成する、ステップ
と、前記プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオンを、
基板内の空洞へ、前記基板の平面の垂線に対して非ゼロの入射角で、向ける、ステップと
、を含んでもよい。前記方法は、さらに、前記凝縮種を用いて、充填材料を前記空洞内に
蒸着するステップを含んでもよい。該蒸着するステップは前記イオンを向けるステップと
同時に行われてもよく、前記充填材料は、前記空洞の下部面上に第１の速度で堆積し、前
記空洞の側壁の上部部分上に前記第１の速度より遅い第２の速度で堆積する。
別の実施態様において、装置は、プラズマチャンバと、該プラズマチャンバへ、不活性
ガス及び凝縮種を、それぞれ供給する、第１のガス源及び第２のガス源と、前記不活性ガ
スから得られる第１のイオン及び前記凝縮種から得られる第２のイオンを含むプラズマを
、前記プラズマチャンバの中で生成する、プラズマジェネレータと、を含んでもよい。前
記装置は、さらに、前記プラズマから前記第１のイオン及び前記第２のイオンのイオンビ
ームを引出し、蒸着露出の前記イオンビームを、基板の平面の垂線に対して非ゼロの入射
角で、前記基板内の空洞へ向ける、引出しアセンブリを含んでもよい。前記装置は、さら
に、蒸着パラメータの１組を制御する、コントローラを含んでもよい。前記装置は、また
、命令を含む少なくとも１つのコンピュータ可読記憶媒体を含んでもよく、前記命令は、
実行されるとき、前記コントローラに、前記蒸着露出中、前記非ゼロの入射角を調整する
ために、第１の制御信号を送信するステップ、及び、前記プラズマチャンバの中への前記
凝縮種のガスの流れを調整するために、第２の制御信号を送信するステップ、の内の少な
くとも１つを実行させる。
別の実施態様において、方法は、プラズマをプラズマチャンバの中で生成する、ステッ
プと、前記プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオンを
、基板内の下部面及び側壁を備える空洞へ、向ける、ステップと、を含んでもよい。前記
方法は、また、前記凝縮種を用いて、充填材料を前記空洞内に蒸着する、ステップを含ん
でもよい。さらに、前記方法は、エッチャントイオンビームを、前記プラズマチャンバか
ら前記空洞へ、前記基板の平面の垂線に対して選択した非ゼロの入射角で、向ける、ステ
ップを有する、選択エッチングを実施する、ステップを含んでもよい。このように、前記
側壁の上部分の上で蒸着された充填材料は、前記空洞の他の領域で蒸着された充填材料に
対して、選択的に除去される。
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ及び図１Ｅは、本発明の実施形態による、空洞を満たす例をまとめて示す。 図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ及び図２Ｅは、本発明の追加の実施形態による、空洞を満たす例をまとめて示す。 図３Ａは、本発明の実施形態による、例示的処理システムを示し、図３Ｂは、図３Ａに示す引出しアセンブリの実施形態の平面図を示す。 本発明の実施形態による、例示的プロセスフローを示す。 本発明の他の実施形態による、別の例示的プロセスフローを示す。
図面は必ずしも縮尺されているとは限らない。図面は単に表示であり、本発明の特定の
パラメータを描くことを意図していない。図面は本発明の例示的実施形態を図示すること
を意図しており、したがって、本発明の範囲を限定するように考慮されない。図面におい
て、同様の数字は同様の要素を表わす。
さらに、いくつかの図面において特定の要素は省略することができ、又は、例示の明確
性のために、正確な縮尺ではなく例示される。さらに、明確性のために、いくつかの参照
数字は特定の図面において省略することができる。
本発明の方法及び装置の実施形態を示す添付図面を参照して本発明による方法及び装置
を以下に詳細に説明する。これらの本発明の方法及び装置は多くの異なる形態で実施でき
るものであり、ここに開示した実施形態に限定されるものとして解釈されるものではない
。むしろ、これらの実施形態は、本発明の開示が完全無欠となるように提供するものであ
るとともに、本発明のシステム及び方法の範囲を当業者に完全に伝達するものである。
便宜上及び明瞭化のために、“上部”、“底部”、“上側”、“下側”、“垂直方向”
、“水平方向”、“横方向”及び“長手方向”のような用語は、図面中に表した半導体製
造デバイスの構成要素の配置及び向きに対する上述した構成要素及びこれらの構成部品の
相対的な配置及び向きを記述するためにここで用いることができる。専門用語には、具体
的に述べた用語、その派生語及び同様な意味の用語が含まれるものである。
本明細書で用いられるように、単数で記載され、及び、単語「１つの」で始められる、
１つの要素又は動作は、そのような除外が明記されるまでは、複数の要素又は動作を含む
ものとして解釈すべきである。本発明の“一実施形態”に関する言及はこの実施形態に限
定されるものではない。ここに列挙した特徴事項は追加の実施形態にも導入しうるもので
ある。
様々な実施形態において、トレンチ又はビアの向上した充填などの基板における空洞の
向上した処理を提供する技術及び装置が開示される。特に、本発明は、空洞の充填中、傾
斜イオンビームの使用を含み、イオンは、基板の平面の垂線に対して非ゼロの入射角で基
板へ向けられる。
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ及び図１Ｅは、本発明の実施形態による、空洞を満た
す例をまとめて示す。図１Ａ、図１Ｂ及び図１Ｃに示すシナリオは、デバイス構造１０２
の処理の異なる例を例示する。図１Ａにおいて、デバイス構造１０２は空洞１０６を含む
基板１０４として示される。様々な実施形態において、空洞は、側壁１０８、下部面１１
０及び上部面１１２を有するトレンチ、ビア又は類似の構造とすることができる。基板１
０４は、図示しない他の特徴を含むことができ、例えば、少なくともいくつかの層は異な
る材料から作られる、任意の数の層を含むことができる。基板１０４は、例えば、空洞１
０６に類似の多数の空洞を含むことができる。基板１０４は、所定の材料から構成するこ
とができ、側壁１０８、下部面１１０及び上部面１１２は、同一の材料から構成される。
本実施形態は、本文脈に限定されない。基板の材料は、いくつかの例において、単結晶シ
リコンもしくは他の構造のシリコン、酸化物又は窒化物から構成することができる。本実
施形態は、本文脈に限定されない。
特定の実施形態において、空洞１０６の大きさは、少なくとも１つの方向に沿って、１
００ｎｍより小さくすることができる。例えば、空洞１０６は、トレンチの幅Ｗが１００
ｎｍより小さいトレンチ構造を有することができる。いくつかの例において、そのような
トレンチの高さＨは、１００ｎｍより大きくすることができる。そのような例において、
アスペクト比Ｈ／Ｗは１より大きいと判断される。図１Ａ～図１Ｃの実施形態は、１より
大きいアスペクト比を有することを含む前述の小さい大きさを有する空洞などの空洞を満
たすための、困難であるがやりがいのあることに対処する。本実施形態は、本文脈に限定
されない。
さて、図１Ｂ及び図１Ｃに戻るに、本発明の実施形態による、空洞１０６を満たすため
に、イオンを用いる例が示される。いくつかの実施形態において、イオン１２０は、１つ
のイオンビーム又は複数のイオンビームとして供給することができ、１つのイオンビーム
内の異なるイオンの軌跡は、互いに平行であり、又は、１０度以下に広がる角度の範囲内
に、通常はある。本実施形態は、本文脈に限定されない。図１Ｂ及び図１Ｃにおいて実施
される動作は、異なる実施形態において、同時に又は連続して実施することができる。図
１Ｂに示すように、基板１０４の平面Ｐに対する垂線１２２に対して、角度θとして示す
非ゼロの入射角を形成するために、イオンの軌跡が配置される、一方向のイオンビームと
して、イオン１２０を供給することができる。図１Ｂにさらに例示するように、イオン１
２０はプラズマ源１３０から供給することができ、プラズマ源１３０は、様々な実施形態
において、プラズマチャンバを含むことができる。本明細書で用いられるように、総称「
プラズマ源」は、パワージェネレータ、プラズマ励起装置、プラズマチャンバ、及び、プ
ラズマ自体を含むことができる。プラズマ源１３０は、誘導結合プラズマ（ICP）源、ト
ロイダル結合プラズマ（TCP）源、容量結合プラズマ（CCP）源、ヘリコン源、電子サイク
ロトロン共鳴（ECR）源、傍熱型陰極（IHC）源、グロー放電源、又は、当業者に既知の他
のプラズマ源とすることができる。特定の実施形態において、プラズマ源１３０は、引出
しプレート１３４及びビームブロッカー１３６を含む引出しアセンブリ１３２を含むこと
ができる。これらのコンポーネントの動作は、図３Ａ及び図３Ｂに対して、もっと詳細に
論じられる。
プラズマ源１３０は、不活性ガス種だけでなく、凝縮種も含むイオン種を供給するため
に、用いることができる。以下に詳細に述べるように、これらの種は、充填材料のボトム
アップの成長を高める方法で、充填材料の空洞１０６内の蒸着を制御するために、相互打
用することができる。このように、ピンチオフを避けることができ、不必要な空間の空洞
１０６内の形成を防止する。
特定の実施形態において、イオン１２０は、不活性ガス及び凝縮ガスの混合を含むこと
ができ、一方、他の実施形態において、イオン１２０は、凝縮ガスを含むことができる。
プラズマ源１３０の種の組成は、既知の材料を蒸着するために用いる、既知のHDPCVDプロ
セスに対する組成に類似にすることができる。例えば、SiO2などの充填材料を蒸着する例
において、シラン（SiH4）、N2O及びアルゴンを含む種をプラズマ源１３０へ供給するこ
とができる。少なくともこれらの種のいくつかは、イオン化することができ、図示のよう
にイオン１２０を形成することができる。他の実施形態において、Si0O2を形成するため
にシラン（SiH4）及び酸素（O2）を用いるなどで、以下に論じるように、酸素は、基板１
０４へ個別に供給することができる。様々な実施形態において、イオン１２０に加えて、
空洞１０６の中の充填材料を形成するのに役立つ蒸着種を含む中性種（図示せず）を、イ
オン１２０に呼応して供給することができる。中性種は、いくつかの場合において、イオ
ン１２０の軌跡と異なる軌跡を有することができる。
特定の実施形態において、イオン１２０と共に、基板１０４に供給される中性種は、反
応種（図示せず）を含むことができ、反応種は、プラズマチャンバを横切ることなく、基
板１０４に供給される。反応種は、イオン１２０の部分を形成する他の中性種又は凝縮種
を含む他の種と反応するために、選択することができる。反応種は、したがって、空洞１
０６内に堆積する充填材料の部分を形成することができる。本発明の実施形態による充填
材料１２４の例は、SiO2、Si3N4、Al2O3、アモルファスシリコン、CO、Ta、W、Alを含む
。本実施形態は、本文脈に限定されない。
図１Ｂ及び図１Ｃの実施形態において、空洞１０６内の充填材料１２４の堆積は、イオ
ン１２０の方向性を制御することにより、制御することができる。例えば、充填材料１２
４は、下部面１１０、側壁１０８及び上部面１１２を含む空洞１０６の様々な表面の上に
瞬間的に蒸着することができる。同時に、イオン１２０にさらされる表面からの材料の再
スパッタリングなどのエッチングを始めるのに十分なエネルギーを有するイオン１２０を
供給することができる。イオン１２０の軌跡を制御することにより、充填材料１２４が空
洞１０６内に蒸着される間に、空洞１０６の特定の部分は、イオン１２０によるエッチン
グのターゲットとすることができる。充填材料１２４の正味の堆積プロファイルは、した
がって、蒸着、及び、空洞１０６の部分の空間的にターゲットとされたエッチングの組合
せを表わすことができる。
図１Ｂ及び図１Ｃに示されるように、充填材料１２４は、空洞１０６の下部面１１０に
、第１の速度で堆積することができ、側壁１０８の下部分１０８Ｂに、異なる速度で、又
は、第１の速度に類似の速度で堆積することができる。さらに、充填材料１２４は、側壁
１０８の上部分１０８Ａに、第１の速度より小さい第２の速度で堆積することができる。
特定の実施形態において、θとして示される非ゼロの入射角は、垂線１２２に対して、３
０度以下にすることができる。イオン１２０は、したがって、側壁１０８のさらされる領
域に突き当たることができ、上部分１０８Ａなどのさらされる領域の中への充填材料１２
４の堆積速度を低減する。様々な実施形態において、イオン１２０のイオンエネルギーは
、デバイス１０２への不必要な損傷を引き起すことなく、充填材料１２４のエッチングを
生成するために、調整することができる。イオン１２０に対する例示的イオンエネルギー
の範囲は、５００eVから１５００eVを含む。上部面１１２によるイオン１２０の陰影のた
め、空洞１０６の下部領域は、イオン１２０によるエッチングに、より少なくさらされ得
る。このように、下部面１１０及び側壁１０８の下部分１０８Ｂへの材料の堆積速度は、
充填材料１２４を形成する蒸着種の蒸着速度により、主として決定することができる。
図１Ｄ及び図１Ｅは、図１Ｄ及び図１Ｅのシナリオの後の過程での充填材料１２４のプ
ロフィルの発達を例示する。図１Ｄ又は図１Ｅに示す充填材料１２４の構造を生成するた
めに、通常、図１Ｂ及び図１Ｃに示す動作は、繰り返し、又は、継続することができる。
なお、イオン化されない材料は、一部分において、空洞１０６内で凝縮することができ、
一方、イオン１２０は、非ゼロの入射角で、空洞１０６の中に向けられる。このプロセス
により、上部分１０８Ａの近くの領域におけるのに対して、下部面１１０の近く及び下部
分１０８Ｂの近くではより早く、充填材料１２４の継続する堆積をもたらす。図１Ｅは、
図１Ｄのシナリオの後の追加の過程を示し、最も低い表面を表わす充填材料１２４の下部
面は、空洞１０６の上部面１１２とほとんど同一平面である。図１Ａから図１Ｅに例示す
る充填プロセスは、したがって、充填材料１２４の蒸着の異なる段階中、充填材料１２４
の再入不可プロフィルを生成し、ピンチオフ又は空間形成のない空洞１０６を満たす機能
もたらす。
本発明の追加の実施形態により、空洞を満たすために用いられる充填材料のプロフィル
を制御するために、蒸着動作に加えて、別個のエッチング動作を用いることができる。図
２Ａ、図２Ｂ、図２Ｃ及び図２Ｄは、本発明の追加の実施形態による、空洞を満たす例を
まとめて示す。図２Ａにおいて、例示的充填動作が示され、垂線１２２に対して非ゼロの
入射角で、イオンが空洞１０６へ向けられる。この特定の実施形態において、イオン２０
２は１つの側壁へ向けることができ、一方、イオン２０４は反対側の側壁へ向けられ、２
つの側壁は側壁１０８として示される。イオン２０２及びイオン２０４は、イオン化され
ない種（図示せず）と共に、空洞１０６へ供給することができ、イオン化されない種の少
なくとも一部が、充填材料の蒸着をもたらし得る。イオン２０２及びイオン２０４は、い
くつかの実施形態において、互いに、同時に供給することができる。
図１Ｂを再び参照するに、一例において、プラズマ源１３０から引出しアパーチャ１４
４を通るイオンビームとして、イオンを引出すことにより、イオン２０２及びイオン２０
４は、供給することができ、引出しアパーチャ１４４は引出しアセンブリ１３２内に形成
される。特に、イオン２０２として示すイオンの第１の部分は、引出しアパーチャ１４４
の第１の部分を通る第１のイオンビームとして、引出すことができ、一方、イオン２０４
として示すイオンの第２の部分は、引出しアパーチャ１４４の第２の部分を通って引出す
ことができる。一実施形態において、イオン２０２は、角度θとして示す垂線１２２に対
して第１の非ゼロの入射角を形成することができ、一方、イオン２０４は、角度－θとし
て示す垂線１２２に対して第２の非ゼロの入射角を形成することができる。特に、垂線１
２２は、第１の非ゼロの入射角－θ及び第２の非ゼロの入射角－θを２等分することがで
きる。空洞１０６の対称空洞構造のために、この形状により、イオン２０２及びイオン２
０４が、同じ（絶対値の）入射角で、向かい合った側壁の同じそれぞれの部分を捕まえる
ことを引き起すことができる。そのような状況下で、充填材料２１０の対称プロファイル
が発達することができる。他の実施形態において、イオン２０２及びイオン２０４は、垂
線１２２に対して異なる角度で供給することができる。
図２Ａに一般的に示すプロセスが、図１Ｂから図１Ｅに一般的に例示されるように、成
長中の充填材料２１０の受け入れ可能なプロファイルをもたらすことができる間に、いく
つかの条件下で、図２Ａのシナリオの後に実施するために、少なくとも１つのエッチング
動作を有用にすることができる。このエッチングは、ボットムアッププロセスにより、空
洞１０４の充填の強化をさらに低減することができ、ピンチオフ及び覆われた空間を避け
る。
さて、図２Ｂに戻るに、充填材料２１０の一部を除去するために、エッチングプロセス
が実施される、図２Ａの後のシナリオが示される。図２Ｂにおいて、エッチャント２１２
が空洞１０６へ向けられる。様々な実施形態において、エッチャント２１２は選択的エッ
チャントとすることができ、エッチャント２１２は充填材料２１０の選択的エッチングを
実施することをもたらす。特に、充填材料２１０の一部は、基板１０４の材料に対して、
選択的に除去されることができる。エッチャント２１２は選択的エッチングのための既知
の種を含むことができる。例えば、充填材料がSiO2の中で蒸着され、空洞１０６がシリコ
ンの中で形成される実施形態において、エッチャント２１２はCH３Fから得ることができ
る。特定の例において、CH３Fは、プラズマ源１３０などのプラズマ源の中へ流れること
ができ、少なくとも部分的にイオン化することができ、空洞１０６へ供給することができ
る。図２Ｂにおいて、エッチャント２１２により選択的エッチングプロセスが実施された
後の、充填材料２１０の結果として得られるプロファイルを示す。充填材料２１０は、側
壁１０８の上部分１０８Ａから除去され、一方、基板１０４の材料は除去しない。
様々な実施形態において、充填材料２１０を蒸着するステップと充填材料の選択的エッ
チングをするステップは、充填サイクルを構成することができ、少なくとも１つの追加の
充填サイクルが、最初の充填サイクルの後に、実施される。図２Ｃに例示されるように、
例えば、図２Ａの動作に類似の続く蒸着プロセスを、追加の充填材料２１０を蒸着するた
めに、実施することができる。例示されるように、イオン２２４として示されるイオンビ
ーム、及び、イオン２２６として示される別のイオンビームは、一対の向かい合わせの側
壁の方へ向けることができ、一方、イオン化されない種（図示せず）は空洞１０６へ供給
することができる。これにより、図示の充填材料２１０のプロファイルを生成することが
できる。図２Ｄにおいて、図２Ｃに示す蒸着の後に、エッチャント２３２を空洞１０６の
中へ向けることにより、追加の選択的エッチングを実施することができる。いくつかの実
施形態において、エッチャント２３２はエッチャント２１２と同じにすることができる。
再び、充填材料２１０は、側壁１０８の上部分１０８Ａから選択的に除去することができ
る。いくつかの実施形態において、図２Ａ～２Ｂの動作が多数回、繰り返されるときに、
エッチャント２１２だけでなくエッチャント２３２も、下部面１１０の近くの充填材料２
１０を部分的にエッチングすることができる間に、充填材料２１０の全体のプロファイル
は再入不可を続けることができ、ピンチオフ構造を避けながら、空洞１０６を満たすこと
を可能にする。図２Ｅは、図２Ａ～２Ｂの動作が多数回、繰り返されるときに、生成され
る、充填材料のプロファイル発達の例を示す。プロファイル２４０は、図２Ｄのシナリオ
の後の第１の過程での充填材料２１０の充填材料プロファイルを例示し、一方、プロファ
イル２４２は、プロファイル２４０により表わされる過程の後の第２の過程を示す。
いくつかの実施形態において、図２Ｂ及び図２Ｄのシナリオにおいて、例えば、イオン
２０２及びイオン２０４の配置に類似して、垂線１２２に対して、非ゼロの入射角で、イ
オンが向けられるときに、選択的エッチャントを空洞１０６へ供給することができる。こ
のように、選択的エッチャントは、イオンにさらされる充填材料の部分のみをエッチング
することができ、一方、下部面１１０に隣接する部分などの充填材料の他の部分はエッチ
ングにさらすことができない。そのような選択的エッチャントの例は、CH３Fを含むこと
ができる。選択的エッチャントの別の例は、CH３F及びアルゴンの混合物とすることがで
きる。空洞の側壁の一部が、蒸着プロセスの後に、さらされるままであるいくつかの例に
おいて、イオンのビームのイオンエネルギーは、空洞の壁を形成するさらされる基板の材
料のかなりのスパッタリングが起こるレベルより下に維持することができる。
このタイプの選択的エッチングは、したがって、空洞の特定の領域がイオンにさらされ
ないままであるため、空間的に選択するエッチングを提供し、一方、充填材料のエッチン
グに対して、基板０４が、エッチングされないままか、又は、低減した速度でエッチング
されるかの化学的選択性も提供する。このように、充填材料を側壁の上部領域から除去す
る間に、空洞の下部部分の方への充填材料の蒸着が有利に働くようにすることにより、ボ
ットムアップの充填プロセスを強化することができる。
さらに別の実施形態において、充填材料を蒸着するための既知の蒸着動作の後に、充填
材料の選択的エッチングが続くことができ、通常、図２Ａに示す配置により、選択的エッ
チャントを形成するイオンは、空洞の側壁の方へ向けられる。既知の蒸着動作の例は、HD
PCVDプロセスを含み、イオンは、垂線に沿って、基板面へ向けられる。既知のHDPCVDプロ
セス自体の使用が、空洞の中の充填材料のための理想的でないプロファイルを生成する傾
向があり得るのに、本実施形態において、蒸着動作は、垂直でないイオンを用いる選択的
エッチング動作と交互に起こることができ、充填材料は、下部領域とは対照的に、側壁の
上部部分に沿って優先的に除去される。
なお更なる本発明の実施形態において、空洞の方へ向けられるイオンの軌跡は、充填プ
ロセス中、調整することができる。例えば、再び、図１Ｂ～１Ｅを参照するに、イオン１
２０の非ゼロの入射角の大きさは、一方では図１Ｂ、１Ｃのシナリオと、図１Ｄのシナリ
オとの間で調整することができる。１つの特定の例において、θの大きさは、図１Ｂ及び
１Ｃのシナリオでは２５度とすることができ、一方、θの大きさは、図１Ｄのシナリオで
は１５度に低減することができる。θの大きさは、図１Ｅのシナリオでは、さらに１０度
に低減することができる。この調整は、異なる実施形態において、離散的動作で、又は、
連続的方法で行うことができる。トレンチの受け入れ角度は充填材料の堆積と共に変わる
ので、θの大きさの調整は、イオンを、充填プロセスの異なる段階で適切な角度で向ける
ことを可能にする。
図３Ａは、本発明の実施形態による、システム３００として示す例示的処理システムを
示す。システム３００は、本明細書で開示する技術により、基板の中の空洞の充填を実施
するために、特別に、調整することができる。システム３００は、プラズマチャンバ３０
２、プロセスチャンバ３１０、並びに、プラズマチャンバポンプ３３０及びプロセスチャ
ンバポンプ３３２を含む様々な既知のコンポーネントを含むことができる。異なる実施形
態において、プラズマチャンバ３０２は、誘導結合プラズマ（ICP）源、トロイダル結合
プラズマ（TCP）源、容量結合プラズマ（CCP）源、ヘリコン源、電子サイクロトロン共鳴
（ECR）源、傍熱型陰極（IHC）源、グロー放電源、又は、当業者に既知の他のプラズマ源
の部分を形成することができる。図３Ａで示唆されるように、プラズマチャンバ３０２は
、ＲＦ電源３０８により駆動される誘導結合プラズマ源の部分とすることができる。シス
テム３００は、さらに、凝縮種を形成するための前駆ガスを供給するガス源３０４を含む
ことができる。一例において、前駆ガスは、酸化シリコン（SiO2）又は窒化シリコン（Si
3N4）を形成するために用いるべきシランとすることができる。本実施形態は、本文脈に
限定されない。ガス源３０４は、アルゴン又は他の不活性ガスなどの不活性ガスをプラズ
マチャンバ３０２へ供給するために用いることができる。そのような不活性ガスは、例え
ば、イオン１２０、イオン２０２、イオン２０４、イオン２２４又はイオン２２６の一部
を形成することができる。本実施形態は、本文脈に限定されない。追加の実施形態におい
て、酸素含有ガス又は窒素含有ガスなどの他のガスを供給するために、追加のガス源（図
示せず）をプラズマチャンバに連結することができる。
システム３００は、プロセスチャンバ３１０に対してプラズマチャンバ３０２にバイア
スをかけるために配置されるバイアスシステム３１８を含むことができる。図３Ａに示す
特殊な例において、正の電圧がバイアスシステム３１８によりプラズマチャンバ３０２へ
印加される間に、プロセスチャンバ３１０は接地することができる。
システム３００は、さらに、引出しアセンブリ３１６を含むことができ、引出しアセン
ブリ３１６は引出しアセンブリ１３２の変形である。引出しアセンブリ３１６は、プラズ
マチャンバ３０２の中で創生されるプラズマと、プロセスチャンバ３１０の中に配置され
る基板ステージ３１２との間に配置することができる。基板ステージ３１２は、基板１０
４に連結することができ、Ｘ軸に平行な方向に沿って可動にすることができる。いくつか
の実施形態において、基板ステージ３１２は、Ｚ軸に平行な方向に沿って可動にすること
ができ、さらに、Ｙ軸に平行な方向に沿って可動にすることができる。
ガスがプラズマチャンバ３０２へ供給され、電力がＲＦ電源３０８により供給されると
き、プラズマをプラズマチャンバ３０２の中に生成することができる。バイアス電圧が、
パルス状に又は連続的に、プラズマチャンバ３０２へ印加されるとき、イオンは、プラズ
マチャンバ３０２の中のプラズマから引出すことができ、基板３１４へ向けることができ
る。図３Ａに示す例において、イオンビーム３２０は、プラズマチャンバ３０２から基板
３１４へ向けられる。図１Ｂ及び図１Ｃも参照するに、図３Ａのイオンビーム３２０は、
垂線１２２に対して非ゼロの入射角で基板３１４に衝突する一対のイオンビームとして、
向けることができる。図３Ａの例において、垂線１２２は、図示のデカルト座標系のＺ軸
に平行に配置される。
様々な実施形態により、凝縮種はプラズマチャンバ３０２の中で生成することができ、
少なくとも一部の凝縮種は、イオンビーム３２０に含まれるイオンを形成する。凝縮種は
、さらに、上記で論じたように、中性種を含むことができる。システム３００により生成
される結果として得られる充填材料のプロファイルは、前記の図に示す充填材料のプロフ
ァイルに類似とすることができる。
様々な実施形態により、システム３００は、プラズマチャンバを横切ることなく、反応
性ガス種を基板１０４へ供給するために、反応性ガスアセンブリを含むことができる。図
３Ａの例において、ガス源３２２は第１のガス３２６をプロセスチャンバ３１０へ供給す
ることができ、一方、ガス源３２４は第２のガス３２８をプロセスチャンバ３１０へ供給
することができる。これらのガスは、プラズマチャンバ３０２をバイパスすることによる
ガスラインを用いて、供給することができ、それ故に、ガスはプラズマチャンバ３０２を
通って流れない。例えば、図１Ａから図２Ｅに一般的に示されるプロセスにより、空洞の
中にSiO2を蒸着するために、シランをプラズマチャンバ３０２へ供給することができ、シ
ランからの凝縮種はイオンビーム３２０の一部を形成する。空洞内にSiO2を形成するため
に、酸素の源をシランと共に供給することができる。特に、ガス源３２２又はガス源３２
４を用いて酸素を直接、プロセスチャンバ３１０へ流すことは、有用であり得る。これに
より、シリコンを供給する凝縮種から分離して、成長する充填材料の中に酸素の源を供給
することにより、放出ライン中のいかなる蒸着も避けることができる。
さて、図３Ｂに戻るに、引出しアセンブリ３１６の実施形態の平面図が示される。本例
において、引出しアセンブリ３１６は、Ｘ軸に沿う長さに対して、Ｙ軸に沿う、より大き
い幅を有する細長い引出しアパーチャ３４４を含む。引出しアセンブリ３１６は、また、
細長い引出しアパーチャ３４４に隣接して配置されたビームブロッカー３４６も含むこと
ができる。ビームブロッカー３４６及び細長い引出しアパーチャ３４４は、したがって、
第１のリボンビームとして、ギャップ３４８を通ってイオンビーム３２０を引出し、かつ
、ギャップ３５０を通って第２のリボンビームを引出すように、配置することができる。
そのようなリボンビームは、所定の過程での基板１０４の全体の幅をさらすために用い
ることができる。前述の実施形態で説明したように、これにより、充填プロセスに対し、
基板１０４にわたって配置された多数の空洞１０６をさらすことができる。細長い引出し
アパーチャ３４４を通って引出されたリボンビームは、通常、Ｘ軸に平行な軌跡を有する
ことができ、一方、軌跡は、また、Ｚ軸に対して、又は、垂線１２２に対して非ゼロの入
射角を形成する。したがって、基板１０４の幅にわたってＹ軸に沿って配置されたトレン
チなどの多数の空洞は、類似の方法でイオンビーム３２０にさらすことができる。向上し
た空洞の充填プロセスは、したがって、基板１０４の幅にわたって、即時に、提供するこ
とができる。さらに、Ｘ方向に沿って基板１０４をスキャンすることにより、基板１０４
の全体などの基板１０４のターゲット領域は、向上した空洞の充填プロセスに対して、逐
次的方法でさらすことができる。
いくつかの実施形態により、例えば、図２Ａ～２Ｄに示すように、交互の蒸着及びエッ
チング動作を含むプロセスを実施するために、システム３００を使用することができる。
例えば、空洞をSiO2で満たすために、蒸着動作は、シラン及びアルゴンをプラズマチャン
バ３０２の中に流すことを必然的に伴い得て、プラズマを形成する。ガス源３２４が、空
洞をSiO2で満たすための蒸着動作において、酸素を基板１０４に供給する間に、イオンビ
ーム３２０を基板１０４に向けることができる。エッチング動作において、CH３Fなどの
ガスをプラズマチャンバ３０２に供給することができ、CH３Fは、空洞１０６のターゲッ
トの部分に衝突するエッチングイオンビームを形成するために、用いることができる。異
なる動作で用いられる種の間のいかなる二次汚染も除去するために、所定の蒸着動作とエ
ッチング動作との間に除去動作を実施することができる。
様々な実施形態において、システム３００は、空洞の充填中、充填材料の動的プロファ
イル制御を提供するために、コンポーネントを含むことができる。一例において、さらに
、図３Ａに示すように、システム３００は、システム３００の様々なコンポーネントを制
御するために用いる、制御システム３４０を含むことができる。制御システム３４０は、
エッチングパラメータだけでなく、蒸着パラメータの１組も制御するために、コントロー
ラ３４０Ａを含むことができる。制御システム３４０は、さらに、命令を含む少なくとも
１つのコンピュータ可読記憶媒体などの媒体３４０Ｂを含むことができ、命令は、実行さ
れるとき、コントローラ３４０Ａに特定の動作を実施させる。これらの動作の中に含まれ
るのは、プラズマチャンバの中に供給される凝縮種のガスの流れを調整するために、第２
の制御信号を送信することだけでなく、蒸着露出中、イオンビームの非ゼロ入射角を調整
するために、第１の制御信号を送信することでもある。他の動作の中でも、これらの動作
の制御は、システム３００に、所定の空洞内に充填材料の独自に調整したプロファイルを
提供する機能を与える。
異なる実施形態において、非ゼロ入射角を調整するために用いられる第１の制御信号を
送信することは、プラズマチャンバ３０２の中のプラズマの電力を調整するために、調整
信号をＲＦ電源３０８へ送信することを含むことができる。既知のプラズマシステムにお
いて、プラズマの電力を調整することは、引出しアパーチャで形成されるプラズマのメニ
スカスの形状を調整し得ることであり、したがって、プラズマからのイオンの引出しの角
度を調整し得ることであり、空洞に入射するイオンビームの非ゼロの入射角の変化をもた
らす。上記のように、充填プロセスを進めるときに、垂線に対して入射角を低減すること
は、有用であり得る。したがって、空洞内の充填材料の量が増大するときに、入射角を調
整するため、蒸着露出中、プラズマの電力を周期的に又は連続的に調整するために、制御
システム３４０を用いることができる。これにより、例えば、ピンチオフのない空洞の適
切な充填を確かにするために、充填材料の発達するプロフィルの最適な調整を可能にし得
る。
異なる実施形態において、非ゼロの入射角を調整するために用いられる第１の制御信号
を送信することは、Ｚ軸に平行な方向に沿って、基板１０４と引出しアセンブリ３１６と
の間の分離を調整するために移動信号を送信することを必然的に伴う。この分離の調整は
、また、プラズマチャンバ３０２から引出されるイオンビームの非ゼロの入射角に作用す
ることができ、したがって、充填中のイオンビームの入射角を動的に変更するために、用
いることができる。
プラズマチャンバ３０２の中へのガスの流れを調整するための制御信号の送信は、例え
ば、空洞をSiO2で満たす間に、シランの流れを調整するために、用いることができる。こ
のシランの流れの調整は、充填プロセス中の蒸着とエッチングとの比率を調整するために
、用いることができ、したがって、充填材料の結果として生じるプロフィルに作用するこ
とができる。
図４は、本発明の実施形態による、例示的プロセスフロー４００を示す。ブロック４０
２において、プラズマがプラズマチャンバの中で生成される。いくつかの実施形態におい
て、プラズマは、不活性ガス種だけでなく、凝縮種も含むことができる。
ブロック４０４において、プラズマからの凝縮種及び不活性ガス種の内の少なくとも１
つを含むイオンを、基板内の空洞へ向ける動作が実施される。特に、イオンは、基板の平
面の垂線に対して非ゼロの入射角で、向けることができる。
ブロック４０６において、凝縮種を用いて、充填材料を空洞内に蒸着する動作が実施さ
れる。充填材料は、空洞の下部面上に第１の速度で堆積することができ、空洞の側壁の上
部部分上に第１の速度より遅い第２の速度で堆積することができる。このプロフィルによ
り、例えば、ピンチオフのない空洞の充填を促進することができる。
図５は、本発明の実施形態による、例示的プロセスフロー５００を示す。ブロック５０
２において、プラズマがプラズマチャンバの中で生成される。ブロック５０４において、
プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオンを、基板内の
下部面及び側壁を有する空洞へ向ける動作が実施される。
ブロック５０６において、凝縮種を用いて、充填材料を空洞内に蒸着する動作が実施さ
れる。いくつかの実施形態において、基板の平面の垂線に対して非ゼロの入射角で、向け
られるイオンビームの中に、凝縮種を供給することができる。
ブロック５０８において、選択エッチングが実施される。選択エッチングは、基板の平
面の垂線に対して選択した非ゼロの入射角で、プラズマチャンバからのエッチャントイオ
ンビームを空洞へ向けることを含むことができる。蒸着動作中に空洞の側壁の上部部分に
蒸着された充填材料は、したがって、空洞の他の領域に蒸着された充填材料に対して、選
択的に除去することができる。
要約すれば、本実施形態は、アクティブなデバイス領域の損傷を防止するためのより良
い機能を提供することを含み、トレンチ又は他の空洞を満たすための既知の技術に対して
優位性を提供する。例えば、特に、トレンチの充填の初期段階において、垂線に対して非
ゼロの入射角で、イオンを向けることにより、高精度なデバイスコンポーネントを配置す
ることができるトレンチの底に衝突することから、イオンを遮蔽することができる。さら
に、本発明の実施形態は、トレンチにおいて高いアスペクト比を有することも含めて、空
間の形成を回避する、より良い機能を提供する。
本発明の特定の実施形態を本明細書において説明したけれども、本発明は、技術が可能
であり、本明細書が同様に読むことができると同じく、その範囲は広いので、本発明はそ
れらに限定されない。したがって、上記説明は限定するものとして解釈すべきでない。そ
の代わりに、上記説明は、単に、特定の実施形態の例示である。当業者は、添付の特許請
求の範囲及び精神内で、他の実施形態を思い描くであろう。

Claims (15)

  1. プラズマをプラズマチャンバの中で生成する、ステップと、
    前記プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオンを、基
    板内の空洞へ、前記基板の平面の垂線に対して非ゼロの入射角で、向ける、ステップと、
    前記凝縮種を用いて、充填材料を前記空洞内に蒸着するステップであって、該蒸着する
    ステップは前記イオンを向けるステップと同時に行われる、ステップと、を有し、
    前記充填材料は、前記空洞の下部面上に第１の速度で堆積し、前記空洞の側壁の上部部
    分上に前記第１の速度より遅い第２の速度で堆積する、方法。
  2. 前記イオンを向けるステップは、細長いアパーチャを有する引出しプレートを通って前
    記イオンを引出すステップを有する、請求項１に記載の方法。
  3. 前記イオンを向けるステップは、さらに、
    前記細長いアパーチャに隣接して、前記プラズマチャンバ内にビームブロッカーを設け
    るステップと、
    第１のイオンビームとして、前記細長いアパーチャの第１の部分を通って前記イオンの
    第１の部分を引出すステップであって、前記イオンの第１の部分は、前記垂線に対して第
    １の非ゼロの入射角を形成する、ステップと、
    第２のイオンビームとして、前記細長いアパーチャの第２の部分を通って前記イオンの
    第２の部分を引出すステップであって、前記イオンの第２の部分は、前記垂線に対して第
    ２の非ゼロの入射角を形成する、ステップと、を有し、
    前記垂線は、前記第１の非ゼロの入射角及び前記第２の非ゼロの入射角を２等分する、
    請求項２に記載の方法。
  4. 反応種を、前記プラズマチャンバを横切ることなく、前記基板に供給する、ステップと
    、をさらに有し、前記反応種は前記充填材料の一部を形成する、請求項１に記載の方法。
  5. 前記充填材料の最も低いレベルが前記空洞の頂部と少なくとも同一平面になるまで、前
    記充填材料は再入不可プロフィルを備える、請求項１に記載の方法。
  6. 前記非ゼロの入射角は３０度以下である、請求項１に記載の方法。
  7. 前記イオンを向けるステップ中、前記非ゼロの入射角の大きさを低減するステップをさ
    らに有する、請求項１に記載の方法。
  8. 前記大きさを低減するステップは、前記基板と、前記プラズマチャンバから前記イオン
    を引出すために用いる前記引出しプレートとの間のギャップを増大するステップを有する
    、請求項７に記載の方法。
  9. 前記凝縮種は、前記プラズマチャンバの中に向けられる前駆ガスから形成され、前記方
    法は、さらに、
    前記蒸着するステップ中の、第１の過程中、第１の速度で前記前駆ガスを前記プラズマ
    チャンバの中に流すステップと、
    前記蒸着するステップ中の、前記第１の過程の後の第２の過程において、第１の速度よ
    り遅い第２の速度で前記前駆ガスを前記プラズマチャンバの中に流すステップと、を有す
    る、請求項１に記載の方法。
  10. 前記基板は前記充填材料と異なる第２の材料を備え、前記方法は、さらに、
    前記充填材料を蒸着するステップの後に、前記充填材料の選択エッチングを実施するス
    テップを有し、
    前記充填材料の一部は、前記第２の材料に対して、選択的に除去される、請求項１に記
    載の方法。
  11. プラズマチャンバと、
    該プラズマチャンバへ、不活性ガス及び凝縮種を、それぞれ供給する、第１のガス源及
    び第２のガス源と、
    前記不活性ガスから得られる第１のイオン及び前記凝縮種から得られる第２のイオンを
    含むプラズマを、前記プラズマチャンバの中で生成する、プラズマジェネレータと、
    前記プラズマから前記第１のイオン及び前記第２のイオンのイオンビームを引出し、蒸
    着露出の前記イオンビームを、基板の平面の垂線に対して非ゼロの入射角で、前記基板内
    の空洞へ向ける、引出しアセンブリと、
    蒸着パラメータの１組を制御する、コントローラと、
    命令を含む少なくとも１つのコンピュータ可読記憶媒体と、を備え、
    前記命令は、実行されるとき、前記コントローラに、
    前記蒸着露出中、前記非ゼロの入射角を調整するために、第１の制御信号を送信するス
    テップ、及び、
    前記プラズマチャンバの中への前記凝縮種のガスの流れを調整するために、第２の制御
    信号を送信するステップ、の内の少なくとも１つを実行させる、装置。
  12. 反応ガス種を、前記プラズマチャンバを横切ることなく、前記基板に供給する、反応ガ
    スアセンブリを、さらに、備える、請求項１１に記載の装置。
  13. 前記引出しアセンブリは、
    細長い引出しアパーチャを有する引出しプレートと、
    前記細長い引出しアパーチャに隣接して配置される、ビームブロッカーと、を備え、
    該ビームブロッカー及び前記細長い引出しアパーチャは、前記イオンビームを第１のリ
    ボンビームとして引出し、第２のリボンビームを引出すように配置され、
    前記第１のリボンビーム及び前記第２のリボンビームは、前記垂線に対して、それぞれ
    、
    第１の非ゼロ角度及び第２の非ゼロ角度を画定する、請求項１１に記載の装置。
  14. プラズマをプラズマチャンバの中で生成する、ステップと、
    前記プラズマからの凝縮種及び不活性ガス種の内の少なくとも１つを含むイオンを、基
    板内の下部面及び側壁を備える空洞へ、向ける、ステップと、
    前記凝縮種を用いて、充填材料を前記空洞内に蒸着する、ステップと、
    エッチャントイオンビームを、前記プラズマチャンバから前記空洞へ、前記基板の平面
    の垂線に対して選択した非ゼロの入射角で、向ける、ステップを有する、選択エッチング
    を実施する、ステップと、を有し、
    前記側壁の上部分の上で蒸着された充填材料は、前記空洞の他の領域で蒸着された充填
    材料に対して、選択的に除去される、方法。
  15. 前記イオンは、前記基板の平面の前記垂線に対して第２の非ゼロの入射角を備える、請
    求項１４に記載の方法。
JP2022104305A 2015-12-08 2022-06-29 傾斜イオンビームを用いて空洞を満たすための装置及び技術 Active JP7425835B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/962,642 US9997351B2 (en) 2015-12-08 2015-12-08 Apparatus and techniques for filling a cavity using angled ion beam
US14/962,642 2015-12-08
JP2018528053A JP7098522B2 (ja) 2015-12-08 2016-11-30 傾斜イオンビームを用いて空洞を満たすための装置及び技術
PCT/US2016/064169 WO2017100053A1 (en) 2015-12-08 2016-11-30 Apparatus and techniques for filling a cavity using angled ion beam

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018528053A Division JP7098522B2 (ja) 2015-12-08 2016-11-30 傾斜イオンビームを用いて空洞を満たすための装置及び技術

Publications (2)

Publication Number Publication Date
JP2022141680A true JP2022141680A (ja) 2022-09-29
JP7425835B2 JP7425835B2 (ja) 2024-01-31

Family

ID=58798561

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018528053A Active JP7098522B2 (ja) 2015-12-08 2016-11-30 傾斜イオンビームを用いて空洞を満たすための装置及び技術
JP2022104305A Active JP7425835B2 (ja) 2015-12-08 2022-06-29 傾斜イオンビームを用いて空洞を満たすための装置及び技術

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018528053A Active JP7098522B2 (ja) 2015-12-08 2016-11-30 傾斜イオンビームを用いて空洞を満たすための装置及び技術

Country Status (6)

Country Link
US (1) US9997351B2 (ja)
JP (2) JP7098522B2 (ja)
KR (1) KR102639549B1 (ja)
CN (1) CN108369924B (ja)
TW (1) TWI725071B (ja)
WO (1) WO2017100053A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
US10629437B2 (en) * 2018-05-09 2020-04-21 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random-access device using angled ions
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置
US11615966B2 (en) * 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11942361B2 (en) * 2021-06-15 2024-03-26 Applied Materials, Inc. Semiconductor device cavity formation using directional deposition
US11862458B2 (en) * 2021-09-08 2024-01-02 Applied Materials, Inc. Directional selective deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
JP2002353215A (ja) * 2001-05-28 2002-12-06 Applied Materials Inc Ｈｄｐｃｖｄ処理によるトレンチ充填

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149957A (ja) * 1987-12-07 1989-06-13 Hitachi Ltd 薄膜形成装置および薄膜形成方法
JP3031079B2 (ja) * 1992-09-21 2000-04-10 三菱電機株式会社 配線膜形成装置
JPH0794512A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 配線形成方法及び装置
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
JP2001338896A (ja) 2000-05-30 2001-12-07 Ebara Corp 基板の成膜・埋込方法及び装置
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
TWI223385B (en) 2003-09-04 2004-11-01 Nanya Technology Corp Trench device structure with single side buried strap and method for fabricating the same
US7344896B2 (en) 2004-07-26 2008-03-18 Infineon Technologies Ag Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US20060042752A1 (en) 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
KR101975071B1 (ko) * 2011-09-23 2019-05-03 노벨러스 시스템즈, 인코포레이티드 플라즈마 활성화된 컨포멀 유전체 막 증착
US9288889B2 (en) * 2013-03-13 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for energetic neutral beam processing
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9190248B2 (en) 2013-09-07 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Dynamic electrode plasma system
US9530674B2 (en) 2013-10-02 2016-12-27 Applied Materials, Inc. Method and system for three-dimensional (3D) structure fill
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
JP2002353215A (ja) * 2001-05-28 2002-12-06 Applied Materials Inc Ｈｄｐｃｖｄ処理によるトレンチ充填

Also Published As

Publication number Publication date
CN108369924A (zh) 2018-08-03
JP7425835B2 (ja) 2024-01-31
US9997351B2 (en) 2018-06-12
CN108369924B (zh) 2022-08-02
TW201724205A (zh) 2017-07-01
TWI725071B (zh) 2021-04-21
US20170162384A1 (en) 2017-06-08
KR20180082599A (ko) 2018-07-18
JP7098522B2 (ja) 2022-07-11
WO2017100053A1 (en) 2017-06-15
KR102639549B1 (ko) 2024-02-22
JP2019501489A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP2022141680A (ja) 傾斜イオンビームを用いて空洞を満たすための装置及び技術
CN107735851B (zh) 在先进图案化工艺中用于间隔物沉积与选择性移除的设备与方法
TWI620233B (zh) 選擇性沉積的方法與設備
US9847228B2 (en) Method for selectively depositing a layer on a three dimensional structure
US9570317B2 (en) Microelectronic method for etching a layer
US7056830B2 (en) Method for plasma etching a dielectric layer
WO2015156912A1 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3d structure semiconductor applications
JP2008526025A (ja) 基板最適化のためのプラズマ処理ステップ交互実行方法及び装置
KR102513051B1 (ko) 에칭 방법
JP2019501489A5 (ja)
KR102429615B1 (ko) 에칭 방법
US20200090909A1 (en) Filling a cavity in a substrate using sputtering and deposition
US9637819B2 (en) Methods for preferential growth of cobalt within substrate features
TW202101577A (zh) 在自對準多重圖案化中間隔物輪廓之重塑方法
JP2007134530A (ja) エッチング処理装置およびエッチング処理方法，半導体デバイス
CN101989576A (zh) 半导体器件的制作方法
TWI747931B (zh) 成膜方法
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
JP5171091B2 (ja) プラズマ処理方法
CN105810579B (zh) 蚀刻方法
US11658040B2 (en) Plasma processing method
JP2822945B2 (ja) ドライエッチング装置及びドライエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240119

R150 Certificate of patent or registration of utility model

Ref document number: 7425835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150