KR20180082599A - 각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들 - Google Patents

각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들 Download PDF

Info

Publication number
KR20180082599A
KR20180082599A KR1020187018409A KR20187018409A KR20180082599A KR 20180082599 A KR20180082599 A KR 20180082599A KR 1020187018409 A KR1020187018409 A KR 1020187018409A KR 20187018409 A KR20187018409 A KR 20187018409A KR 20180082599 A KR20180082599 A KR 20180082599A
Authority
KR
South Korea
Prior art keywords
ions
cavity
species
plasma
substrate
Prior art date
Application number
KR1020187018409A
Other languages
English (en)
Other versions
KR102639549B1 (ko
Inventor
쑹-리앙 첸
존 하우탈라
슈롱 리앙
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20180082599A publication Critical patent/KR20180082599A/ko
Application granted granted Critical
Publication of KR102639549B1 publication Critical patent/KR102639549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

방법은, 플라즈마 챔버 내에 플라즈마를 생성하는 단계 및 플라즈마로부터 응축 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 기판 내의 캐비티로 보내는 단계를 포함할 수 있다. 방법은, 응축 종을 사용하여 캐비티 내에 충전 재료를 증착하는 단계로서, 증착하는 단계는 이온들을 보내는 단계와 동시에 일어나며, 충전 재료는 제 1 레이트로 캐비티의 하부 표면 상에 축적되고, 충전 재료는 제 1 레이트보다 더 작은 제 2 레이트로 캐비티의 측벽의 상부 부분 상에 축적되는, 단계를 더 포함할 수 있다.

Description

각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들
본 실시예들은 기판 프로세싱에 관한 것으로서, 더 구체적으로는, 트렌치(trench) 또는 비아(via)와 같은 캐비티(cavity)를 충전하기 위한 기술들에 관한 것이다.
반도체 디바이스들, 메모리 디바이스들, 및 다른 디바이스들과 같은 디바이스들이 더 작은 치수들로 스케일링(scale)됨에 따라, 점점 더 작은 구조체들을 프로세싱하기 위한 능력이 도전이 된다. 메모리 또는 로직 디바이스들과 같은 디바이스들의 제조에 있어서, 트렌치들 또는 비아들과 같은 캐비티들이 주어진 층 또는 재료 내에 형성될 수 있으며, 그 이후에 다른 재료로 충전될 수 있다. 예를 들어, 트렌치가 실리콘 층 내에 형성될 수 있으며, 그 이후에 실리콘 산화물 또는 실리콘 질화물과 같은 절연체 재료로 충전될 수 있다.
트렌치들을 충전하기 위한 공지된 방법들은 화학 기상 증착, 예컨대 고밀도 플라즈마(high density plasma; HDP) 화학 기상 증착(chemical vapor deposition; CVD)을 포함한다. HDPCVD 프로세스는, 예를 들어, 실란, 아르곤, 산소(산화물에 대한), 또는 NH3(질화물에 대한)을 포함하는 다수의 종들을 사용하여 화학 기상 증착을 수행하는 것을 수반할 수 있다. HDPCVD 프로세스는, 그것의 역할이 재료를 증착하기 위한 것인 종뿐만 아니라 재료를 적어도 부분적으로 에칭하기 위한 종을 포함할 수 있다. 트렌치를 충전하기 위해 사용될 때, HDPCVD 프로세스는 트렌치 영역들에 충돌하는 이온화된 종으로서 아르곤과 같은 가스 분자들을 제공할 수 있다. 실란 및 산소와 같은 종은 트렌치 내에 유전체 재료를 증착하기 위하여 추가적으로 제공될 수 있다. 트렌치의 표면 상에 증착된 유전체 재료는 아르곤 종으로부터의 스퍼터-에칭(sputter-etching)을 동시에 겪을 수 있으며, 여기에서 트렌치들을 충전하는 단계는 증착 및 에칭을 포함한다. 트렌치들이 더 작은 치수들로 스케일링되고 더 큰 종횡비(트렌치 깊이(높이)/트렌치 폭)을 가지고 형성됨에 따라, 충전될 트렌치의 이상적인 구조체를 제공하는데 있어서 HDPCVD 프로세스가 비효율적일 수 있다. 예를 들어, 트렌치들이 충전될 때 패싯(facet)들이 형성될 수 있다. 추가적으로, 증착 재료의 측벽 상의 성장뿐만 아니라 재료의 스퍼터링으로부터의 재증착이 측벽들을 따라 재료 돌출부를 야기할 수 있다. 이러한 프로세스는 핀치 오프(pinch off)로 지칭되는 것 및 트렌치 내에 매립된 공극들의 결과적인 형성을 야기할 수 있다.
이러한 그리고 다른 고려사항들에 관하여, 본 개시가 제공된다.
일 실시예에 있어서, 방법은, 플라즈마 챔버 내에 플라즈마를 생성하는 단계; 플라즈마로부터 응축(condensing) 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판의 평면에 대한 수선에 대하여 비-제로(non-zero) 입사각으로 기판 내의 캐비티로 보내는 단계를 포함할 수 있다. 방법은 응축 종을 사용하여 캐비티 내에 충전 재료를 증착하는 단계를 더 포함할 수 있다. 증착하는 단계는 이온들을 보내는 단계와 동시에 일어날 수 있으며; 여기에서 충전 재료는 제 1 레이트(rate)로 캐비티의 하부 표면 상에 축적되고, 여기에서 충전 재료는 제 1 레이트보다 더 작은 제 2 레이트로 캐비티의 측벽의 상부 부분 상에 축적된다.
다른 실시예에 있어서, 장치는, 플라즈마 챔버, 각기 비활성 가스 및 응축 종을 플라즈마 챔버에 제공하기 위한 제 1 가스 소스 및 제 2 가스 소스, 및 비활성 가스로부터 얻어지는 제 1 이온들 및 응축 종으로부터 얻어지는 제 2 이온들을 포함하는 플라즈마를 플라즈마 챔버 내에 생성하기 위한 플라즈마 생성기를 포함할 수 있다. 장치는, 플라즈마로부터 제 1 이온들 및 제 2 이온들의 이온 빔을 추출하고, 증착 노출에서 이온 빔을 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 기판 내의 캐비티로 보내기 위한 추출 어셈블리를 더 포함할 수 있다. 장치는 증착 파라미터들의 세트를 제어하기 위한 제어기를 더 포함할 수 있다. 장치는 또한 명령어들을 포함하는 적어도 하나의 컴퓨터-판독가능 저장 매체를 포함할 수 있으며, 여기에서 명령어들은, 실행될 때, 제어기가: 증착 노출 동안 비-제로 입사각을 조정하기 위한 제 1 제어 신호를 전송하는 것, 및 플라즈마 챔버 내로의 응축 종의 가스 흐름을 조정하기 위한 제 2 제어 신호를 전송하는 것 중 적어도 하나를 수행하게끔 한다.
다른 실시예에 있어서, 방법은, 플라즈마 챔버 내에 플라즈마를 생성하는 단계, 및 플라즈마로부터 응축 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판 내의 캐비티로 보내는 단계로서, 캐비티는 하부 표면 및 측벽을 포함하는, 단계를 포함할 수 있다. 방법은 또한 응축 종을 사용하여 캐비티 내에 충전 재료를 증착하는 단계를 포함할 수 있다. 이에 더하여, 방법은 기판의 평면에 대한 수선에 대하여 비-제로 선택 입사각으로 플라즈마 챔버로부터 캐비티로 에칭제 이온 빔을 보내는 단계를 포함하는 선택적 에칭을 수행하는 단계를 포함할 수 있다. 이러한 방식으로, 측벽의 상부 부분 상에 증착되는 충전 재료는 캐비티의 다른 영역들에 증착되는 충전 재료에 비하여 선택적으로 제거될 수 있다.
도 1a, 도 1b, 도 1c, 도 1d, 및 도 1e는 집합적으로 본 개시의 실시예들에 따라 캐비티를 충전하는 것의 일 예를 도시한다.
도 2a, 도 2b, 도 2c, 및 도 2d는 집합적으로 본 개시의 추가적인 실시예들에 따라 캐비티를 충전하는 것을 예시한다.
도 3a는 본 개시의 실시예에 따른 예시적인 프로세싱 시스템을 도시한다.
도 4는 본 개시의 실시예들에 따른 예시적인 프로세스 흐름을 도시한다.
도 5는 본 개시의 다른 실시예들에 따른 다른 예시적인 프로세스 흐름을 도시한다.
도면들이 반드시 축적이 맞추어져야 하는 것은 아니다. 도면들은 단지 표현들이며, 본 개시의 특정 파라미터들을 표현하도록 의도되지 않는다. 도면들은 본 개시의 예시적인 실시예들을 묘사하도록 의도되며, 따라서 범위를 제한하는 것으로서 간주되지 않아야 한다. 도면들 내에서, 유사한 번호들이 유사한 엘리먼트들을 나타낸다.
또한, 도면들 중 일부 도면들에서 예시적인 명료성을 위하여 특정 엘리먼트들이 생략되거나 또는 축적이 맞추어지지 않고 예시된다. 또한, 명료성을 위하여, 일부 참조 번호들이 특정 도면들에서 생략될 수 있다.
본 개시에 따른 방법들 및 장치가 이제 이하에서 방법들 및 장치의 실시예들이 도시된 첨부된 도면들을 참조하여 더 완전하게 설명될 것이다. 방법들 및 장치는 다수의 상이한 형태들로 구현될 수 있으며, 본원에서 기술되는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 오히려, 이러한 실시예들은 본 개시가 완전하고 철저해질 수 있도록 제공되며, 시스템 및 방법의 범위를 당업자들에게 완전하게 전달할 것이다.
편의성 및 명료성을 위하여, "상단", "하단", "상부", "하부", "수직", "수평", "측방" 및 "길이 방향"과 같은 용어들은 본원에서, 그 각각이 도면들에서 나타날 때 반도체 제조 디바이스의 컴포넌트의 기하구조 및 배향에 대하여 이러한 컴포넌트들 및 그들의 구성 부분들의 상대적인 배치 및 배향을 설명하기 위하여 사용될 수 있다. 이러한 용어는 특별히 언급되는 단어들, 그 파생어들, 및 유사한 의미의 단어들을 포함할 것이다.
본원에서 사용될 때, 단수로 언급되고 및 단어 "일" 또는 "하나"가 선행되는 엘리먼트 또는 동작은 이러한 배제가 명백하게 언급되지 않는 한 복수의 엘리먼트들 또는 동작들을 포함하는 것으로 이해되어야만 한다. 또한, 본 개시의 "일 실시예"에 대한 언급들은 제한적으로 의도되지 않는다. 추가적인 실시예들이 또한 나열된 특징들을 통합할 수 있다.
다양한 실시예들에 있어서, 트렌치 또는 비아의 개선된 충전과 같은 기판 내의 캐비티의 개선된 프로세싱을 제공하는 기술들 및 장치가 개시된다. 특히, 본 개시는, 이온들이 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 기판으로 보내지는 캐비티 충전 동안의 각이 진 이온 빔의 사용을 수반한다.
도 1a, 도 1b, 도 1c, 도 1d, 및 도 1e는 집합적으로 본 개시의 실시예들에 따라 캐비티를 충전하는 것의 일 예를 도시한다. 도 1a, 도 1b 및 도 1c에 도시된 시나리오들은 디바이스 구조체(102)의 프로세싱의 상이한 인스턴스(instance)들을 예시한다. 도 1a에서, 디바이스 구조체(102)는 캐비티(106)를 포함하는 기판(104)으로서 도시된다. 다양한 실시예들에 있어서, 캐비티는 측벽(108), 하부 표면(110), 및 상부 표면(112)을 갖는 트렌치, 비아, 또는 유사한 구조체일 수 있다. 기판(104)은 도시되지 않은 다른 특징부들을 포함할 수 있으며, 예를 들어, 적어도 일부 층들이 상이한 재료들로 만들어지는 임의의 수의 층들을 포함할 수 있다. 기판(104)은, 예를 들어, 캐비티(106)와 유사한 다수의 캐비티들을 포함할 수 있다. 기판(104)은 주어진 재료로 구성될 수 있으며, 여기에서 측벽(108), 하부 표면(110), 및 상부 표면(112)이 동일한 재료로 구성된다. 실시예들이 이러한 맥락으로 제한되지 않는다. 기판 재료는 일부 예들에서 단결정질 실리콘 또는 다른 형태의 실리콘, 산화물, 또는 질화물로 구성될 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
특정 실시예들에 있어서, 캐비티(106)의 치수는 적어도 하나의 방향을 따라서 100 nm보다 더 작을 수 있다. 예를 들어, 캐비티(106)는 트렌치의 폭 W가 100 nm보다 더 작은 트렌치 구조체를 가질 수 있다. 일부 예들에 있어서, 이러한 트렌치의 높이 H는 100 nm보다 더 클 수 있다. 이러한 예에 있어서, 종횡비 H/W는 1보다 더 큰 것으로 여겨진다. 도 1a 내지 도 1c의 실시예는, 1보다 더 큰 종횡비를 갖는 것을 포함하여 이상에서 언급된 작은 치수들을 갖는 캐비티와 같은 캐비티를 충전하기 위한 도전들을 처리한다. 실시예들이 이러한 맥락으로 제한되지 않는다.
이제 도 1b 및 도 1c를 참조하면, 본 개시의 실시예들에 따른 캐비티(106)를 충전하기 위하여 이온들을 이용하는 인스턴스가 도시된다. 일부 실시예들에 있어서, 이온들(120)은 이온 빔 또는 이온 빔들로서 제공될 수 있으며, 여기에서 이온 빔 내의 상이한 이온 궤적들은 서로 평행하거나 또는 전반적으로 10도 이하에 걸치는 각도 범위 내에 있다. 실시예들이 이러한 맥락으로 제한되지 않는다. 도 1b 및 도 1c에서 수행되는 동작들은 상이한 실시예들에서 동시에 또는 순차적으로 수행될 수 있다. 도 1b에 도시된 바와 같이, 이온들(120)은 방향성 이온 빔으로서 제공될 수 있으며, 여기에서 이온 궤적들은 기판(104)의 평면 P에 대한 수선(122)에 대하여 각도 θ로 도시된 비-제로 입사각을 형성하도록 배열된다. 도 1b에 추가로 예시되는 바와 같이, 이온들(120)은 플라즈마 소스(130)로부터 제공될 수 있으며, 여기에서 플라즈마 소스(130)는 다양한 실시예들에서 플라즈마 챔버를 포함할 수 있다. 본원에서 사용되는 포괄적인 용어 "플라즈마 소스"는 전력 생성기, 플라즈마 여진기(exciter), 플라즈마 챔버, 및 플라즈마 그 자체를 포함할 수 있다. 플라즈마 소스(130)는, 유도-결합 플라즈마(inductively-coupled plasma; ICP) 소스, 환상 결합 플라즈마 소스(toroidal coupled plasma source; TCP), 용량 결합 플라즈마(capacitively coupled plasma; CCP) 소스, 헬리콘(helicon) 소스, 전자 사이클트론 공진(electron cyclotron resonance; ECR) 소스, 간접 가열식 캐소드(indirectly heated cathode; IHC) 소스, 글로우(glow) 방전 소스, 또는 당업자들에게 공지된 다른 플라즈마 소스들일 수 있다. 특정 실시예들에 있어서, 플라즈마 소스(130)는 추출 전극(134) 및 빔 차단기(136)를 포함하는 추출 어셈블리(132)를 포함할 수 있다. 이러한 컴포넌트들의 동작은 도 3a 및 도 3b를 참조하여 더 상세하게 논의된다.
플라즈마 소스(130)는 응축 종뿐만 아니라 비활성 가스 종을 포함하는 이온 종을 제공하기 위하여 사용될 수 있다. 이하에서 상세화되는 바와 같이, 이러한 종은 충전 재료의 상향식(bottom-up) 성장을 향상시키는 방식으로 캐비티(106) 내의 충전 재료의 증착을 제어하기 위하여 상호동작할 수 있다. 이러한 방식으로, 핀치-오프가 회피될 수 있으며, 이는 캐비티(106) 내의 원치 않는 공극들의 형성을 방지한다.
특정 실시예들에 있어서, 이온들(120)은 비활성 가스 종 및 응축 종의 혼합물을 포함할 수 있으며, 반면 다른 실시예들에 있어서, 이온들(120)은 응축 종을 포함할 수 있다. 플라즈마 소스(130) 내의 종의 조성은 공지된 재료들을 증착하기 위하여 사용되는 공지된 HDPCVD 프로세스들에 대한 조성들과 유사할 수 있다. 예를 들어, SiO2와 같은 충전 재료를 증착하는 예들에 있어서, 실란(SiH4), N2O, 및 아르곤을 포함하는 종이 플라즈마 소스(130)에 제공될 수 있다. 이러한 종들 중 적어도 일부는 이온화될 수 있으며, 도시된 바와 같은 이온들(120)을 형성할 수 있다. SiO2를 형성하기 위하여 실란 및 산소(O2)를 사용하는 것과 같은 다른 실시예들에 있어서, 산소는 이하에서 논의되는 바와 같이 기판(104)으로 별개로 전달될 수 있다. 다양한 실시예들에 있어서, 이온들(120)에 더하여, 이온들(120)과 함께 캐비티(106) 내에 충전 재료를 형성하는 것을 돕기 위하여 증착 종을 포함하는 중성 종(미도시)이 기판(104)에 제공될 수 있다. 중성 종은 일부 경우들에 있어서 이온들(120)의 궤적들과는 상이한 궤적들을 가질 수 있다.
특정 실시예들에 있어서, 이온들(120)과 함께 기판(104)에 제공되는 중성 종은 반응성 종(미도시)을 포함할 수 있으며, 여기에서 반응성 종은 플라즈마 챔버를 가로지르지 않고 기판(104)에 제공된다. 반응성 종은 이온들(120)의 부분을 형성하는 응축 종 또는 다른 중성 종을 포함하는 다른 종과 반응하도록 선택될 수 있다. 따라서 반응성 종은 캐비티(106) 내에 축적되는 충전 재료의 부분을 형성할 수 있다. 본 개시의 실시예들에 따른 충전 재료(124)의 예들은 SiO2, Si3N4, Al2O3, 비정질 실리콘, CO, Ta, W, Al을 포함한다. 실시예들이 이러한 맥락으로 제한되지 않는다.
도 1b 및 도 1c의 실시예들에 있어서, 캐비티(106) 내의 충전 재료(124)의 축적은 이온들(120)의 방향성을 제어함으로써 제어될 수 있다. 예를 들어, 충전 재료(124)는 하부 표면(110), 측벽들(108), 및 상부 표면(112)을 포함하는 캐비티(106)의 다양한 표면들 상에 동시에 증착될 수 있다. 동시에, 이온들(120)이 에칭, 예컨대 이온들(120)에 노출된 표면들로부터 재료를 재-스퍼터링하는 것과 같은 에칭을 개시하기에 충분한 에너지를 가지고 제공될 수 있다. 이온들(120)의 궤적을 제어함으로써, 충전 재료(124)가 캐비티(106) 내에 증착되는 동안 캐비티(106)의 특정 부분들이 이온들(120)에 의한 에칭의 목표가 될 수 있다. 따라서, 충전 재료(124)의 순(net) 축적 프로파일은 증착 및 캐비티(106)의 부분들의 공간적으로-목표된 에칭의 조합을 나타낼 수 있다.
도 1b 및 도 1c에 도시된 바와 같이, 충전 재료(124)는 제 1 레이트로 캐비티(106)의 하부 표면(110) 상에 축적될 수 있으며, 제 1 레이트와 상이한 레이트 또는 유사한 레이트로 측벽(108)의 하부 부분(108B) 상에 축적될 수 있다. 추가적으로, 충전 재료(124)는 제 1 레이트보다 더 작은 제 2 레이트로 측벽(108)의 상부 부분(108A) 상에 축적될 수 있다. 특정 실시예들에 있어서, θ로서 도시된 비-제로 입사각은 수선(122)에 대하여 30도 이하일 수 있다. 따라서, 이온들(120)이 측벽들(108)의 노출된 영역들에 충돌할 수 있으며, 이는 상부 부분(108A)과 같은 노출된 영역들 내의 충전 재료(124)의 축적 레이트를 감소시킨다. 다양한 실시예들에 있어서, 이온들(120)의 이온 에너지는 디바이스(102)의 원치 않는 손상을 초래하지 않으면서 충전 재료(124)의 에칭을 생성하도록 조율될 수 있다. 이온들(120)에 대한 예시적인 이온 에너지 범위는 500eV 내지 1500eV를 포함한다. 상부 표면(112)에 의해 이온들(120)이 가려지기 때문에, 캐비티(106)의 하부 영역들은 이온들(120)에 의한 에칭에 덜 노출될 수 있다. 이러한 방식으로, 하부 표면(110) 및 측벽들(108)의 하부 표면(108B) 상의 재료의 축적 레이트는 주로 충전 재료(124)를 형성하는 증착 종의 증착 레이트에 의해 결정될 수 있다.
도 1d 및 도 1e는 도 1d 및 도 1e의 시나리오에 후속하는 인스턴스들에서 충전 재료(124)의 프로파일의 변화를 예시한다. 도 1d 또는 도 1e에 도시된 충전 재료(124)의 구조체를 생성하기 위하여, 도 1b 및 도 1c에 전반적으로 도시된 동작들이 반복되거나 또는 계속될 수 있다. 언급된 바와 같이, 이온들(120)이 비-제로 입사각으로 캐비티(106) 내로 보내지고 있는 동안 비-이온화된 재료가 캐비티(106) 내에 부분적으로 응축될 수 있다. 이러한 프로세스는 상부 부분(108A) 근처의 영역들에서와는 대조적으로 하부 표면(110) 근처 및 하부 부분(108B) 근처에서 더 빠른 계속되는 충전 재료(124)의 축적을 야기한다. 도 1e는 도 1d의 시나리오 다음의 추가적인 인스턴스를 도시하며, 여기에서 최하부 표면을 나타내는 충전 재료(124)의 하부 표면은 캐비티(106)의 상부 표면(112)와 거의 같은 높이이다. 따라서, 도 1a 내지 도 1e에 예시된 충전 프로세스는 충전 재료(124)의 증착의 상이한 단계들 동안 충전 재료(124) 내에 비-요입(non-reentrant) 프로파일을 생성하며, 이는 핀치 오프 또는 공극 형성 없이 캐비티(106)를 충전하기 위한 능력을 야기한다.
본 개시의 추가적인 실시예들에 따르면, 캐비티를 충전하기 위하여 사용되는 충전 재료의 프로파일을 제어하기 위하여 증착 동작에 더하여 별개의 에칭 동작이 이용될 수 있다. 도 2a, 도 2b, 도 2c, 및 도 2d는 집합적으로 본 개시의 추가적인 실시예들에 따라 캐비티를 충전하는 것을 예시한다. 도 2a에서, 예시적인 충전 동작이 도시되며, 여기에서 이온들은 수선(122)에 대하여 비-제로 입사각으로 캐비티(106)로 보내진다. 이러한 특정 실시예에 있어서, 이온들(202)은 하나의 측벽으로 보내질 수 있으며, 반면 이온들(204)은 대향되는 측벽으로 보내지고, 여기에서 2개의 측벽들은 측벽(108)으로서 도시된다. 이온들(202) 및 이온들(204)은 비-이온화 종(미도시)과 동시에 캐비티(106)에 제공될 수 있으며, 여기에서 비-이온화 종의 적어도 일 부분이 충전 재료의 증착을 야기할 수 있다. 일부 실시예들에 있어서, 이온들(202) 및 이온들(204)은 서로 동시에 제공될 수 있다.
다시 도 1b를 참조하면, 일 예에 있어서, 이온들(202) 및 이온들(204)은 추출 개구(144)를 통해 플라즈마 소스(130)로부터 이온 빔들로서 이온들을 추출함으로써 제공될 수 있으며, 여기에서 추출 개구(144)는 추출 어셈블리(132) 내에 형성된다. 구체적으로, 이온들(202)로서 도시된 이온들의 제 1 부분은 추출 개구(144)의 제 1 부분을 통해 제 1 이온 빔으로서 추출될 수 있으며, 반면 이온들(204)로서 도시된 이온들의 제 2 부분은 추출 개구(144)의 제 2 부분을 통해 추출될 수 있다. 일 실시예에 있어서, 이온들(202)은 각도 θ로서 도시된 수선(122)에 대한 제 1 비-제로 입사각을 형성할 수 있으며, 반면 이온들(204)은 -θ로서 도시된 수선(122)에 대한 제 2 비-제로 입사각을 형성한다. 구체적으로, 수선(122)은 제 1 비-제로 입사각 θ, 및 제 2 비-제로 입사각 -θ를 양분할 수 있다. 캐비티(106)의 대칭적인 캐비티 구조에 대하여, 이러한 기하구조는 이온들(202) 및 이온들(204)이 동일한 (절대 값의) 입사각에서 대향되는 측벽들의 동일한 개별적인 부분들에 가로막히게끔 할 수 있다. 이러한 상황 하에서, 충전 재료(210)의 대칭적인 프로파일이 전개될 수 있다. 다른 실시예들에 있어서, 이온들(202) 및 이온들(204)은 수선(122)에 대하여 상이한 각도로 제공될 수 있다.
도 2a에 전반적으로 도시된 프로세스가 도 1b 내지 도 1e에 전반적으로 예시된 성장 동안 충전 재료(210)의 용인할 수 있는 프로파일을 야기할 수 있지만, 어떤 상황들 하에서는 적어도 하나의 에칭 동작을 도 2a의 시나리오 이후에 수행하는 것이 유용할 수 있다. 이러한 에칭은 상향식 프로세스에 의한 캐비티(106)의 충전을 추가로 감소시키고 향상시킬 수 있으며, 이는 핀치-오프 및 매립된 공극들을 회피한다.
이제 도 2b를 참조하면, 도 2a 이후의 시나리오가 도시되며, 여기에서 에칭 프로세스는 충전 재료(210)의 일 부분을 제거하기 위하여 수행된다. 도 2b에서, 에칭제(212)가 캐비티(106)로 보내진다. 다양한 실시예들에 있어서, 에칭제(212)는 선택적 에칭제일 수 있으며, 여기에서 에칭제(212)는 충전 재료(210)의 선택적 에칭을 수행하는 것을 야기한다. 구체적으로, 충전 재료(210)의 일 부분이 기판(104)의 재료에 비하여 선택적으로 제거될 수 있다. 에칭제(212)는 선택적 에칭을 위한 공지된 종을 포함할 수 있다. 예를 들어, 증착되는 충전 재료가 SiO2이며 캐비티(106)가 실리콘으로 형성된 실시예에 있어서, 에칭제(212)는 CH3F로부터 얻어질 수 있다. 특정 예들에 있어서, CH3F는 플라즈마 소스(130)와 같은 플라즈마 소스 내로 흐를 수 있으며, 적어도 부분적으로 이온화되어 캐비티(106)에 제공될 수 있다. 도 2b에서, 에칭제(212)에 의해 선택적 에칭 프로세스가 수행된 이후의 충전 재료(210)의 결과적인 프로파일이 도시된다. 충전 재료(210)는, 기판(104)의 재료를 제거하지 않으면서 측벽(108)의 상부 부분(108A)을 따라 이로부터 제거된다.
다양한 실시예들에 있어서, 충전 재료(210)를 증착하는 것 및 충전 재료의 선택적 에칭을 수행하는 것이 충전 사이클을 구성할 수 있으며, 여기에서 적어도 하나의 추가적인 충전 사이클이 초기 충전 사이클 이후에 수행된다. 도 2c에 예시된 바와 같이, 예를 들어, 도 2a의 동작과 유사한 후속 증착 프로세스가 추가적인 충전 재료(210)를 증착하기 위하여 수행될 수 있다. 예시된 바와 같이, 이온들(224)로서 도시된 이온 빔, 및 이온들(226)로서 도시된 다른 이온 빔은, 비-이온화 종(미도시)이 캐비티(106)에 제공될 수 있는 동안 대향되는 측벽들의 쌍을 향해 보내질 수 있다. 이는 도시된 바와 같은 충전 재료(210)의 프로파일을 생성할 수 있다. 도 2d에서, 도 2c에 도시된 증착에 후속하여 에칭제(232)를 캐비티(106) 내로 보냄으로써 추가적인 선택적 에칭이 수행될 수 있다. 일부 실시예들에 있어서, 에칭제(232)는 에칭제(212)와 동일할 수 있다. 다시 한 번, 충전 재료(210)는 측벽(108)의 상부 부분(108A)으로부터 선택적으로 제거될 수 있다. 일부 실시예들에 있어서, 도 2a 내지 도 2b의 동작들이 복수 회 반복됨에 따라 에칭제(212)뿐만 아니라 에칭제(232)가 하부 표면(110) 근처에서 충전 재료(210)를 부분적으로 에칭할 수 있지만, 충전 재료(210)의 전체 프로파일은 계속해서 비-요입일 수 있으며, 이는 핀치 오프 구조체들을 회피하면서 캐비티(106)가 충전되는 것을 가능하게 한다. 도 2e는, 도 2a 내지 도 2b의 동작들이 복수 회 반복될 때 생성되는 충전 재료의 변화의 일 예를 도시한다. 프로파일(240)은 도 2d의 시나리오 이후의 제 1 인스턴스에서의 충전 재료(210)의 충전 재료 프로파일을 예시하며, 반면 프로파일(242)은 프로파일(240)에 의해 표현되는 인스턴스 이후의 제 2 인스턴스를 도시한다.
일부 실시예들에 있어서, 도 2b 및 도 2d의 시나리오들에서, 예를 들어, 선택적 에칭제는, 이온들(202 및 204)의 기하구조와 유사한 수선(122)에 대하여 비-제로 입사각으로 보내지는 이온들로서 캐비티(106)에 제공될 수 있다. 이러한 방식으로, 선택적 에칭제는 오로지 이온들에 노출되는 충전 재료의 부분들만을 에칭할 수 있으며, 반면 하부 표면(110)에 인접한 부분들과 같은 충전 재료의 다른 부분들이 에칭에 노출되지 않을 수 있다. 이러한 선택적 에칭제의 일 예는 CH3F를 포함할 수 있다. 선택적 에칭제의 다른 예는 CH3F 및 아르곤 혼합물일 수 있다. 캐비티 측벽들의 일 부분이 증착 프로세스 이후에 노출된 채로 남아 있는 일부 예들에 있어서, 이온들의 빔의 이온 에너지는, 캐비티 벽들을 형성하는 노출된 기판 재료의 상당한 스퍼터링이 일어나는 레벨 아래로 유지될 수 있다.
따라서, 캐비티의 특정 영역들이 이온들에 노출되지 않을 채로 남아 있고 동시에 또한 화학적 선택성을 제공하기 때문에, 이러한 유형의 선택적 에칭은 공간적인 선택적 에칭을 제공하며, 여기에서 기판(104)은 에칭되지 않을 채로 남아 있거나 또는 충전 재료의 에칭에 비하여 감소된 레이트로 에칭된다. 이러한 방식으로, 측벽들이 상부 영역들로부터 충전 재료를 제거하면서 캐비티의 하부 부분을 향한 충전 재료의 증착을 선호함으로써 상향식 충전 프로세스가 향상될 수 있다.
또 다른 실시예에 있어서, 충전 재료를 증착하기 위한 공지된 증착 동작 이후에 충전 재료의 선택적 에칭이 이어질 수 있으며, 여기에서, 예를 들어, 전반적으로 도 2a에 도시된 바와 같은 기하구조에 따라 선택적 에칭제를 형성하는 이온들이 캐비티 측벽들을 향해 보내진다. 공지된 증착 동작의 일 예는 HDPCVD 프로세스를 수반하며, 여기에서 이온들은 기판 평면에 대한 수선을 따라 보내진다. 공지된 HDPCVD 프로세스의 사용은 자체적으로 캐비티 내의 충전 재료에 대한 비-이상적인 프로파일을 생성하는 경향이 있을 수 있지만, 이러한 실시예에 있어서, 증착 동작은 비-수직 이온들을 사용하는 선택적 에칭 동작으로 대체될 수 있으며, 여기에서 충전 재료는 하부 영역들과는 대조적으로 측벽들의 상부 부분들을 따라 우선적으로 제거된다.
본 개시의 다른 추가적인 실시예들에 있어서, 캐비티를 향해 보내지는 이온들의 궤적들이 충전 프로세스 동안 조정될 수 있다. 예를 들어, 도 1b 내지 도 1e를 다시 참조하면, 이온들(120)의 비-제로 입사각의 크기는 도 1b, 도 1c의 시나리오와 다른 한편으로 도 1d의 시나리오 사이에서 조정될 수 있다. 특정한 일 예에 있어서, θ의 크기는 도 1b 및 도 1c의 시나리오에서 25도일 수 있으며, 반면 θ의 크기는 도 1d의 시나리오에서 15도로 감소될 수 있다. 도 1e의 시나리오에서 θ의 크기는 10도까지 추가로 감소될 수 있다. 이러한 조정은 상이한 실시예들에서 별개의 동작들로 또는 연속적인 방식으로 일어날 수 있다. θ의 크기의 조정은, 트렌치의 수용의 각도들이 충전 재료의 축적에 따라 변화함에 따라 이온들이 충전 프로세스의 상이한 단계들에서 적절한 각도들로 보내지는 것을 가능하게 한다.
도 3a는 본 개시의 실시예에 따른, 시스템(300)으로서 도시된 예시적인 프로세싱 시스템을 도시한다. 시스템(300)은 특히 본원에 개시된 기술들에 따라 기판 내의 캐비티들을 충전하는 것을 수행하도록 만들어질 수 있다. 시스템(300)은 플라즈마 챔버(302), 프로세스 챔버(310), 및 플라즈마 챔버 펌프(330)와 프로세스 챔버 펌프(332)를 포함하는 공지된 다양한 컴포넌트들을 포함할 수 있다. 상이한 실시예들에 있어서, 플라즈마 챔버(302)는, 유도-결합 플라즈마(inductively-coupled plasma; ICP) 소스, 환상 결합 플라즈마 소스(toroidal coupled plasma source; TCP), 용량 결합 플라즈마(capacitively coupled plasma; CCP) 소스, 헬리콘 소스, 전자 사이클트론 공진(electron cyclotron resonance; ECR) 소스, 간접 가열식 캐소드(indirectly heated cathode; IHC) 소스, 글로우 방전 소스, 또는 당업자들에게 공지된 다른 플라즈마 소스들의 부분을 형성할 수 있다. 도 3a에 제안된 바와 같이, 플라즈마 챔버(302)는 RF 파워 소스(308)에 의해 구동되는 유도 결합 플라즈마 소스의 부분일 수 있다. 시스템(300)은 응축 종을 형성하기 위한 전구체 가스를 제공하는 가스 소스(304)를 더 포함할 수 있다. 일 예에 있어서, 전구체 가스는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)을 형성하기 위하여 사용되는 실란일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다. 가스 소스(306)는 아르곤 또는 다른 비활성 가스와 같은 비활성 가스를 플라즈마 챔버(302)에 제공하기 위하여 사용될 수 있다. 이러한 비활성 가스는, 예를 들어, 이온들(120), 이온들(202), 이온들(204), 이온들(224) 또는 이온들(226)의 부분을 형성할 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다. 추가적인 실시예들에 이어서, 추가적인 가스 소스들(미도시)이 산소-함유 가스들 또는 질소-함유 가스들과 같은 다른 가스들을 제공하기 위하여 플라즈마 챔버에 결합될 수 있다.
시스템(300)은 플라즈마 챔버(302)를 프로세스 챔버(310)에 대하여 바이어싱하도록 배열된 바이어스 시스템(318)을 포함할 수 있다. 도 3a에 도시된 특정 예에 있어서, 프로세스 챔버(310)는 접지될 수 있으며, 반면 바이어스 시스템(318)에 의해 포지티브 전압이 플라즈마 챔버(302)에 인가된다.
시스템(300)은 추출 어셈블리(316)를 더 포함할 수 있으며, 여기에서 추출 어셈블리(316)는 추출 어셈블리(132)의 변형예이다. 추출 어셈블리(316)는 플라즈마 챔버(302) 내에 생성되는 플라즈마와 프로세스 챔버(310) 내에 배치된 기판 스테이지(stage)(312) 사이에 배치될 수 있다. 기판 스테이지(312)는 기판(104)에 결합될 수 있으며, X-축에 평행한 방향을 따라서 이동이 가능할 수 있다. 일부 실시예들에 있어서, 기판 스테이지(312)는 Z-축에 평행한 방향을 따라 이동이 가능할 수 있으며, 추가적으로 Y-축에 평행한 방향을 따라 이동이 가능할 수 있다.
가스가 플라즈마 챔버(302)에 공급되고 전력이 RF 파워 소스(308)에 의해 공급될 때, 플라즈마 챔버(302) 내에 플라즈마가 생성될 수 있다. 펄스화된 또는 연속적인 방식으로 바이어스 전압이 플라즈마 챔버(302)에 인가될 때, 이온들이 플라즈마 챔버(302) 내의 플라즈마로부터 추출되어 기판(314)으로 보내질 수 있다. 도 3a에 도시된 예에 있어서, 이온 빔(320)이 플라즈마 챔버(302)로부터 기판(314)으로 보내진다. 도 1b 및 도 1c를 또한 참조하면, 도 3a의 이온 빔(320)은 수선(122)에 대하여 비-제로 입사각으로 기판(314) 상에 충돌하는 이온 빔들의 쌍으로서 보내질 수 있다. 도 3a의 예에 있어서, 수선(122)은 도시된 직교 좌표계의 Z-축에 평행하게 배열된다.
다양한 실시예들에 따르면, 응축 종은 플라즈마 챔버(302) 내에서 생성될 수 있으며, 여기에서 응축 종의 적어도 일 부분이 이온 빔(320)에 포함된 이온들을 형성한다. 응축 종은 이상에서 설명된 바와 같이 중성입자들을 더 포함할 수 있다. 시스템(300)에 의해 생성되는 충전 재료의 결과적인 프로파일은 첨부된 도면들에 도시된 충전 재료에 대한 프로파일과 유사할 수 있다.
다양한 실시예들에 따르면, 시스템(300)은 플라즈마 챔버를 가로지르지 않고 기판(104)에 반응성 가스 종을 제공하기 위한 반응성 가스 어셈블리를 포함할 수 있다. 도 3a의 예에 있어서, 가스 소스(322)는 프로세스 챔버(310)에 제 1 가스(326)를 공급할 수 있으며, 반면 가스 소스(324)는 프로세스 챔버(310)에 제 2 가스(328)를 제공할 수 있다. 이러한 가스들은 가스들이 플라즈마 챔버(302)를 통해 흐르지 않도록 플라즈마 챔버(302)를 바이패스하는 가스 라인들을 사용하여 제공될 수 있다. 예를 들어, 도 1a 내지 도 2e에 전반적으로 도시된 프로세스들에 따라서 캐비티 내에 SiO2를 증착하기 위하여, 실란이 플라즈마 챔버(302)에 제공될 수 있으며, 여기에서 실란으로부터의 응축 종이 이온 빔(320)의 일 부분을 형성한다. 캐비티 내에 SiO2를 형성하기 위하여, 산소의 소스가 실란과 함께 공급될 수 있다. 구체적으로, 가스 소스(322) 또는 가스 소스(324)를 사용하여 프로세스 챔버(310)로 직접적으로 흐르는 산소가 유용할 수 있다. 이는, 실리콘을 공급하는 응축 종과는 별개로 성장 충전 재료에 산소의 소스를 제공함으로써 전달 라인 내의 임의의 증착을 회피할 수 있다.
이제 도 3b를 참조하면, 추출 어셈블리(316)의 일 실시예의 평면도가 도시된다. 이러한 예에 있어서, 추출 어셈블리(116)는 X-축을 따르는 길이와는 대조적으로 Y-축을 따르는 더 큰 폭을 갖는 세장형(elongated) 추출 개구(344)를 포함한다. 추출 어셈블리(116)는 또한 세장형 추출 개구(344)에 인접하여 배치되는 빔 차단기(346)를 더 포함할 수 있다. 따라서, 빔 차단기(346) 및 세장형 추출 개구(344)는 간극(348)을 통해 제 1 리본 빔으로서 이온 빔(320)을 추출하고 간극(350)을 통해 제 2 리본 빔을 추출하도록 배열될 수 있다.
이러한 리본 빔들은 주어진 인스턴스에서 기판(104)의 전체 폭을 노출시키기 위하여 이용될 수 있다. 이는 전술된 실시예들에서 설명된 바와 같은 충전 프로세스에 기판(104)에 걸쳐 배열된 다수의 캐비티들(106)을 노출시킬 수 있다. 세장형 추출 개구(344)를 통해 추출되는 리본 빔들은 전반적으로 X-축에 평행한 궤적들을 가질 수 있으며, 반면 궤적들은 또한 Z-축에 대하여 또는 수선(122)에 대하여 비-제로 입사각을 형성한다. 따라서, 기판(104)의 폭에 걸쳐 Y-축을 따라 배치된 트렌치들과 같은 다수의 캐비티들은 유사한 방식으로 이온 빔(320)에 노출될 수 있다. 따라서 개선된 캐비티 충전 프로세스가 기판(104)의 폭에 걸쳐 동시에 제공될 수 있다. 또한, X-방향을 따라 기판(104)을 스캔함으로써, 기판(104) 전체와 같은 기판(104)의 목표 영역이 순차적인 방식으로 개선된 캐비티 충전 프로세스에 노출될 수 있다.
일부 실시예들에 따르면, 시스템(300)은, 예를 들어, 도 2a 내지 도 2d에 도시된 바와 같은 교번하는 증착 및 에칭 동작들을 수반하는 프로세스를 수행하기 위하여 이용될 수 있다. 예를 들어, 캐비티를 SiO2로 충전하기 위하여, 증착 동작은 플라즈마를 형성하기 위하여 플라즈마 챔버(302) 내로 실란 및 아르곤을 흐르게 하는 단계를 수반할 수 있다. 이온 빔(320)은, 캐비티를 SiO2로 충전하기 위한 증착 동작에서 가스 소스(324)가 산소를 기판(104)에 제공하는 동안 기판(104)으로 보내질 수 있다. 에칭 동작에서, CH3F와 같은 가스가 플라즈마 챔버(302)에 제공될 수 있으며, 여기에서 CH3F는 캐비티(106)의 목표 부분들에 충돌하는 에칭 이온 빔을 형성하기 위하여 사용될 수 있다. 상이한 동작들에서 사용되는 종들 사이의 임의의 교차-오염을 제거하기 위하여 주어진 증착 동작과 주어진 에칭 동작 사이에 정화(purge) 동작이 수행될 수 있다.
다양한 실시예들에 있어서, 시스템(300)은 캐비티를 충전하는 동안 충전 재료의 동적 프로파일 제어를 제공하기 위한 컴포넌트들을 포함할 수 있다. 일 예에 있어서, 도 3a에 추가로 도시된 바와 같이, 시스템(300)은 시스템(300)의 다양한 컴포넌트들을 제어하기 위하여 사용되는 제어 시스템(340)을 포함할 수 있다. 제어 시스템(340)은 증착 파라미터들뿐만 아니라 에칭 파라미터들의 세트를 제어하기 위한 제어기(340A)를 포함할 수 있다. 제어 시스템(340)은 명령어들을 포함하는 적어도 하나의 컴퓨터-판독가능 저장 매체와 같은 매체(340B)를 더 포함할 수 있으며, 여기에서 명령어들은 실행될 때 제어기(340A)가 특정 동작들을 수행하게끔 한다. 이러한 동작들 중에서도 특히, 증착 노출 동안 이온 빔의 비-제로 입사각을 조정하기 위한 제 1 제어 신호를 전송하는 동작뿐만 아니라, 플라즈마 챔버 내로 제공되는 응축 종의 가스 흐름을 조정하기 위한 제 2 제어 신호를 전송하는 동작이 포함된다. 다른 동작들 중에서도 특히 이러한 동작을 제어하는 것은 주어진 캐비티 내에 충전 재료의 고유하게 조정된 프로파일을 제공하기 위한 능력을 시스템(300)에 제공한다.
상이한 실시예들에 있어서, 비-제로 입사각을 조정하기 위하여 사용되는 제 1 제어 신호를 전송하는 동작은 플라즈마 챔버(302) 내의 플라즈마의 파워를 조정하기 위한 조정 신호를 RF 파워 소스(308)로 전송하는 동작을 수반할 수 있다. 공지된 플라즈마 시스템들에 있어서, 플라즈마 파워를 조정하는 동작은 추출 개구에서 형성되는 플라즈마의 메니스커스(meniscus)의 형상을 조정할 수 있으며, 그에 따라서 플라즈마로부터 이온들의 추출 각도를 조정할 수 있어서 캐비티 상에 입사되는 이온 빔의 비-제로 입사각의 변화를 야기할 수 있다. 이상에서 언급된 바와 같이, 충전 프로세스가 진행함에 따라 수선에 대하여 입사각을 감소시키는 것이 유용할 수 있다. 따라서, 제어 시스템(340)은, 캐비티 내의 충전 재료의 양이 증가함에 따라 입사각을 조정하기 위하여 증착 노출 동안 플라즈마 파워를 주기적으로 또는 연속적으로 조정하기 위하여 이용될 수 있다. 이는, 예를 들어, 핀치-오프 없이 캐비티의 적절한 충전을 보장하기 위하여 충전 재료의 전개 프로파일의 최적의 조정을 가능하게 할 수 있다.
상이한 실시예들에 있어서, 비-제로 입사각을 조정하기 위하여 사용되는 제 1 제어 신호를 전송하는 동작은 Z-축에 평행한 방향을 따라서 기판(104)과 추출 어셈블리(316) 사이의 간격을 조정하기 위한 이동 신호를 전송하는 동작을 수반할 수 있다. 이러한 간격을 조정하는 것은 또한 플라즈마 챔버(302)로부터 추출되는 이온 빔의 비-제로 입사각에 영향을 줄 수 있으며, 따라서 충전 동안 이온 빔의 입사각을 동적으로 변화시키기 위하여 사용될 수 있다.
플라즈마 챔버(302) 내로의 가스 흐름을 조정하기 위한 제어 신호를 전송하는 동작은, 예를 들어, SiO2로 캐비티를 충전하는 동안 실란 흐름을 조정하기 위하여 사용될 수 있다. 이러한 실란 흐름의 조정은 충전 프로세스 동안 증착 대 에칭의 비율을 조정하기 위하여 사용될 수 있으며, 따라서 충전 재료의 결과적인 프로파일에 영향을 줄 수 있다.
도 4는 본 개시의 실시예들에 따른 예시적인 프로세스 흐름(400)을 도시한다. 블록(402)에서, 플라즈마 챔버 내에 플라즈마가 생성된다. 일부 실시예들에 있어서, 플라즈마는 응축 종뿐만 아니라 비활성 가스 종을 포함할 수 있다.
블록(404)에서, 플라즈마로부터 응축 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판 내의 캐비티로 보내는 동작이 수행된다. 특히, 이온들은 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 보내질 수 있다.
블록(406)에서, 응축 종을 사용하여 캐비티 내에 충전 재료를 증착하는 동작이 수행된다. 충전 재료는 제 1 레이트로 캐비티의 하부 표면 상에, 그리고 제 1 레이트보다 더 작은 제 2 레이트로 캐비티의 측벽의 상부 부분 상에 축적될 수 있다. 이러한 프로파일은, 예를 들어, 핀치 오프 없이 캐비티를 충전하는 것을 용이하게 한다.
도 5는 본 개시의 실시예들에 따른 예시적인 프로세스 흐름(500)을 도시한다. 블록(502)에서, 플라즈마 챔버 내에 플라즈마가 생성된다. 블록(504)에서, 플라즈마로부터 응축 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판 내의 캐비티로 보내는 동작이 수행되며, 여기에서 캐비티는 하부 표면 및 측벽을 갖는다.
블록(506)에서, 응축 종을 사용하여 캐비티 내에 충전 재료를 증착하는 동작이 수행된다. 일부 실시예들에 있어서, 응축 종은 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 보내지는 이온 빔 내에 제공될 수 있다.
블록(508)에서, 선택적 에칭이 수행된다. 선택적 에칭은, 기판의 평면에 대한 수선에 대하여 비-제로 선택 입사각으로 플라즈마 챔버로부터 캐비티로 에칭제 이온 빔을 보내는 단계를 수반할 수 있다. 따라서 증착 동작 동안 캐비티의 측벽의 상부 부분 상에 증착된 충전 재료는 캐비티의 다른 영역들에 증착된 충전 재료에 비하여 선택적으로 제거될 수 있다.
정리하면, 본 실시예들은, 활성 디바이스 영역의 손상을 방지하는 더 양호한 능력을 제공하는 것을 포함하여 트렌치들 또는 다른 캐비티들을 충전하기 위한 공지된 기술들을 뛰어 넘는 이점들을 제공한다. 예를 들어, 이온들을 수선에 대하여 비-제로 입사각으로 보냄으로써, 특히 트렌치를 충전하는 초기 단계에서, 민감한 디바이스 컴포넌트들이 위치되어 있을 수 있는 트렌치의 하단에 이온들이 충돌하는 것이 차단될 수 있다. 이에 더하여, 본 개시의 실시예들은 고 종횡비를 갖는 트렌치들 내에서를 포함하여 공극 형성을 회피하기 위한 더 양호한 능력을 제공한다.
본 개시의 특정 실시예들이 본원에서 설명되었지만, 본 개시가 당업계에서 허용할 그리고 명세서가 유사하게 판독될 수 있는 바와 같이 광범위한 범위이기 때문에 본 개시는 이에 한정되지 않는다. 따라서, 이상의 설명이 제한적인 것으로 해석되지 않아야 한다. 오히려, 이상의 설명은 단순히 특정 실시예들의 예증들일 뿐이다. 당업자들은 본원에 첨부된 청구항들의 사상 및 범위 내의 다른 수정예들을 구상할 것이다.

Claims (15)

  1. 방법으로서,
    플라즈마 챔버 내에 플라즈마를 생성하는 단계;
    상기 플라즈마로부터 응축(condensing) 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판의 평면에 대한 수선에 대하여 비-제로(non-zero) 입사각으로 상기 기판 내의 캐비티(cavity)로 보내는 단계; 및
    상기 응축 종을 사용하여 상기 캐비티 내에 충전 재료를 증착하는 단계로서, 상기 증착하는 단계는 상기 이온들을 보내는 단계와 동시에 일어나는, 단계를 포함하며,
    상기 충전 재료는 제 1 레이트(rate)로 상기 캐비티의 하부 표면 상에 축적되고, 상기 충전 재료는 상기 제 1 레이트보다 더 작은 제 2 레이트로 상기 캐비티의 측벽의 상부 부분 상에 축적되는, 방법.
  2. 청구항 1에 있어서,
    상기 이온들을 보내는 단계는 세장형 개구를 갖는 추출 플레이트를 통해 상기 이온들을 추출하는 단계를 포함하는, 방법.
  3. 청구항 2에 있어서,
    상기 이온들을 보내는 단계는,
    상기 세장형 개구에 인접하여 상기 플라즈마 챔버 내에 빔 차단기를 제공하는 단계;
    상기 개구의 제 1 부분을 통해 제 1 이온 빔으로서 상기 이온들의 제 1 부분을 추출하는 단계로서, 상기 제 1 부분은 상기 수선에 대하여 제 1 비-제로 입사각을 형성하는, 단계; 및
    상기 세장형 개구의 제 2 부분을 통해 제 2 이온 빔으로서 상기 이온들의 제 2 부분을 추출하는 단계로서, 상기 제 2 부분은 상기 수선에 대하여 제 2 비-제로 입사각을 형성하며, 상기 수선은 상기 제 1 비-제로 입사각 및 제 2 비-제로 입사각을 양분하는, 단계를 더 포함하는, 방법.
  4. 청구항 1에 있어서,
    상기 방법은, 상기 플라즈마 챔버를 가로지르지 않고 상기 기판에 반응성 종을 제공하는 단계로서, 상기 반응성 종은 상기 충전 재료의 일 부분을 형성하는, 단계를 더 포함하는, 방법.
  5. 청구항 1에 있어서,
    상기 충전 재료는 적어도 상기 충전 재료의 최하부 레벨이 상기 캐비티의 상단과 같은 높이가 될 때까지 비-요입(non-reentrant) 프로파일을 포함하는, 방법.
  6. 청구항 1에 있어서,
    상기 비-제로 입사각은 30도 이하인, 방법.
  7. 청구항 1에 있어서,
    상기 방법은, 상기 이온들을 보내는 단계 동안 상기 비-제로 입사각의 크기를 감소시키는 단계를 더 포함하는, 방법.
  8. 청구항 7에 있어서,
    상기 크기를 감소시키는 단계는 상기 플라즈마 챔버로부터 상기 이온들을 추출하기 위해 사용되는 추출 플레이트와 기판 사이의 간극을 증가시키는 단계를 포함하는, 방법.
  9. 청구항 1에 있어서,
    상기 응축 종은 상기 플라즈마 챔버 내로 보내지는 전구체 가스로부터 형성되며,
    상기 방법은, 상기 증착하는 단계 동안 제 1 인스턴스(instance)에 있는 동안에 상기 전구체 가스를 제 1 레이트로 상기 플라즈마 챔버 내로 흐르게 하는 단계, 및 상기 증착하는 단계 동안 상기 제 1 인스턴스 이후의 제 2 인스턴스에서 상기 전구체 가스를 상기 제 1 레이트보다 더 작은 제 2 레이트로 상기 플라즈마 챔버 내로 흐르게 하는 단계를 더 포함하는, 방법.
  10. 청구항 1에 있어서,
    상기 기판은 상기 충전 재료와는 상이한 제 2 재료를 포함하며,
    상기 방법은, 상기 충전 재료를 증착하는 단계 이후에 상기 충전 재료의 선택적 에칭을 수행하는 단계로서, 상기 충전 재료의 일 부분이 상기 제 2 재료에 비하여 선택적으로 제거되는, 단계를 더 포함하는, 방법.
  11. 장치로서,
    플라즈마 챔버;
    상기 플라즈마 챔버에 각기 비활성 가스 및 응축 종을 제공하기 위한 제 1 가스 소스 및 제 2 가스 소스;
    상기 비활성 가스로부터 얻어지는 제 1 이온들 및 상기 응축 종으로부터 얻어지는 제 2 이온들을 포함하는 플라즈마를 상기 플라즈마 챔버 내에 생성하기 위한 플라즈마 생성기;
    상기 플라즈마로부터 상기 제 1 이온들 및 상기 제 2 이온들의 이온 빔을 추출하고, 증착 노출에서 상기 이온 빔을 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 상기 기판 내의 캐비티로 보내기 위한 추출 어셈블리;
    증착 파라미터들의 세트를 제어하기 위한 제어기; 및
    명령어들을 포함하는 적어도 하나의 컴퓨터-판독가능 저장 매체로서, 상기 명령어들은, 실행될 때, 상기 제어기로 하여금:
    상기 증착 노출 동안 상기 비-제로 입사각을 조정하기 위한 제 1 제어 신호를 전송하는 동작; 및
    상기 플라즈마 챔버 내로의 상기 응축 종의 가스 흐름을 조정하기 위한 제 2 제어 신호를 전송하는 동작 중 적어도 하나를 수행하게끔 하는, 상기 적어도 하나의 컴퓨터-판독가능 저장 매체를 포함하는, 장치.
  12. 청구항 11에 있어서,
    상기 장치는, 상기 플라즈마 챔버를 가로지르지 않고 상기 기판에 반응성 가스 종을 제공하기 위한 반응성 가스 어셈블리를 더 포함하는, 장치.
  13. 청구항 11에 있어서,
    상기 추출 어셈블리는,
    세장형 추출 개구를 갖는 추출 플레이트; 및
    상기 세장형 추출 개구에 인접하여 배치되는 빔 차단기로서, 상기 빔 차단기 및 세장형 추출 개구는 제 1 리본 빔으로서 상기 이온 빔을 추출하고 및 제 2 리본 빔을 추출하도록 배열되며, 상기 제 1 리본 빔 및 상기 제 2 리본 빔은 각기 상기 수선에 대하여 제 1 비-제로 각도 및 제 2 비-제로 각도를 획정(define)하는, 상기 빔 차단기를 포함하는, 장치.
  14. 방법으로서,
    플라즈마 챔버 내에 플라즈마를 생성하는 단계;
    상기 플라즈마로부터 응축 종 및 비활성 가스 종 중 적어도 하나를 포함하는 이온들을 기판 내의 캐비티로 보내는 단계로서, 상기 캐비티는 하부 표면 및 측벽을 포함하는, 단계;
    상기 응축 종을 사용하여 상기 캐비티 내에 충전 재료를 증착하는 단계; 및
    상기 기판의 평면에 대한 수선에 대하여 비-제로 선택 입사각으로 상기 플라즈마 챔버로부터 상기 캐비티로 에칭제 이온 빔을 보내는 단계를 포함하는 선택적 에칭을 수행하는 단계로서, 상기 측벽의 상부 부분 상에 증착된 충전 재료는 상기 캐비티의 다른 영역들에 증착된 충전 재료에 비하여 선택적으로 제거되는, 단계를 포함하는, 방법.
  15. 청구항 14에 있어서,
    상기 이온들은 상기 기판의 평면에 대한 상기 수선에 대하여 제 2 비-제로 입사각을 포함하는, 방법.
KR1020187018409A 2015-12-08 2016-11-30 각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들 KR102639549B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/962,642 US9997351B2 (en) 2015-12-08 2015-12-08 Apparatus and techniques for filling a cavity using angled ion beam
US14/962,642 2015-12-08
PCT/US2016/064169 WO2017100053A1 (en) 2015-12-08 2016-11-30 Apparatus and techniques for filling a cavity using angled ion beam

Publications (2)

Publication Number Publication Date
KR20180082599A true KR20180082599A (ko) 2018-07-18
KR102639549B1 KR102639549B1 (ko) 2024-02-22

Family

ID=58798561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018409A KR102639549B1 (ko) 2015-12-08 2016-11-30 각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들

Country Status (6)

Country Link
US (1) US9997351B2 (ko)
JP (2) JP7098522B2 (ko)
KR (1) KR102639549B1 (ko)
CN (1) CN108369924B (ko)
TW (1) TWI725071B (ko)
WO (1) WO2017100053A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
US10629437B2 (en) * 2018-05-09 2020-04-21 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random-access device using angled ions
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置
US11615966B2 (en) 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11942361B2 (en) * 2021-06-15 2024-03-26 Applied Materials, Inc. Semiconductor device cavity formation using directional deposition
US11862458B2 (en) 2021-09-08 2024-01-02 Applied Materials, Inc. Directional selective deposition
WO2024129962A1 (en) * 2022-12-15 2024-06-20 Lam Research Corporation Low k dielectric gapfill

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794512A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 配線形成方法及び装置
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20140272179A1 (en) * 2013-03-13 2014-09-18 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for energetic neutral beam processing
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US20150093907A1 (en) * 2013-10-02 2015-04-02 Ellie Yieh Method and system for three-dimensional (3d) structure fill

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149957A (ja) * 1987-12-07 1989-06-13 Hitachi Ltd 薄膜形成装置および薄膜形成方法
JP3031079B2 (ja) * 1992-09-21 2000-04-10 三菱電機株式会社 配線膜形成装置
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
JP2001338896A (ja) * 2000-05-30 2001-12-07 Ebara Corp 基板の成膜・埋込方法及び装置
JP5019676B2 (ja) 2001-05-28 2012-09-05 アプライド マテリアルズ インコーポレイテッド Ｈｄｐｃｖｄ処理によるトレンチ充填
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
TWI223385B (en) 2003-09-04 2004-11-01 Nanya Technology Corp Trench device structure with single side buried strap and method for fabricating the same
US7344896B2 (en) 2004-07-26 2008-03-18 Infineon Technologies Ag Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US20060042752A1 (en) 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9190248B2 (en) * 2013-09-07 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Dynamic electrode plasma system
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794512A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 配線形成方法及び装置
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US20140272179A1 (en) * 2013-03-13 2014-09-18 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for energetic neutral beam processing
US20150093907A1 (en) * 2013-10-02 2015-04-02 Ellie Yieh Method and system for three-dimensional (3d) structure fill

Also Published As

Publication number Publication date
CN108369924A (zh) 2018-08-03
CN108369924B (zh) 2022-08-02
JP2022141680A (ja) 2022-09-29
TWI725071B (zh) 2021-04-21
US20170162384A1 (en) 2017-06-08
US9997351B2 (en) 2018-06-12
JP7425835B2 (ja) 2024-01-31
TW201724205A (zh) 2017-07-01
JP7098522B2 (ja) 2022-07-11
WO2017100053A1 (en) 2017-06-15
KR102639549B1 (ko) 2024-02-22
JP2019501489A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
KR102639549B1 (ko) 각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들
US9570317B2 (en) Microelectronic method for etching a layer
CN107735851B (zh) 在先进图案化工艺中用于间隔物沉积与选择性移除的设备与方法
US7829465B2 (en) Method for plasma etching of positively sloped structures
US9287123B2 (en) Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
TWI476862B (zh) 利用氣體團簇離子束成長製程形成渠溝隔離之方法
US9666414B2 (en) Process chamber for etching low k and other dielectric films
US10685865B2 (en) Method and device for power rail in a fin type field effect transistor
WO2018110150A1 (ja) 成膜装置及び成膜方法
TW201715069A (zh) 用以選擇性地將碳層沉積在基底上的設備與方法
Watanabe et al. Reduction of microtrenching and island formation in oxide plasma etching by employing electron beam charge neutralization
US20070232070A1 (en) Method and device for depositing a protective layer during an etching procedure
US20200090909A1 (en) Filling a cavity in a substrate using sputtering and deposition
US20080318419A1 (en) Charge dissipation of cavities
CN101989576A (zh) 半导体器件的制作方法
TWI747931B (zh) 成膜方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
US11987879B2 (en) High aspect ratio taper improvement using directional deposition
JP2822945B2 (ja) ドライエッチング装置及びドライエッチング方法
Lai et al. Plasma etching of positively sloped silicon structures
Shaw et al. Reduction of microtrenching and island formation in oxide plasma etching by employing electron beam charge neutralization

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant