JP2022021334A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022021334A
JP2022021334A JP2021119384A JP2021119384A JP2022021334A JP 2022021334 A JP2022021334 A JP 2022021334A JP 2021119384 A JP2021119384 A JP 2021119384A JP 2021119384 A JP2021119384 A JP 2021119384A JP 2022021334 A JP2022021334 A JP 2022021334A
Authority
JP
Japan
Prior art keywords
layer
source
spacer layer
dummy
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021119384A
Other languages
English (en)
Inventor
家豪 張
Chia-Hao Chang
麟▲ゆー▼ ▲黄▼
Lin-Yu Huang
聖▲つぉん▼ 王
Sheng-Tsung Wang
正吉 莊
Cheng-Chi Chuang
佑明 林
You Ming Lin
志豪 王
Chih-Hao Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022021334A publication Critical patent/JP2022021334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2022021334000001
【課題】ゲート構造とソース／ドレイン接点との間の寄生容量が装置の効率に影響を及ぼす。
【解決手段】半導体装置は、チャネル領域１０及びチャネル領域に隣接するソース／ドレイン領域２０を含むアクティブ領域２０４と、アクティブ領域のチャネル領域に位置するゲート構造２３２と、ソース／ドレイン領域に位置するソース／ドレイン接点２３６と、ゲート構造に位置し、かつ、ゲート構造に隣接する下側部分２２６Ｌ及びゲート２３０から離れる上側部分２２６Ｕを含む第１セルフアライメント接点構造２２６と、ゲート構造とソース／ドレイン接点との間に位置するエアギャップ２３９と、を備える。第１セルフアライメント接点構造の上側部分の第１方向に沿った第１幅は、下側部分の第１方向に沿った第２幅よりも大きく、エアギャップは、上側部分の下に位置する。
【選択図】図２８Ａ

Description

本発明の実施例は半導体装置及びその製造方法に関し、より特にソース／ドレイン接点と隣接するゲート構造との間にエアギャップを形成する方法に関する。
半導体産業は急速に成長している。半導体材料と設計の技術進展により、各世代の集積回路は前世代より小さくかつより複雑な回路を有する。集積回路の進化において、機能密度（例えば単位チップ面積のインターコネクタ装置の数）は一般的に幾何学的寸法（例えば採用された製造プロセスにより生成された最小部材又は線路）に伴って縮小して増加する。サイズ縮小のプロセスは一般的に生産能力を増加させかつ関連コストを低減することに役立つ。しかし、これらの進展は、半導体装置の製造の複雑さにもつながる。
例えば、集積回路技術のより小さい技術ノードへの進展に伴い、マルチゲート装置を導入してゲート－チャネル結合を増加させ、オフ状態電流を減少させ、かつ短チャネル効果を減少させてゲート制御を改善する。マルチゲート装置とは一般的にゲート構造又はその一部がチャネル領域の複数側に位置する装置を指す。フィン状電界効果トランジスタと全巻線型ゲートトランジスタ（非平面トランジスタとも呼ばれる）はマルチゲート装置の例であり、それはますます普及しかつ高効率及び低リーク電流の応用の有力な候補である。 フィン型電界効果トランジスタは隆起したチャネル領域を有し、ゲートはチャネル領域の複数側を被覆する。例えば、ゲートは基板から延伸した半導体材料のフィンの頂部と側壁を被覆する。全巻線型ゲートトランジスタのゲート構造はチャネル領域の周囲に一部又は完全に延伸することができ、チャネル領域の両側又は複数側に接触する。ナノワイヤ、ナノシート、他のナノ構造、及び／又は他の適切な構造から全巻線型ゲートトランジスタのチャネル領域を形成することができる。
マルチゲート装置のゲート構造とソース／ドレイン接点との間の誘電体層がますます薄くなるに連れて、ゲート構造とソース／ドレイン接点との間の寄生容量が装置の効率に影響を及ぼす。寄生容量を低減する対策が種々提案されている。いくつかの措置はゲート構造の周囲の誘電体構造を劣化させ、プロセス許容範囲を減少させる。従来のマルチゲート装置及び方法は一般的に所期の目的に適用されるが、全ての方面の需要に合致することができない。
一実施例において、半導体装置を提供する。半導体装置は、チャネル領域及びチャネル領域に隣接するソース／ドレイン領域を含むアクティブ領域と、アクティブ領域のチャネル領域に位置するゲート構造と、ソース／ドレイン領域に位置するソース／ドレイン接点と、ゲート構造に位置し、かつゲート構造に隣接する下側部分及びゲート構造から離れる上側部分を含む誘電体構造と、ゲート構造とソース／ドレイン接点との間に位置するエアギャップと、を備え、誘電体構造の上側部分の第１方向に沿った第１幅は、誘電体構造の下側部分の第１方向に沿った第２幅よりも大きく、エアギャップは、誘電体構造の上側部分の下に位置する。
別実施例において、半導体装置を提供する。半導体装置は、ゲート構造と、ゲート構造の側壁に沿って延在する第１ゲートスペーサ層と、ゲート構造に隣接するソース／ドレイン構造と、ソース／ドレイン構造に位置する封止層と、ゲート構造に位置し、かつゲート構造に隣接する下側部分及びゲート構造から離れる上側部分を含む誘電体構造と、誘電体構造の上側部分の下に位置するエアギャップと、を備える。誘電体構造の上側部分の第１方向に沿った第１幅は、誘電体構造の下側部分の第１方向に沿った第２幅よりも大きい。エアギャップは、第１方向に沿って封止層と第１ゲートスペーサ層との間に位置する。
別実施例において、半導体装置の形成方法を提供する。方法は、ワークを受信し、かつワークがアクティブ領域を含み、アクティブ領域がチャネル領域及びチャネル領域に隣接するソース／ドレイン構造を含むことと、ダミーゲートスタックを形成し、チャネル領域に堆積することと、ダミーゲートスタックとソース／ドレイン構造上に第１ダミースペーサ層を形成することと、第１ダミースペーサ層及びソース／ドレイン構造上に第２ダミースペーサ層を形成することと、第２ダミースペーサ層を凹ませて第１ダミースペーサ層の上面表面を露出させ、第２ダミースペーサ層が第１ダミースペーサ層を覆う側壁を維持することと、第１ダミースペーサ層と第２ダミースペーサ層上にエッチング停止層を堆積することと、エッチング停止層上に層間誘電体層を堆積することと、ダミーゲートスタックをゲート構造に置換することと、ゲート構造、第１ダミースペーサ層、第２ダミースペーサ層、エッチングストップ層を凹ませることによりセルフアライメント接点開口を形成することと、誘電体構造をセルフアライメント接点開口に形成することと、接点構造を形成してエッチングストップ層、層間誘電体層、及び第１ダミースペーサ層を延伸して貫通し、ソース／ドレイン構造に接触することと、層間誘電体層とエッチングストップ層を選択的に凹ませ、誘電体構造と接点構造を実質的にエッチングせず、接点構造に隣接する開口を形成しかつ第２ダミースペーサ層の一部を露出させることと、第２ダミースペーサ層を選択的に除去してエアギャップを形成することと、を含む。
本発明の複数の実施例において、半導体装置を製造する方法のフローチャートである。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、図１のワークピースの部分断面図と上面図である。 本発明の複数の実施例において、半導体装置を製造する別の方法のフローチャートである。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の複数実施例において、図１８のワークの部分断面図と上面図である。 本発明の実施例において、ソース／ドレイン接点貫通孔を形成した後の半導体装置の部分断面図と上面図である。 本発明の実施例において、ソース／ドレイン接点貫通孔を形成した後の半導体装置の部分断面図と上面図である。 本発明の実施例において、ソース／ドレイン接点貫通孔を形成した後の半導体装置の部分断面図と上面図である。 なお、符号は以下のように説明する。 Ｈ１：第１高さ Ｈ２：第２高さ Ｈ３：第３高さ Ｈ４：第４高さ Ｈ５：第５高さ Ｉ－Ｉ’、ＩＩ－ＩＩ’：断面 Ｗ１：第１幅 Ｗ２：第２幅 １０チャネル領域 ２０ソース／ドレイン領域 １００、３００：方法 １０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８、１２０、１２２、１２４、１２６、１２８、３０２、３０４、３０６、３０８、３１０、３１２、３１４、３１６、３１８、３２０、３２２、３２４、３２６、３２８：ステップ ２００：ワーク ２０２：基板 ２０４：アクティブ領域 ２０６：ダミーゲートスタック ２０８：ダミーゲート ２１０：ハードマスク ２１２：第１スペーサ層 ２１２’：薄化された第１スペーサ層 ２１４：第２スペーサ層 ２１６：ソース／ドレイン構造 ２１８：第１ダミースペーサ層 ２１９：第３ダミースペーサ層 ２２０：第２ダミースペーサ層 ２２２：第１エッチングストップ層 ２２４：第１層間誘電体層 ２２４’：凹んだ第１層間誘電体層 ２２６：第１セルフアライメント接点構造 ２２６Ｌ：下側部分 ２２６Ｕ：上側部分 ２２８：ゲート誘電体層 ２３０：ゲート ２３２：ゲート構造 ２３４：シリサイド構造 ２３６：ソース／ドレイン接点 ２３７：開口 ２３８、２３９：エアギャップ ２４０：封止層 ２４１：沈下 ２４２：ライナー層 ２４４：孔 ２４６：第２エッチングストップ層 ２４８：第２層間停止層 ２５０：ソース／ドレイン接点貫通孔 ２５０－１：第１ソース／ドレイン接点貫通孔 ２５０－２：第２ソース／ドレイン接点貫通孔 ２５０－３：第３ソース／ドレイン接点貫通孔 ２５２：第２セルフアライメント接点構造
以下の詳細な説明は図面を参照しながら説明することができ、それにより本発明の各態様を理解する。注意すべきなのは、様々な構造は目的を説明するだけで比例に応じて描画せず、例えば本業の常態に示すとおりである。実際に説明するために、様々な構造の寸法を任意に増加させるか又は減少させることができる。
下記の内容が提供する異なる実施例又は例は本発明実施例の異なる構造を実施することができる。特定の部材と配列の実施例は本開示を簡略化するために本発明を限定するものではない。例えば、第１部材を第２部材に形成することは両者が直接接触することを含むか、又は両者の間に他の追加部材を介して直接接触しないことを含む。
また、本発明の様々な実施例は同じ符号を繰り返して使用して簡潔にすることができるが、様々実施例及び／又は設置において同じ符号を有する素子は必然的に同じ対応関係を有するものではない。また、本発明の実施例の構造は、他の構造に形成され、他の構造に接続され、及び／又は他の構造に結合され、構造は他の構造に直接接触することができ、又は構造及び他の構造の間に追加構造（即ち構造が他の構造に接触しない）を形成することができる。また、空間的な相対的な用語は“下方”、“その下”、“下側”、“上方”、“上側”、又は類似用語のようにある素子と他の素子との図示における相対関係を簡略化して説明するために用いられる。空間的な用語は他の方向で使用される素子に延伸することができ、図示方向に限定されるものではない。装置は９０°又は他の角度で回転することができ、したがって、方向性用語は図示における方向のみを説明するために用いられる。また、数値又は数値範囲の記述に“約”、“近似”、又は類似用語がある場合、特に説明しない限りそれは前記数値の＋／－１０％を含む。例えば、用語“約５ｎｍ”に含まれるサイズ範囲は４．５ｎｍ～５．５ｎｍである。
本発明の実施例は一般的に半導体装置とその製造方法に関し、より特にソース／ドレイン接点と隣接するゲート構造との間にエアギャップを形成する方法に関する。マルチゲート技術がより小さい技術ノードに進むにつれて、アクティブ領域の間隔を減少させることはゲート構造と隣接するソース／ドレイン接点との間に利用可能な材料を明らかに制限する。寄生容量を低減するか又は最小化するために、低い誘電率の絶縁又は誘電材料（例えば低誘電率誘電体層及び／又はガス）を半導体装置における複数種の導電構造の間に統合することができ、例えばエアギャップ形成する。いくつかの例において、ゲート構造とゲートスペーサ層上のセルフアライメント接点誘電体構造又はキャップ層に侵入することができ、それにより低誘電率の誘電体構造又はエアギャップ形成する。しかしながら自己セルフアライメント接点誘電体構造又はキャップ層に侵入する場合、ソース／ドレイン接点の開口に用いられるエッチングプロセスを形成する時にゲート構造とゲートスペーサ層の保護が小さくなる。
本発明の実施例は機能ゲート構造とソース／ドレイン接点との間にエアギャップを形成する方法を提供し、垂直開口を形成せず、ゲート構造とゲートスペーサ層上のセルフアライメント接点誘電体構造又はキャップ層を貫通する。本発明の一例のプロセスにおいて、第１ダミースペーサ層と第２ダミースペーサ層はダミーゲートスタックとソース／ドレイン構造に形成することができる。第２ダミースペーサ層の頂面部分をエッチバックした後、エッチングエッチングストップ層と層間絶縁層を第１ダミースペーサ層と第２ダミースペーサ層に堆積することができる。ダミーゲートスタックを除去しかつ機能ゲート構造を置換することができる。次に、自己セルフアライメント接点誘電体構造又はキャップ層をゲート構造、第１ダミースペーサ層、及び第２ダミースペーサ層上に形成する。ソース／ドレイン接点はソース／ドレイン構造上のエッチングストップ層と層間絶縁層を貫通する。ソース／ドレイン接点とセルフアライメント接点誘電体構造をエッチングマスクとして採用し、かつソース／ドレイン接点の末端に隣接する層間絶縁層の一部を凹ませエッチングストップ層の側壁を露出させる。次に横方向開口を形成しエッチングストップ層の露出側壁を貫通して、第２ダミー層を露出させる。次に自己セルフアライメント接点誘電体構造の下の第２ダミー層を横方向に除去することにより、エアギャップ形成する。次に封止層を堆積してエアギャップを密封する。封止層の構成材料がその後に自己セルフアライメント接点誘電体構造（又はキャップ層）に堆積された層間絶縁層の構成材料と異なり、後続の層間絶縁層を選択的に除去して溝状のソース／ドレイン接点貫通孔を形成することができる。横方向に第２ダミースペーサ層を除去することによりエアギャップを形成し、自己セルフアライメント接点誘電体層（又はキャップ層）はエッチングストップ層と第１ダミースペーサ層に位置するように維持し、アライメントしないソース／ドレイン接点の貫通孔に対する影響を回避することができる。
本発明の様々実施例は図面を合わせて詳細に説明する。図１は半導体装置をワーク２００上に形成する方法１００のフローチャートを示し、それは図１に図示されていないが図２Ａ～１７に示される。図１８は半導体装置をワーク２００上に形成する方法３００のフローチャートを示し、それは図１８に図示されていないが図１９Ａ～図３４に示される。方法１００及び３００は本発明の実施例を限定するものではなく例示的なものに過ぎず、請求項は実際に記載されていない。方法１００又は方法３００の前、中、又はその後に追加のステップを提供することができ、かつ方法の追加実施例は一部の前記ステップを置換し、省略し、又は置換することができる。方法１００は図２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂ、５Ａ、５Ｂ、６Ａ、６Ｂ、７Ａ、７Ｂ、８Ａ、８Ｂ、９Ａ、９Ｂ、１０Ａ、１０Ｂ、１１Ａ、１１Ｂ、１２Ａ、１２Ｂ、１３Ａ、１３Ｂ、及び１４～１７を組み合わせて以下のように説明し、かつこれらの図面はそれぞれワーク２００の方法１００の様々なステップ時の一部断面図又は上面図を示す。方法３００は図１９Ａ、１９Ｂ、２０Ａ、２０Ｂ、２１Ａ、２１Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ、２４Ａ、２４Ｂ、２５Ａ、２５Ｂ、２６Ａ、２６Ｂ、２７Ａ、２７Ｂ、２８Ａ、２８Ｂ、２９Ａ、２９Ｂ、３０Ａ、３０Ｂ、及び３１～３４を組み合わせて説明し、かつこれらの図面はそれぞれワーク２００の方法３００の様々なステップ時の一部断面図又は上面図を示す。ワーク２００は集積回路又はその一部を処理する時に製造された中間装置であってもよく、それはスタティックランダムアクセスメモリ及び／又は他のロジック回路、受動部材（例えば抵抗、コンデンサ、又はインダクタンス）、能動部材（例えばｐ型電界効果トランジスタ、ｎ型電界効果トランジスタ、フィン状電界効果トランジスタ、金属酸化物半導体電界効果トランジスタ、相補型金属酸化物半導体トランジスタ、バイポーラトランジスタ、高電圧トランジスタ、高周波トランジスタ、及び／又は他のメモリセル）を含むことができる。本発明の実施例は任意の特定の装置又は装置領域、又は任意の特定の装置に限定されない。例えば、図示されたワーク２００は三次元フィン状電界効果トランジスタ装置を含み、本発明の実施例は全巻き式ゲート装置を製造することができる。ワーク２００に製造された半導体装置に追加の構造を追加することができ、かつワーク２００上に製造された半導体装置の他実施例は置換、調整、又はいくつかの下記構造を省略することができる。本発明に記載のプロセス結果はワーク２００により半導体装置が形成され、ワーク２００は内容の需要に伴って半導体装置と見なす。
本発明の様々実施例を容易に説明するために、図２～１３はそれぞれ末尾がＡである図面と末尾がＢである図面を含む。末尾がＡである図面は図２Ａ～１３Ａに示すようにワーク２００が断面Ｉ－Ｉ’に沿った部分断面図であり、それはアクティブ領域２０４を貫通するＸ方向に沿って延伸する。末尾がＢである図面は図２Ｂ～１３Ｂに示すとおりであり、ワーク２００の断面ＩＩ－ＩＩ’に沿った部分断面図であり、それはＸ方向に沿って延伸するがアクティブ領域２０４を通過しない。同じ番号を共用するが末尾の異なる図面は、一緒に特定の番号の図面と見なすことができる。例えば、図９Ａ及び９Ｂは一緒に図９と見なすことができる。
図１、２Ａ、及び図２Ｂに示すように、方法１００のステップ１０２はワーク２００を受け取る。ワーク２００はダミーゲートスタック２０６をアクティブ領域２０４のチャネル領域１０に位置し、第１スペーサ層２１２がダミーゲートスタック２０６に位置し、第２スペーサ層２１４が第１スペーサ層２１２に位置し、ソース／ドレイン構造２１６がアクティブ領域２０４のソース／ドレイン領域２０に位置する。ワーク２００はアクティブ領域２０４（又はフィン領域）を有し、基板２０２に接続され、基板２０２から隆起している。アクティブ領域２０４はマルチゲート装置の一つ以上のチャネル領域を含むことができる。例えば、アクティブ領域２０４はフィン状電界効果トランジスタのフィン状構造であってもよく、又は全周回式ゲートトランジスタの交錯エピタキシャル層の積層であってもよい。アクティブ領域２０４はチャネル領域１０、及びチャネル領域１０に隣接するソース／ドレイン領域２０を含む。チャネル領域１０は二つソース／ドレイン領域２０の間に位置することができる。ワーク２００はダミーゲートスタック２０６を含み、それはダミーゲート２０８とハードマスク２１０を有する。第１ゲートスペーサ例えば第１スペーサ層２１２はダミーゲートスタック２０６の側壁に位置し、第２ゲートスペーサ、例えば第２スペーサ層２１４は第１ゲートスペーサ、例えば第１スペーサ層２１２の側壁に位置する。図２Ａに示されていないが、ダミーゲートスタック２０６はダミーゲート誘電体層がダミーゲート２０８とアクティブ領域２０４のチャネル領域１０との間に位置することを含むことができる。
アクティブ領域２０４は基板２０２に形成されている。基板２０２はシリコン、ゲルマニウム、及び／又は他の適切な材料のような半導体元素（単一元素）を含むことができる。半導体化合物は例えば炭化ケイ素、ガリウムヒ素、リン化ガリウム、リン化インジウム、ヒ化インジウム、アンチモン化インジウム、及び／又は他の適切な材料である。半導体合金は例えばシリコンゲルマニウム、リンヒ素ガリウム、ヒ素ドープ酸化インジウム、ヒ素ガリウム、ガリウム砒素インジウム、リン化ガリウムインジウム、リン化ガリウム砒素インジウム、及び／又は他の適切な材料である。基板２０２は、組成が揃った単層材料であってもよい。他実施例において、基板２０２は複数の材料層を含むことができ、それは類似するか又は異なる組成を有し集積回路装置の製造に適用される。一例において、基板２０２は絶縁層上のシリコン基板であってもよく、それはシリコン層を有し、酸化ケイ素層に形成される。別の例において、基板２０２は導電層、半導体層、誘電体層、他の層、又は上記組み合わせを含むことができる。いくつか実施例において、基板２０２は電界効果トランジスタを含み、複数のドープ領域例えばソース／ドレイン領域は基板２０２の中又は上に位置する。ドープ領域はｎ型ドーパント例えばリン又はヒ素、及び／又はｐ型ドーパント例えばホウ素又は二フッ化ホウ素をドープすることができ、端は設計要求に応じて決定される。ドープ領域は基板２０２上に直接形成され、ｐ型ウェル構造に形成され、ｎ型ウェル構造に形成され、又は隆起構造を採用することができる。ドープ領域の形成方法はドープ原子を注入し、インサイチュでドープするエピタキシャル成長、及び／又は他の適切な技術であってもよい。
アクティブ領域２０４の製造方法は適切なプロセスを採用することができ、光学リソグラフィ及びエッチングプロセスを含む。光リソグラフィプロセスは、基板２０２上にフォトレジスト層を形成し、フォトレジストを一パターンに露光し、露光後ベーク処理を行い、フォトレジストを現像してフォトレジストを含有するマスクユニット（図示せず）を形成することを含んでいてもよい。次にマスクユニットを採用しかつ基板２０２内にエッチングして凹み、アクティブ領域２０４を基板２０２上に残す。エッチングプロセスはドライエッチング、ウェットエッチング、反応性イオンエッチング、及び／又は他の適切なプロセスを含むことができる。複数の他実施例においてアクティブ領域２０４を形成する方法も適用される。例えば、アクティブ領域２０４をパターン化する方法は二重パターニング又は多重パターニングプロセスを採用することができる。一般的には、二重パターニング又は多重化プロセスは光学リソグラフィとセルフアライメントプロセスを結合し、その生成されたパターン間隔は単一の直接光学リソグラフィプロセスを採用して得られたパターン間隔より小さい。例えば、実施例は犠牲層を基板上に形成し、かつ光学リソグラフィプロセスを用いて犠牲層をパターン化する。自己セルフアライメントプロセスを採用してパターン化された犠牲層の側部に沿って、スペーサを形成する。次に犠牲層を除去し、その後に残されたスペーサ又はコアでアクティブ領域２０４をパターン化する。
図２Ａに示されていないが、隣接するアクティブ領域２０４は隔離構造を介してもよく、それは酸化ケイ素、窒化ケイ素、酸窒化ケイ素、フルオロケイ酸塩ガラス、低誘電率の誘電材料、及び／又は他の適切な材料を含むことができる。分離構造は、シャロートレンチ分離構造を含んでいてもよい。実施例において、分離構造の形成方法はフィン状構造例えばアクティブ領域２０４を形成する時、溝を基板２０２内にエッチングし、次に上記分離材料を堆積して溝を充填し、次に化学機械研磨プロセスを行うことができる。他の分離構造例えばフィールド酸化物、局所酸化シリコン、及び／又は他の適切な構造を分離構造として実施してもよい。他実施例において、分離構造は多層構造を含むことができ、例えば一つ又は複数の熱酸化物ライナー層を有する。分離構造の堆積方法は任意の適切な方法であってもよく、例えば化学気相成長、流動可能化学気相成長、回転塗布ガラス、他の適切な方法、又は上記組み合わせである。
いくつか実施例において、ダミーゲート２０８の組成は多結晶シリコンであってもよい。ハードマスク２１０は単層又は多層であってもよく、その構成は酸化ケイ素、窒化ケイ素、酸窒化ケイ素、又は上記の組み合わせであってもよい。第１スペーサ層２１２及び第２スペーサ層２１４の組成は、窒化シリコン、ハフニウムシリサイド、窒素酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化珪素、酸化亜鉛、シリコン酸窒化シリコン、シリコン、酸化イットリウム、炭窒化タンタル、ジルコニウムシリサイド、炭窒化珪素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム等の誘電体材料であってもよい。いくつか実施の形態において、第１スペーサ層２１２と第２スペーサ層２１４の組成は異なる誘電材料であってもよい。図２Ａに示すいくつか実施例では、ダミーゲートスタック２０６と第１スペーサ層２１２はアクティブ領域２０４のチャネル領域１０に位置する。ダミーゲートスタック２０６はアクティブ領域２０４のチャネル領域１０の上面だけに位置せず、アクティブ領域２０４の側壁に沿って延伸する。図２Ｂに示すように、アクティブ領域２０４以外の第１スペーサ層２１２と第２スペーサ層２１４はダミーゲートスタック２０６の側壁に沿っている。
ソース／ドレイン構造２１６の形成方法は任意の適切な技術であってもよく、例えばソース／ドレイン領域にエッチングプロセスを行った後に一又は複数のエピタキシャルプロセスを行う。一例において、ダミーゲートスタック２０６、第１スペーサ層２１２、及び第２スペーサ層２１４をエッチングマスクとして採用し、かつ一つ又は複数のエッチングプロセスを行ってソース／ドレイン領域２０におけるアクティブ領域２０４の部分を除去して凹部（図示せず）を形成する。洗浄プロセスを行うことができ、例えばフッ化水素酸溶液又は他の適切な溶液で洗浄して凹む。その後に一又は複数のエピタキシャル成長プロセスを行うことができ、エピタキシャル構造を凹部内に成長させる。各ソース／ドレイン構造はｐ型金属酸化物半導体装置（ｐ型エピタキシャル材料を含む）に適用するか、又はｎ型金属酸化物半導体装置（ｎ型エピタキシャル材料を含む）に適用することができる。ｐ型エピタキシャル材料は一又は複数のシリコンゲルマニウムのエピタキシャル層を含むことができ、シリコンゲルマニウムはｐ型ドーパント例えばホウ素、ゲルマニウム、インジウム、及び／又は他のｐ型ドーパントをドープすることができる。ｎ型エピタキシャル材料は一つ又は複数のシリコン又は炭化ケイ素のエピタキシャル層を含むことができ、シリコン又は炭化ケイ素はｎ型ドーパント例えばヒ素、リン、及び／又は他のｎ型ドーパントをドープすることができる。いくつか実施の形態において、各エピタキシャル成長プロセスは適切なドープの異なるインサイチインレベルを含むことができる。ソース／ドレイン構造２１６を形成するエピタキシャル成長プロセスは気相エピタキシャル、超高真空化学気相成長、循環堆積及びエッチングプロセス、分子線エピタキシー、及び／又は他の適切なプロセスを含むことができる。図２Ａに示すように、ソース／ドレイン構造２１６はアクティブ領域２０４のチャネル領域１０に接触する。図２Ｂにおいて、アクティブ領域２０４以外の領域でのソース／ドレイン構造２１６は第２スペーサ層２１４に接触する。
図１、３Ａ、及び３Ｂに示すように、方法１００のステップ１０４はダミーゲートスタック２０６の側壁上の第１スペーサ層２１２と第２スペーサ層２１４を除去する。ステップ１０４において第１ダミースペーサ層２１８と第２ダミースペーサ層２２０に用いられる空間（後に形成されるステップ１０６）を製造するために、ソース／ドレイン構造２１６よりも高い第１スペーサ層２１２と第２スペーサ層２１４を実質的に除去する。ステップ１０４は適切なドライエッチングプロセス又は適切なウェットエッチングプロセスを行って第１スペーサ層２１２と第２スペーサ層２１４を除去し、かつ上記エッチングプロセスは第１スペーサ層２１２と第２スペーサ層２１４に対して選択性を有する。
図１、４Ａ、及び４Ｂに示すように、方法１００のステップ１０６で第１ダミースペーサ層２１８と第２ダミースペーサ層２２０をダミーゲートスタック２０６に堆積する。いくつか実施例において、第１ダミースペーサ層２１８と第２ダミースペーサ層２２０のそれぞれの組成は窒化ケイ素、ハフニウムケイ化物、窒素酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムであってもよい。図４Ａに示すように、第１ダミースペーサ層２１８はアクティブ領域２０４に沿ってソース／ドレイン構造２１６、アクティブ領域２０４のチャネル領域１０の一部、ダミーゲートスタック２０６の側壁、及びハードマスク２１０の上面に位置することができる。図４Ｂに示すように、アクティブ領域２０４以外の第１ダミースペーサ層２１８はソース／ドレイン構造２１６、第１スペーサ層２１２及び第２スペーサ層２１４の上面、ダミーゲートスタック２０６の側壁、及びハードマスク２１０の上面に位置することができる。図４Ａ及び４Ｂに示すように、第２ダミースペーサ層２２０は第１ダミースペーサ層２１８上に位置する。なお、第１ダミースペーサ層２１８と第２ダミースペーサ層２２０の構成材料の選択は前述の誘電材料と類似し、第１ダミースペーサ層２１８と第２ダミースペーサスペーサ層２２０は異なる組成を有する。第１ダミースペーサ層２１８と第２ダミースペーサ層２２０の組成が異なり、第２ダミースペーサ層２２０を選択的にエッチングして第１ダミースペーサ層２１８を実質的にエッチングしない。図４Ａ及び４Ｂに示す上面図から分かるように、第２ダミースペーサ層２２０はワーク２００にブランケット的に堆積することができる。いくつか実施例において、第１ダミースペーサ層２１８の厚さは約１ｎｍ～約１０ｎｍであり、第２ダミースペーサ層２２０の厚さは約１ｎｍ～約１０ｎｍであってもよい。
図１、５Ａ、及び図５Ｂに示すように、方法１００のステップ１０８は第２ダミースペーサ層２２０の頂面部分を除去する。ステップ１０８において、非等方向のエッチングプロセスを選択的に行うことによりワーク２００の上面の表面から第２ダミースペーサ層２２０を除去することができる。図５Ａ及び図５Ｂに示すように、ステップ１０８の選択的なエッチングは第１ダミースペーサ層２１８の側壁に沿って第２ダミースペーサ層２２０の垂直部分を保留することができ、かつ第１ダミースペーサ層２１８はダミーゲートスタック２０６の側壁に沿う。ステップ１０８のエッチングプロセスはワーク２００の上面の第１ダミースペーサ層２１８の厚さを減少させることができる。
図１、６Ａ、及び図６Ｂに示すように、方法１００のステップ１１０は第１エッチングストップ層２２２と第１層間誘電体層２２４をワーク２００上に堆積する。第１エッチングストップ層２２２と第１層との間の誘電体層２２４はワーク２００上にカーペット的に堆積され、ソース／ドレイン構造２１６に堆積された第１ダミースペーサ層２１８上及び保留された第２ダミースペーサ層２２０の側壁に堆積される。いくつか実施例において、第１エッチングストップ層２２２は半導体窒化物、例えば窒化ケイ素を含むことができる。いくつか実施の形態において、第１層の間誘電体層２２４は例えばテトラエトキシシランの酸化物、アンドープのケイ酸塩ガラス、ドープシリカ（例えばホウケイ酸ガラス、フルオロケイ酸塩ガラス、リンケイ酸塩ガラス、又はホウケイ酸ガラス）、他の適切な誘電材料、又は上記の組み合わせであってもよい。前記実施例において、第１層間誘電体層２２４は酸化物を含有する誘電体材料を含む。第１層の間誘電体層２２４は多層構造又は単層構造を含むことができ、かつその形成方法は堆積プロセス例えば化学気相成長、流動可能化学気相成長、回転塗布ガラス、他の適切な方法、又は上記組み合わせであってもよい。
図１、６Ａ、及び図６Ｂに示すように、方法１００のステップ１１２はワーク２００を平坦化してダミーゲートスタック２０６を露出させる。ステップ１１２はワーク２００に対して化学機械研磨例えば化学機械研磨を行うことにより、ダミーゲート２０８上の余分な第１エッチングストップ層２２２、余分な第１層間誘電体層２２４、及びハードマスク２１０を除去することができる。図６Ａ及び図６Ｂに示すように、ステップ１１０はワーク２００が平坦な上面を含み、例えば第１層の間誘電体層２２４、第１エッチングストップ層２２２、第１ダミースペーサ層２１８、第２ダミースペーサ層２２０、ダミーゲート２０８の上面と共平面である。
図１、７Ａ、及び７Ｂに示すように、方法１００のステップ１１４はダミーゲートスタック２０６をゲート構造２３２に置換する。いくつか実施例において、ダミーゲートスタック２０６は機能的ゲート構造２３２のための占有位置として、かつステップ１１４は選択的にエッチングしダミーゲートスタック２０６を除去することができる。ダミーゲート２０８の組成が多結晶シリコンである例において、ダミーゲート２０８に対して選択的なエッチングプロセスを有することにより、ダミーゲート２０８を除去しアクティブ領域２０４のチャネル領域１０を露出させることができる。いくつか実施例において、ゲート構造２３２はゲート誘電体層２２８及びゲート電極２３０を含む。ゲート誘電体層２２８は界面層をアクティブ領域２０４のチャネル領域１０に含むことができ、及び一つ又は複数の高誘電率（例えば誘電率が酸化シリコンより大きい誘電率例えば約３．９）の誘電体層を界面層に含む。いくつか実施の形態において、界面層は酸化シリコンを含むことができ、高誘電率の誘電体層は酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化ハフニウム－酸化アルミニウム合金、酸化ハフニウムシリコン、酸窒化ハフニウムシリコン、酸化ハフニウムタンタル、酸化ハフニウムチタン、酸化ハフニウムジルコニウム、類似体、又は上記の組み合わせを含むことができる。界面層は高誘電率の誘電体層のアクティブ領域２０４のチャネル領域１０への接着性を向上させることができる。ゲート２３０は少なくとも一つの仕事関数金属層とその上に位置する金属充填層を含むことができる。半導体装置例えばワーク２００の導電形態によれば、仕事関数金属層はｐ型又はｎ型の仕事関数金属層であってもよい。例示的な仕事関数材料は窒化チタン、窒化タンタル、ルテニウム、モリブデン、アルミニウム、窒化タングステン、ジルコニウムシリサイド、モリブデンシリサイド、タンタルシリサイド、ニッケルシリサイド、チタン、銀、タンタルアルミニウム、炭化タンタルアルミニウム、窒化チタンアルミニウム、炭化タンタル、炭窒化タンタル、窒化タンタルシリコン、マンガン、ジルコニウム、その他の適切な仕事関数材料、又は上記の組み合わせを含む。金属充填層は銅、タングステン、アルミニウム、コバルト、他の適切な材料、又は上記組み合わせを含むことができ、かつその堆積方法は物理的気相堆積、化学気相成長、原子層堆積、又は他の適切なプロセスを採用することができる。いくつか実施例において、ゲート構造２３２はさらにライナー層、バリア層、他の適切な層、又は上記組み合わせを含むことができる。
図１、８Ａ、及び図８Ｂに示すように、方法１００のステップ１１６で第１セルフアライメント接点構造２２６をゲート構造２３２に形成する。いくつか実施例において、第１エッチングストップ層２２２、第２ダミースペーサ層２２０、第１ダミースペーサ層２１８、及びゲート構造２３２を選択的にエッチングすることによりセルフアライメント接点開口（図７Ａ及び７Ｂに図示せず）を形成する。いくつか実施の形態において、選択的エッチング機能のゲート構造２３２の速度が速く、Ｙ方向に沿った視角のＴ字形セルフアライメント接点開口をもたらす。次に誘電材料をＴ字形のセルフアライメント接点開口に堆積させることにより、第１セルフアライメント接点構造２２６を形成し、それがＹ方向に沿う視角もＴ字形である。いくつか実施例において、誘電体層は窒化ケイ素、ハフニウムケイ化物、タンタル酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつかの例において、Ｔ字形の第１セルフアライメント接点構造２２６はゲート構造２３２に隣接する下側部分２２６Ｌ、及び下側部分２２６Ｌ上の上側部分２２６Ｕを含むことができる。図８Ａ及び図８Ｂに示すいくつか実施の形態において、上側部分２２６Ｕは下側部分２２６Ｌ及び第１エッチングストップ層２２２、第２ダミースペーサ層２２０、及び第１ダミースペーサ層２１８の上面に位置する。第１セルフアライメント接点構造２２６の下側部分２２６Ｌは、第１ダミースペーサ層２１８の間に位置している。いくつかの例において、上側部分２２６ＵのＺ方向に沿った厚さは約１ｎｍ～約３０ｎｍの間にあることができ、下側部分２２６ＬのＺ方向に沿った厚さは約１ｎｍ～約３０ｎｍの間にあることができる。第１セルフアライメント接点構造２２６はキャップ層とみなすこともできる。
図１、８Ａ、及び図８Ｂに示すように、方法１００のステップ１１８は、ソース／ドレイン接点２３６をソース／ドレイン構造２１６に形成する。図示しないが、ソース／ドレイン接点開口は、ソース／ドレイン構造２１６の一部に形成され、ソース／ドレイン構造２１６のこれらの部分を露出させる。次に金属材料をソース／ドレイン構造２１６に堆積し、かつワーク２００をアニールすることにより金属材料とソース／ドレイン構造２１６との間のシリサイド反応を生成し、シリサイド構造２３４をソース／ドレイン構造２１６に形成する。いくつかの例において、金属材料はチタン、ニッケル、コバルト、タンタル、又はタングステンを含むことができ、シリサイド構造２３４はチタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タンタルシリサイド、又はタングステンシリサイドを含むことができる。シリサイド構造２３４は、コンタクト抵抗を低減することができる。ソース／ドレイン接点開口を形成した後、ソース／ドレインコンタクト２３６をソース／ドレイン接点開口に堆積することができる。各ソース／ドレイン接点２３６の構成は金属例えば銅、タングステン、アルミニウム、コバルト、ルテニウム、ニッケル、他の適切な材料、又は上記組み合わせであってもよく、かつその堆積方法は物理的気相堆積、化学気相成長、原子層堆積、又は他の適切なプロセスを採用することができる。ソース／ドレイン接点２３６を堆積した後、平坦化ワーク２００を平坦化して第１層間誘電体層２２４上のソース／ドレイン接点２３６の余分な金属を除去することにより、ソース／ドレイン接点２３６と第１層間誘電体層２２４の上面とを同一平面にする。
図１、９Ａ、及び図９Ｂに示すように、方法１００のステップ１２０は第１層間誘電体層２２４を凹ませて第１エッチングストップ層２２２の一部を露出させる。いくつか実施例において、ステップ１２０は選択的なエッチングプロセスを行って第１層間誘電体層２２４の部分を凹ませる。これら実施例において、第１セルフアライメント接点構造２２６とソース／ドレイン接点２３６をエッチングマスクとして第１層の間誘電体層２２４を選択的にエッチングすることにより、凹んだ第１層の間誘電体層２２４’を形成することができる。図９Ａ及び図９Ｂに示すいくつか実施の形態において、第１層の間誘電体層２２４を凹ませて第１エッチングストップ層２２２の側壁の一部を露出させる。いくつかの例において、第１エッチングストップ層２２２と第１層間誘電体層２２４の構成材料が異なるため、ステップ１２０は第１層の間誘電体層２２４を選択的に凹ませることができ、第１エッチングストップ層２２２を実質的に損傷しない。いくつか実施例において、第１エッチングストップ層２２２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。
図１、１０Ａ、及び１０Ｂに示すように、方法１００のステップ１２２は第１エッチングストップ層２２２の露出部分をエッチングして横方向開口２３７を形成して第２ダミースペーサ層２２０を露出させる。いくつか実施例において、ステップ１２２のエッチングプロセスのエッチング化学剤を選択することができ、第１エッチングストップ層２２２の露出側壁を横方向にエッチングして実質的に第１セルフアライメント接点構造２２６と凹部の第１層の間誘電体層２２４を損傷しない。なお、開口２３７はＺ方向に沿って垂直に延伸しないが、Ｘ方向に沿って水平に延伸する。図１０Ｂに示すように、開口２３７は第１セルフアライメント接点構造２２６の上側部分２２６Ｕの下に位置する。横方向開口２３７は第２ダミースペーサ層２２０を露出させることができ、それによりステップ１２４は第２ダミースペーサ層２２０を選択的に除去することができる。
図１、１１Ａ、及び１１Ｂに示すように、方法１００のステップ１２４は第２ダミースペーサ層２２０を選択的に除去してエアギャップ２３８を形成する。ステップ１２２で形成された開口２３７により、第２ダミースペーサ層２２０を選択的に除去してエアギャップ２３８を形成することができる。前記のように、第１ダミースペーサ層２１８と第２ダミースペーサスペーサ層２２０の材料を選択することにより、第２ダミースペーサ層２２０を選択的に除去して実質的に第１ダミースペーサ層２１８をエッチングしない。本発明の実施例によれば、第１エッチングストップ層２２２と第１セルフアライメント接点構造２２６の材料を選択して第２ダミースペーサ層２２０の材料と異なるため、第２ダミースペーサ層２２０を除去してエアギャップ２３８を形成することができる。図１１Ａ及び図１１Ｂに示すように、上側部分２２６Ｕ、第１エッチングストップ層２２２、第１ダミースペーサ層２１８に定義されたエアギャップ２３８はＹ方向に沿って上側部分２２６Ｕの下に延伸することができる。図に示すように、各ゲート構造２３２はＸ方向に沿って二つのエアギャップ２３８の間に位置し、かつ各エアギャップ２３８はＹ方向に沿って二つの開口２３７の間に位置する。各エアギャップ２３８と二つの開口２３７は流体を介して連通する。
図１、１２Ａ、１２Ｂ、１３Ａ、及び１３Ｂに示すように、方法１００のステップ１２６で封止層２４０を堆積してエアギャップ２３８を密封する。いくつか実施例において、封止層２４０は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつか実施の形態において、封止層２４０の堆積方法は化学気相成長又は適切な堆積技術を採用することができる。なお、封止層２４０に用いられる材料を選択することができ、したがって第１層の間誘電体層２２４と第１セルフアライメント接点構造２２６を選択的にエッチングし封止層２４０を実質的にエッチングしない。以下のように、封止層２４０形成することができる。図１２Ａ及び１２Ｂに示すように、封止層２４０はエアギャップ２３８を封止することができる。いくつかの封止層２４０が開口２３７に入る場合であっても、開口２３７の少なくとも一部は封止層２４０を堆積した後に依然としてエアギャップ２３８に変換することができる。
図１２Ａに示すように、エアギャップ２３８はＸ方向に沿って第１エッチングストップ層２２２と第１ダミースペーサ層２１８の垂直部分との間に位置し、かつ第１セルフアライメント接点構造２２６の上側部分２２６Ｕと第１ダミースペーサ層２１８の水平部分との間に位置する。第１ダミースペーサ層２１８の垂直部分はゲート構造２３２の側壁と第１セルフアライメント接点構造２２６の下側部分２２６Ｌの側壁とに沿って延在している。第１ダミースペーサ層２１８の水平部分はアクティブ領域２０４のチャネル領域１０とソース／ドレイン構造２１６上に位置している。図１２Ａに示すように、エアギャップ２３８もソース／ドレイン接点２３６とゲート構造２３２との間に位置し、かつソース／ドレイン接点２３６と第１セルフアライメント接点構造２２６の下側部分２２６Ｌとの間に位置する。エアギャップ２３８は、Ｙ方向に沿ってソース／ドレイン接点２３６の両端を越えて延在している。図１２Ｂに示すような断面ＩＩ－ＩＩ’において、エアギャップ２３８は開口２３７の一部を含むことができかつＹ方向に沿った逆Ｌ字形を有することができる。また、断面ＩＩ－ＩＩ’におけるエアギャップ２３８は第１ダミースペーサ層２１８、第１エッチングストップ層２２２、封止層２４０、及び上側部分２２６Ｕにより定義される。
図１３Ａ及び１３Ｂに示されるいくつかの他実施例において、パッド層２４２はソース／ドレイン接点２３６の側壁を密封する。図１３Ａに示すように、パッド層２４２はソース／ドレイン接点２３６と封止層２４０との間、ソース／ドレイン接点２３６と第１セルフアライメント接点構造２２６の上側部分２２６Ｕとの間、ソース／ドレイン接点２３６と第１エッチングストップ層２２２との間に位置し、かつソース／ドレイン接点２３６と第１ダミースペーサ層２１８の水平部分との間に位置することができる。パッド層２４２は断面ＩＩ－ＩＩ’に図示されていないため、パッド層２４２はＹ方向に沿った視角に図示されていない。いくつか実施の形態において、ライナー層２４２は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつかの例において、ライナー層２４２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。いくつかの例において、パッド層２４２を完全に省略することができる。ライナー層２４２が存在する例において、ライナー層２４２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。
方法１００でエアギャップ２３８を形成するプロセスの変化は様々な構造をもたらす可能性がある。いくつかの例は図１４に示すとおりである。いくつか実施の形態において、ステップ１１６でセルフアライメント接点開口を形成する方法は第１ダミー間隔物層２１８の頂部縁部に丸みを帯びさせる。ステップ１２０において第１層の間誘電体層２２４を凹ませるステップは、第１セルフアライメント接点構造２２６の上側部分２２６Ｕの丸みを形成する可能性がある。また、第１層間誘電体層２２４の凹みは掘り下げ２４１を第１層間誘電体層２２４内に形成することができ、封止層２４０の一部は第１層間誘電体層２２４の凹み２４１内に位置することができる。陥没部２４１の深さは、０．１ｎｍ～２０ｎｍ程度とすることができる。封止層２４０を堆積する方法で化学気相成長を用いる実施例では、孔２４４を封止層２４０内に形成することができる。図１４に示すように、エアギャップ２３８は第１幅Ｗ１が第１エッチングストップ層２２２と第１ダミースペーサ層２１８の垂直部分との間にあり、第２幅Ｗ２が封止層２４０と第１ダミースペーサ層２１８との間にあり、かつ第１高さＨ１が上側部分２２６Ｕと第１ダミースペーサ層２１８の水平部分との間にあることを有することができる。エアギャップ２３８は、第１エッチングストップ層２２２と第１ダミースペーサ層２１８の垂直部分との間に位置する部分が底部とみなすことができる。エアギャップ２３８は封止層２４０と第１のダミースペーサ層２１８との間に位置する部分が頂部とみなすことができる。いくつかの例において、第１幅Ｗ１は約１ｎｍ～約１０ｎｍの間に介在してもよく、第２幅Ｗ２は約２ｎｍ～約１５ｎｍの間に介在してもよく、第１高さＨ１は約２ｎｍ～約８０ｎｍの間にあることができる。第１エッチングストップ層２２２上の第１層間絶縁層２２４は、第２高さＨ２を有していてもよい。いくつか実施の形態において、第２高さＨ２は第１層間誘電体層２２４を隣接する第１エッチングストップ層２２２より高く又は低くすることができる。これら実施の形態において、第１層間誘電体層２２４と第１エッチングストップ層２２２との間の差異は約１０ｎｍであってもよい。いくつかの例において、第２高さＨ２は約２ｎｍ～約４０ｎｍの間にあることができる。第１層間絶縁層２２４上の封止層２４０は、第３高さＨ３を有していてもよい。いくつかの例において、第３高さＨ３は約２ｎｍ～約３０ｎｍの間にあることができる。封止層２４０における孔２４４の第４高さＨ４は、０．１ｎｍ～１０ｎｍ程度とすることができる。
図１、１５、１６、及び１７に示すように、方法１００のステップ１２８は追加プロセスを行う。これらの追加プロセスは第２エッチングストップ層２４６を堆積し、第２層間誘電体層２４８を堆積し、ソース／ドレイン接点貫通孔２５０（図１５における第１ソース／ドレイン接点貫通孔２５０－１、図１６における第２ソース／ドレイン接点貫通孔２５０－２、図１７における第３ソース／ドレイン接点貫通孔２５０－３を含む）を堆積することを含むことができる。図１５に示すように、第１ソース／ドレイン接点貫通孔２５０－１を形成する。いくつか実施例において、封止層２４０を形成してエアギャップ２３８を密封した後、第２エッチングストップ層２４６をワーク２００上に堆積し、かつ第２層間誘電体層２４８を第２エッチングストップ層２４６に堆積する。次にソース／ドレイン接点貫通孔を形成して第２エッチングストップ層２４６と第２層間誘電体層２４８を貫通して、ソース／ドレイン接点２３６を露出させる。その後に導電性材料例えば銅、タングステン、アルミニウム、コバルト、ルテニウム、又はニッケルソース／ドレイン接点の貫通孔の開口に堆積することにより、第１ソース／ドレイン接点貫通孔２５０－１を形成し、それがソース／ドレイン接点２３６に接触する。第２エッチングストップ層２４６と第２層間誘電体層２４８の構成及び形成プロセスは、それぞれ第１エッチングストップ層２２２及び第１層間誘電体層２２４の構成及び形成プロセスと類似することができる。図３５Ａ及び３５Ｂはそれぞれワーク２００の上面図及び断面図を示し、ここで第１ソース／ドレイン接点貫通孔２５０－１を形成する。図に示すように、隣接するソース／ドレイン接点２３６はＹ方向に沿って第１層の間誘電体層２２４及び封止層２４０を隔てる。次に複数の第１ソース／ドレイン接点貫通孔２５０－１を形成して第２層間誘電体層２４８及び第２エッチングストップ層２４６を貫通して、ソース／ドレイン接点に接触する。図３５Ｂに示すいくつか実施の形態によれば、追加セルフアライメント接点層はソース／ドレインコンタクト２３６に形成される。
第２ソース／ドレイン接点貫通孔２５０－２は図１６に示すとおりである。図１５に示す第１ソース／ドレイン接点貫通孔２５０－１と異なり、ソース／ドレイン接点２３６の頂部が凹んで自己セルフアライメント接点の凹部と第２セルフアライメント接点構造を形成する（図１６に示されていないが、図３６Ｂに示す）。図３６Ａ及び３６Ｂはそれぞれワーク２００の上面図及び断面図を示し、ここで第２ソース／ドレイン接点貫通孔２５０－２を形成する。図３６Ｂに示すように、第２セルフアライメント接点構造２５２は、ソース／ドレイン接点２３６における自己セルフアライメント接点の凹部に形成され、第２セルフアライメント接点構造２５２を密封層２４０の間に位置させる。したがって、第２ソース／ドレイン接点貫通孔２５０－２は第２層間誘電体層２４８、第２エッチングストップ層２４６、及び第２セルフアライメント接点構造２５２を延伸して貫通し、ソース／ドレイン接点２３６に接触する。
図１７に示すように、第３ソース／ドレイン接点貫通孔２５０－３を形成する。いくつか実施の形態において、第３ソース／ドレイン接点通孔２５０－３は溝状の貫通孔であり、かつ溝状の貫通孔に同時に複数接点通孔を異なるソース／ドレイン接点２３６に形成する。第２ソース／ドレイン接点貫通孔２５０－２を形成する方法と類似し、第２エッチングストップ層２４６をワークピース２００に堆積し、かつ第２層間誘電体層２４８を第２エッチングストップ層２４６に堆積する。次に第２エッチングストップ層２４６と第２層間誘電体層２４８を貫通して溝状の開口を形成して少なくとも二つの隣接するソース／ドレイン接点２３６を露出させる。次に銅、タングステン、アルミニウム、コバルト、ルテニウム、又はニッケルのような導電性材料を溝状の開口部に堆積する。次に化学機械研磨プロセスのような平坦化プロセスを採用して第２エッチングストップ層２４６と第２層間誘電体層２４８を除去する。いくつか実施の形態において、封止層２４０の材料を選択して溝状の開口を形成するエッチングプロセスは第２エッチングストップ層２４６と第２層間誘電体層２４８に選択性を有する。封止層２４０がなければ、エッチングプロセスは第１層の間誘電体層２２４と第２層間誘電体層２４８を差なくエッチングすることができ、溝状の貫通孔例えば第３ソース／ドレイン接点貫通孔２５０－３を形成する可能性がない。本発明の実施例は封止層２４０を有するため、エッチングプロセスは実質的に封止層２４０をエッチングせず、隣接する第３ソース／ドレイン接点貫通孔２５０－３を分離することができ、図３７Ｂに示すとおりである。溝状の開口は二つの隣接するソース／ドレイン接点２３６を跨るため、封止層２４０は隣接する第３ソース／ドレイン接点貫通孔２５０－３のみを分離し、溝状の開口を形成するプロセスは実質的に隣接する第３ソース／ドレイン接点貫通孔２５０－３の間の第２セルフアライメント接点構造２５２を除去する。溝状の貫通孔を形成するステップはフォトリソグラフィの解伸度限界を超える装置構造又は開口を形成する措置の一つである。本発明の実施例の封止層が提供するエッチング選択性は、ソースドレイン接点の貫通孔の開口と個別のソース／ドレイン接点２３６の位置合わせに役立つ。ここで、溝状の貫通孔の形成プロセスはセルフアライメントの貫通孔形成プロセスと見なすことができる。
図１５、１６、及び１７は本発明の実施例のいくつかの利点を示す。第１ソース／ドレイン接点貫通孔２５０－１、第２ソース／ドレイン接点貫通孔２５０－２、第３ソース／ドレイン接点貫通孔２５０－３を形成する方法は、ソース／ドレイン接点貫通孔を形成してソース／ドレイン接点２３６に開口する必要がある。マスクが不正確であるという問題を完全に回避することが困難であるため、ソース／ドレイン接点の貫通孔の開口は常にソース／ドレイン接点２３６に位置するとは限らない。第２ダミースペーサ層２２０を横方向に除去することにより、第１セルフアライメント接点構造２２６の上側部分２２６Ｕを保留して所望のエッチング選択性を提供し、ソース／ドレイン接点の貫通孔の開口がエアギャップ２３９に入るか又はゲート２３０に向かって広く離れることを回避することができる。このように、本発明の実施例の方法はプロセス許容範囲を改善し、寄生容量を減少させ、かつ歩留まりを増加させることができる。
次に図１８に示す方法３００で説明する。方法３００は図１９Ａ、１９Ｂ、２０Ａ、２０Ｂ、２１Ａ、２１Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ、２４Ａ、２４Ｂ、２５Ａ、２５Ｂ、２６Ａ、２６Ｂ、２７Ａ、２７Ｂ、２８Ａ、２８Ｂ、２９Ａ、２９Ｂ、３０Ａ、３０Ｂ、及び３１～３４を組み合わせて説明し、かつこれらの図面はそれぞれワーク２００の方法３００の様々なステップ時の一部断面図又は上面図である。
図１８、１９Ａ、及び図１９Ｂに示すように、方法３００のステップ３０２はワーク２００を受信する。ワーク２００はダミーゲートスタック２０６をアクティブ領域２０４のチャネル領域１０に位置し、第１スペーサ層２１２がダミーゲートスタック２０６に位置し、第２スペーサ層２１４が第１スペーサ層２１２に位置し、ソース／ドレイン構造２１６がアクティブ領域２０４のソース／ドレイン領域２０に位置する。ワーク２００はアクティブ領域２０４（又はフィン領域）を含み基板２０２に接続されかつ基板２０２から隆起する。アクティブ領域２０４はマルチゲート装置の一つ以上のチャネル領域を含むことができる。例えば、アクティブ領域２０４はフィン状電界効果トランジスタのフィン状構造であってもよく、又は全周回式ゲートトランジスタの交錯エピタキシャル層の積層であってもよい。アクティブ領域２０４はチャネル領域１０、及びチャネル領域１０に隣接するソース／ドレイン領域２０を含むことができる。チャネル領域１０は二つソース／ドレイン領域２０の間に位置することができる。ワーク２００はダミーゲートスタック２０６を含み、それはダミーゲート２０８及びハードマスク２１０を含む。第１ゲートスペーサ、例えば第１スペーサ層２１２はダミーゲートスタック２０６の側壁に位置し、第２ゲートスペーサ、例えば第２スペーサ層２１４は第１ゲートスペーサ例えば第１スペーサ層２１２の側壁に位置する。図１９Ａに示されていないが、ダミーゲートスタック２０６はダミーゲート誘電体層がダミーゲート２０８とアクティブ領域２０４のチャネル領域１０との間に位置することを含むことができる。
本発明の実施例の説明において、類似符号は類似構造を示すために用いられる。ワーク２００上の大部分の構造は既に方法１００と概略的に説明したとおりであるため、詳細な説明を省略して内容を簡略化することができる。
図１８、２０Ａ、及び２０Ｂに示すように、方法３００のステップ３０４はダミーゲートスタック２０６の側壁上の第１スペーサ層２１２と第２スペーサ層２１４の一部を除去する。ステップ３０４において第３ダミースペーサ層２１９と第２ダミースペーサ層２２０に用いられる空間を製造するために（それはステップ３０６に形成されるように）第１スペーサ層２１２と第２スペーサ層２１４がソース／ドレイン構造２１６の一部よりも高いことを実質的に除去し、薄化された第１スペーサ層２１２’を残す。ステップ３０４は適切なドライエッチングプロセス又は適切なウェットエッチングプロセスを行うことができ、それは第２スペーサ層２１４をエッチングする速度が第１スペーサ層２１２をエッチングする速度よりも大きく、第２スペーサ層２１４を完全に除去しかつ第１スペーサ層２１２を部分的に除去する。薄化された第１スペーサ層２１２’の厚さは、１ｎｍ～１０ｎｍ程度とすることができる。
図１８、２１Ａ、及び２１Ｂに示すように、方法３００のステップ３０６で第３ダミースペーサ層２１９と第２ダミースペーサ層２２０をダミーゲートスタック２０６に堆積する。いくつか実施例において、各第３ダミースペーサ層２１９と第２ダミースペーサ層２２０の組成は窒化ケイ素、ハフニウムケイ化物、窒素酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムであってもよい。図２１Ａに示すように、アクティブ領域２０４における第３ダミースペーサ層２１９はソース／ドレイン構造２１６、薄化された第１スペーサ層２１２’、ハードマスク２１０の上面に位置することができる。図２１Ｂに示すように、アクティブ領域２０４以外の第３ダミースペーサ層２１９はソース／ドレイン構造２１６、第２スペーサ層２１４の上面、薄化された第１スペーサ層２１２’、及びハードマスク２１０の上面に位置することができる。図２１Ａ及び２１Ｂに示すように、第２ダミースペーサ層２２０は第３ダミースペーサ層２１９上に位置する。なお、第３ダミースペーサスペーサ層２１９と第２ダミースペーサ層２２０の材料選択は前述の誘電材料と類似し、第３ダミースペーサ層２１９と第２ダミースペーサスペーサ層２２０は異なる組成を有する。第３ダミースペーサ層２１９と第２ダミースペーサ層２２０の組成が異なり、第２ダミースペーサ層２２０を選択的にエッチングして実質的に第３ダミースペーサ層２１９をエッチングしない。図２１Ａ及び２１Ｂの上面図から分かるように、第２ダミースペーサ層２２０はワーク２００にカーペット的に堆積される。いくつか実施例において、第３ダミースペーサ層２１９の厚さは約０．５ｎｍ～約５ｎｍの間にあることができ、第２ダミースペーサ層２２０の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。薄化された第１スペーサ層２１２’と第３ダミースペーサ層２１９はいずれもダミーゲートスタック２０６を保護することができ、薄化された第１スペーサ層２１２’の存在は第３ダミースペーサ層２１９の厚さを減少させることができる。逆に、方法１００で形成された第１ダミースペーサスペーサ層はダミーゲートダミーゲート２０６を単独に保護する必要がある。このため、第３ダミースペーサ層２１９の厚さは、第１ダミースペーサ層２１８の厚さよりも小さい。
図１８、２２Ａ、及び２２Ｂに示すように、方法３００のステップ３０８は第２ダミースペーサ層２２０の頂面部分を除去する。ステップ３０８は選択的な非等方性エッチングプロセスを行うことができ、ワーク２００の上面の表面から第２ダミースペーサ層２２０を除去する。図２２Ａ及び２２Ｂに示すように、ステップ３０８の選択的なエッチングは第３ダミースペーサ層２１９の側壁に沿った第２ダミースペーサ層２２０の垂直部分を残すことができ、第３ダミースペーサ層２１９は薄化された第１スペーサ層２１２’の側壁に沿う。ステップ３０８のエッチングプロセスはワーク２００の上面の第３ダミースペーサ層２１９の厚さを減少させることができる。
図１８、２３Ａ、及び２３Ｂに示すように、方法３００のステップ３１０は第１エッチングストップ層２２２と第１層間誘電体層２２４をワーク２００に堆積する。第１エッチングストップ層２２２と第１層との間の誘電体層２２４はワーク２００上にカーペット的に堆積され、ソース／ドレイン構造２１６上の第３ダミースペーサ層２１９上及び保留された第２ダミースペーサ層２２０の側壁上に堆積される。いくつか実施例において、第１エッチングストップ層２２２は半導体窒化物、例えば窒化ケイ素を含むことができる。いくつか実施の形態において、第１層間誘電体層２２４は、誘電体材料、例えばテトラエトキシシランの酸化物、アンドープのケイ酸塩ガラス、ドープシリカ（例えばホウケイ酸ガラス、フルオロケイ酸塩ガラス、リンケイ酸塩ガラス、又はホウケイ酸ガラス）、他の適切な誘電材料、又は上記の組み合わせであってもよい。前記実施例において、第１層間誘電体層２２４は酸素を含有する誘電体材料を含む。第１層間誘電体層２２４は多層構造又は単層構造を含むことができ、かつその形成方法は堆積プロセス例えば化学気相成長、流動可能化学気相成長、回転塗布ガラス、他の適切な方法、又は上記組み合わせであってもよい。
図１８、２３Ａ、及び２３Ｂに示すように、方法３００のステップ３１２はワーク２００を平坦化してダミーゲートスタック２０６を露出させる。ステップ３１２はワーク２００に対して平坦化プロセス例えば化学機械研磨を行うことにより、ダミーゲート２０８上の余分な第１エッチングストップ層２２２、余分な第１層間誘電体層２２４、及びハードマスク２１０を除去することができる。図２３Ａ及び２３Ｂに示すように、ステップ３１０はワーク２００が平坦な上面を含み、例えば第１層の間誘電体層２２４、第１エッチングストップ層２２２、第３ダミースペーサ層２１９、第２ダミースペーサ層２２０、薄化された第１スペーサ層２１２’、ダミーゲート２０８の上面と共平面である。
図１８、２４Ａ、及び図２４Ｂに示すように、方法３００のステップ３１４はダミーゲートスタック２０６をゲート構造２３２に置換する。いくつか実施例において、ダミーゲートスタック２０６は機能的ゲート構造２３２の占有位置とすることができ、かつステップ３１４は選択的にエッチングしダミーゲートスタック２０６を除去することができる。ダミーゲート２０８の組成が多結晶シリコンである例において、ダミーゲートゲート２０８に対して選択的なエッチングプロセスを有することによりダミーゲート２０８を除去しアクティブ領域２０４のチャネル領域１０を露出させることができる。いくつか実施例において、ゲート構造２３２はゲート誘電体層２２８及びゲート電極２３０を含む。ゲート誘電体層２２８は界面層をアクティブ領域２０４のチャネル領域１０に含むことができ、及び一つ以上の高誘電率（例えば誘電率が酸化シリコンより大きい誘電率例えば約３．９）の誘電体層は界面層に位置する。いくつか実施例において、界面層は酸化ケイ素を含むことができ、高誘電率の誘電体層は酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化ハフニウム－酸化アルミニウム合金、酸化ハフニウムシリコン、酸窒化ハフニウムシリコン、酸化ハフニウムタンタル、酸化ハフニウムチタン、酸化ハフニウムジルコニウム、類似体、又は上記組み合わせを含むことができる。界面層は高誘電率の誘電体層のアクティブ領域２０４のチャネル領域１０への接着性を向上させることができる。ゲート２３０は少なくとも一つの仕事関数金属層とその上に位置する金属充填層を含むことができる。半導体装置例えばワーク２００の導電性状態に応じて、仕事関数金属層はｐ型又はｎ型の仕事関数金属層であってもよい。例示的仕事関数材料は窒化チタン、窒化タンタル、ルテニウム、モリブデン、アルミニウム、窒化タングステン、ジルコニウムシリサイド、モリブデンシリサイド、タンタルシリサイド、ニッケルシリサイド、チタン、銀、タンタルアルミニウム、炭化タンタルアルミニウム、窒化チタンアルミニウム、炭化タンタル、炭窒化タンタル、窒化タンタルシリコン、マンガン、ジルコニウム、その他の適切な仕事関数材料、又は上記の組み合わせを含む。金属充填層は銅、タングステン、アルミニウム、コバルト、他の適切な材料、又は上記組み合わせを含むことができ、かつその堆積方法は物理的気相堆積、化学気相成長、原子層堆積、又は他の適切なプロセスを採用することができる。いくつか実施例において、ゲート構造２３２はさらにライナー層、バリア層、他の適切な層、又は上記組み合わせを含むことができる。
図１８、２４Ａ、及び図２４Ｂに示すように、方法３００のステップ３１６で、ゲート構造２３２に第１セルフアライメント接点構造２２６を形成する。いくつかの実施例において、第１エッチングストップ層２２２、第２ダミースペーサ層２２０、第３ダミースペーサ層２１９、及びゲート構造２３２を選択的にエッチングし、セルフアライメント接点開口（図２４Ａ及び図２４Ｂに図示せず）を形成する。いくつかの実施の形態において、選択的エッチング機能のゲート構造２３２の速度が速く、Ｙ方向に沿った視角のＴ字形セルフアライメント接点開口をもたらす。次に誘電材料をＴ字形セルフアライメント接点開口に堆積して第１セルフアライメント接点構造２２６を形成し、それはＹ方向に沿った視角もＴ字形である。いくつかの実施例において、誘電体層は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつかの例において、Ｔ字形の第１セルフアライメント接点構造２２６はゲート構造２３２に隣接する下側部分２２６Ｌ、及び下側部分２２６Ｌ上の上側部分２２６Ｕを含むことができる。図２５Ａ及び２５Ｂに示すいくつか実施の形態において、上側部分２２６Ｕは下側部分２２６Ｌ及び第１エッチングストップ層２２２、第２ダミースペーサ層２２０、薄化された第１スペーサ層２１２’、及び第３ダミースペーサ層２１９の上面に位置する。第１セルフアライメント接点構造２２６の下側部分２２６Ｌは、薄化された第１スペーサ層２１２’の間に位置している。いくつかの例において、上側部分２２６ＵのＺ方向に沿った厚さは約１ｎｍ～約３０ｎｍの間にあることができ、下側部分２２６ＬのＺ方向に沿った厚さは約１ｎｍ～約３０ｎｍの間にあることができる。第１セルフアライメント接点構造２２６はキャップ層とみなすこともできる。
図１、２５Ａ、及び２５Ｂに示すように、方法３００のステップ３１８で、ソース／ドレイン構造２１６にソース／ドレイン接点２３６を形成する。図示しないが、ソース／ドレイン接点開口をソース／ドレイン構造２１６の一部に形成することができ、それによりソースソース電極ドレイン構造２１６のこの部分を露出させる。次に金属材料をソース／ドレイン構造２１６に堆積し、かつワーク２００をアニールすることにより金属材料とソース／ドレイン構造２１６との間のシリサイド反応を生成し、シリサイド構造２３４をソース／ドレイン構造２１６に形成する。いくつかの例において、金属材料はチタン、ニッケル、コバルト、タンタル、又はタングステンを含むことができ、かつシリサイド構造２３４はチタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タンタルシリサイド、又はタングステンシリサイドを含むことができる。シリサイド構造２３４は、コンタクト抵抗を低減することができる。ソース／ドレイン接点開口を形成した後、ソース／ドレインコンタクト２３６をソース／ドレイン接点開口に堆積することができる。各ソース／ドレイン接点２３６の構成は金属例えば銅、タングステン、アルミニウム、コバルト、ルテニウム、ニッケル、他の適切な材料、又は上記組み合わせであってもよく、かつその堆積方法は物理的気相堆積、化学気相成長、原子層堆積、又は他の適切なプロセスを採用することができる。ソース／ドレイン接点２３６を堆積した後、ワーク２００を平坦化して第１層間誘電体層２２４上のソース／ドレイン接点２３６の余分な金属を除去することにより、ソース／ドレイン接点２３６と第１層間誘電体層２２４の上面とを同一平面にする。
図１８、２６Ａ、及び２６Ｂに示すように、方法３００のステップ３２０は第１層間誘電体層２２４を凹ませて、第１エッチングストップ層２２２の一部を露出させる。いくつか実施例において、ステップ３２０は選択的なエッチングプロセスを行って第１層間誘電体層２２４の部分を凹ませる。これら実施例において、第１セルフアライメント接点構造２２６とソース／ドレイン接点２３６をエッチングマスクとして採用し、かつ第１層の間誘電体層２２４を選択的にエッチングして凹んだ第１層の間誘電体層２２４’を形成する。図２６Ａ及び２６Ｂに示すいくつか実施の形態において、第１層間誘電体層２２４を凹ませて第１エッチングストップ層２２２の側壁の一部を露出させる。いくつかの例において、第１エッチングストップ層２２２と第１層間誘電体層２２４の構成材料が異なるため、ステップ３２０は第１層間誘電体層２２４を選択的に凹ませ、第１エッチングストップ層２２２を実質的に損傷しない。いくつかの例において、第１エッチングストップ層２２２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。
図１８、２７Ａ、及び図２７Ｂに示すように、方法３００のステップ３２２は第１エッチングストップ層２２２の露出部分をエッチングすることにより、横方向開口２３７を形成して第２ダミースペーサ層２２０を露出させる。いくつか実施例において、ステップ３２２のエッチングプロセスのエッチング化学剤を選択して第１エッチングストップ層２２２の露出側壁を横方向にエッチングし、第１セルフアライメント接点構造２２６と凹部の第１層の間誘電体層２２４を実質的に損傷しない。なお、開口２３７はＺ方向に沿って垂直に延伸しないが、Ｘ方向に沿って水平に延伸する。図２７Ｂに示すように、開口２３７は第１セルフアライメント接点構造２２６の上側部分２２６Ｕの下に位置する。横方向開口２３７は第２ダミースペーサ層２２０を露出させることができ、それによりステップ３２４は第２ダミースペーサ層２２０を選択的に除去することができる。
図１８、図２８Ａ、及び図２８Ｂに示すように、方法３００のステップ３２４は第２ダミースペーサ層２２０を選択的に除去してエアギャップ２３９を形成する。ステップ３２２で形成された開口２３７により、第２ダミースペーサ層２２０を選択的に除去してエアギャップ２３９を形成することができる。前記のように、第３ダミースペーサ層２１９と第２ダミースペーサスペーサ層２２０の材料を選択することにより、第２ダミースペーサ層２２０を選択的に除去して実質的に第３ダミースペーサ層２１９をエッチングしない。本発明の実施例によれば、第１エッチングストップ層２２２と第１セルフアライメント接点構造２２６の材料を選択して第２ダミースペーサ層２２０の材料と異なるため、第２ダミースペーサ層２２０を除去してエアギャップ２３９を形成することができる。図２８Ａ及び図２８Ｂに示すように、上側部分２２６Ｕ、第１エッチングストップ層２２２、第３ダミースペーサ層２１９により定義されたエアギャップ２３９は、Ｙ方向に沿って上側部分２２６Ｕの下に延伸する。図に示すように、各ゲート構造２３２はＸ方向に沿って二つのエアギャップ２３９の間に位置し、かつ各エアギャップ２３９はＹ方向に沿って二つの開口２３７の間に位置する。各エアギャップ２３９は二つの開口２３７と流体を介して連通することができる。
図１８、２９Ａ、２９Ｂ、３０Ａ、及び３０Ｂに示すように、方法３００のステップ３２６で封止層２４０を堆積してエアギャップ２３９を封止する。いくつか実施例において、封止層２４０は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつか実施の形態において、封止層２４０の堆積方法は化学気相堆積又は適切な堆積技術を採用することができる。なお、封止層２４０に用いられる材料を選択することであり、第１層の間誘電体層２２４と第１自己セルフアライメント接点構造を選択的にエッチングして封封止層を実質的にエッチングしない。以下のように、封止層２４０は溝状のソース／ドレイン接点の貫通孔を形成するために用いられる。図２９Ａ及び２９Ｂに示すように、封止層２４０はエアギャップ２３９を封止する。いくつかの封止層２４０が開口２３７に入る可能性があっても、封止層２４０を堆積した後の開口２３７の少なくとも一部は依然としてエアギャップ２３９の一部に変換することができる。
図２９Ａに示すように、エアギャップ２３９はＸ方向に沿って第１エッチングストップ層２２２と第３ダミースペーサ層２１９の垂直部分との間に位置し、かつＺ方向に沿って第１セルフアライメント接点構造２２６の上側部分２２６Ｕと第３ダミースペーサ層２１９の水平部分との間に位置する。第３ダミースペーサ層２１９の垂直部分は、薄化された第１スペーサ層２１２’の側壁に沿って延びている。第３ダミースペーサ層２１９の水平部分は、薄化された第１スペーサ層２１２’の水平部分と、ソース／ドレイン構造２１６上に位置している。第３ダミースペーサ層２１９の垂直部分は、薄化された第１スペーサ層２１２’とエアギャップ２３９との間にＸ方向に沿って位置している。図２９Ａに示すように、エアギャップ２３９もソース／ドレイン接点２３６とゲート構造２３２との間、及びソース／ドレイン接点２３６と第１セルフアライメント接点構造２２６の下側部分２２６Ｌとの間に位置する。エアギャップ２３９は、Ｙ方向に沿ってソース／ドレイン接点２３６の両端を越えて延在している。図２９Ｂに示すような断面ＩＩ－ＩＩ’において、エアギャップ２３９は開口２３７の一部を含むことができ、かつＹ方向に沿った逆Ｌ字形を有することができる。また、断面ＩＩ－ＩＩ’におけるエアギャップ２３９は第３ダミースペーサ層２１９、第１エッチングストップ層２２２、封止層２４０、及び上側部分２２６Ｕにより定義される。
図３０Ａ及び３０Ｂに示されるいくつかの他実施例において、パッド層２４２はソース／ドレイン接点２３６の側壁を密封する。図３０Ａに示すように、パッド層２４２はソース／ドレイン接点２３６と封止層２４０との間、ソース／ドレイン接点２３６と第１セルフアライメント接点構造２２６の上側部分との間、ソース／ドレイン接点２３６と第１エッチングストップ層２２２との間に位置し、ソース／ドレイン接点２３６と第３ダミースペーサ層２１９の水平部分との間に位置することができる。パッド層２４２は断面ＩＩ－ＩＩ’に図示されていないため、パッド層２４２も図３０ＢにおけるＹ方向に沿った視野角に図示されていない。いくつか実施の形態において、ライナー層２４２は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、窒化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含むことができる。いくつかの例において、ライナー層２４２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。いくつかの例において、パッド層２４２を完全に省略することができる。ライナー層２４２が存在する例において、ライナー層２４２の厚さは約１ｎｍ～約１０ｎｍの間にあることができる。
方法３００でエアギャップ２３９を形成するプロセスの変化は異なる構造をもたらす可能性がある。いくつかの例を図３１に示す。いくつか実施の形態において、自己セルフアライメント接点の開口を形成するステップ３１６は薄化された第１スペーサ層２１２’と第３ダミースペーサ層２１９の頂部のエッジを丸くする可能性がある。自己セルフアライメント接点開口を形成するエッチングプロセスは薄化された第１スペーサ層２１２’と第３ダミースペーサ層２１９のエッチング速度が異なり、薄化された第１スペーサ層２１２’と第３ダミースペーサ層２１９の上面は滑らかで連続しなくてもよい。ステップ３２０は第１層の間誘電体層２２４を凹ませ、第１セルフアライメント接点構造２２６の上側部分の丸みを形成することができる。また、第１層間誘電体層２２４の凹みは掘り下げ２４１を第１層間誘電体層２２４内に形成することができ、封止層２４０の一部は第１層間誘電体層２２４の凹み２４１内に位置することができる。陥没部２４１の深さは、０．１ｎｍ～２０ｎｍ程度とすることができる。いくつか実施例において、化学気相成長で封止層２４０を堆積し、かつ孔２４４を封止層２４０内に形成することができる。図３１に示すように、エアギャップ２３９は第１エッチングストップ層２２２と第３ダミースペーサ層２１９の垂直部分との間に第１幅Ｗ１を有し、封止層２４０と第３ダミースペーサ層２１９との間に第２幅Ｗ２を有し、かつ上側部分２２６Ｕと第３ダミースペーサ層２１９の水平部分との間に第５高さＨ５を有する。エアギャップ２３９は、第１エッチングストップ層２２２と第３ダミースペーサ層２１９の垂直部分との間に位置する部分が底部とみなすことができる。エアギャップ２３８は封止層２４０と第３のダミースペーサ層２１９との間に位置する部分が頂部とみなすことができる。いくつかの例において、第１幅Ｗ１は約１ｎｍ～約１０ｎｍの間に介在してもよく、第２幅Ｗ２は約２ｎｍ～約１５ｎｍの間に介在してもよく、第５高さＨ５は約１２ｎｍ～約６０ｎｍの間に介在してもよい。第１ダミースペーサ層２１８と第３ダミースペーサ層２１９との間の厚さの差異により、エアギャップ２３９の第５高さＨ５はエアギャップ２３８の第１高さＨ１と異なることができる。いくつかの例において、第５高さＨ５は第１高さＨ１よりも大きい。第１エッチングストップ層２２２上の第１層間絶縁層２２４は、第２高さＨ２を有していてもよい。いくつか実施の形態において、第２高さＨ２は第１層間誘電体層２２４を隣接する第１エッチングストップ層２２２より高く又は低くすることができる。これら実施の形態において、第１層間誘電体層２２４と第１エッチングストップ層２２２との間の差異は約１０ｎｍであってもよい。いくつかの例において、第２高さＨ２は約２ｎｍ～約４０ｎｍの間にあることができる。第１層間絶縁層２２４上の封止層２４０は、第３高さＨ３を有していてもよい。いくつかの例において、第３高さＨ３は約２ｎｍ～約３０ｎｍの間にあることができる。封止層２４０の孔２４４の第４高さＨ４は、０．１ｎｍ～１０ｎｍ程度である。
図１８、３２、３３、及び３４に示すように、方法３００のステップ３２８は追加のプロセスを行う。これらの追加プロセスは第２エッチングストップ層２４６を堆積し、第２層間誘電体層２４８を堆積し、ソース／ドレイン接点貫通孔２５０（図３２における第１ソース／ドレイン接点貫通孔２５０－１、図３３における第２ソース／ドレイン接点貫通孔２５０－２、図３４における第３ソース／ドレイン接点貫通孔２５０－３を含む）を堆積することを含むことができる。まず、図３２に示すように、ここで第１ソース／ドレイン接点貫通孔２５０－１を形成する。いくつか実施例において、封止層２４０を形成してエアギャップ２３９を密封した後、第２エッチングストップ層２４６をワーク２００上に堆積し、かつ第２層間誘電体層２４８を第２エッチングストップ層２４６に堆積する。次にソース／ドレイン接点貫通孔の開口を形成して第２エッチングストップ層２４６と第２層間誘電体層２４８を貫通することによりソース／ドレイン接点２３６を露出させる。その後に導電性材料例えば銅、タングステン、アルミニウム、コバルト、ルテニウム、又はニッケルソース／ドレイン接点の貫通孔の開口に堆積することにより、第１ソース／ドレイン接点貫通孔２５０－１を形成し、それがソース／ドレイン接点２３６に接触する。第２エッチングストップ層２４６と第２層間誘電体層２４８の構成及び形成プロセスは、それぞれ第１エッチングストップ層２２２と第１層間誘電体層２２４の構成及び形成プロセスと実質的に類似することができる。図３５Ａ及び３５Ｂはそれぞれワーク２００の上面図と断面図を示し、ここで第１ソース／ドレイン接点貫通孔２５０－１を形成する。図に示すように、隣接するソース／ドレイン接点２３６はＹ方向に沿って第１層の間誘電体層２２４及び封止層２４０を隔てる。次に複数の第１ソース／ドレイン接点貫通孔２５０－１を形成して第２層間誘電体層２４８及び第２エッチングストップ層２４６を貫通して、ソース／ドレイン接点に接触する。図３５Ｂに示すいくつか実施の形態では、追加のセルフアライメント接点層をソース／ドレイン接点２３６に形成しない。
第２ソース／ドレイン接点貫通孔２５０－２は図３３に示すとおりである。図３２に示す第１ソース／ドレイン接点貫通孔２５０－１と異なり、ソース／ドレイン接点２３６の頂部が凹んで自己セルフアライメント接点の凹部と第２セルフアライメント接点構造を形成する（図３３に示されていないが、図３６Ｂに示す）。図３６Ａ及び３６Ｂはそれぞれワーク２００の上面図及び断面図を示し、ここで第２ソース／ドレイン接点貫通孔２５０－２を形成する。図３６Ｂに示すように、第２セルフアライメント接点構造２５２はソース／ドレイン接点２３６に伸びた自己セルフアライメント接点の凹部に形成され、第２セルフアライメント接点構造２５２を密封層２４０の間に位置させる。したがって、第２ソース／ドレイン接点貫通孔２５０－２は第２層間誘電体層２４８、第２エッチングストップ層２４６、及び第２セルフアライメント接点構造２５２を延伸して貫通し、ソース／ドレイン接点２３６に接触する。隣接する第２ソース／ドレイン接点貫通孔２５０－２は封止層２４０と第２セルフアライメント接点構造２５２を隔離する。
図３４に示すように、第３ソース／ドレイン接点貫通孔２５０－３を形成する。いくつか実施の形態において、第３ソース／ドレイン接点通孔２５０－３は溝状の貫通孔であり、かつ溝状の貫通孔に同時に複数接点通孔を異なるソース／ドレイン接点２３６に形成する。第２ソース／ドレイン接点貫通孔２５０－２の形成方法と類似し、第２エッチングストップ層２４６をワーク２００に堆積し、かつ第２層間誘電体層２４８を第２エッチングストップ層２４６に堆積することができる。続いて第２エッチングストップ層２４６と第２層間誘電体層２４８をエッチングし、溝状の開口を形成して少なくとも二つの隣接するソース／ドレイン接点２３６を露出させる。次に銅、タングステン、アルミニウム、コバルト、ルテニウム、又はニッケルのような導電性材料を溝状の開口部に堆積することができる。次に化学機械研磨プロセスのような平坦化プロセスを採用して、第２エッチングストップ層２４６と第２層間誘電体層２４８を除去することができる。いくつか実施の形態において、封止層２４０の材料を選択することにより、溝状の開口を形成するために用いられるエッチングプロセスは第２エッチングストップ層と第２層間誘電体層２４８に選択性を有する。封止層２４０がなければ、エッチングプロセスは第１層の間誘電体層２２４と第２層間誘電体層２４８を差なくエッチングし、溝状の貫通孔例えば第３ソース／ドレイン接点貫通孔２５０－３を形成する可能性がない。本発明の実施例は封止層２４０を有するため、エッチングプロセスは実質的に封止層２４０をエッチングせず、隣接する第３ソース／ドレイン接点貫通孔２５０－３を分離することができ、図３７Ｂに示すとおりである。溝状の開口は二つの隣接するソース／ドレイン接点２３６を跨るため、封止層２４０は隣接する第３ソース／ドレイン接点貫通孔２５０－３のみを分離し、溝状の開口を形成するプロセスは実質的に隣接する第３ソース／ドレイン接点貫通孔２５０－３の間の第２セルフアライメント接点構造２５２を除去する。封止層２４０は第１層間誘電体層２２４よりも緻密である（孔が少ない）ため、封止層２４０を用いて接点通孔を分離する方法は時間に関連する誘電崩壊を回避することができる。溝状の貫通孔を形成することはフォトリソグラフィの解像度限界を超える装置構造又は開口の対策の一つである。本発明の実施例の封止層２４０が提供するエッチング選択性は、ソース／ドレイン接点の貫通孔の開口と個別のソース／ドレイン接点２３６との位置合わせに役立つ。ここで、溝状の貫通孔を形成するプロセスはセルフアライメントの貫通孔形成プロセスと見なすことができる。
図３２、３３、及び３４は、本発明の実施例のいくつかの利点を示す。第１ソース／ドレイン接点貫通孔２５０－１、第２ソース／ドレイン接点貫通孔２５０－２、第３ソース／ドレイン接点貫通孔２５０－３を形成する方法は、ソース／ドレイン接点貫通孔を形成してソース／ドレイン接点２３６に開口する必要がある。マスクが不正確であるという問題を完全に回避することが困難であるため、ソース／ドレイン接点の貫通孔の開口は常にソース／ドレイン接点２３６に位置するとは限らない。第２ダミースペーサ層２２０を横方向に除去することにより、第１セルフアライメント接点構造２２６の上側部分２２６Ｕを保留して所望のエッチング選択性を提供し、ソース／ドレイン接点の貫通孔の開口がエアギャップ２３９に入るか又はゲート２３０に向かって広く離れることを回避することができる。このように、本発明の実施例の方法はプロセス許容範囲を改善し、寄生容量を減少させ、かつ歩留まりを増加させることができる。
本発明の一つ又は複数実施例は、利点を提供するがこれらに限定されるものではない。例えば、本発明の実施例が提供する半導体装置において、機能ゲート構造とソース／ドレイン接点との間にエアギャップを形成することができ、ゲート構造上のキャップ層又はセルフアライメント接点構造を劣化させない。ゲート構造の長さ方向に沿った視野角において、ゲート構造上のセルフアライメント接点構造は実質的にＴ字形であり、かつ本発明の実施例形成されたエアギャップは少なくとも部分的にＴ字形のセルフアライメント接点構造の一部の下に位置する。この構造の可能性は、横方向の開口と横方向の抜けを形成するためのスペーサ層に由来する。封止層でエアギャップを密封し、かつ封止層の材料及びエッチング選択性は隣接する層間絶縁層の材料及びエッチング選択性と異なる。この封止層は、溝状の貫通孔を形成するために用いることができる。溝状貫通孔を形成するプロセス許容範囲は個別貫通孔形成するプロセス許容範囲よりも大きいため、本発明の実施例は封止層の動作法を採用してプロセス許容範囲を改善することができる。
したがって、実施例において、半導体装置を提供する。半導体装置は、チャネル領域及びチャネル領域に隣接するソース／ドレイン領域を含むアクティブ領域と、アクティブ領域のチャネル領域に位置するゲート構造と、ソース／ドレイン領域に位置するソース／ドレイン接点と、ゲート構造に位置し、かつゲート構造に隣接する下側部分及びゲート構造から離れる上側部分を含む誘電体構造と、ゲート構造とソース／ドレイン接点との間に位置するエアギャップと、を備え、誘電体構造の上側部分の第１方向に沿った第１幅は、誘電体構造の下側部分の第１方向に沿った第２幅よりも大きく、エアギャップは、誘電体構造の上側部分の下に位置する。
いくつかの実施例において、半導体装置は、さらに第１ゲートスペーサ層及びエッチングストップ層を含む。エアギャップが、第１方向に沿って第１ゲートスペーサ層とエッチングストップ層との間に位置し、第１ゲートスペーサ層が第１方向に沿ってゲート構造とエアギャップとの間に位置し、かつエッチングストップ層が第１方向に沿ってエアギャップとソース／ドレイン接点との間に位置する。いくつか実施例において、第１ゲートスペーサ層は窒化ケイ素、ハフニウムケイ化物、酸窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化アルミニウム、酸化ジルコニウム、炭化ケイ素、酸化亜鉛、炭窒化ケイ素、ケイ素、酸化イットリウム、炭窒化タンタル、ジルコニウムケイ化物、炭窒化ケイ素、酸化ジルコニウムアルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムを含む。いくつかの例において、ゲート構造は第２方向に沿ってチャネル領域から延伸し、かつ第２方向は第１方向に垂直であり、ここでエアギャップは第２方向に沿って誘電体構造の上側部分と第１ゲートスペーサ層との間に位置する。いくつかの実施例において、ゲート構造は第２方向に沿ってチャネル領域から延伸し、かつ第２方向は第１方向に垂直であり、そのうちエッチングストップ層は第２方向に沿って誘電体構造の上側部分と第１ゲートスペーサ層との間に位置する。いくつか実施例において、半導体装置はさらにパッド層が第１方向に沿ってソース／ドレイン接点とエッチングストップ層との間に位置することを含む。いくつか実施の形態において、半導体装置はさらに第２ゲートスペーサ層を含み、第１方向に沿って第１ゲートスペーサ層とゲート構造との間に位置する。いくつか実施例において、第１ゲートスペーサ層の一部は第２ゲートスペーサ層上に位置する。
別実施例において、半導体装置を提供する。半導体装置は、ゲート構造と、ゲート構造の側壁に沿って延在する第１ゲートスペーサ層と、ゲート構造に隣接するソース／ドレイン構造と、ソース／ドレイン構造に位置する封止層と、ゲート構造に位置し、かつゲート構造に隣接する下側部分及びゲート構造から離れる上側部分を含む誘電体構造と、誘電体構造の上側部分の下に位置するエアギャップと、を備える。誘電体構造の上側部分の第１方向に沿った第１幅は、誘電体構造の下側部分の第１方向に沿った第２幅よりも大きい。エアギャップは、第１方向に沿って封止層と第１ゲートスペーサ層との間に位置する。
いくつか実施例において、封止層は誘電体構造の上側部分に接触する。いくつか実施の形態において、半導体装置は、さらにソース／ドレイン構造に位置するエッチングストップ層を含む。また、エアギャップは、エッチングストップ層と第１ゲートスペーサ層との間に延在する。いくつか実施例において、エアギャップの一部はエッチングストップ層の一部に直接位置する。いくつかの例において、第１ゲートスペーサ層は水平部分がソース／ドレイン構造に位置し、かつエッチングストップ層が第１ゲートスペーサ層の水平部分に位置することを含む。いくつか実施例において、半導体装置はさらに層間誘電体層がエッチング停止層に位置し、かつ封止層が層間誘電体層に位置することを含むことができる。
別実施例において、半導体装置の形成方法を提供する。方法は、ワークを受信し、かつワークがアクティブ領域を含み、アクティブ領域がチャネル領域及びチャネル領域に隣接するソース／ドレイン構造を含むことと、ダミーゲートスタックを形成し、チャネル領域に堆積することと、ダミーゲートスタックとソース／ドレイン構造上に第１ダミースペーサ層を形成することと、第１ダミースペーサ層及びソース／ドレイン構造上に第２ダミースペーサ層を形成することと、第２ダミースペーサ層を凹ませて第１ダミースペーサ層の上面表面を露出させ、第２ダミースペーサ層が第１ダミースペーサ層を覆う側壁を維持することと、第１ダミースペーサ層と第２ダミースペーサ層上にエッチング停止層を堆積することと、エッチング停止層上に層間誘電体層を堆積することと、ダミーゲートスタックをゲート構造に置換することと、ゲート構造、第１ダミースペーサ層、第２ダミースペーサ層、エッチングストップ層を凹ませることによりセルフアライメント接点開口を形成することと、誘電体構造をセルフアライメント接点開口に形成することと、接点構造を形成してエッチングストップ層、層間誘電体層、及び第１ダミースペーサ層を延伸して貫通し、ソース／ドレイン構造に接触することと、層間誘電体層とエッチングストップ層を選択的に凹ませ、誘電体構造と接点構造を実質的にエッチングせず、接点構造に隣接する開口を形成しかつ第２ダミースペーサ層の一部を露出させることと、第２ダミースペーサ層を選択的に除去してエアギャップを形成することと、を含む。
いくつか実施例において、誘電体構造を形成するステップは、誘電体構造を形成する下側部分をゲート構造に形成し、かつ誘電体構造の上側部分を下側部分、第１ダミースペーサ層、及び第２ダミースペーサ層に形成し、ここでエアギャップは誘電体構造の上側部分の下に位置することを含む。いくつか実施例において、方法は、さらに第２ダミースペーサ層を選択的に除去した後に、封止層を層間誘電体層に堆積することを含む。封止層は誘電体構造の上側部分に接している。いくつか実施の形態において、アクティブ領域の長さ方向は第１方向に沿って延伸し、ここでエアギャップの底部は第１方向に沿ってエッチングストップ層と第１ダミースペーサ層との間に位置し、かつエアギャップの頂部は第１方向に沿って封止層と第１ダミースペーサ層との間に位置する。いくつかの例において、ゲート構造の長さ方向は第２方向に沿って延伸し、かつ第２方向は第１方向に垂直であり、ここでエアギャップは第２方向に沿って接点構造の全ての長さを延伸する越える。いくつか実施例において、ゲート構造は第３方向に沿ってチャネル領域から延伸し、かつ第３方向は第１方向と第２方向に垂直であり、かつエアギャップは第３方向に沿って誘電体構造の上側部分と第１ダミースペーサ層との間に位置する。
上記実施例の特徴は本技術分野において当業者が本発明を理解することに役立つ。本技術分野の当業者は本発明を基礎として、他のプロセス及び構造を設計しかつ変化させることにより上記実施例の同じ目的及び／又は同じ利点を達成することができることを理解すべきである。本技術分野の当業者であれば理解されるように、これらの等価置換は本発明の精神及び範囲から逸脱せず、かつ本発明の精神及び範囲から逸脱せずに変更、置換、又は変更することができる。

Claims (1)

  1. チャネル領域及び当該チャネル領域に隣接するソース／ドレイン領域を含むアクティブ領域と、
    当該アクティブ領域の当該チャネル領域に位置するゲート構造と、
    当該ソース／ドレイン領域に位置するソース／ドレイン接点と、
    当該ゲート構造に位置し、かつ当該ゲート構造に隣接する下側部分及び当該ゲート構造から離れる上側部分を含む誘電体構造と、
    当該ゲート構造と当該ソース／ドレイン接点との間に位置するエアギャップと、を備え、
    当該誘電体構造の当該上側部分の第１方向に沿った第１幅は、当該誘電体構造の当該下側部分の当該第１方向に沿った第２幅よりも大きく、
    当該エアギャップは、当該誘電体構造の当該上側部分の下に位置する半導体装置。


JP2021119384A 2020-07-21 2021-07-20 半導体装置 Pending JP2022021334A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/935,061 US11817491B2 (en) 2020-07-21 2020-07-21 Semiconductor device having an air gap along a gate spacer
US16/935,061 2020-07-21

Publications (1)

Publication Number Publication Date
JP2022021334A true JP2022021334A (ja) 2022-02-02

Family

ID=76999657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021119384A Pending JP2022021334A (ja) 2020-07-21 2021-07-20 半導体装置

Country Status (5)

Country Link
US (2) US11817491B2 (ja)
EP (1) EP3944333A1 (ja)
JP (1) JP2022021334A (ja)
CN (1) CN113725276A (ja)
TW (1) TW202205596A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437273B2 (en) * 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029260B2 (en) 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9577067B2 (en) * 2014-08-20 2017-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate and manufuacturing process thereof
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US9972529B2 (en) 2015-09-28 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
US9768061B1 (en) 2016-05-31 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric interconnect systems
KR102365108B1 (ko) * 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
US10170322B1 (en) 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
US11011617B2 (en) * 2018-03-23 2021-05-18 International Business Machines Corporation Formation of a partial air-gap spacer
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US10700180B2 (en) * 2018-07-27 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US11038059B2 (en) * 2018-07-31 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10950692B2 (en) * 2018-09-04 2021-03-16 Globalfoundries U.S. Inc. Methods of forming air gaps between source/drain contacts and the resulting devices
US11101385B2 (en) * 2018-09-19 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with air gap and method for forming the same
US10854506B2 (en) * 2018-09-27 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10825721B2 (en) * 2018-10-23 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Insulating cap on contact structure and method for forming the same
US10840351B2 (en) * 2019-01-03 2020-11-17 International Business Machines Corporation Transistor with airgap spacer and tight gate pitch
US10825910B1 (en) * 2019-04-17 2020-11-03 Globalfoundries Inc. Shaped gate caps in dielectric-lined openings
US11094794B2 (en) * 2019-09-27 2021-08-17 Globalfoundries U.S. Inc. Air spacer structures

Also Published As

Publication number Publication date
US11817491B2 (en) 2023-11-14
CN113725276A (zh) 2021-11-30
TW202205596A (zh) 2022-02-01
US20220367669A1 (en) 2022-11-17
EP3944333A1 (en) 2022-01-26
US20220028999A1 (en) 2022-01-27
US11955535B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
TWI728146B (zh) 半導體裝置與其形成方法
TWI749275B (zh) 半導體裝置及其製造方法
TWI719615B (zh) 半導體裝置的形成方法
US11189706B2 (en) FinFET structure with airgap and method of forming the same
TW202017059A (zh) 半導體結構的製作方法
TW202025398A (zh) 半導體結構的形成方法
CN109755317A (zh) 半导体装置
TW202113942A (zh) 半導體結構
TW202127663A (zh) 半導體裝置
US11145749B2 (en) Method of fabricating a semiconductor device
CN106449388A (zh) 具有自对准源极接触和漏极接触的晶体管及其制造方法
CN110808250A (zh) 三维存储器结构及其制备方法
TW202123387A (zh) 半導體裝置的製造方法
TW202118058A (zh) 半導體裝置
TW202032634A (zh) 半導體裝置的製作方法
TW202205533A (zh) 半導體裝置及其製造方法
TW202117856A (zh) 半導體裝置的形成方法
TW202040824A (zh) 半導體裝置
TW202020986A (zh) 半導體裝置
TWI803350B (zh) 半導體結構及其製作方法
TW202017180A (zh) 積體電路裝置
TW202017057A (zh) 鰭狀場效電晶體裝置
JP2022021334A (ja) 半導体装置
CN114334961A (zh) 半导体装置结构
CN113555321A (zh) 半导体结构的形成方法