TW202032634A - 半導體裝置的製作方法 - Google Patents

半導體裝置的製作方法 Download PDF

Info

Publication number
TW202032634A
TW202032634A TW108129031A TW108129031A TW202032634A TW 202032634 A TW202032634 A TW 202032634A TW 108129031 A TW108129031 A TW 108129031A TW 108129031 A TW108129031 A TW 108129031A TW 202032634 A TW202032634 A TW 202032634A
Authority
TW
Taiwan
Prior art keywords
layer
type source
epitaxial
region
type
Prior art date
Application number
TW108129031A
Other languages
English (en)
Inventor
陳振隆
奧野泰利
蔡邦彥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202032634A publication Critical patent/TW202032634A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

形成半導體裝置中的磊晶的源極/汲極結構之方法，包括提供基板，且基板包括自基板延伸的多個鰭狀物。在一些實施例中，形成襯墊層於鰭狀物上。圖案化襯墊層以露出第一區中的鰭狀物的第一組鰭狀物。在一些實施例中，形成第一磊晶層於露出的第一組鰭狀物上，並形成阻障層於第一磊晶層上。之後可移除圖案化的襯墊層。在多種例子中，選擇性形成第二磊晶層於第二區中的鰭狀物的第二組的鰭狀物上。

Description

半導體裝置的製作方法
本發明實施例關於半導體裝置，更特別關於形成於鰭狀物上的磊晶的源極/汲極結構。
電子產業已經歷對更小、更快、且能同時支援越來越複雜功能的電子裝置之需求的持續成長。綜上所述，半導體產業的趨勢為形成低成本、高效能、與低能耗的積體電路。這些遠程目標主要由縮小半導體積體電路尺寸(如最小結構尺寸)所達成，其可改善產能並降低相關成本。然而縮小尺寸亦使半導體製程的複雜度增加。為實現半導體積體電路與裝置中的持續進展，半導體的形成製程與技術需要類似進展。
近來導入的多閘極裝置可增加閘極-通道耦合、降低關閉狀態電流、並減少短通道效應，以改善閘極控制。導入的多閘極裝置之一為鰭狀場效電晶體。鰭狀場效電晶體的名稱來自形成於基板上且自基板延伸的鰭狀結構，其可用於形成場效電晶體的通道。鰭狀場效電晶體可與習知的互補金氧半製程相容，且其三維結構可緊密排列並維持閘極控制且緩解短通道效應。在至少一例子中，鰭狀場效電晶體的製作可採用兩個光微影製程(各自需要遮罩)以分別定義磊晶的n型源極/汲極區與磊晶的p型源極/汲極區。然而對進階的半導體製程而言，遮罩與光微影製程所需的成本、品質、與效能通常越來越關鍵。因此給定製程所用的每一額外遮罩均增加製程成本與複雜度。此外，在至少一些現有的例子中，採用分開的光微影製程與分開的遮罩定義磊晶的n型源極/汲極區與磊晶的p型源極/汲極區，可能亦需沉積與移除額外的遮罩層(如介電隔離層)，其會造成磊晶層損失(如n型源極/汲極區與p型源極/汲極區的磊晶層損失)。因此現有技術仍未證明可完全符合所有方面的需求。
本發明一實施例提供之半導體裝置的製作方法，包括：提供基板，且基板包括自基板延伸的多個鰭狀物；形成襯墊層於鰭狀物上；圖案化襯墊層以形成圖案化的襯墊層，其露出第一區中的鰭狀物的第一組鰭狀物；形成第一磊晶層於露出的第一組鰭狀物上，並形成阻障層於第一磊晶層上；移除圖案化的襯墊層；以及選擇性地形成第二磊晶層於第二區中的鰭狀物的第二組鰭狀物上。
本發明一實施例提供之半導體裝置的製作方法，包括：形成第一組鰭狀物於n型區中，形成第二組鰭狀物於p型區中，形成第一混合鰭狀物夾設於第二組鰭狀物的相鄰鰭狀物之間；並形成第二混合鰭狀物於n型區與p型區之間的邊界；形成圖案化的介電隔離層於第二組鰭狀物、第一混合鰭狀物、與第二混合鰭狀物的至少一部份上；成長磊晶的n型源極/汲極結構於n型區中的第一組鰭狀物上，並形成阻障層於磊晶的n型源極/汲極結構上；移除圖案化的介電隔離層；以及選擇性地成長磊晶的p型源極/汲極結構於p型區中的第二組鰭狀物上。
本發明一實施例提供之半導體裝置，包括：基板，包括具有第一組鰭狀物的n型區與具有第二組鰭狀物的p型區；磊晶的n型源極/汲極結構，位於n型區中的第一組鰭狀物上；以及磊晶的p型源極/汲極結構，位於p型區中的第二組鰭狀物上，其中n型區中的第一淺溝槽隔離區低於p型區中的第二淺溝槽隔離區。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件、與配置的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
值得注意的是，本發明實施例為多閘極電晶體或鰭狀多閘極電晶體，其稱作鰭狀場效電晶體裝置。此裝置可包含p型金氧半鰭狀場效電晶體裝置，或n型金氧半鰭狀場效電晶體裝置。鰭狀場效電晶體裝置可為雙閘極裝置、三閘極裝置、基體裝置、絕緣層上矽裝置、及/或其他設置。本技術領域中具有通常知識者應理解本發明實施例有利於半導體裝置的其他實施例。舉例來說，此處所述的一些實施例可用於全繞式閘極裝置、Ω閘極裝置、或Π閘極裝置。
圖1係鰭狀場效電晶體的裝置100。鰭狀場效電晶體的裝置100可包含一或多個鰭狀物為主的多閘極場效電晶體。鰭狀場效電晶體的裝置100包括基板102、自基板102延伸的至少一鰭狀物104、隔離區106、與位於鰭狀物104周圍與鰭狀物104上的閘極結構108。基板102可為半導體基板如矽基板。基板102可包含多種層狀物，比如形成於半導體基板上的導電層或絕緣層。基板102可包含多種摻雜設置，端視本技術領域已知的設計需求而定。基板102亦可包含其他半導體如鍺、碳化矽、矽鍺、或鑽石。在其他實施例中，基板102可包含半導體化合物及/或半導體合金。此外，一些實施例中的基板102可包含磊晶層，可具有應力以增進效能、可包括絕緣層上矽基板、及/或可具有其他合適的增進結構。
鰭狀物104與基板102類似，可包含矽或另一半導體元素如鍺、半導體化合物(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。鰭狀物104的製作方法可採用合適製程，包括光微影與蝕刻製程。光微影製程可包括形成光阻層於基板上(如矽層上)、曝光光阻至一圖案、進行曝光後烘烤製程、以及顯影光阻以形成含光阻的遮罩單元。在一些實施例中，圖案化光阻以形成遮罩單元的方法可採用電子束微影製程。接著可採用遮罩單元保護基板的一些區域，並進行蝕刻製程形成凹陷至矽層中，以留下延伸的鰭狀物104。凹陷的蝕刻方法可採用乾蝕刻(如化學氧化物移除)、濕蝕刻、及/或其他合適製程。亦可採用其他多種實施例的方法，以形成鰭狀物104於基板102上。
多個鰭狀物104的每一者亦包括源極區105與汲極區107，其形成於鰭狀物104之上、形成於鰭狀物104之中、及/或圍繞鰭狀物104。源極區105與汲極區107可磊晶成長於鰭狀物104上。電晶體的通道區位於鰭狀物104中，位於閘極結構108下，並沿著實質上平行於圖1的剖面AA’的平面。在一些例子中，鰭狀物的通道區包括高遷移率的材料如鍺、上述的任何半導體化合物或半導體合金、及/或上述之組合。高遷移率的材料之電子或電洞遷移率大於矽。舉例來說，矽於室溫(300K)下的本質電子遷移率為約1350cm2 /V-s，而電洞遷移率為約480cm2 /V-s。
隔離區106可為淺溝槽隔離結構。在其他實施例中，可實施場氧化物、局部氧化矽結構、及/或其他合適的隔離結構於基板102之上及/或之中。隔離區106的組成可為氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電層、上述之組合、及/或其他合適材料。在一實施例中，隔離結構為淺溝槽隔離結構，其形成方法可為蝕刻溝槽於基板102中。接著將隔離材料填入溝槽，再進行化學機械研磨製程。然而其他實施例亦屬可能。在一些實施例中，隔離區106可包含多層結構，比如具有一或多個襯墊層。
閘極結構108所含的閘極堆疊具有閘極介電層110，以及形成於閘極介電層110上的金屬層112。在一些實施例中，閘極介電層110可包含界面層形成於鰭狀物104的通道區上，以及高介電常數的介電層位於界面層上。閘極介電層110的界面層可包含介電材料如氧化矽或氮氧化矽。閘極介電層110的高介電常數的介電層可包含氧化鉿、氧化鈦、氧化鉿鋯、氧化鉭、氧化鉿矽、氧化鋯、氧化鋯矽、上述之組合、或其他合適材料。在其他實施例中，閘極介電層110可包含氧化矽或另一合適介電層。閘極介電層110的形成方法可為化學氧化、熱氧化、原子層沉積、物理氣相沉積、化學氣相沉積、及/或其他合適方法。金屬層112可包含導電層如鎢、氮化鈦、氮化鉭、氮化鎢、錸、銥、釕、鉬、鋁、銅、鈷、鎳、上述之組合、及/或其他合適組成。在一些實施例中，金屬層112可包含n型鰭狀場效電晶體所用的第一組金屬材料，以及p型鰭狀場效電晶體所用的第二組金屬材料。因此鰭狀場效電晶體的裝置100可包含雙功函數金屬閘極的設置。舉例來說，第一金屬材料(比如用於n型裝置)所含的金屬之功函數實質上可對準基板導帶的功函數，或至少實質上對準鰭狀物104的通道區導帶的功函數。類似地，第二金屬材料(比如用於p型裝置)所含的金屬之功函數可實質上對準基板價帶的功函數，或至少實質上對準鰭狀物104的通道區價帶的功函數。因此金屬層112可提供鰭狀場效電晶體的裝置100 (包括n型與p型的鰭狀場效電晶體的裝置100)所用的閘極。在一些實施例中，金屬層112可改為包含多晶矽層。金屬層112的形成方法可採用物理氣相沉積、化學氣相沉積、電子束蒸鍍、及/或其他合適製程。在一些實施例中，側壁間隔物形成於閘極結構108的側壁上。側壁間隔物可包含介電材料如氧化矽、氮化矽、碳化矽、氮氧化矽、或上述之組合。
如上所述，鰭狀場效電晶體裝置(如鰭狀場效電晶體的裝置100)的製作方法可包括採用兩個光微影製程，其各自需要遮罩以分別定義磊晶的n型源極/汲極區與磊晶的p型源極/汲極區(比如源極區105與汲極區107)。舉例來說，可先形成第一介電隔離層(如氮化矽)於n型源極/汲極區與p型源極/汲極區中。接著可進行第一源極/汲極光微影與蝕刻製程，移除p型源極/汲極區中的第一介電隔離層以圖案化第一介電隔離層，進而露出p型源極/汲極區中的一或多個鰭狀物。接著可形成磊晶的p型源極/汲極結構於p型源極/汲極區中露出的一或多個鰭狀物上。在一些例子中，在形成磊晶的p型源極/汲極結構之前，可進行鰭狀物凹陷製程使p型源極/汲極區中露出的一或多個鰭狀物凹陷，接著可形成磊晶的p型源極/汲極結構於p型源極/汲極區中凹陷的鰭狀物上。之後可移除殘留的第一介電隔離層(如n型源極/汲極區中的第一介電隔離層)。
在移除第一介電隔離層之後，可形成第二介電隔離層(如氮化矽)於之前形成於p型源極/汲極區中的磊晶的p型源極/汲極結構以及n型源極/汲極區中的鰭狀物上。接著可進行第二源極/汲極光微影與蝕刻製程移除n型源極/汲極區中的第二介電隔離層，以圖案化第二介電隔離層，進而露出n型源極/汲極區中的一或多個鰭狀物。接著可形成磊晶的n型源極/汲極結構於n型源極/汲極區中一或多個露出的鰭狀物上。在一些例子中，在形成磊晶的n型源極/汲極結構之前，可進行鰭狀物凹陷製程使n型源極/汲極區中的一或多個露出的鰭狀物凹陷，接著形成磊晶的n型源極/汲極結構於n型源極/汲極區中凹陷的鰭狀物上。之後可移除保留的第二介電隔離層(如p型源極/汲極區中的第二介電隔離層)。
採用兩道光微影製程(因此需要兩道遮罩)形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區如上述，具有多種缺點如下述。舉例來說，隨著半導體製程技術持續進展，一般的遮罩與光微影製程的成本、品質、與效能需求也越來越關鍵。因此給定製程所用的每一額外遮罩都會增加製程成本與複雜度。在一些現有的例子中，採用分開的光微影製程與分開的遮罩定義磊晶的n型源極/汲極區與磊晶的p型源極/汲極區，亦需沉積與移除額外的遮罩層(如上述的第一介電隔離層與第二介電隔離層)，其會造成磊晶層損失(如磊晶的p型源極/汲極結構及/或磊晶的n型源極/汲極結構的磊晶層損失)。此外，一些例子中的磊晶的p型源極/汲極結構的上表面與n型源極/汲極結構的上表面彼此明顯不同(比如具有不同高度)，這會增加製程複雜度且可能劣化裝置可信度。因此現有技術仍未證明可完全符合所有方面的需求。
本發明實施例與現有技術相較可提供多種優點，但應理解其他實施例可提供不同優點，此處不必說明所有優點，且所有實施例不需具有特定優點。舉例來說，此處所述的實施例包括形成源極/汲極結構的方法。在一些實施例中，採用單一光微影製程(與單一遮罩)形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區。在一些例子中，可採用n型源極/汲極光微影製程以保護p型源極/汲極區，且露出n型源極/汲極區，並可形成磊晶的n型源極/汲極結構於露出的n型源極/汲極區中。在一些例子中，可形成高摻雜的n型層於n型源極/汲極區中磊晶的n型源極/汲極結構的表面上。之後不需額外的光微影製程，即可形成磊晶的p型源極/汲極結構於p型源極/汲極區中。具體而言，磊晶的n型源極/汲極結構之表面上的高摻雜的n型層，會造成磊晶的p型源極/汲極結構不會成長於n型源極/汲極區中的高摻雜的n型層上，進而提供n型源極/汲極區與p型源極/汲極區之間的源極/汲極磊晶成長選擇性。在形成磊晶的p型源極/汲極結構於p型源極/汲極區中之後，可自n型源極/汲極結構的表面移除高摻雜的n型層。本發明實施例採用單一遮罩形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區，可降低磊晶的源極/汲極區的形成方法之成本與複雜度。此外，與至少一些現有製程相較，形成此處所述之磊晶的源極/汲極區的簡化製程，可由沉積與移除較少遮罩層(比如介電隔離層)所完成，其可減少磊晶層損失。額外的實施例與優點將說明如下，及/或本技術領域中具有通常知識者可由本發明實施例所能理解。
圖2係一或多個實施例中，採用單一光微影製程(因此採用單一遮罩)形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區，以製作半導體裝置(如鰭狀場效電晶體裝置)的方法200。在一些實施例中，方法200可用於製作圖1所示的上述鰭狀場效電晶體的裝置100。因此關於上述鰭狀場效電晶體的裝置100的一或多個實施例亦可應用方法200。此外，圖3A、3B、3C、4、與5提供依據圖2的方法200之一或多個步驟所製作的例示性裝置300的剖視圖。
應理解的是，方法200及/或半導體的裝置300之部份可由已知的互補式金氧半技術製程流程所製作，因此此處僅簡述一些製程。此外，裝置300可與裝置100共用一些內容，因此僅簡述裝置300的一些內容及/或製程以達清楚理解的目的。此外，半導體的裝置300可包含多種其他裝置與結構，比如額外電晶體、雙極接面電晶體、電阻、電容、二極體、熔絲、或類似物，但說明內容已簡化以利理解本發明實施例的發明概念。此外，一些實施例中的半導體的裝置300包含多個半導體裝置(如電晶體)，其可內連線。
在多種實施例中，裝置300可為積體電路的製程所製作的中間裝置或其部份，而積體電路可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容、或電感)、或主動構件(如p型通道場效電晶體、n型通道場效電晶體、金氧半場效電晶體、高電壓電晶體、高頻電晶體、其他記憶體單元、及/或上述之組合)。
方法200一開始的步驟202提供基板，其含有自基板延伸的鰭狀物。如圖3A所示的例子，鰭狀場效電晶體的裝置300包括基板302、自基板302延伸的鰭狀物304、與隔離區308。基板302可與圖1所示的上述基板102實質上類似。鰭狀物304及隔離區308亦可實質上與圖1的鰭狀場效電晶體的裝置100所示的上述鰭狀物104及隔離區106實質上類似。
在多種實施例中，鰭狀場效電晶體的裝置300亦可包含一或多個混合鰭狀物306形成於p型區中以及p型區與n型區之間的邊界處。在一些例子中，可在形成鰭狀物304之後形成混合鰭狀物306。在一些實施例中，可圖案化夾設於鰭狀物304之間的隔離區308，以形成溝槽於隔離區308中以及混合鰭狀物306之後形成處。在其他實施例中，可順應性地沉積形成隔離區308所用的介電材料於鰭狀物304上，使順應性沉積步驟本身形成溝槽於隔離區308中及相鄰的鰭狀物304之間，而混合鰭狀物306將形成其中。不論如何形成隔離區，可將一或多種隔離材料填入隔離區308中的溝槽，以形成混合鰭狀物306。在一些例子中，形成混合鰭狀物306所用的隔離材料可包括低介電常數材料層(包括碳氮化矽、碳氧化矽、碳氮氧化矽、或另一低介電常數材料，其介電常數小於7)、高介電常數材料層(包括氧化鉿、氧化鋯、氧化鉿鋁、氧化鉿矽、氧化鋁、或另一高介電常數材料，其介電常數大於7)、或上述之組合。在一些實施例中，形成混合鰭狀物306所用的隔離材料可包含第一層以及形成於第一層上的第二層，其中第一層包括低介電常數材料(如上述的低介電常數材料)，而第二層包括高介電常數材料(如上述的高介電常數材料)。因此一些例子中的混合鰭狀物306可包含雙層介電材料，其中混合鰭狀物306的上側層可為高介電常數層，而混合鰭狀物306的下側層可為低介電常數層。在其他的一些例子中，混合鰭狀物306的上側層可為低介電常數層，而混合鰭狀物306的下側層可為高介電常數層。在一些例子中，上側層與下側層之間的比例(如高介電常數層與低介電常數層之間的比例)可為約1/20至20/1。在一些實施例中，混合鰭狀物306可有效避免相鄰鰭狀物304上的源極/汲極磊晶層產生不想要的橫向合併，如下詳述。
方法200的步驟204進行鰭狀物凹陷製程。在圖3A所示的一些實施例中，可進行鰭狀物凹陷製程，使鰭狀場效電晶體的裝置300的源極/汲極區中的鰭狀物304凹陷。在一些實施例中，凹陷製程可包含乾蝕刻製程、濕蝕刻製程、及/或上述之組合。在一些實施例中，可控制蝕刻時間以控制凹陷深度，以達鰭狀物304的上表面與混合鰭狀物306的上表面之間所需的高度差異H1。
方法200的步驟206沉積襯墊層。以圖3A為例，在步驟204的凹陷製程之後，可沉積襯墊層310於裝置300上。在一些例子中，襯墊層310包括氧化物層。此外，多種實施例中的襯墊層310可包括氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電層、上述之組合、及/或其他合適材料。因此多種例子中的襯墊層310可稱作介電隔離層。在一些例子中，襯墊層310的組成材料可與隔離區308的組成材料相同。在其他實施例中，襯墊層310的組成材料可與隔離區的組成材料不同。不論組成的材料相同或不同，多種實施例中的襯墊層310與隔離區308均可包含介電層。在一些實施例中，襯墊層310的厚度等於約6nm至10nm。舉例來說，襯墊層310的厚度選擇，可有效抵擋在形成磊晶的n型源極/汲極結構之前進行的清潔製程，如下所述。與一些現有製程中的多個介電隔離層相較，本發明實施例採用單一的介電隔離層(如襯墊層310)可減少磊晶層損失，如上所述。
在沉積襯墊層(步驟206)之後，方法200的步驟208進行源極/汲極光微影與蝕刻製程以圖案化襯墊層。在一些實施例中，源極/汲極光微影與蝕刻製程包括n型源極/汲極區光微影製程，其採用遮罩以圖案化襯墊層310。在一些實施例中，源極/汲極光微影與蝕刻製程包括n型源極/汲極光微影製程，其採用遮罩移除n型源極/汲極區中的襯墊層310，以圖案化襯墊層310。舉例來說，源極/汲極的光微影與蝕刻製程可包括形成光阻層於襯墊層310上、曝光光阻至光罩所定義的圖案、進行曝光後烘烤製程、以及顯影光阻以形成光阻遮罩單元。接著可採用光阻遮罩單元保護p型源極/汲極區中的襯墊層310，並採用蝕刻製程移除n型源極/汲極區中露出的襯墊層310，如圖3A所示。蝕刻製程可包括乾蝕刻、濕蝕刻、及/或其他合適的蝕刻製程。在多種實施例中，用於移除n型源極/汲極區中的襯墊層310 之蝕刻製程，亦露出n型源極/汲極區中的一或多個凹陷的鰭狀物304。值得注意的是圖3A的例子中，在步驟208的蝕刻製程之後，襯墊層310維持覆蓋混合鰭狀物306。然而在圖3B所示的一些實施例中，步驟208的蝕刻製程可自至少一些混合鰭狀物306移除襯墊層310。在一些其他實施例中，步驟208的蝕刻製程可自混合鰭狀物306的頂部移除襯墊層310，如圖3C的例子所示。不論襯墊層310是否維持覆蓋混合鰭狀物306 (圖3A)，襯墊層310是否部份地覆蓋混合鰭狀物306 (圖3B)、或混合鰭狀物306是否具有露出的頂部(圖3C)，在步驟208的蝕刻製程之後，襯墊層310維持覆蓋並保護p型源極/汲極區中的鰭狀物304。為了下述說明的目的，假設在步驟208的蝕刻製程之後，襯墊層310維持至少部份地覆蓋混合鰭狀物306 (圖3B)。
方法200的步驟210形成磊晶的n型源極/汲極結構，其具有高摻雜的n型層於其上。如圖4所示，磊晶的n型源極/汲極結構402可形成於n型源極/汲極區中露出的一或多個鰭狀物304之中、形成於露出的一或多個鰭狀物304之上、及/或圍繞露出的一或多個鰭狀物304。高摻雜的n型層404可形成於n型源極/汲極結構402上。在一些實施例中，形成磊晶的n型源極/汲極結構402與高摻雜的n型層404的方法，可包含清潔製程(如遠端電漿乾式清潔)、n型磊晶成長製程(比容形成磊晶的n型源極/汲極結構402)、與成長原位高摻雜的n型層(如形成高摻雜的n型層404)。在一些實施例中，磊晶的n型源極/汲極結構402及/或高摻雜的n型層404可包含磷摻雜層，砷摻雜層、或另一合適的摻雜層。在一些實施例中，形成磊晶的n型源極/汲極結構402及/或高摻雜的n型層404的方法，可包含形成磷化矽層、碳磷化矽層、砷化矽層、或上述之組合。在一些例子中，高摻雜的n型層404的磷摻雜濃度大於或等於約1.03×1022 原子/cm3 。
在形成磊晶的n型源極/汲極結構402與高摻雜的n型層404 (步驟210)之後，方法200的步驟212可移除殘留的圖案化的襯墊層310 (比如自p型源極/汲極區移除)，以露出p型源極/汲極區中的一或多個鰭狀物304。方法200的步驟214選擇性地形成磊晶的p型源極/汲極結構。如圖5所示，磊晶的p型源極/汲極結構502可形成於p型源極/汲極區中的一或多個鰭狀物304中、形成於一或多個鰭狀物304上、及/或圍繞一或多個鰭狀物304。在一些實施例中，磊晶的p型源極/汲極結構502的形成方法可包括清潔製程(比如遠端電漿乾式清潔)及p型磊晶成長製程(比如形成磊晶的p型源極/汲極結構502)。在一些實施例中，p型磊晶成長製程包括形成矽鍺層、鍺層、摻雜硼的矽鍺層、或上述之組合。具體而言，磊晶的n型源極/汲極結構402之表面上的高摻雜的n型層404，會造成p型磊晶層(如p型源極/汲極結構502所用的摻雜硼的矽鍺)不會成長於高摻雜的n型層404上，進而提供n型源極/汲極區與p型源極/汲極區之間的源極/汲極磊晶成長選擇性。因此在一些例子中，高摻雜的n型層404可稱作阻障層。亦應注意的是在多種實施例中，混合鰭狀物306可有效避免p型源極/汲極區中，相鄰鰭狀物304上磊晶的p型源極/汲極結構502產生不想要的橫向合併。
方法200的步驟216之後移除高摻雜的n型層。以圖5為例，可自磊晶的n型源極/汲極結構402移除高摻雜的n型層404，且移除方法可為蝕刻製程。在一些實施例中，移除高摻雜的n型層404亦會蝕刻至少一些下方的磊晶的n型源極/汲極結構402，造成磊晶的n型源極/汲極結構402的磊晶層損失。在一些例子中，移除高摻雜的n型層404會蝕刻約1nm至2nm或約5%厚度的下方的磊晶的n型源極/汲極結構402。在一些例子中，自磊晶的n型源極/汲極結構402的表面移除高摻雜的n型層404，亦會蝕刻n型源極/汲極區中的下方隔離區308，如圖5所示。如此一來，n型源極/汲極結構402可比n型源極/汲極區中的隔離區308高出高度H2。此外，雖然移除高摻雜的n型層404可能蝕刻n型源極/汲極區中的隔離區308，在移除高摻雜的n型層404時的p型源極/汲極區中的隔離區可維持實質上未蝕刻。因此在多種例子中，p型源極/汲極區中的隔離區308可比n型源極/汲極區中的隔離區高出約高度H2。在一些例子中，高度H2可等於約3nm至10nm。在多種例子中，高度H2至少部份可取決於自n型源極/汲極結構402適當地移除高摻雜的n型層404所需的蝕刻製程(比如蝕刻化學劑、蝕刻時間、或類似參數)。值得注意的是多種實施例中，磊晶的p型源極/汲極結構502與磊晶的n型源極/汲極結構402彼此可位於實質上相同的高度，進而簡化裝置製程並改善裝置可信度。方法200接著進行裝置300的後續製程，比如形成接點與內連線，以及其他種類的半導體製程。
在多種例子中，最終裝置結構上具有可偵測的圖示的一或多個上述結構。舉例來說，由於自n型源極/汲極結構402的表面移除高摻雜的n型層404時，n型區可能具有乾蝕刻損失，以及第二清潔製程的損失，n型區中的隔離區308的高度可較低(例如比p型區中的隔離區308的高度低約3nm至10nm)。在一些例子中，p型源極/汲極結構502維持接觸p型區中的隔離區308，而n型區中的隔離區308的蝕刻(如上述)造成n型源極/汲極結構402不接觸n型區中的隔離區308。在多種實施例中，形成於相鄰鰭狀物304上的n型源極/汲極結構402合併，而混合鰭狀物306避免形成於相鄰鰭狀物304上的p型源極/汲極結構502合併。在一些實施例中，由於移除高摻雜的n型層404造成n型源極/汲極結構402的磊晶損失，n型源極/汲極結構402可小於p型源極/汲極結構502。在一些實施例中，n型源極/汲極區與p型源極/汲極區之間的鰭狀物側壁間隔物的高度差異或者凹陷深度可等於約0至3nm之間。因此可在最終結構上，偵測到此處所述的製程所形成的多種結構。
如上所述，n型源極/汲極結構402的表面上的高摻雜的n型層404 (比如高摻雜磷的磷化矽層)，有助於避免成長p型磊晶層(如摻雜硼的矽鍺)於n型區中，進而提供n型源極/汲極區與p型源極/汲極區之間的源極/汲極磊晶成長選擇性。然而值得注意的是為達此選擇性，n型層404的磷摻雜濃度需大於或等於臨界值。在一些例子中，臨界值為約1.03×1022 原子/cm3 。如圖6所示的圖表600，矽鍺厚度為下方層(如n型層404)之磷摻雜濃度之函數。具體而言，圖表600顯示摻雜磷的磷化矽層(如n型層404)上的矽鍺層厚度，為磷化矽層(或n型層404)的磷摻雜濃度之函數。如圖所示，對磷摻雜濃度小於約1.03×1022 原子/cm3 的臨界濃度而言，可量測的矽鍺層成長於摻雜的磷化矽層上。然而對磷摻雜濃度大於或等於約1.03×1022 原子/cm3 的臨界濃度而言，沒有矽鍺成長於摻雜的磷化矽層上。
此處所述的多種實施例與現有技術相較，可提供多種優點。應理解的是，此處不必說明所有優點，所有實施例不需具有特定優點，且其他實施例可提供不同優點。舉例來說，此處所述的實施例包括形成磊晶的源極/汲極結構的方法。在一些實施例中，單一光微影製程(與單一遮罩)用於形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區。在一些例子中，可採用n型源極/汲極光微影製程以保護p型源極/汲極區，且露出n型源極/汲極區，並可形成磊晶的n型源極/汲極結構於露出的n型源極/汲極區中。在一些例子中，可形成高摻雜的n型層於n型源極/汲極區中磊晶的n型源極/汲極結構的表面上。之後不需額外的光微影製程，即可形成磊晶的p型源極/汲極結構於p型源極/汲極區中。具體而言，形成高摻雜的n型層於磊晶的n型源極/汲極結構的表面上，可造成磊晶的p型源極/汲極結構不成長於n型源極/汲極區中的高摻雜的n型層上，進而提供n型源極/汲極區與p型源極/汲極區之間的源極/汲極磊晶成長選擇性。在形成磊晶的p型源極/汲極結構於p型源極/汲極區中之後，可自n型源極/汲極結構的表面移除高摻雜的n型層。本發明實施例採用單一遮罩形成磊晶的p型源極/汲極區與磊晶的n型源極/汲極區，可減少磊晶的源極/汲極區之形成方法的成本與複雜度。此外，與至少一些現有製程相較，形成此處所述的磊晶的源極/汲極區之簡化製程可由較少遮罩層(如介電隔離層)的沉積與移除步驟完成，其可用於減少磊晶層損失。
因此本發明一實施例所述的方法提供基板，且基板包括自基板延伸的多個鰭狀物。在一些實施例中，形成襯墊層於鰭狀物上。圖案化襯墊層以形成圖案化的襯墊層，其露出第一區中的鰭狀物的第一組鰭狀物。在一些實施例中，形成第一磊晶層於露出的第一組鰭狀物上，並形成阻障層於第一磊晶層上。之後移除圖案化的襯墊層。在多種例子中，選擇性地形成第二磊晶層於第二區中的鰭狀物的第二組鰭狀物上。
在一些實施例中，方法更包括在形成襯墊層之前，形成溝槽於夾設在第二區中的相鄰鰭狀物之間的隔離區中；以及將隔離材料填入溝槽，以形成混合鰭狀物夾設於第二區中的相鄰鰭狀物之間，其中混合鰭狀物設置以避免選擇性地形成於第二區中的相鄰鰭狀物上的第二磊晶層橫向合併。
在一些實施例中，第一區包括n型區，第二區包括p型區，且第一磊晶層包括磊晶的n型源極/汲極結構。
在一些實施例中，阻障層包括摻雜磷的磷化矽層。
在一些實施例中，摻雜磷的磷化矽層之磷摻雜濃度大於或等於約1.03×1022 原子/cm3 。
在一些實施例中，襯墊層包括氧化物層。
在一些實施例中，襯墊層的厚度為約6nm至10nm。
在一些實施例中，第一區包括n型區，第二區包括p型區，且第二磊晶層包括磊晶的p型源極/汲極結構。
在一些實施例中，第二磊晶層包括矽鍺層、鍺層、摻雜硼的矽鍺層、或上述之組合。
在一些實施例中，阻障層避免第二磊晶層成長於第一組鰭狀物上。
在一些實施例中，方法更包括：在選擇性地形成第二磊晶層之後，移除阻障層。
在另一實施例中，半導體裝置的製作方法包括形成第一組鰭狀物於n型區中，形成第二組鰭狀物於p型區中，形成第一混合鰭狀物夾設於第二組鰭狀物的相鄰鰭狀物之間；並形成第二混合鰭狀物於n型區與p型區之間的邊界。在一些實施例中，方法更包括形成圖案化的介電隔離層於第二組鰭狀物、第一混合鰭狀物、與第二混合鰭狀物的至少一部份上。舉例來說，可成長磊晶的n型源極/汲極結構於n型區中的第一組鰭狀物上，並可形成阻障層於磊晶的n型源極/汲極結構上。接著可移除圖案化的介電隔離層，以及可選擇性地成長磊晶的p型源極/汲極結構於p型區中的第二組鰭狀物上。
在一些實施例中，形成圖案化的介電隔離層之步驟更包括：沉積介電隔離層於第一組鰭狀物、第二組鰭狀物、第一混合鰭狀物、與第二混合鰭狀物上；以及進行光微影與蝕刻製程，自n型區移除介電隔離層，以形成圖案化的介電隔離層。
在一些實施例中，方法更包括在選擇性成長磊晶的p型源極/汲極結構於p型區中的第二組鰭狀物上之後，移除阻障層。
在一些實施例中，移除阻障層的步驟亦移除磊晶的n型源極/汲極結構之下的n型區中的第一隔離區的一部份。
在一些實施例中，移除阻障層的步驟亦蝕刻磊晶的n型源極/汲極結構的一部份。
在一些實施例中，移除n型區中的第一隔離區之部份的步驟，造成n型區中的第一隔離區的高度低於p型區中的第二隔離區的高度。
在一些實施例中，第一混合鰭狀物設置以避免選擇性地形成於第二組鰭狀物的相鄰鰭狀物上的磊晶的p型源極/汲極結構橫向合併。
在又一實施例中，半導體裝置包括基板，包括具有第一組鰭狀物的n型區與具有第二組鰭狀物的p型區。在一些實施例中，半導體裝置更包括磊晶的n型源極/汲極結構位於n型區中的第一組鰭狀物上，以及磊晶的p型源極/汲極結構位於p型區中的第二組鰭狀物上。在一些實施例中，n型區中的第一淺溝槽隔離區低於p型區中的第二淺溝槽隔離區。
在一些實施例中，磊晶的p型源極/汲極結構包括摻雜硼的矽鍺層。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
AA’:剖面 H1:高度差異 H2:高度 100、300:裝置 102、302:基板 104、304:鰭狀物 105:源極區 106、308:隔離區 107:汲極區 108:閘極結構 110:閘極介電層 112:金屬層 200:方法 202、204、206、208、210、212、214、216:步驟 306:混合鰭狀物 310:襯墊層 402:n型源極/汲極結構 404:n型層 502:p型源極/汲極結構 600:圖表
圖1係本發明一或多個實施例中，鰭狀場效電晶體裝置的透視圖。 圖2係一些實施例中，採用單一光微影製程與單一遮罩形成磊晶的n型源極/汲極區與磊晶的p型源極/汲極區之半導體裝置製作方法的流程圖。 圖3A、3B、3C、4、與5係依據圖2的方法之一或多個步驟所製作的例示性裝置的剖視圖。 圖6顯示矽鍺厚度作為下方層之磷摻雜濃度之函數的圖表。
300:裝置
308:隔離區
310:襯墊層
402:n型源極/汲極結構
404:n型層

Claims (1)

  1. 一種半導體裝置的製作方法，包括： 提供一基板，且該基板包括自該基板延伸的多個鰭狀物； 形成一襯墊層於該些鰭狀物上； 圖案化該襯墊層以形成一圖案化的襯墊層，其露出一第一區中的該些鰭狀物的一第一組鰭狀物； 形成一第一磊晶層於露出的該第一組鰭狀物上，並形成一阻障層於該第一磊晶層上； 移除該圖案化的襯墊層；以及 選擇性地形成一第二磊晶層於一第二區中的該些鰭狀物的一第二組鰭狀物上。
TW108129031A 2018-08-15 2019-08-15 半導體裝置的製作方法 TW202032634A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862764845P 2018-08-15 2018-08-15
US62/764,845 2018-08-15
US16/535,701 2019-08-08
US16/535,701 US11037837B2 (en) 2018-08-15 2019-08-08 Epitaxial source/drain and methods of forming same

Publications (1)

Publication Number Publication Date
TW202032634A true TW202032634A (zh) 2020-09-01

Family

ID=69523398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129031A TW202032634A (zh) 2018-08-15 2019-08-15 半導體裝置的製作方法

Country Status (3)

Country Link
US (2) US11037837B2 (zh)
CN (1) CN110838520A (zh)
TW (1) TW202032634A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755982B1 (en) * 2019-07-11 2020-08-25 Globalfoundries Inc. Methods of forming gate structures for transistor devices on an IC product
DE102020133643A1 (de) 2020-05-13 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
US11677015B2 (en) 2020-05-13 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN113690313A (zh) * 2020-05-18 2021-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11316034B2 (en) * 2020-05-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Post-formation mends of dielectric features
US11444181B2 (en) * 2020-07-23 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain formation with reduced selective loss defects

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) * 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9558946B2 (en) * 2014-10-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10224330B2 (en) * 2017-01-17 2019-03-05 Globalfoundries Inc. Self-aligned junction structures
US10707133B2 (en) * 2017-11-30 2020-07-07 Intel Corporation Trench plug hardmask for advanced integrated circuit structure fabrication
KR102582670B1 (ko) * 2018-07-13 2023-09-25 삼성전자주식회사 반도체 장치
US11705453B2 (en) * 2019-03-06 2023-07-18 Intel Corporation Self-aligned gate endcap (SAGE) architecture having local interconnects

Also Published As

Publication number Publication date
CN110838520A (zh) 2020-02-25
US11037837B2 (en) 2021-06-15
US11682588B2 (en) 2023-06-20
US20210313236A1 (en) 2021-10-07
US20200058560A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
TWI711075B (zh) 半導體結構及其製造方法
US9741716B1 (en) Forming vertical and horizontal field effect transistors on the same substrate
TWI749275B (zh) 半導體裝置及其製造方法
US8679925B2 (en) Methods of manufacturing semiconductor devices and transistors
TW202032634A (zh) 半導體裝置的製作方法
US9070742B2 (en) FinFet integrated circuits with uniform fin height and methods for fabricating the same
US9881837B2 (en) Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
TWI706450B (zh) 半導體裝置與其形成方法
TW201438239A (zh) 形成鰭式場效電晶體半導體設備之低缺陷取代鰭部的方法及其所產生之設備
US8901624B2 (en) Schottky diodes having metal gate electrodes and methods of formation thereof
US20190035785A1 (en) Buried Interconnect Conductor
TW202027223A (zh) 半導體裝置的形成方法
CN103474397A (zh) 制造finfet器件的方法
TW201926430A (zh) 半導體裝置結構的形成方法
TW201721726A (zh) 形成閘極的方法
TW202017104A (zh) 半導體裝置的形成方法
TW202013522A (zh) 多閘極半導體裝置的製作方法
TW202105735A (zh) 半導體裝置
TW202020986A (zh) 半導體裝置
TW202117856A (zh) 半導體裝置的形成方法
TW202008445A (zh) 半導體裝置的形成方法
TW202040824A (zh) 半導體裝置
TWI822847B (zh) 半導體裝置
TWI682439B (zh) 半導體裝置與其製作方法
TW201926479A (zh) 半導體裝置的製造方法